JPWO2006027981A1 - 立体的電子回路装置とそれを用いた電子機器およびその製造方法 - Google Patents

立体的電子回路装置とそれを用いた電子機器およびその製造方法 Download PDF

Info

Publication number
JPWO2006027981A1
JPWO2006027981A1 JP2006535695A JP2006535695A JPWO2006027981A1 JP WO2006027981 A1 JPWO2006027981 A1 JP WO2006027981A1 JP 2006535695 A JP2006535695 A JP 2006535695A JP 2006535695 A JP2006535695 A JP 2006535695A JP WO2006027981 A1 JPWO2006027981 A1 JP WO2006027981A1
Authority
JP
Japan
Prior art keywords
resin sheet
wiring pattern
module unit
electronic component
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006535695A
Other languages
English (en)
Other versions
JP4424351B2 (ja
Inventor
大輔 櫻井
大輔 櫻井
正浩 小野
正浩 小野
西川　和宏
和宏 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006027981A1 publication Critical patent/JPWO2006027981A1/ja
Application granted granted Critical
Publication of JP4424351B2 publication Critical patent/JP4424351B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

立体的電子回路装置（１００）は、接続端子（１２０）、制御回路（１３０）および第１の配線パターン（１４０）を備えた筐体（１５０）に、電子部品（１９０）を埋設した第１の樹脂シートからなる基板モジュールを積層した構成の基板モジュールユニットを嵌め込み、電気的、機械的に接続した構造を有する。この立体的電子回路装置（１００）により、マザー基板が不要になる。さらに、基板モジュールの薄型化により、限られた実装空間に多くの基板モジュールを積層した基板モジュールユニットを搭載できるため、記憶容量の増大と高機能化を実現できる。

Description

本発明は、電子部品を実装した基板モジュールを筐体内に内蔵したコンパクトな立体的電子回路装置とそれを用いた電子機器およびその製造方法に関する。
近年、ＩＣカードの高機能化、メモリーカードの大容量化が進む中で、半導体素子等を高密度に実装できる電子回路装置が求められている。また、モバイル機器の高機能、軽薄短小化に伴って、電子回路装置には、さらに高機能化とコンパクト化が求められている。例えば、メモリーカードの場合、規格サイズ内でいかにして記憶容量を増大させるかが重要である。また、回路基板においては、接続ピッチの微細化や多層化によって実装密度を向上させるアプローチとともに、半導体素子や電子部品を実装したモジュール基板を立体的に積層することによって実装密度を向上させる技術開発が盛んになっている。
特開２００２−２０７９８６号公報（以下、「特許文献」と記す）には、図１６に示すように、マザー基板４００の片面にメモリーチップ４１０が実装されたメモリーモジュール基板４２０を２層に積層するとともに、マザー基板４００の他方の面に上記のメモリーチップ４１０を制御する回路制御素子４３０を実装し、筐体４８０に組み込んだ構造のメモリーカードが開示されている。
このメモリーカードは、メモリーモジュール基板４２０間は直径約３００μｍのＣｕボール４４０または導電性膜で被覆された弾性体によって接続されている。また、同様に下側のメモリーモジュール基板４２０の下面とマザー基板４００との間も同様にＣｕボール４５０または導電性膜で被覆された弾性体によって接続されている。さらに、マザー基板４００の上面にはバイパス用のチップコンデンサ４６０が搭載され、下面には外部回路と接続するための接続端子４７０が設けられている。
しかしながら、特許文献に記載された従来の電子回路装置では、メモリーモジュール基板間およびメモリーモジュール基板とマザー基板との間をＣｕボールまたは導電性膜で被覆された弾性体によって配線接続している。しかし、Ｃｕボールの大きさで基板間の距離を確保し、メモリーチップの接触を防ぐ必要があるため、Ｃｕボールの大きさを小さくできない。
また、配線接続は、メモリーモジュール基板からマザー基板への一方向でしか形成できない。さらに、論理ＩＣやＡＳＩＣ等の異なるＩＣを混載するメモリーモジュール基板は積層数が増えるほど接続する電極数が増加するため、微細な配線接続が必要である。そのため、Ｃｕボールで配線接続するには微細化が困難であるが、例えばＣｕボール同士が接触しないように、千鳥状に配置すれば可能となる。しかし、その場合には、接続電極のための面積が大きくなるため、反対に半導体素子等の実装面積が小さくなるという課題がある。
また、上述の接続工程では、Ｃｕボールまたは弾性体を所定の位置に固定することが難しく、作業性、歩留まりが低い。
さらに、マザー基板が必要であるため半導体素子を実装する空間が制限され、小型、薄型化が困難である。例えば、特に、メモリーカードのように規格によりサイズが決まっているものにおいては、実装空間の制限が厳しい。つまり、メモリー容量を増やすために半導体素子数を増やそうとしても、メモリーカードのサイズが規格により一定であるため実現できない。さらに、ＩＣカードの場合にも、主に厚さに関して同様の規格がある。
そのため、これらの電子回路装置において、規格化されたサイズの筐体内にどのように実装するかが課題である。
また、これらの電子回路装置は、大量生産品であるため、作業性がよく自動化が容易な製造方法とともに、高い信頼性が求められる。
また、メモリーカードを変形させた場合、モジュール基板はＣｕボールを支点とし、モジュール基板自体が撓むため、実装されている半導体素子等が割れやすいという課題もある。
上述したような課題を解決するために、本発明の立体的電子回路装置は、制御回路と、接続端子および第１の配線パターンを備える筐体と、電子部品をその電極端子が露出するように第１の樹脂シートに埋設し、第１の樹脂シートの表面に電極端子と接続する第２の配線パターンを備えた複数の基板モジュールを第２の樹脂シートを介して積層して一体化し、異なる基板モジュール間の第２の配線パターン間を貫通導体部により接続した基板モジュールユニットとを有し、基板モジュールユニットが筐体に嵌め込まれ、筐体の第１の配線パターンと貫通導体部とが接続される構成を有する。
この構成により、電子部品を埋設した基板モジュールを必要数積層し一体化した基板モジュールユニットを、筐体の内面に形成した第１の配線パターンと接続するため、接続部材等で実装密度が制限されることなく薄型で高密度に実装できる立体的電子回路装置が得られる。さらに、一体化された基板モジュールユニットにより、機械的強度が向上し信頼性に優れた立体的電子回路装置を実現できる。
また、本発明の立体的電子回路は、制御回路と、接続端子および第１の配線パターンを備える筐体と、一方の面の対向する２辺近傍に電極端子が形成された２個の電子部品の他方の面同士を互いの電極端子の位置をずらして接着し一体化した接合電子部品を、電極端子の表面が露出するように第１の樹脂シートに埋設し、第１の樹脂シートの表面に電極端子と接続する第２の配線パターンを備えた複数の基板モジュールを積層して一体化し、異なる基板モジュール間の第２の配線パターン間を貫通導体部により接続した基板モジュールユニットとを有し、基板モジュールユニットが筐体に嵌め込まれ、筐体の第１の配線パターンと貫通導体部とが接続される構成を有する。
この構成により、積層された基板モジュール間に第２の樹脂シートを必要としないため、さらに薄型化を実現できる。そのため、実装空間の限られた筐体で電子部品の高密度実装を可能とする。
また、本発明の立体的電子回路装置の製造方法は、筐体に、接続端子、制御回路および第１の配線パターンを形成するステップと、一方の面に電極端子が形成された電子部品と電極端子の表面を露出させるように電子部品を埋設した第１の樹脂シートと第１の樹脂シートの表面に露出させた電極端子と接続する第２の配線パターンと第２の配線パターン間を接続する貫通導体部を有する複数の基板モジュール間を第２の樹脂シートを介して積層して一体化し、貫通導体部で接続された基板モジュールユニットを形成するステップと、基板モジュールユニットの貫通導体部と、筐体の第１の配線パターンとを接続するステップとを具備する。
さらに、本発明の立体的電子回路装置の製造方法は、筐体に、接続端子、制御回路および第１の配線パターンを形成するステップと、一方の面の対向する２辺近傍に電極端子を有する２個の電子部品の他方の面同士を互いの電極端子の位置をずらして接着し一体化した接合電子部品と電極端子を露出させるように接合電子部品を埋設した第１の樹脂シートと第１の樹脂シートの表面に露出させた電極端子と接続する第２の配線パターンを有する複数の基板モジュールを積層して一体化し、異なる基板モジュール間の第２の配線パターン間を貫通導体部で接続された基板モジュールユニットを形成するステップと、基板モジュールユニットの貫通導体部と、筐体の第１の配線パターンとを接続するステップとを具備する。
これらの方法により、薄型で、電子部品を高密度に実装した基板モジュールを積層し一体化することで、限られた実装空間で大容量化や高機能化した立体的電子回路装置を生産性よく作製できる。
図１Ａは本発明の第１の実施の形態に係る立体的電子回路装置の断面図である。 図１Ｂは本発明の第１の実施の形態に係る立体的電子回路装置の基板モジュールユニットの断面図である。 図１Ｃは本発明の第１の実施の形態に係る立体的電子回路装置の基板モジュールの断面図である。 図２は本発明の第１の実施の形態の別の例に係る立体的電子回路装置の断面図である。 図３は本発明の第１の実施の形態に係る基板モジュールユニットの製造方法を説明するフローチャートである。 図４Ａは本発明の第１の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図である。 図４Ｂは本発明の第１の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図である。 図４Ｃは本発明の第１の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図である。 図５Ａは本発明の第２の実施の形態に係る立体的電子回路装置の断面図である。 図５Ｂは本発明の第２の実施の形態に係る立体的電子回路装置の基板モジュールユニットの断面図である。 図５Ｃは本発明の第２の実施の形態に係る立体的電子回路装置の基板モジュールの断面図である。 図６は本発明の第２の実施の形態の別の例に係る立体的電子回路装置の断面図である。 図７は本発明の第２の実施の形態に係る基板モジュールユニットの製造方法を説明するフローチャートである。 図８Ａは本発明の第２の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図である。 図８Ｂは本発明の第２の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図である。 図８Ｃは本発明の第２の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図である。 図８Ｄは本発明の第２の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図である。 図９は本発明の第２の実施の形態に係る基板モジュールの表面に形成される第２の配線パターンとこれらの基板モジュールの積層方法を説明する分解斜視図である。 図１０Ａは本発明の第３の実施の形態に係る立体的電子回路装置の断面図である。 図１０Ｂは本発明の第３の実施の形態に係る立体的電子回路装置の基板モジュールユニットの断面図である。 図１０Ｃは本発明の第３の実施の形態に係る立体的電子回路装置の基板モジュールの断面図である。 図１１Ａは本発明の第３の実施の形態に係る基板モジュールに形成される第２の配線パターンを説明する模式図である。 図１１Ｂは図１１Ａの第２の配線パターンと接合電子部品の電極端子との対応関係を説明する断面図である。 図１２は本発明の第３の実施の形態に係る基板モジュールユニットの製造方法を説明するフローチャートである。 図１３Ａは本発明の第３の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図である。 図１３Ｂは本発明の第３の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図である。 図１３Ｃは本発明の第３の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図である。 図１３Ｄは本発明の第３の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図である。 図１４は本発明の第３の実施の形態の別の例に係る立体的電子回路装置の断面図である。 図１５は立体的電子回路装置を用いた電子機器の一例を説明する図である。 図１６は従来のメモリーカードの概略構造を示す断面図である。
符号の説明
１００ 立体的電子回路装置
１１０，２５０，３１０ 基板モジュールユニット
１２０ 接続端子
１３０ 制御回路
１４０ 第１の配線パターン
１５０ 筐体
１６０，２６０，３２０ 基板モジュール
１７０ 貫通導体部
１８０ 第２の配線パターン
１９０，３４０，３５０ 電子部品
２００ 電極端子
２１０ 第１の樹脂シート
２１０Ａ （第１の樹脂シートの）表面
２１０Ｂ （第１の樹脂シートの）裏面
２２０，３６０，３７０ 複合樹脂シート
２３０ 第１のランド
２４０ 第２のランド
２７０，３３０ 接合電子部品
２８０ 第２の樹脂シート
２９０ 端部
３００ ランド
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、図面においては、内部を詳細に説明するために拡大して示している。
（第１の実施の形態）
図１Ａは本発明の第１の実施の形態に係る立体的電子回路装置の断面図、図１Ｂは基板モジュールユニットの断面図、図１Ｃは基板モジュールの断面図である。
図１Ａに示すように、本発明の第１の実施の形態に係る立体的電子回路装置１００は基板モジュールユニット１１０が接続端子１２０、半導体素子等からなる制御回路１３０および第１の配線パターン１４０を備えた筐体１５０に嵌め込まれている。そして、筐体１５０の内面に形成された第１の配線パターン１４０と基板モジュールユニット１１０の第２の配線パターン１８０が貫通導体部１７０を介して導電性ペースト、はんだや異方性導電樹脂等によって電気的、機械的に接続されて立体的電子回路装置１００が構成される。
ここで、制御回路１３０は半導体素子からなるＬＳＩであって、筐体１５０の内面に形成された第１の配線パターン１４０の電極パッド（図示せず）に、例えばフリップチップ法で実装されている。
この構成により、基板モジュールユニット１１０を実装するためのマザー基板が不要になり、筺体１５０内に、基板モジュール１６０の実装空間を広く取ることができる。そのため、厚みが規定されるメモリーカードやＩＣカード等において、基板モジュール１６０を多層化した基板モジュールユニット１１０により大容量化が容易となる。なお、筐体１５０には、外部回路や電子機器と接続するための接続端子１２０が筐体１５０と一体的に設けられている。
ここで、筐体１５０は、例えばポリエーテルイミド（ＰＥＩ）、ポリエーテルスルフォン（ＰＥＳ）、ポリサルフォン（ＰＳＦ）、シンジオタクチックポリスチレン（ＳＰＳ）、ポリアミド樹脂（ＰＡ）、ポリフェニレンオキシド（ＰＰＯ）、ポリフェニレンエーテル（ＰＰＥ）、ポリフタルアミド（ＰＰＡ）や液晶ポリマー（ＬＣＰ）等の樹脂で形成される。
また、第１の配線パターン１４０や接続端子１２０の電極は、例えばＣｕめっき、Ｃｕ箔や導電性ペースト等で形成される。
また、図１Ｂに示すように、基板モジュールユニット１１０は、例えば、図１Ｃに示す基板モジュール１６０を６枚積層し、加熱・加圧することによって相互に融着させて一体化される。そして、異なる基板モジュール１６０に形成された第２の配線パターン１８０間を貫通導体部１７０により電気的、機械的に接続された構造を有する。このとき、各基板モジュール１６０の第１の樹脂シート２１０の接続境界面は消失し、各電子部品１９０が、一体化した第１の樹脂シートに埋め込まれる。
この構成により、基板モジュールユニット１１０の機械的強度を向上させ、筐体１５０の曲げ応力等の変形に対する信頼性を向上できる。
また、図１Ｃに示すように、基板モジュール１６０は、電子部品１９０をその電極端子２００が露出するように第１の樹脂シート２１０に埋設し、第１の樹脂シート２１０の表面に第２の配線パターン１８０および貫通導体部１７０を備えた構造である。そして、貫通導体部１７０は、第１の樹脂シート２１０の所定の位置にレーザービーム法またはドリル法等によって開口した貫通孔に導電性樹脂を充填することによって形成される。
なお、実装密度を高めるために電子部品１９０は、チップ状で裏面を研磨することによって薄片化したベアチップを用いることが好ましい。また、電子部品１９０として、例えばＤＲＡＭ、ＳＲＡＭ、フラッシュメモリーやＦＲＡＭ等の半導体メモリーが用いられる。第１の樹脂シート２１０としては、例えば、ポリエステル系樹脂、塩化ビニル、ポリカーボネート、ポリエーテルエーテルケトン、ポリエーテルケトン、ポリアリールケトン、ポリエーテルイミド、ポリフェニレンサルファイド、シンジオタクチックポリスチレン、熱可塑ポリイミドもしくはアクリロニトリルブタジエンスチレン等の熱可塑樹脂やエポキシ系、アクリル系の熱硬化樹脂が用いられる。
以下に、図２を用いて、本発明の第１の実施の形態の別の例に係る立体的電子回路装置を説明する。
本発明の第１の実施の形態の別の例に係る立体的電子回路装置は、制御回路１３０を基板モジュールユニット１１０に搭載するものである。
一般に、筐体１５０の内面の第１の配線パターン１４０は立体的に形成する必要があり、平面上に形成する場合と比べて、制御回路１３０の接続に必要な微細な電極パッドを有する第１の配線パターン１４０を形成することが難しい。しかし、図２に示す立体的電子回路装置では、筐体１５０の内面に形成するのは第１の配線パターン１４０のみで、制御回路１３０を実装し接続するための微細な電極パッド等を形成する必要がない。そのため、制御回路１３０と接続する微細な電極パッドを、微細化が容易な平坦な基板モジュールユニット１１０側に形成することにより、細かいピッチの電極パッドが必要な制御回路１３０を容易に実装することができる。
以下に、図３と図４Ａから図４Ｃを参照しながら、第１の実施の形態に係る基板モジュールユニット１１０の製造方法について説明する。
図３は、本発明の第１の実施の形態に係る基板モジュールユニット１１０の製造方法を説明するフローチャートであり、図４Ａから図４Ｃは、図３の主要な処理ステップにおける要部断面図である。
まず、ステップＳ１において、一方の面に電極端子２００が形成され他方の面を研磨することにより薄片化した電子部品１９０を用意する。なお、以下では、電子部品１９０の厚さを約５０μｍとして説明する。
次に、ステップＳ２において、電極端子２００を有する電子部品１９０を、厚さ約７５μｍの熱可塑性樹脂等からなる第１の樹脂シート２１０上に１個または複数個を所定の位置に載置する。
次に、ステップＳ３において、電子部品１９０が載置された第１の樹脂シート２１０を、例えば熱プレス板の間に挟み、加熱・加圧する。例えば、軟化温度１２０℃、溶融温度１６０℃のポリエステル系樹脂の場合、加圧力３０ｋｇ／ｃｍ２、加熱温度１６０℃、プレス時間１分である。これにより、電極端子２００が露出した状態で電子部品１９０が第１の樹脂シート２１０に埋め込まれる。
なお、第１の樹脂シート２１０としては、ポリエステル系樹脂、ポリエチレンテレフタレート（ＰＥＴＧ）、塩化ビニル、ポリカーボネートやアクリロニトリルブタジエンスチレン等を用いることができる。
次に、ステップＳ４において、電子部品１９０の電極端子２００の表面の第１の樹脂シート２１０の残渣をフォトリソグラフィー法とエッチング法またはレーザービーム法等によって除去することにより電極端子２００を表面に確実に露出させる。また、第１の樹脂シート２１０の溶融温度以上に加熱した治具を押し当てることにより、電極端子２００を露出させてもよい。なお、このステップＳ４は、ステップＳ３において、第１の樹脂シート２１０に電子部品が埋め込まれたときに、その電極端子２００が露出している場合には省略してもよい。
次に、ステップＳ５において、電子部品１９０の電極端子２００面と反対の面（背面）に、例えば２５μｍ程度の厚みを有する第２の樹脂シート（図示せず）で、ラミネートする。
次に、ステップＳ６において、電極端子２００間を接続する第２の配線パターン１８０を、例えば導電性ペーストのスクリーン印刷やインクジェット印刷、ディスペンス印刷または転写印刷または金属箔転写、めっき、薄膜形成またはフォトリソグラフィー法等により形成する。
なお、ステップＳ５は、電子部品１９０の電極端子２００面に第２の配線パターン１８０を形成するステップＳ６の後に、第２の樹脂シートでラミネートしてもよい。
以上の方法により、図４Ａに示すように、電子部品１９０が埋め込まれ、第２の配線パターン１８０が形成された複合樹脂シート２２０が完成する。
次に、ステップＳ７において、上記方法によって作製された複合樹脂シート２２０を基板モジュール１６０単位毎に切断する。
次に、ステップＳ８において、図４Ｂに示すように、例えば６枚の基板モジュール１６０を積層する。
次に、ステップＳ９において、この積層された基板モジュール１６０を、例えば熱プレス板の間に挟み加熱・加圧することによって、６枚の第１の樹脂シート２１０と第２の樹脂シートが溶融して一体化する。なお、例えば第１の樹脂シート２１０と第２の樹脂シートが、ポリエチレンテレフタレートの場合、加圧力３５ｋｇ／ｃｍ２、加熱温度１５０℃、プレス時間１分である。
次に、ステップＳ１０において、一体化した基板モジュールの所定の位置に貫通孔を形成し、導電性ペーストを充填、硬化することにより、図４Ｃに示すような貫通導体部１７０を備えた基板モジュールユニット１１０が完成する。
次に、第１の配線パターン１４０および接続端子１２０を形成した筐体１５０に制御回路１３０を実装する。ここで、第１の配線パターンは、例えばめっき、または導電性ペーストのインクジェット、ディスペンサ、転写等により形成される。
そして、図４Ｃに示す基板モジュールユニット１１０を筐体１５０に嵌め込み、基板モジュールユニット１１０の第１のランド２３０と筐体１５０内面の第２のランド２４０間を導電性ペースト等により接続する。
なお、基板モジュールユニット１１０を筐体１５０に嵌め込み、接続後、絶縁性樹脂等を充填して、基板モジュールユニット１１０を埋設する構成としてもよい。
以上の方法により、図１Ａに示すような立体的電子回路装置１００が完成する。
なお、貫通孔は、複合樹脂シート２２０において、基板モジュール１６０毎に形成し、切断後、基板モジュール１６０を積層するときに位置合わせし貫通導体部１７０として、異なる基板モジュール１６０間の第２の配線パターン１８０を接続してもよい。以下の実施の形態においても同様である。
（第２の実施の形態）
図５Ａは、本発明の第２の実施の形態に係る立体的電子回路装置の断面図、図５Ｂは基板モジュールユニットの断面図、図５Ｃは基板モジュールの断面図である。図５Ａから図５Ｃにおいて、図１と同じ構成については同じ符号を用い説明を省略する。
本発明の第２の実施の形態に係る立体的電子回路装置１００は、図５Ａに示すように、基板モジュールユニット２５０が接続端子１２０、制御回路１３０および第１の配線パターン１４０を備えた筐体１５０に嵌め込まれている。そして、筐体１５０の内面に形成された第１の配線パターン１４０と基板モジュールユニット２５０の第２の配線パターン１８０が貫通導体部１７０を介して導電性ペースト等によって電気的、機械的に接続された構造を有する。
また、図５Ｂに示すように、基板モジュールユニット２５０は、図５Ｃに示す基板モジュール２６０を、例えば４段に積層して加熱・加圧して一体化した構成を有する。そして、各基板モジュール２６０に形成された第２の配線パターン１８０間は、接合電子部品２７０が存在しない領域に設けた貫通導体部１７０により接続される。なお、接合電子部品２７０は、一方の面に電極端子２００が形成された２個の電子部品１９０の他方の面同士を接着し一体化して形成したものである。
また、図５Ｃに示すように、基板モジュール２６０は、接合電子部品２７０を第１の樹脂シート２１０に埋設し、その表面２１０Ａおよび裏面２１０Ｂに第２の配線パターン１８０を設けた構造を有する。この点で、第１の実施の形態の基板モジュール１６０とは異なるものである。
この構成により、２個の電子部品１９０を一体化して第１の樹脂シート２１０に埋設しているので、同じ数の電子部品１９０を実装する第１の実施の形態の基板モジュール１６０と比較して、基板モジュール２６０の薄型化が可能である。そして、規格化された実装空間においては、電子部品１９０の実装密度を向上できる。さらに、薄片化した電子部品１９０を重ねて貼り合わせることによって、変形等に対する強度が増し信頼性が向上するという効果を奏する。
以下に、図６を用いて、本発明の第２の実施の形態の別の例に係る立体的電子回路装置を説明する。
本発明の第２の実施の形態の別の例に係る立体的電子回路装置１００は、制御回路１３０を基板モジュールユニット２５０に搭載するものである。
一般に、筐体１５０の内面に立体的に第１の配線パターン１４０を形成する場合、平面上に形成する場合に比べて微細な電極パッド等を形成することは難しい。
しかし、図６に示す立体的電子回路装置では、筐体１５０の内面に形成するのは配線ピッチが粗い第１の配線パターン１４０のみで、制御回路１３０を実装するための細かいピッチの電極パッドを形成する必要がない。そのため、制御回路１３０と接続する微細な電極パッドを、微細化が容易な平坦な基板モジュールユニット２５０側に形成することにより、細かいピッチの電極パッドが必要な制御回路１３０を容易に実装することができる。
以下に、図７と図８Ａから図８Ｄを参照しながら、本発明の第２の実施の形態に係る基板モジュールユニット２５０の製造方法について説明する。
図７は、本発明の第２の実施の形態に係る基板モジュールユニット２５０の製造方法を説明するフローチャートである。図８Ａから図８Ｄは、図７の主要な処理ステップにおける要部断面図である。
まず、ステップＳ１において、一方の面に電極端子２００が形成された２個の電子部品１９０の他方の面同士を、例えば樹脂接着剤等で接着して接合電子部品２７０を作製する。例えば、各電子部品１９０の厚さを約５０μｍとすれば、接合電子部品２７０の厚さは約１００μｍである。
次に、ステップＳ２において、１個または複数個の接合電子部品２７０を厚さ約１２５μｍの熱可塑性樹脂からなる第１の樹脂シート２１０上の所定の位置に載置する。
次に、ステップＳ３において、例えば熱プレス板の間に挟み、加熱・加圧する。
これにより、接合電子部品２７０は、少なくともその電極端子２００面が露出した状態で第１の樹脂シート２１０に埋め込まれる。このとき、必要に応じて、接合電子部品２７０の電極端子２００上の第１の樹脂シート２１０の残渣をフォトリソグラフィー法またはレーザービーム法等によって除去することにより、電極端子２００を第１の樹脂シート２１０の表面２１０Ａと裏面２１０Ｂに露出させてもよい。
次に、ステップＳ４において、表面２１０Ａおよび裏面２１０Ｂ側の電極端子２００間を接続する第２の配線パターン１８０をスクリーン印刷法またはフォトリソグラフィー法等により第１の樹脂シート２１０上に形成する。その結果、図８Ａに示すような接合電子部品２７０が埋め込まれ、第２の配線パターン１８０が形成された多数の基板モジュール２６０を含む複合樹脂シート３６０が完成する。
次に、ステップＳ５において、図８Ｂに示すように、上記方法によって作製された複合樹脂シート３６０を基板モジュール２６０毎に折り畳み、その基板モジュール間に第２の樹脂シート２８０を配置して積層する。ここで、第２の樹脂シート２８０は、基板モジュール２６０間の絶縁性を確保するものである。なお、図８Ｂは、積層される状態を分かりやすくするために、層間を離した状態で示している。
次に、ステップＳ６において、この折り畳まれた複合樹脂シート３６０を、例えば熱プレス板の間に挟み加熱・加圧することにより、第１の樹脂シート２１０および第２の樹脂シート２８０が互いに溶融して一体化する。なお、第１の樹脂シートと第２の樹脂シートの材料が、例えばポリエチレンテレフタレートの場合、加圧力３５ｋｇ／ｃｍ２、加熱温度１２０℃、プレス時間１分である。なお、第１の樹脂シートと第２の樹脂シートの材質が同じである必要は特にないが、溶融温度が同程度である方が好ましい。また、第１の樹脂シートと第２の樹脂シートの材質が異なる場合、第１の樹脂シートよりも第２の樹脂シートの溶融温度が低い方が、電子部品等の位置ずれを防ぐ上で好ましい。他の実施の形態においても同様である。
次に、ステップＳ７において、折り畳まれた複合樹脂シート３６０の端部２９０を切断すると、図８Ｃに示すように積層された複数の基板モジュール２６０が完成する。
次に、ステップＳ８において、一体化した基板モジュール２６０の接合電子部品２７０の存在しない領域に貫通孔を形成し、貫通孔に導電性ペースト等を充填して硬化すると、図８Ｄに示すような貫通導体部１７０を備えた基板モジュールユニット２５０が完成する。
なお、筐体内で平面方向の実装空間に余裕がある場合、ステップＳ７とステップＳ８を省略し、図８Ｂの折り畳んで積層した状態で実装空間に収納してもよい。この場合、折り畳みの部分で第２の配線パターンが断線しない程度に折り曲げる必要がある。
本発明の第２の実施の形態においては、接合電子部品２７０の電極端子２００の配列順序が、通常、第１の樹脂シート２１０の表面２１０Ａ側の電子部品１９０と裏面２１０Ｂ側の電子部品１９０とで異なる。
そこで、図９を用いて、基板モジュールユニット２５０の接合電子部品２７０の電極端子２００と接続する第２の配線パターン１８０の一例を説明する。
図９は、基板モジュール２６０の第１の樹脂シートの表面２１０Ａに形成される第２の配線パターン１８０と、これらの基板モジュール２６０が第２の樹脂シート２８０を介して積層された状態を示している。図面の表記上、基板モジュール２６０の第１の樹脂シートの裏面２１０Ｂに形成される第２の配線パターンは図示していないが、表面２１０Ａの第２の配線パターン１８０と同様に、電子部品１９０の同じ電極端子２００同士を接続して左右のランド３００に接続されている。基板モジュール２６０の第１の樹脂シートの表面２１０Ａのランド３００とその直下の裏面２１０Ｂのランド３００とは同じ電極端子２００に対応するものであって、貫通導体部１７０によって電気的に接続されている。そして、これらの基板モジュール２６０を積層して基板モジュールユニットが形成される。なお、便宜上、第２の樹脂シートには貫通導体部を図示していない。
また、上記第２の実施の形態では、個別の電子部品を貼り合せる例で説明したが、本発明はこれに限られない。例えば、特に、接合電子部品が半導体メモリーなどの同一形状を有する電子部品で構成される場合には、以下の方法により接合電子部品を生産性よく得ることができる。
すなわち、まず、例えば一方の表面に電極端子を有する複数個の半導体メモリーが形成された、例えばシリコン基板などの２枚のウエハの他方の面同士を位置合わせし、貼り合わせる。
次に、貼り合わされたウエハを半導体メモリー毎にダイシングなどで切断加工することにより、個別の接合電子部品に分離する。
これにより、貼り合わされる半導体メモリー同士の位置ずれが少ない接合電子部品を効率よく形成することができる。
また、上記第２の実施の形態では、複合樹脂シートを折り畳んで基板モジュールユニットを形成する例で説明したが、本発明はこれに限られない。例えば、基板モジュール毎に、個別に切断し、それらを積層することにより基板モジュールユニットを形成してもよい。これにより、端部となる部分が必要でないため、複合樹脂シートにおける基板モジュールの収率を向上できる。
（第３の実施の形態）
図１０Ａは本発明の第３の実施の形態に係る立体的電子回路装置の断面図、図１０Ｂは基板モジュールユニットの断面図、図１０Ｃは基板モジュールの断面図である。図１０Ａから図１０Ｃにおいて、図５と同じ構成については同じ符号を用い説明を省略する。
本発明の第３の実施の形態に係る立体的電子回路装置１００は、図１０Ａから図１０Ｃに示すように、基板モジュールユニット３１０が接続端子１２０、制御回路１３０および第１の配線パターン１４０を備えた筐体１５０に嵌め込まれている。そして、筐体１５０の内面に形成された第１の配線パターン１４０と基板モジュールユニット３１０の第２の配線パターン１８０が貫通導体部１７０を介して導電性ペースト等によって電気的、機械的に接続された構造を有する。
また、図１０Ｂに示すように、基板モジュールユニット３１０は、図１０Ｃに示す基板モジュール３２０を、例えば４段に積層して加熱・加圧して一体化した構成を有する。そして、各基板モジュール３２０に形成された第２の配線パターン１８０間は、接合電子部品３３０が存在しない領域に設けた貫通導体部１７０により接続される。
また、図１０Ｃに示すように、基板モジュール３２０は、接合電子部品３３０を第１の樹脂シート２１０に埋設し、その表面２１０Ａおよび裏面２１０Ｂの少なくとも一方に第２の配線パターン１８０を設けた構造を有する。
ここで、接合電子部品３３０は、一方の面で対向する２辺近傍に電極端子を有する２個の電子部品３４０、３５０を厚み方向に重ならないように配置し、その他方の面同士を接着し一体化して形成されている。この点で、第２の実施の形態の基板モジュール２６０とは異なるものである。
この構成により、第２の実施の形態の第２の樹脂シートを必要としない薄型の基板モジュールユニットを得ることができるものである。
以下に、その理由について説明する。
図１１Ａと図１１Ｂは、基板モジュール３２０間で対向する接合電子部品３３０の電極端子２００と接続する第２の配線パターン１８０の一例を説明する図である。
図１１Ａは、図１１Ｂの下側に配置した基板モジュール３２０に形成された第２の配線パターン１８０を説明する模式図である。図中の黒丸は、図１１Ｂの上側に配置した基板モジュール３２０の電子部品３４０の電極端子２００の配置を示し、番号は電極端子２００の配列順序を表している。同様に、図中の白丸は、図１１Ｂの下側に配置した基板モジュール３２０の電子部品３５０の電極端子２００の配置を示し、番号は電極端子２００の配列順序を表している。
そして、図１１Ａに示す第２の配線パターン１８０により、積層された基板モジュール３２０間で対向する接合電子部品３３０は、その同じ番号の電極端子２００同士が接続されるものである。
つまり、図１１Ｂに示すように、電子部品３４０、３５０をずらして他方の面同士を貼り合わせた場合、電極端子２００の配列順序が異なっても、同じ電極端子２００同士を接続することができる。そのため、第２の配線パターン１８０は、積層する基板モジュール３２０の一方に形成すればよく、電極端子２００の同じ配列順序同士を接続することができるものである。
これにより、第２の実施の形態の立体的電子回路装置１００の第２の樹脂シート２８０が必要でなくなる。その結果、さらに基板モジュール３２０の薄型化が可能となるとともに、限られた実装空間において電子部品などの実装密度が向上できる。
以下に、図１２と図１３Ａから図１３Ｄを参照しながら、本発明の第３の実施の形態に係る基板モジュールユニット３１０の製造方法について説明する。
図１２は、本発明の第３の実施の形態に係る基板モジュールユニット３１０の製造方法を説明するフローチャートである。図１３Ａから図１３Ｄは、図１２の主要な処理ステップにおける要部断面図である。
まず、ステップＳ１において、一方に面で対向する２辺近傍に電極端子２００が形成された２個の電子部品３４０、３５０の他方の面同士を電極端子２００方向に対して互いにずらして、例えば樹脂接着剤等で接着して接合電子部品３３０を作製する。例えば、電子部品３４０、３５０の厚さを約５０μｍとすれば、接合電子部品３３０の厚さは約１００μｍである。
次に、ステップＳ２において、１個または複数個の接合電子部品３３０を厚さ約１２５μｍの熱可塑性樹脂からなる第１の樹脂シート２１０上の所定の位置に載置する。
次に、ステップＳ３において、例えば熱プレス板の間に挟み、加熱・加圧する。
これにより、接合電子部品３３０は、少なくともその電極端子２００面が露出した状態で第１の樹脂シート２１０に埋め込まれる。このとき、必要に応じて、接合電子部品３３０の電極端子２００上の第１の樹脂シート２１０の残渣をフォトリソグラフィー法またはレーザービーム法等によって除去することにより、電極端子２００を第１の樹脂シート２１０の表面２１０Ａと裏面２１０Ｂに露出させてもよい。
次に、ステップＳ４において、第１の樹脂シート２１０の表面２１０Ａおよび裏面２１０Ｂの少なくとも一方に、接合電子部品３３０の電極端子２００間を接続する、図１１Ａに示すような第２の配線パターン１８０をスクリーン印刷法またはフォトリソグラフィー法等により形成する。ここで、第２の配線パターン１８０は、基板モジュールユニットの最外層となるいずれかの基板モジュールの両面に形成する必要があるが、それ以外の積層される基板モジュールには、積層する面と反対側の面のみに形成すればよい。
これにより、図１３Ａに示すような接合電子部品３３０が埋め込まれ、第２の配線パターン１８０が形成された多数の基板モジュール３２０を含む複合樹脂シート３７０が完成する。
次に、ステップＳ５において、図１３Ｂに示すように、上記方法によって作製された複合樹脂シート３７０を基板モジュール３２０毎に折り畳んで積層する。なお、図１３Ｂは、積層される状態を分かりやすくするために、層間を離した状態で示している。
次に、ステップＳ６において、この折り畳まれた複合樹脂シート３７０を、例えば熱プレス板の間に挟み加熱・加圧する。これにより、各基板モジュール３２０の第１の樹脂シート２１０は溶融して一体化する。例えば、第１の樹脂シートの材料が、例えばポリエチレンテレフタレートの場合、加圧力３５ｋｇ／ｃｍ２、加熱温度１２０℃、プレス時間１分である。
次に、ステップＳ７において、折り畳まれた複合樹脂シート３７０の端部２９０を切断すると、図１３Ｃに示すように積層された複数の基板モジュール３２０が完成する。
次に、ステップＳ８において、一体化した基板モジュール３２０の接合電子部品３３０の存在しない領域に貫通孔を形成し、貫通孔に導電性ペースト等を充填して硬化すると、図１３Ｄに示すような貫通導体部１７０を備えた基板モジュールユニット３１０が完成する。
以下に、図１４を用いて、本発明の第３の実施の形態の別の例に係る立体的電子回路装置を説明する。
本発明の第３の実施の形態の別の例に係る立体的電子回路装置１００は、制御回路１３０を基板モジュールユニット３１０に搭載するものである。
この構成により、制御回路１３０と接続する電極パッドを、微細化が容易な平坦な基板モジュールユニット３１０側に形成することにより、電極パッドのピッチが細かい制御回路１３０を容易に実装することができる。
なお、上記第３の実施の形態では、複合樹脂シートを折り畳んで基板モジュールユニットを形成する例で説明したが、本発明はこれに限られない。例えば、基板モジュール毎に、個別に切断し、それらを積層することにより基板モジュールユニットを形成してもよい。これにより、端部となる部分が必要でないため、複合樹脂シートにおける基板モジュールの収率を向上できる。
また、上記各実施の形態に係る立体的電子回路装置をＩＣカードおよびメモリーカードとして図１５に示すような携帯電話やパーソナルコンピュータ等の電子機器に用いることにより、電子機器の高性能化や高機能化を容易に実現できる。
本発明に係る立体的電子回路装置は、マザー基板が不要になるとともに、限られた実装空間に電子部品の実装密度を向上させて積層することが可能になるので、大容量化や高機能化を実現する情報記憶装置やそれらを搭載する電子機器に有用である。
本発明は、電子部品を実装した基板モジュールを筐体内に内蔵したコンパクトな立体的電子回路装置とそれを用いた電子機器およびその製造方法に関する。
近年、ＩＣカードの高機能化、メモリーカードの大容量化が進む中で、半導体素子等を高密度に実装できる電子回路装置が求められている。また、モバイル機器の高機能、軽薄短小化に伴って、電子回路装置には、さらに高機能化とコンパクト化が求められている。例えば、メモリーカードの場合、規格サイズ内でいかにして記憶容量を増大させるかが重要である。また、回路基板においては、接続ピッチの微細化や多層化によって実装密度を向上させるアプローチとともに、半導体素子や電子部品を実装したモジュール基板を立体的に積層することによって実装密度を向上させる技術開発が盛んになっている。
特開２００２−２０７９８６号公報（以下、「特許文献」と記す）には、図１６に示すように、マザー基板４００の片面にメモリーチップ４１０が実装されたメモリーモジュール基板４２０を２層に積層するとともに、マザー基板４００の他方の面に上記のメモリーチップ４１０を制御する回路制御素子４３０を実装し、筐体４８０に組み込んだ構造のメモリーカードが開示されている。
このメモリーカードは、メモリーモジュール基板４２０間は直径約３００μｍのＣｕボール４４０または導電性膜で被覆された弾性体によって接続されている。また、同様に下側のメモリーモジュール基板４２０の下面とマザー基板４００との間も同様にＣｕボール４５０または導電性膜で被覆された弾性体によって接続されている。さらに、マザー基板４００の上面にはバイパス用のチップコンデンサ４６０が搭載され、下面には外部回路と接続するための接続端子４７０が設けられている。
しかしながら、特許文献に記載された従来の電子回路装置では、メモリーモジュール基板間およびメモリーモジュール基板とマザー基板との間をＣｕボールまたは導電性膜で被覆された弾性体によって配線接続している。しかし、Ｃｕボールの大きさで基板間の距離を確保し、メモリーチップの接触を防ぐ必要があるため、Ｃｕボールの大きさを小さくできない。
また、配線接続は、メモリーモジュール基板からマザー基板への一方向でしか形成できない。さらに、論理ＩＣやＡＳＩＣ等の異なるＩＣを混載するメモリーモジュール基板は積層数が増えるほど接続する電極数が増加するため、微細な配線接続が必要である。そのため、Ｃｕボールで配線接続するには微細化が困難であるが、例えばＣｕボール同士が接触しないように、千鳥状に配置すれば可能となる。しかし、その場合には、接続電極のための面積が大きくなるため、反対に半導体素子等の実装面積が小さくなるという課題がある。
また、上述の接続工程では、Ｃｕボールまたは弾性体を所定の位置に固定することが難しく、作業性、歩留まりが低い。
さらに、マザー基板が必要であるため半導体素子を実装する空間が制限され、小型、薄型化が困難である。例えば、特に、メモリーカードのように規格によりサイズが決まっているものにおいては、実装空間の制限が厳しい。つまり、メモリー容量を増やすために半導体素子数を増やそうとしても、メモリーカードのサイズが規格により一定であるため実現できない。さらに、ＩＣカードの場合にも、主に厚さに関して同様の規格がある。
そのため、これらの電子回路装置において、規格化されたサイズの筐体内にどのように実装するかが課題である。
また、これらの電子回路装置は、大量生産品であるため、作業性がよく自動化が容易な製造方法とともに、高い信頼性が求められる。
また、メモリーカードを変形させた場合、モジュール基板はＣｕボールを支点とし、モジュール基板自体が撓むため、実装されている半導体素子等が割れやすいという課題もある。
上述したような課題を解決するために、本発明の立体的電子回路装置は、制御回路と、接続端子および第１の配線パターンを備える筐体と、電子部品をその電極端子が露出するように第１の樹脂シートに埋設し、第１の樹脂シートの表面に電極端子と接続する第２の配線パターンを備えた複数の基板モジュールを第２の樹脂シートを介して積層して一体化し、異なる基板モジュール間の第２の配線パターン間を貫通導体部により接続した基板モジュールユニットとを有し、基板モジュールユニットが筐体に嵌め込まれ、筐体の第１の配線パターンと貫通導体部とが接続される構成を有する。
この構成により、電子部品を埋設した基板モジュールを必要数積層し一体化した基板モジュールユニットを、筐体の内面に形成した第１の配線パターンと接続するため、接続部材等で実装密度が制限されることなく薄型で高密度に実装できる立体的電子回路装置が得られる。さらに、一体化された基板モジュールユニットにより、機械的強度が向上し信頼性に優れた立体的電子回路装置を実現できる。
また、本発明の立体的電子回路は、制御回路と、接続端子および第１の配線パターンを備える筐体と、一方の面の対向する２辺近傍に電極端子が形成された２個の電子部品の他方の面同士を互いの電極端子の位置をずらして接着し一体化した接合電子部品を、電極端子の表面が露出するように第１の樹脂シートに埋設し、第１の樹脂シートの表面に電極端子と接続する第２の配線パターンを備えた複数の基板モジュールを積層して一体化し、異なる基板モジュール間の第２の配線パターン間を貫通導体部により接続した基板モジュールユニットとを有し、基板モジュールユニットが筐体に嵌め込まれ、筐体の第１の配線パターンと貫通導体部とが接続される構成を有する。
この構成により、積層された基板モジュール間に第２の樹脂シートを必要としないため、さらに薄型化を実現できる。そのため、実装空間の限られた筐体で電子部品の高密度実装を可能とする。
また、本発明の立体的電子回路装置の製造方法は、筐体に、接続端子、制御回路および第１の配線パターンを形成するステップと、一方の面に電極端子が形成された電子部品と電極端子の表面を露出させるように電子部品を埋設した第１の樹脂シートと第１の樹脂シートの表面に露出させた電極端子と接続する第２の配線パターンと第２の配線パターン間を接続する貫通導体部を有する複数の基板モジュール間を第２の樹脂シートを介して積層して一体化し、貫通導体部で接続された基板モジュールユニットを形成するステップと、基板モジュールユニットの貫通導体部と、筐体の第１の配線パターンとを接続するステップとを具備する。
さらに、本発明の立体的電子回路装置の製造方法は、筐体に、接続端子、制御回路および第１の配線パターンを形成するステップと、一方の面の対向する２辺近傍に電極端子を有する２個の電子部品の他方の面同士を互いの電極端子の位置をずらして接着し一体化した接合電子部品と電極端子を露出させるように接合電子部品を埋設した第１の樹脂シートと第１の樹脂シートの表面に露出させた電極端子と接続する第２の配線パターンを有する複数の基板モジュールを積層して一体化し、異なる基板モジュール間の第２の配線パターン間を貫通導体部で接続された基板モジュールユニットを形成するステップと、基板モジュールユニットの貫通導体部と、筐体の第１の配線パターンとを接続するステップとを具備する。
これらの方法により、薄型で、電子部品を高密度に実装した基板モジュールを積層し一体化することで、限られた実装空間で大容量化や高機能化した立体的電子回路装置を生産性よく作製できる。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、図面においては、内部を詳細に説明するために拡大して示している。
（第１の実施の形態）
図１Ａは本発明の第１の実施の形態に係る立体的電子回路装置の断面図、図１Ｂは基板モジュールユニットの断面図、図１Ｃは基板モジュールの断面図である。
図１Ａに示すように、本発明の第１の実施の形態に係る立体的電子回路装置１００は基板モジュールユニット１１０が接続端子１２０、半導体素子等からなる制御回路１３０および第１の配線パターン１４０を備えた筐体１５０に嵌め込まれている。そして、筐体１５０の内面に形成された第１の配線パターン１４０と基板モジュールユニット１１０の第２の配線パターン１８０が貫通導体部１７０を介して導電性ペースト、はんだや異方性導電樹脂等によって電気的、機械的に接続されて立体的電子回路装置１００が構成される。
ここで、制御回路１３０は半導体素子からなるＬＳＩであって、筐体１５０の内面に形成された第１の配線パターン１４０の電極パッド（図示せず）に、例えばフリップチップ法で実装されている。
この構成により、基板モジュールユニット１１０を実装するためのマザー基板が不要になり、筺体１５０内に、基板モジュール１６０の実装空間を広く取ることができる。そのため、厚みが規定されるメモリーカードやＩＣカード等において、基板モジュール１６０を多層化した基板モジュールユニット１１０により大容量化が容易となる。なお、筐体１５０には、外部回路や電子機器と接続するための接続端子１２０が筐体１５０と一体的に設けられている。
ここで、筐体１５０は、例えばポリエーテルイミド（ＰＥＩ）、ポリエーテルスルフォン（ＰＥＳ）、ポリサルフォン（ＰＳＦ）、シンジオタクチックポリスチレン（ＳＰＳ）、ポリアミド樹脂（ＰＡ）、ポリフェニレンオキシド（ＰＰＯ）、ポリフェニレンエーテル（ＰＰＥ）、ポリフタルアミド（ＰＰＡ）や液晶ポリマー（ＬＣＰ）等の樹脂で形成される。
また、第１の配線パターン１４０や接続端子１２０の電極は、例えばＣｕめっき、Ｃｕ箔や導電性ペースト等で形成される。
また、図１Ｂに示すように、基板モジュールユニット１１０は、例えば、図１Ｃに示す基板モジュール１６０を６枚積層し、加熱・加圧することによって相互に融着させて一体化される。そして、異なる基板モジュール１６０に形成された第２の配線パターン１８０間を貫通導体部１７０により電気的、機械的に接続された構造を有する。このとき、各基板モジュール１６０の第１の樹脂シート２１０の接続境界面は消失し、各電子部品１９０が、一体化した第１の樹脂シートに埋め込まれる。
この構成により、基板モジュールユニット１１０の機械的強度を向上させ、筐体１５０の曲げ応力等の変形に対する信頼性を向上できる。
また、図１Ｃに示すように、基板モジュール１６０は、電子部品１９０をその電極端子２００が露出するように第１の樹脂シート２１０に埋設し、第１の樹脂シート２１０の表面に第２の配線パターン１８０および貫通導体部１７０を備えた構造である。そして、貫通導体部１７０は、第１の樹脂シート２１０の所定の位置にレーザービーム法またはドリル法等によって開口した貫通孔に導電性樹脂を充填することによって形成される。
なお、実装密度を高めるために電子部品１９０は、チップ状で裏面を研磨することによって薄片化したベアチップを用いることが好ましい。また、電子部品１９０として、例えばＤＲＡＭ、ＳＲＡＭ、フラッシュメモリーやＦＲＡＭ等の半導体メモリーが用いられる。第１の樹脂シート２１０としては、例えば、ポリエステル系樹脂、塩化ビニル、ポリカーボネート、ポリエーテルエーテルケトン、ポリエーテルケトン、ポリアリールケトン、ポリエーテルイミド、ポリフェニレンサルファイド、シンジオタクチックポリスチレン、熱可塑ポリイミドもしくはアクリロニトリルブタジエンスチレン等の熱可塑樹脂やエポキシ系、アクリル系の熱硬化樹脂が用いられる。
以下に、図２を用いて、本発明の第１の実施の形態の別の例に係る立体的電子回路装置を説明する。
本発明の第１の実施の形態の別の例に係る立体的電子回路装置は、制御回路１３０を基板モジュールユニット１１０に搭載するものである。
一般に、筐体１５０の内面の第１の配線パターン１４０は立体的に形成する必要があり、平面上に形成する場合と比べて、制御回路１３０の接続に必要な微細な電極パッドを有する第１の配線パターン１４０を形成することが難しい。しかし、図２に示す立体的電子回路装置では、筐体１５０の内面に形成するのは第１の配線パターン１４０のみで、制御回路１３０を実装し接続するための微細な電極パッド等を形成する必要がない。そのため、制御回路１３０と接続する微細な電極パッドを、微細化が容易な平坦な基板モジュールユニット１１０側に形成することにより、細かいピッチの電極パッドが必要な制御回路１３０を容易に実装することができる。
以下に、図３と図４Ａから図４Ｃを参照しながら、第１の実施の形態に係る基板モジュールユニット１１０の製造方法について説明する。
図３は、本発明の第１の実施の形態に係る基板モジュールユニット１１０の製造方法を説明するフローチャートであり、図４Ａから図４Ｃは、図３の主要な処理ステップにおける要部断面図である。
まず、ステップＳ１において、一方の面に電極端子２００が形成され他方の面を研磨することにより薄片化した電子部品１９０を用意する。なお、以下では、電子部品１９０の厚さを約５０μｍとして説明する。
次に、ステップＳ２において、電極端子２００を有する電子部品１９０を、厚さ約７５μｍの熱可塑性樹脂等からなる第１の樹脂シート２１０上に１個または複数個を所定の位置に載置する。
次に、ステップＳ３において、電子部品１９０が載置された第１の樹脂シート２１０を、例えば熱プレス板の間に挟み、加熱・加圧する。例えば、軟化温度１２０℃、溶融温度１６０℃のポリエステル系樹脂の場合、加圧力３０ｋｇ／ｃｍ２、加熱温度１６０℃、プレス時間１分である。これにより、電極端子２００が露出した状態で電子部品１９０が第１の樹脂シート２１０に埋め込まれる。
なお、第１の樹脂シート２１０としては、ポリエステル系樹脂、ポリエチレンテレフタレート（ＰＥＴＧ）、塩化ビニル、ポリカーボネートやアクリロニトリルブタジエンスチレン等を用いることができる。
次に、ステップＳ４において、電子部品１９０の電極端子２００の表面の第１の樹脂シート２１０の残渣をフォトリソグラフィー法とエッチング法またはレーザービーム法等によって除去することにより電極端子２００を表面に確実に露出させる。また、第１の樹脂シート２１０の溶融温度以上に加熱した治具を押し当てることにより、電極端子２００を露出させてもよい。なお、このステップＳ４は、ステップＳ３において、第１の樹脂シート２１０に電子部品が埋め込まれたときに、その電極端子２００が露出している場合には省略してもよい。
次に、ステップＳ５において、電子部品１９０の電極端子２００面と反対の面（背面）に、例えば２５μｍ程度の厚みを有する第２の樹脂シート（図示せず）で、ラミネートする。
次に、ステップＳ６において、電極端子２００間を接続する第２の配線パターン１８０を、例えば導電性ペーストのスクリーン印刷やインクジェット印刷、ディスペンス印刷または転写印刷または金属箔転写、めっき、薄膜形成またはフォトリソグラフィー法等により形成する。
なお、ステップＳ５は、電子部品１９０の電極端子２００面に第２の配線パターン１８０を形成するステップＳ６の後に、第２の樹脂シートでラミネートしてもよい。
以上の方法により、図４Ａに示すように、電子部品１９０が埋め込まれ、第２の配線パターン１８０が形成された複合樹脂シート２２０が完成する。
次に、ステップＳ７において、上記方法によって作製された複合樹脂シート２２０を基板モジュール１６０単位毎に切断する。
次に、ステップＳ８において、図４Ｂに示すように、例えば６枚の基板モジュール１６０を積層する。
次に、ステップＳ９において、この積層された基板モジュール１６０を、例えば熱プレス板の間に挟み加熱・加圧することによって、６枚の第１の樹脂シート２１０と第２の樹脂シートが溶融して一体化する。なお、例えば第１の樹脂シート２１０と第２の樹脂シートが、ポリエチレンテレフタレートの場合、加圧力３５ｋｇ／ｃｍ２、加熱温度１５０℃、プレス時間１分である。
次に、ステップＳ１０において、一体化した基板モジュールの所定の位置に貫通孔を形成し、導電性ペーストを充填、硬化することにより、図４Ｃに示すような貫通導体部１７０を備えた基板モジュールユニット１１０が完成する。
次に、第１の配線パターン１４０および接続端子１２０を形成した筐体１５０に制御回路１３０を実装する。ここで、第１の配線パターンは、例えばめっき、または導電性ペーストのインクジェット、ディスペンサ、転写等により形成される。
そして、図４Ｃに示す基板モジュールユニット１１０を筐体１５０に嵌め込み、基板モジュールユニット１１０の第１のランド２３０と筐体１５０内面の第２のランド２４０間を導電性ペースト等により接続する。
なお、基板モジュールユニット１１０を筐体１５０に嵌め込み、接続後、絶縁性樹脂等を充填して、基板モジュールユニット１１０を埋設する構成としてもよい。
以上の方法により、図１Ａに示すような立体的電子回路装置１００が完成する。
なお、貫通孔は、複合樹脂シート２２０において、基板モジュール１６０毎に形成し、切断後、基板モジュール１６０を積層するときに位置合わせし貫通導体部１７０として、異なる基板モジュール１６０間の第２の配線パターン１８０を接続してもよい。以下の実施の形態においても同様である。
（第２の実施の形態）
図５Ａは、本発明の第２の実施の形態に係る立体的電子回路装置の断面図、図５Ｂは基板モジュールユニットの断面図、図５Ｃは基板モジュールの断面図である。図５Ａから図５Ｃにおいて、図１と同じ構成については同じ符号を用い説明を省略する。
本発明の第２の実施の形態に係る立体的電子回路装置１００は、図５Ａに示すように、基板モジュールユニット２５０が接続端子１２０、制御回路１３０および第１の配線パターン１４０を備えた筐体１５０に嵌め込まれている。そして、筐体１５０の内面に形成された第１の配線パターン１４０と基板モジュールユニット２５０の第２の配線パターン１８０が貫通導体部１７０を介して導電性ペースト等によって電気的、機械的に接続された構造を有する。
また、図５Ｂに示すように、基板モジュールユニット２５０は、図５Ｃに示す基板モジュール２６０を、例えば４段に積層して加熱・加圧して一体化した構成を有する。そして、各基板モジュール２６０に形成された第２の配線パターン１８０間は、接合電子部品２７０が存在しない領域に設けた貫通導体部１７０により接続される。なお、接合電子部品２７０は、一方の面に電極端子２００が形成された２個の電子部品１９０の他方の面同士を接着し一体化して形成したものである。
また、図５Ｃに示すように、基板モジュール２６０は、接合電子部品２７０を第１の樹脂シート２１０に埋設し、その表面２１０Ａおよび裏面２１０Ｂに第２の配線パターン１８０を設けた構造を有する。この点で、第１の実施の形態の基板モジュール１６０とは異なるものである。
この構成により、２個の電子部品１９０を一体化して第１の樹脂シート２１０に埋設しているので、同じ数の電子部品１９０を実装する第１の実施の形態の基板モジュール１６０と比較して、基板モジュール２６０の薄型化が可能である。そして、規格化された実装空間においては、電子部品１９０の実装密度を向上できる。さらに、薄片化した電子部品１９０を重ねて貼り合わせることによって、変形等に対する強度が増し信頼性が向上するという効果を奏する。
以下に、図６を用いて、本発明の第２の実施の形態の別の例に係る立体的電子回路装置を説明する。
本発明の第２の実施の形態の別の例に係る立体的電子回路装置１００は、制御回路１３０を基板モジュールユニット２５０に搭載するものである。
一般に、筐体１５０の内面に立体的に第１の配線パターン１４０を形成する場合、平面上に形成する場合に比べて微細な電極パッド等を形成することは難しい。
しかし、図６に示す立体的電子回路装置では、筐体１５０の内面に形成するのは配線ピッチが粗い第１の配線パターン１４０のみで、制御回路１３０を実装するための細かいピッチの電極パッドを形成する必要がない。そのため、制御回路１３０と接続する微細な電極パッドを、微細化が容易な平坦な基板モジュールユニット２５０側に形成することにより、細かいピッチの電極パッドが必要な制御回路１３０を容易に実装することができる。
以下に、図７と図８Ａから図８Ｄを参照しながら、本発明の第２の実施の形態に係る基板モジュールユニット２５０の製造方法について説明する。
図７は、本発明の第２の実施の形態に係る基板モジュールユニット２５０の製造方法を説明するフローチャートである。図８Ａから図８Ｄは、図７の主要な処理ステップにおける要部断面図である。
まず、ステップＳ１において、一方の面に電極端子２００が形成された２個の電子部品１９０の他方の面同士を、例えば樹脂接着剤等で接着して接合電子部品２７０を作製する。例えば、各電子部品１９０の厚さを約５０μｍとすれば、接合電子部品２７０の厚さは約１００μｍである。
次に、ステップＳ２において、１個または複数個の接合電子部品２７０を厚さ約１２５μｍの熱可塑性樹脂からなる第１の樹脂シート２１０上の所定の位置に載置する。
次に、ステップＳ３において、例えば熱プレス板の間に挟み、加熱・加圧する。
これにより、接合電子部品２７０は、少なくともその電極端子２００面が露出した状態で第１の樹脂シート２１０に埋め込まれる。このとき、必要に応じて、接合電子部品２７０の電極端子２００上の第１の樹脂シート２１０の残渣をフォトリソグラフィー法またはレーザービーム法等によって除去することにより、電極端子２００を第１の樹脂シート２１０の表面２１０Ａと裏面２１０Ｂに露出させてもよい。
次に、ステップＳ４において、表面２１０Ａおよび裏面２１０Ｂ側の電極端子２００間を接続する第２の配線パターン１８０をスクリーン印刷法またはフォトリソグラフィー法等により第１の樹脂シート２１０上に形成する。その結果、図８Ａに示すような接合電子部品２７０が埋め込まれ、第２の配線パターン１８０が形成された多数の基板モジュール２６０を含む複合樹脂シート３６０が完成する。
次に、ステップＳ５において、図８Ｂに示すように、上記方法によって作製された複合樹脂シート３６０を基板モジュール２６０毎に折り畳み、その基板モジュール間に第２の樹脂シート２８０を配置して積層する。ここで、第２の樹脂シート２８０は、基板モジュール２６０間の絶縁性を確保するものである。なお、図８Ｂは、積層される状態を分かりやすくするために、層間を離した状態で示している。
次に、ステップＳ６において、この折り畳まれた複合樹脂シート３６０を、例えば熱プレス板の間に挟み加熱・加圧することにより、第１の樹脂シート２１０および第２の樹脂シート２８０が互いに溶融して一体化する。なお、第１の樹脂シートと第２の樹脂シートの材料が、例えばポリエチレンテレフタレートの場合、加圧力３５ｋｇ／ｃｍ２、加熱温度１２０℃、プレス時間１分である。なお、第１の樹脂シートと第２の樹脂シートの材質が同じである必要は特にないが、溶融温度が同程度である方が好ましい。また、第１の樹脂シートと第２の樹脂シートの材質が異なる場合、第１の樹脂シートよりも第２の樹脂シートの溶融温度が低い方が、電子部品等の位置ずれを防ぐ上で好ましい。他の実施の形態においても同様である。
次に、ステップＳ７において、折り畳まれた複合樹脂シート３６０の端部２９０を切断すると、図８Ｃに示すように積層された複数の基板モジュール２６０が完成する。
次に、ステップＳ８において、一体化した基板モジュール２６０の接合電子部品２７０の存在しない領域に貫通孔を形成し、貫通孔に導電性ペースト等を充填して硬化すると、図８Ｄに示すような貫通導体部１７０を備えた基板モジュールユニット２５０が完成する。
なお、筐体内で平面方向の実装空間に余裕がある場合、ステップＳ７とステップＳ８を省略し、図８Ｂの折り畳んで積層した状態で実装空間に収納してもよい。この場合、折り畳みの部分で第２の配線パターンが断線しない程度に折り曲げる必要がある。
本発明の第２の実施の形態においては、接合電子部品２７０の電極端子２００の配列順序が、通常、第１の樹脂シート２１０の表面２１０Ａ側の電子部品１９０と裏面２１０Ｂ側の電子部品１９０とで異なる。
そこで、図９を用いて、基板モジュールユニット２５０の接合電子部品２７０の電極端子２００と接続する第２の配線パターン１８０の一例を説明する。
図９は、基板モジュール２６０の第１の樹脂シートの表面２１０Ａに形成される第２の配線パターン１８０と、これらの基板モジュール２６０が第２の樹脂シート２８０を介して積層された状態を示している。図面の表記上、基板モジュール２６０の第１の樹脂シートの裏面２１０Ｂに形成される第２の配線パターンは図示していないが、表面２１０Ａの第２の配線パターン１８０と同様に、電子部品１９０の同じ電極端子２００同士を接続して左右のランド３００に接続されている。基板モジュール２６０の第１の樹脂シートの表面２１０Ａのランド３００とその直下の裏面２１０Ｂのランド３００とは同じ電極端子２００に対応するものであって、貫通導体部１７０によって電気的に接続されている。そして、これらの基板モジュール２６０を積層して基板モジュールユニットが形成される。なお、便宜上、第２の樹脂シートには貫通導体部を図示していない。
また、上記第２の実施の形態では、個別の電子部品を貼り合せる例で説明したが、本発明はこれに限られない。例えば、特に、接合電子部品が半導体メモリーなどの同一形状を有する電子部品で構成される場合には、以下の方法により接合電子部品を生産性よく得ることができる。
すなわち、まず、例えば一方の表面に電極端子を有する複数個の半導体メモリーが形成された、例えばシリコン基板などの２枚のウエハの他方の面同士を位置合わせし、貼り合わせる。
次に、貼り合わされたウエハを半導体メモリー毎にダイシングなどで切断加工することにより、個別の接合電子部品に分離する。
これにより、貼り合わされる半導体メモリー同士の位置ずれが少ない接合電子部品を効率よく形成することができる。
また、上記第２の実施の形態では、複合樹脂シートを折り畳んで基板モジュールユニットを形成する例で説明したが、本発明はこれに限られない。例えば、基板モジュール毎に、個別に切断し、それらを積層することにより基板モジュールユニットを形成してもよい。これにより、端部となる部分が必要でないため、複合樹脂シートにおける基板モジュールの収率を向上できる。
（第３の実施の形態）
図１０Ａは本発明の第３の実施の形態に係る立体的電子回路装置の断面図、図１０Ｂは基板モジュールユニットの断面図、図１０Ｃは基板モジュールの断面図である。図１０Ａから図１０Ｃにおいて、図５と同じ構成については同じ符号を用い説明を省略する。
本発明の第３の実施の形態に係る立体的電子回路装置１００は、図１０Ａから図１０Ｃに示すように、基板モジュールユニット３１０が接続端子１２０、制御回路１３０および第１の配線パターン１４０を備えた筐体１５０に嵌め込まれている。そして、筐体１５０の内面に形成された第１の配線パターン１４０と基板モジュールユニット３１０の第２の配線パターン１８０が貫通導体部１７０を介して導電性ペースト等によって電気的、機械的に接続された構造を有する。
また、図１０Ｂに示すように、基板モジュールユニット３１０は、図１０Ｃに示す基板モジュール３２０を、例えば４段に積層して加熱・加圧して一体化した構成を有する。そして、各基板モジュール３２０に形成された第２の配線パターン１８０間は、接合電子部品３３０が存在しない領域に設けた貫通導体部１７０により接続される。
また、図１０Ｃに示すように、基板モジュール３２０は、接合電子部品３３０を第１の樹脂シート２１０に埋設し、その表面２１０Ａおよび裏面２１０Ｂの少なくとも一方に第２の配線パターン１８０を設けた構造を有する。
ここで、接合電子部品３３０は、一方の面で対向する２辺近傍に電極端子を有する２個の電子部品３４０、３５０を厚み方向に重ならないように配置し、その他方の面同士を接着し一体化して形成されている。この点で、第２の実施の形態の基板モジュール２６０とは異なるものである。
この構成により、第２の実施の形態の第２の樹脂シートを必要としない薄型の基板モジュールユニットを得ることができるものである。
以下に、その理由について説明する。
図１１Ａと図１１Ｂは、基板モジュール３２０間で対向する接合電子部品３３０の電極端子２００と接続する第２の配線パターン１８０の一例を説明する図である。
図１１Ａは、図１１Ｂの下側に配置した基板モジュール３２０に形成された第２の配線パターン１８０を説明する模式図である。図中の黒丸は、図１１Ｂの上側に配置した基板モジュール３２０の電子部品３４０の電極端子２００の配置を示し、番号は電極端子２００の配列順序を表している。同様に、図中の白丸は、図１１Ｂの下側に配置した基板モジュール３２０の電子部品３５０の電極端子２００の配置を示し、番号は電極端子２００の配列順序を表している。
そして、図１１Ａに示す第２の配線パターン１８０により、積層された基板モジュール３２０間で対向する接合電子部品３３０は、その同じ番号の電極端子２００同士が接続されるものである。
つまり、図１１Ｂに示すように、電子部品３４０、３５０をずらして他方の面同士を貼り合わせた場合、電極端子２００の配列順序が異なっても、同じ電極端子２００同士を接続することができる。そのため、第２の配線パターン１８０は、積層する基板モジュール３２０の一方に形成すればよく、電極端子２００の同じ配列順序同士を接続することができるものである。
これにより、第２の実施の形態の立体的電子回路装置１００の第２の樹脂シート２８０が必要でなくなる。その結果、さらに基板モジュール３２０の薄型化が可能となるとともに、限られた実装空間において電子部品などの実装密度が向上できる。
以下に、図１２と図１３Ａから図１３Ｄを参照しながら、本発明の第３の実施の形態に係る基板モジュールユニット３１０の製造方法について説明する。
図１２は、本発明の第３の実施の形態に係る基板モジュールユニット３１０の製造方法を説明するフローチャートである。図１３Ａから図１３Ｄは、図１２の主要な処理ステップにおける要部断面図である。
まず、ステップＳ１において、一方に面で対向する２辺近傍に電極端子２００が形成された２個の電子部品３４０、３５０の他方の面同士を電極端子２００方向に対して互いにずらして、例えば樹脂接着剤等で接着して接合電子部品３３０を作製する。例えば、電子部品３４０、３５０の厚さを約５０μｍとすれば、接合電子部品３３０の厚さは約１００μｍである。
次に、ステップＳ２において、１個または複数個の接合電子部品３３０を厚さ約１２５μｍの熱可塑性樹脂からなる第１の樹脂シート２１０上の所定の位置に載置する。
次に、ステップＳ３において、例えば熱プレス板の間に挟み、加熱・加圧する。
これにより、接合電子部品３３０は、少なくともその電極端子２００面が露出した状態で第１の樹脂シート２１０に埋め込まれる。このとき、必要に応じて、接合電子部品３３０の電極端子２００上の第１の樹脂シート２１０の残渣をフォトリソグラフィー法またはレーザービーム法等によって除去することにより、電極端子２００を第１の樹脂シート２１０の表面２１０Ａと裏面２１０Ｂに露出させてもよい。
次に、ステップＳ４において、第１の樹脂シート２１０の表面２１０Ａおよび裏面２１０Ｂの少なくとも一方に、接合電子部品３３０の電極端子２００間を接続する、図１１Ａに示すような第２の配線パターン１８０をスクリーン印刷法またはフォトリソグラフィー法等により形成する。ここで、第２の配線パターン１８０は、基板モジュールユニットの最外層となるいずれかの基板モジュールの両面に形成する必要があるが、それ以外の積層される基板モジュールには、積層する面と反対側の面のみに形成すればよい。
これにより、図１３Ａに示すような接合電子部品３３０が埋め込まれ、第２の配線パターン１８０が形成された多数の基板モジュール３２０を含む複合樹脂シート３７０が完成する。
次に、ステップＳ５において、図１３Ｂに示すように、上記方法によって作製された複合樹脂シート３７０を基板モジュール３２０毎に折り畳んで積層する。なお、図１３Ｂは、積層される状態を分かりやすくするために、層間を離した状態で示している。
次に、ステップＳ６において、この折り畳まれた複合樹脂シート３７０を、例えば熱プレス板の間に挟み加熱・加圧する。これにより、各基板モジュール３２０の第１の樹脂シート２１０は溶融して一体化する。例えば、第１の樹脂シートの材料が、例えばポリエチレンテレフタレートの場合、加圧力３５ｋｇ／ｃｍ２、加熱温度１２０℃、プレス時間１分である。
次に、ステップＳ７において、折り畳まれた複合樹脂シート３７０の端部２９０を切断すると、図１３Ｃに示すように積層された複数の基板モジュール３２０が完成する。
次に、ステップＳ８において、一体化した基板モジュール３２０の接合電子部品３３０の存在しない領域に貫通孔を形成し、貫通孔に導電性ペースト等を充填して硬化すると、図１３Ｄに示すような貫通導体部１７０を備えた基板モジュールユニット３１０が完成する。
以下に、図１４を用いて、本発明の第３の実施の形態の別の例に係る立体的電子回路装置を説明する。
本発明の第３の実施の形態の別の例に係る立体的電子回路装置１００は、制御回路１３０を基板モジュールユニット３１０に搭載するものである。
この構成により、制御回路１３０と接続する電極パッドを、微細化が容易な平坦な基板モジュールユニット３１０側に形成することにより、電極パッドのピッチが細かい制御回路１３０を容易に実装することができる。
なお、上記第３の実施の形態では、複合樹脂シートを折り畳んで基板モジュールユニットを形成する例で説明したが、本発明はこれに限られない。例えば、基板モジュール毎に、個別に切断し、それらを積層することにより基板モジュールユニットを形成してもよい。これにより、端部となる部分が必要でないため、複合樹脂シートにおける基板モジュールの収率を向上できる。
また、上記各実施の形態に係る立体的電子回路装置をＩＣカードおよびメモリーカードとして図１５に示すような携帯電話やパーソナルコンピュータ等の電子機器に用いることにより、電子機器の高性能化や高機能化を容易に実現できる。
本発明に係る立体的電子回路装置は、マザー基板が不要になるとともに、限られた実装空間に電子部品の実装密度を向上させて積層することが可能になるので、大容量化や高機能化を実現する情報記憶装置やそれらを搭載する電子機器に有用である。
本発明の第１の実施の形態に係る立体的電子回路装置の断面図 本発明の第１の実施の形態に係る立体的電子回路装置の基板モジュールユニットの断面図 本発明の第１の実施の形態に係る立体的電子回路装置の基板モジュールの断面図 本発明の第１の実施の形態の別の例に係る立体的電子回路装置の断面図 本発明の第１の実施の形態に係る基板モジュールユニットの製造方法を説明するフローチャート 本発明の第１の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図 本発明の第１の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図 本発明の第１の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図 本発明の第２の実施の形態に係る立体的電子回路装置の断面図 本発明の第２の実施の形態に係る立体的電子回路装置の基板モジュールユニットの断面図 本発明の第２の実施の形態に係る立体的電子回路装置の基板モジュールの断面図 本発明の第２の実施の形態の別の例に係る立体的電子回路装置の断面図 本発明の第２の実施の形態に係る基板モジュールユニットの製造方法を説明するフローチャート 本発明の第２の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図 本発明の第２の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図 本発明の第２の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図 本発明の第２の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図 本発明の第２の実施の形態に係る基板モジュールの表面に形成される第２の配線パターンとこれらの基板モジュールの積層方法を説明する分解斜視図 本発明の第３の実施の形態に係る立体的電子回路装置の断面図 本発明の第３の実施の形態に係る立体的電子回路装置の基板モジュールユニットの断面図 本発明の第３の実施の形態に係る立体的電子回路装置の基板モジュールの断面図 本発明の第３の実施の形態に係る基板モジュールに形成される第２の配線パターンを説明する模式図 図１１Ａの第２の配線パターンと接合電子部品の電極端子との対応関係を説明する断面図 本発明の第３の実施の形態に係る基板モジュールユニットの製造方法を説明するフローチャート 本発明の第３の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図 本発明の第３の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図 本発明の第３の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図 本発明の第３の実施の形態に係る基板モジュールユニットの製造方法を説明する要部断面図 本発明の第３の実施の形態の別の例に係る立体的電子回路装置の断面図 立体的電子回路装置を用いた電子機器の一例を説明する図 従来のメモリーカードの概略構造を示す断面図
符号の説明
１００ 立体的電子回路装置
１１０，２５０，３１０ 基板モジュールユニット
１２０ 接続端子
１３０ 制御回路
１４０ 第１の配線パターン
１５０ 筐体
１６０，２６０，３２０ 基板モジュール
１７０ 貫通導体部
１８０ 第２の配線パターン
１９０，３４０，３５０ 電子部品
２００ 電極端子
２１０ 第１の樹脂シート
２１０Ａ （第１の樹脂シートの）表面
２１０Ｂ （第１の樹脂シートの）裏面
２２０，３６０，３７０ 複合樹脂シート
２３０ 第１のランド
２４０ 第２のランド
２７０，３３０ 接合電子部品
２８０ 第２の樹脂シート
２９０ 端部
３００ ランド

Claims (13)

  1. 制御回路と、
    接続端子および第１の配線パターンを備える筐体と、
    電子部品をその電極端子が露出するように第１の樹脂シートに埋設し、前記第１の樹脂シートの表面に前記電極端子と接続する第２の配線パターンを備えた複数の基板モジュールを第２の樹脂シートを介して積層して一体化し、異なる前記基板モジュール間の前記第２の配線パターン間を貫通導体部により接続した基板モジュールユニットとを有し、
    前記基板モジュールユニットが前記筐体に嵌め込まれ、前記筐体の前記第１の配線パターンと前記貫通導体部とが接続されていることを特徴とする立体的電子回路装置。
  2. 前記電子部品が、一方の面に電極端子が形成された２個の電子部品の他方の面同士を接着して一体化してなる接合電子部品であることを特徴とする請求項１に記載の立体的電子回路装置。
  3. 制御回路と、
    接続端子および第１の配線パターンを備える筐体と、
    一方の面の対向する２辺近傍に電極端子が形成された２個の電子部品の他方の面同士を互いの前記電極端子の位置をずらして接着し一体化した接合電子部品を、前記電極端子の表面が露出するように第１の樹脂シートに埋設し、前記第１の樹脂シートの表面に前記電極端子と接続する第２の配線パターンを備えた複数の基板モジュールを積層して一体化し、異なる前記基板モジュール間の前記第２の配線パターン間を貫通導体部により接続した基板モジュールユニットとを有し、
    前記基板モジュールユニットが前記筐体に嵌め込まれ、前記筐体の前記第１の配線パターンと前記貫通導体部とが接続されていることを特徴とする立体的電子回路装置。
  4. 前記制御回路が、前記筐体の前記第１の配線パターンと接続されていることを特徴とする請求項１または請求項３に記載の立体的電子回路装置。
  5. 前記制御回路が、前記基板モジュールユニットに搭載されていることを特徴とする請求項１または請求項３に記載の立体的電子回路装置。
  6. 前記電子部品が半導体メモリーからなり、前記制御回路が前記半導体メモリーを制御する半導体素子からなることを特徴とする請求項１または請求項３に記載の立体的電子回路装置。
  7. 請求項６に記載の立体的電子回路装置を用いたことを特徴とする電子機器。
  8. 筐体に、接続端子、制御回路および第１の配線パターンを形成するステップと、
    一方の面に電極端子が形成された電子部品と前記電極端子の表面を露出させるように前記電子部品を埋設した第１の樹脂シートと前記第１の樹脂シートの表面に露出させた前記電極端子と接続する第２の配線パターンと前記第２の配線パターン間を接続する貫通導体部を有する複数の基板モジュール間を第２の樹脂シートを介して積層して一体化し、前記貫通導体部で接続された基板モジュールユニットを形成するステップと、
    前記基板モジュールユニットの前記貫通導体部と、前記筐体の前記第１の配線パターンとを接続するステップと、
    を備えたことを特徴とする立体的電子回路装置の製造方法。
  9. 前記電子部品が、一方の面に電極端子が形成された２個の電子部品を一対として、前記電子部品の他方の面同士を接着して一体化した接合電子部品であることを特徴とする請求項８に記載の立体的電子回路装置の製造方法。
  10. 筐体に、接続端子、制御回路および第１の配線パターンを形成するステップと、
    一方の面の対向する２辺近傍に電極端子を有する２個の電子部品の他方の面同士を互いの前記電極端子の位置をずらして接着し一体化した接合電子部品と前記電極端子を露出させるように前記接合電子部品を埋設した第１の樹脂シートと前記第１の樹脂シートの表面に露出させた前記電極端子と接続する第２の配線パターンを有する複数の基板モジュールを積層して一体化し、異なる前記基板モジュール間の前記第２の配線パターン間を貫通導体部で接続された基板モジュールユニットを形成するステップと、
    前記基板モジュールユニットの前記貫通導体部と、前記筐体の前記第１の配線パターンとを接続するステップと、
    を備えたことを特徴とする立体的電子回路装置の製造方法。
  11. 前記基板モジュールユニットを形成するステップは、前記接合電子部品が埋設された前記第１の樹脂シートと前記第１の樹脂シートの表面に露出させた前記電極端子と接続する前記第２の配線パターンと前記第２の配線パターンを被覆する前記第２の樹脂シートおよび、前記第２の配線パターンと接続するとともに、前記第２の樹脂シートの表面まで露出する前記貫通導体部を有する基板モジュールが複数に連続して形成された複合樹脂シートを、前記接合電子部品が対向するように前記基板モジュール毎に折り畳み、一体的に形成することを特徴とする請求項９に記載の立体的電子回路装置の製造方法。
  12. 前記基板モジュールユニットを形成するステップは、前記接合電子部品が埋設された前記第１の樹脂シートと前記第１の樹脂シートの表面に露出させた前記電極端子と接続する前記第２の配線パターンおよび、前記第２の配線パターンと接続するとともに、前記第１の樹脂シートの表面まで露出する前記貫通導体部を有する基板モジュールが複数に連続して形成された複合樹脂シートを、前記接合電子部品が対向するように前記基板モジュール毎に折り畳み、一体的に形成することを特徴とする請求項１０に記載の立体的電子回路装置の製造方法。
  13. 前記接合電子部品は半導体メモリーからなり、２枚のウエハを電極端子形成面とは反対面同士を対向させ、前記ウエハ上の前記半導体メモリー同士を位置合わせして接着した後、一括して切断して形成することを特徴とする請求項９に記載の立体的電子回路装置の製造方法。
JP2006535695A 2004-09-08 2005-08-31 立体的電子回路装置の製造方法 Expired - Fee Related JP4424351B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004261091 2004-09-08
JP2004261091 2004-09-08
PCT/JP2005/015892 WO2006027981A1 (ja) 2004-09-08 2005-08-31 立体的電子回路装置とそれを用いた電子機器およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006027981A1 true JPWO2006027981A1 (ja) 2008-05-08
JP4424351B2 JP4424351B2 (ja) 2010-03-03

Family

ID=36036266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006535695A Expired - Fee Related JP4424351B2 (ja) 2004-09-08 2005-08-31 立体的電子回路装置の製造方法

Country Status (4)

Country Link
US (1) US7768795B2 (ja)
JP (1) JP4424351B2 (ja)
CN (1) CN100539135C (ja)
WO (1) WO2006027981A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP5763924B2 (ja) 2008-03-12 2015-08-12 インヴェンサス・コーポレーション ダイアセンブリを電気的に相互接続して取り付けられたサポート
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
CN102067310B (zh) 2008-06-16 2013-08-21 泰塞拉公司 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
JP2010021306A (ja) * 2008-07-10 2010-01-28 Hitachi Ltd 半導体装置
JP5112275B2 (ja) * 2008-12-16 2013-01-09 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP5528000B2 (ja) * 2009-04-06 2014-06-25 キヤノン株式会社 半導体装置の製造方法
WO2010116694A2 (en) 2009-04-06 2010-10-14 Canon Kabushiki Kaisha Method of manufacturing semiconductor device
JP5550252B2 (ja) * 2009-04-06 2014-07-16 キヤノン株式会社 半導体装置の製造方法
JP5215244B2 (ja) * 2009-06-18 2013-06-19 新光電気工業株式会社 半導体装置
KR101715426B1 (ko) 2009-06-26 2017-03-10 인벤사스 코포레이션 지그재그 구조로 적층된 다이용 전기 인터커넥트
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US9165907B2 (en) 2010-02-22 2015-10-20 Interposers Gmbh Method and a system for producing a semi-conductor module
CN104106320B (zh) * 2012-02-17 2017-04-19 株式会社村田制作所 元器件内置基板
JP5574068B2 (ja) * 2012-02-17 2014-08-20 株式会社村田製作所 部品内蔵基板
JP6171280B2 (ja) * 2012-07-31 2017-08-02 味の素株式会社 半導体装置の製造方法
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
US8963311B2 (en) * 2012-09-26 2015-02-24 Apple Inc. PoP structure with electrically insulating material between packages
CN103811475A (zh) * 2012-11-02 2014-05-21 钰桥半导体股份有限公司 具有背对背内嵌半导体元件及内建定位件的半导体组体板
BR122017018407B1 (pt) * 2013-09-27 2022-09-20 Intel Corporation Montagem de semicondutor e processo para produzir uma montagem de semicondutor
KR102084540B1 (ko) * 2013-10-16 2020-03-04 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9786632B2 (en) 2015-07-30 2017-10-10 Mediatek Inc. Semiconductor package structure and method for forming the same
CN105023901B (zh) * 2015-08-13 2017-10-24 上海航天电子通讯设备研究所 一种基于铝基板的三维叠层芯片的封装结构及其制备方法
FR3042308B1 (fr) 2015-10-13 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Boitier pour composants microelectroniques
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10741498B2 (en) * 2018-07-12 2020-08-11 Samsung Electronics Co., Ltd. Semiconductor package

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0134648B1 (ko) * 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
KR100447035B1 (ko) * 1996-11-21 2004-09-07 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조방법
JP3375555B2 (ja) * 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2000269411A (ja) 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001077294A (ja) 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP2001175834A (ja) 1999-12-17 2001-06-29 Toshiba Corp カード型電子機器およびその製造方法
JP2001217388A (ja) * 2000-02-01 2001-08-10 Sony Corp 電子装置およびその製造方法
US6985363B2 (en) * 2000-10-02 2006-01-10 Matsushita Electric Industrial Co., Ltd. Card type recording medium and production method therefor
JP4436582B2 (ja) * 2000-10-02 2010-03-24 パナソニック株式会社 カード型記録媒体及びその製造方法
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
JP2003218319A (ja) * 2002-01-18 2003-07-31 Ibiden Co Ltd マルチチップ半導体装置
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP3524545B2 (ja) 2002-01-23 2004-05-10 松下電器産業株式会社 回路部品内蔵モジュールの製造方法
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法

Also Published As

Publication number Publication date
JP4424351B2 (ja) 2010-03-03
CN101015057A (zh) 2007-08-08
WO2006027981A1 (ja) 2006-03-16
CN100539135C (zh) 2009-09-09
US7768795B2 (en) 2010-08-03
US20080094793A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
JP4424351B2 (ja) 立体的電子回路装置の製造方法
JP4716038B2 (ja) 電子部品及びその製造方法
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
TW473950B (en) Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
JP4225036B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
WO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
JP5610105B1 (ja) 電子部品内蔵モジュール
JP2009164160A (ja) 半導体デバイス積層体および実装方法
US20050275088A1 (en) Circuit module and method for manufacturing the same
JP4407527B2 (ja) 部品内蔵モジュールの製造方法
JP4285309B2 (ja) 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2000299542A (ja) 積層型回路基板およびその製造方法
JP2007123774A (ja) プリント回路板、電子機器、およびプリント回路板の製造方法
JP5641072B2 (ja) 回路基板
JP2005135995A (ja) 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法
JP4329251B2 (ja) 積層型半導体装置の製造方法
JP2003031954A (ja) 電子部品内蔵型多層基板とその製造方法
JP2008529283A (ja) 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
JP2001119148A (ja) Ｉｃチップ内蔵多層基板及びその製造方法
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP4479392B2 (ja) メモリーモジュール製造方法
JP2002230504A (ja) Ｉｃカード及びｉｃカードの製造方法
JP2000277681A (ja) 配線基板、半導体装置及びその製造方法、回路基板並びに電子機器
JP4715870B2 (ja) 半導体パッケージ及び積層型半導体パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees