JP4479392B2 - メモリーモジュール製造方法 - Google Patents

Description

半導体素子や電子部品を実装したモジュール基板を筐体内に内蔵したコンパクトな立体的電子回路装置に関する。

ＩＣカードの高機能化、メモリーカードの大容量化が進む中で、半導体素子をさらに高密度に実装できる電子回路装置が求められている。また、モバイル機器の高機能、軽薄短小化に伴って、電子回路装置にはさらに高機能化とコンパクト化が求められている。例えば、メモリーカードの場合、規格サイズ内で如何にして記憶容量を増大させるかが重要である。回路基板において、接続ピッチの微細化や多層化によって実装密度を向上させるアプローチと共に、半導体素子や電子部品を実装したモジュール基板を立体的に積層することによって実装密度を向上させる技術開発が盛んになっている。

図９に示すようにマザー基板４００の片面にメモリーチップ４１０が実装されたメモリーモジュール基板４２０を２層に実装すると共に、マザー基板４００の他方の面に上記のメモリーチップ４１０を制御する制御回路素子４３０を実装して筐体４８０に組み込んだ構造のメモリーカードが記載されている（例えば、特許文献１）。メモリーモジュール基板４２０間は直径３００μｍのＣｕボールまたは導電性膜でコートされた弾性体４４０によって接続されている。この接続工程はＣｕボールまたは弾性体４４０の位置固定が難しく、作業性、歩留まりが低い。下側のメモリーモジュール基板４２０の下面とマザー基板４００間も同様にＣｕボールまたは導電性膜でコートされた弾性体４５０によって接続されている。また、マザー基板４００の上面にはバイパス用のチップコンデンサ４６０が搭載され、下面には外部回路と接続するための接続端子４７０が設けられている。この構造では、所定の厚さのリジッドなマザー基板４００が必要であり、そのためにメモリーカードの厚みが増大し、メモリーチップを実装するための空間が狭められる。
特開２００２−２０７９８６号公報

しかしながら従来の電子回路装置では、特許文献１に記載されたように、メモリーモジュール基板間およびメモリーモジュール基板とマザー基板間をＣｕボールまたは導電性膜でコートされた弾性体によって接続する。そして、Ｃｕボールの大きさで基板間の距離を確保し、メモリーチップの接触を防ぐ必要があるため、Ｃｕボールの大きさを小さくできない。また、配線パターンは、メモリーモジュール基板からマザー基板への１方向にしか形成できないので、メモリーモジュール基板の積層数が増えるほど、微細な配線パターンが必要となる。しかし、Ｃｕボールで接続する配線パターンでは微細化が困難である。また、微細な配線パターンを構成するには、Ｃｕボール同士が接触しないように、例えば、千鳥状に配置すれば可能である。その場合、接続電極の面積が大きくなるため、反対に半導体素子等の実装面積が小さくなると言う課題がある。

また、この接続工程はＣｕボールまたは弾性体を所定の位置に固定することが難しく、作業性、歩留まりが低い。

さらに、マザー基板が必要であり、半導体素子を実装する空間が制限され小型、薄型化が困難である。例えば、メモリーカードのように規格によりサイズが決まっているものにおいては、実装空間が制限される。つまり、メモリー容量を増やすために半導体素子数を増やそうとしても、メモリーカードのサイズは規格により一定であるため実現できない。さらに、ＩＣカードの場合にも、主に厚さに関して同様の規格がある。

そのため、これらの電子回路装置において、規格化されたサイズの筐体内にどのように実装するかが課題である。

また、これらの電子回路装置は大量生産品であるため、作業性が良く自動化が容易な製造方法と共に、高い信頼性が求められる。

本発明は上記の課題を解決する立体的電子回路装置を提供する。

上述したような課題を解決するために、熱可塑性樹脂を用いて射出成形にて、その両面に窪み部を設けることで、枠部を設け、かつ、窪み部における板厚が１００μｍ〜２００μｍとした基板を作製する成形工程と、基板に電子部品の電極と接続する電極パッドと、電極パッドから引き出された引き出し配線とを形成する配線工程と、枠部の側面に第２の引き出し配線を形成する第２引き出し線工程と、枠部の上下面に、別の基板または筐体と接続するためのランド部を形成するランド部工程と、窪み部に、フリップチップ法にて電子部品を実装する実装工程と、電子部品が実装された複数の基板を、複数の基板間で対向するランド部間を導電ペーストを介して接続して積層する積層工程と、積層された基板を筐体へ、ランド部と筐体の内面に形成された配線パターンとを導電ペーストを介して接続して嵌め込む嵌め込み工程と、からなるメモリーモジュール製造方法を用いる。

本発明のメモリーモジュール製造方法によれば、その両面に窪み部を設けることで、枠部を設け、かつ、窪み部における板厚が１００μｍ〜２００μｍとした基板に電極パッドと、電極パッドから引き出された引き出し配線とを形成する配線工程と、枠部の側面に第２の引き出し配線を形成する第２引き出し線工程と、枠部の上下面に、ランド部を形成するランド部工程と、窪み部に電子部品を実装する実装工程と、複数の基板を、複数の基板間で対向するランド部間を導電ペーストを介して接続して積層する積層工程と、積層された基板を筐体へ、ランド部と筐体の内面に形成された配線パターンとを導電ペーストを介して接続して嵌め込む嵌め込み工程と、からなり、Ｃｕボールの大きさ等により配線パターンピッチが制限されないため、配線パターンの微細化への対応が容易で、電子部品の実装密度を上げることができる。さらに、マザー基板や位置固定が困難なＣｕボール等の接続部材が要らない。

また、限られた実装空間に回路モジュールを多数個積層して実装することが可能になり、大容量化、高機能化に対応できる。そのため、必要な部材数の削減や接続工程の削減により、生産性が向上する。さらに、基板の窪み部が肉厚１００μｍ〜２００μｍという変形しやすい構造であるにも拘わらず、導電ペーストにより低温で接続できることにより、熱による変形が抑制でき、また、仮に変形の恐れがある場合でも導電ペーストで追随できるため、搭載されている電子部品の接続不良などが発生しにくくなる。そして、この薄型化の実現とともに、導電ペーストによる基板相互の接続或いは筐体との接続と、筐体への嵌め込みによる押え込みで、変形の防止を実現することができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。なお、図面においては、内部を詳細に説明するために誇張して示している。

また、以下においては、メモリーカードを例に積層回路モジュール構成からなる立体的電子回路装置について説明する。しかし、基本的には、筐体と１つの回路モジュールで構成した立体的電子回路装置でよい。そして、後述する第１の回路モジュールを基本とした各種回路モジュールの変形構造について、以下の各実施の形態に従って説明する。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る立体的電子回路装置の構造図である。同図（Ａ）はその断面図、同図（Ｂ）は筐体内に嵌め込まれる積層回路モジュールの斜視図である。

図１（Ａ）において、第１の実施の形態における立体的電子回路装置１００は、積層回路モジュール１１０が制御回路１２０を実装した筐体１３０に嵌め込まれている。そして、筐体１３０の内壁面に形成された配線パターン１４０と積層回路モジュール１１０を構成する第１の回路モジュール３００の枠部１５０の上下面に形成された第１のランド部１６０を介して、導電性ペースト等によって電気的、機械的に接続された構造である。ここで、枠部１５０の上下面とは、窪み部１８０が形成される側の面を意味している。以下においても同様である。

また、制御回路１２０は半導体チップからなるＬＳＩであって、筐体１３０の内壁面に形成された配線パターン１４０の接続電極にフリップチップ法で実装されている。さらに、筐体１３０下面には外部回路と接続するための接続端子１７０が設けられ、筐体１３０と一体化して立体的電子回路装置１００が構成される。

この構成によって、積層回路モジュール１１０および制御回路１２０を実装するためのマザー基板が不要になり、立体的電子回路装置１００を薄くできる。そのため、特に、厚みが規定されるメモリーカードやＩＣカード等において、第１の回路モジュール３００の多層化による高容量化が容易となる。

図１（Ｂ）は、枠部１５０と窪み部１８０を備えたモジュール基板２００に電子部品１９０を搭載した第１の回路モジュール３００が３層に積層された積層回路モジュール１１０の構造を示している。

モジュール基板２００は、窪み部１８０に電子部品１９０用の電極パッド（図示せず）とその第１の引き出し配線２１０、枠部１５０の上下面に接続用の第１のランド部１６０を備え、電子部品１９０が電極パッドにフリップチップ法で実装されている。

また、モジュール基板２００間は、対向する第１のランド部１６０間を導電性ペーストあるいは異方性導電性樹脂等を用いて接続される。なお、実装密度を高めるために電子部品１９０はベアチップ型を用い、例えばメモリーカードの場合、半導体メモリーチップが用いられる。

なお、モジュール基板２００は、一般の熱可塑性樹脂や熱硬化性樹脂のいずれでも作製できる。熱可塑性樹脂の場合は射出成形によって窪み部１８０を有する形状に成形することが可能であり、熱硬化性樹脂の場合は切削加工によって窪み部１８０を有する形状に加工できる。熱可塑性樹脂としてはＰＰＡ（ポリフタルアミド）、ＰＰＳ（エンプラ）、ＰＢＴ、エステル系樹脂、ＬＣＰ（液晶ポリマー）等を用いることが好ましい。熱硬化性樹脂としては通常のエポキシ樹脂を用いることが好ましい。

さらに、積層回路モジュール１１０を構成する場合、積層する第１の回路モジュール３００は、モジュール基板２００の側面に形成された第２の引き出し配線２２０と第２のランド部２３０が形成され、それらによって電気的に接続される。なお、第１の回路モジュール３００が１層の場合には、第２の引き出し配線２２０と第２のランド部２３０は特に形成する必要はない。

また、モジュール基板２００の側面にチップ状の他の電子部品２４０を実装して第３の引き出し配線２５０を介して第３のランド部２６０と接続し配線することも可能である。この場合、第３のランド部２６０は第１のランド部１６０と共用してもよい。さらに、モジュール基板２００の側面にノイズ削減のためのシールド電極（図示せず）を形成して、これをグランド電極に接続することもできる。

以下に、本発明の第１の実施の形態に係る積層回路モジュール１１０の製造方法について説明する。図２は主要な工程を説明する概略斜視図である。

図２（Ａ）に示すモジュール基板２００は、以下の工程により作製される。

まず、熱硬化性樹脂を、例えば金型による熱プレスにより枠部１５０と窪み部１８０を備えた成型体を作製し、以降の工程で搭載する電子部品１９０の電極と接続するための電極パッド（図示せず）および第１の引き出し配線２１０を形成する。さらに、必要に応じて、枠部１５０の側面に第２の引き出し配線２２０を設ける。そして、枠部１５０上下面にモジュール基板２００間およびモジュール基板２００と筐体１３０の配線パターン１４０とを接続するための第１のランド部１６０および第２のランド部２３０を形成する。ここで、モジュール基板２００に立体的に形成される第１の引き出し配線２１０、第２の引き出し配線２２０、第１のランド部１６０および第２のランド部２３０は、導電性ペーストを用いた印刷法や、モジュール基板２００面に貼り付けられた金属箔またはモジュール基板２００面に析出させた金属メッキ層をレーザー加工等の方法で作製される。金属メッキ法の場合、レーザー加工後、電解メッキを付加することにより析出膜を厚くすることが好ましい。以上の工程によりモジュール基板２００が完成する。

次に、モジュール基板２００の窪み部１８０に形成した電極パッドに、フリップチップ法等で電子部品１９０を実装することにより、図２（Ｂ）に示す第１の回路モジュール３００が完成する。

次に、第１の回路モジュール３００の枠部１５０の上下面に設けた第１のランド部１６０表面に導電ペースト等を塗布した後、例えば、３個の第１の回路モジュール３００が乾燥や加熱または圧着等により積層される。この工程により、図２（Ｃ）に示すような、隣接する第１の回路モジュール３００間の第１のランド部１６０間および第２のランド部２３０間が電気的、機械的に接続される。そして、必要に応じて、第１の回路モジュール３００の側面に、例えばバイパス用のチップコンデンサ等の他の電子部品２４０を実装すると、図２（Ｄ）に示すような積層回路モジュール１１０が完成する。なお、窪み部１８０に余裕があれば他の電子部品２４０を電子部品１９０と同様に窪み部１８０に搭載してもよい。

次に、筐体１３０に制御回路１２０を実装した後、図２（Ｄ）に示す積層回路モジュール１１０を筐体１３０に嵌め込み、第１の回路モジュール３００の第１のランド部１６０と筐体１３０の内壁面に形成された配線パターン１４０間を導電性ペーストや異方性導電性樹脂等で電気的、機械的に接続する。

以上の工程により、図１（Ａ）に示す立体的電子回路装置１００が完成する。

なお、図１に示す立体的電子回路装置１００において、第１の回路モジュール３００間は基板側面に形成された第２の引き出し配線２２０と第２のランド部２３０によって電気的に接続されているが、図３に示すように第１の回路モジュール３００の枠部１５０または窪み部１８０に貫通孔を設け、導電性ペーストを充填して形成したビアホール２７０によって電気的に接続することも可能である。第１の回路モジュール３００間の接続端子数が多い場合、枠部１５０側面の第２の引き出し配線２２０とビアホール２７０とを併用してもよい。

また、図１に示すように、モジュール基板２００の窪み部１８０の肉厚は１００μｍ〜２００μｍ程度で薄いため、成形時の熱処理工程や各引き出し配線や各ランド部の形成工程によって変形しやすい。あるいは、筐体１３０に嵌め込まれた状態においても、筐体１３０を介した外力により、変形が生じやすい。そして、モジュール基板２００が変形した場合、搭載されている電子部品１９０の接続不良が発生する。

そこで、図４に示すように窪み部１８０に枠部１５０の高さ程度または枠部１５０より低いリブ２８０を設け、モジュール基板２００の剛性を上げることにより、変形を抑制する構造としてもよい。

なお、第１の実施の形態では、第１の回路モジュール３００を３層に積層した構造の立体的電子回路装置１００で説明したが、図５に示すように、１層の第１の回路モジュール３００を筐体１３０に嵌め込んだ構成としてもよい。

これにより、実装空間が規定されていない立体的電子回路装置においては、より薄型化することができる。また、半導体チップの容量が向上し、多ピン化した場合においても、枠部１５０の上下面に形成した第１のランド部１６０を介して２方向に配線できるため接続が容易である。

さらに、メモリーカードのように実装空間（特に厚み）が決められ、必要な容量に対して、第１の回路モジュール３００の積層する枚数を変える場合、モジュール基板２００の形状、例えば枠部１５０の高さを実装空間に合わせて加工して嵌め込み、筐体１３０の配線パターン１４０と接続してもよい。

（第２の実施の形態）
図６は、本発明の第２の実施の形態に係る立体的電子回路装置の構造図である。同図（Ａ）はその断面図、同図（Ｂ）は筐体内に嵌め込まれる積層回路モジュールの斜視図である。図１と同一の構成については同じ符号を用い説明を省略する。

図６（Ａ）に示すように、本発明の第２の実施の形態に係る立体的電子回路装置１００は、モジュール基板２００の窪み部１８０に電子部品１９０を実装した第１の回路モジュール３００と、モジュール基板２００の両面または片面に形成された窪み部１８０に電子部品１９０を実装すると共に、枠部１５０に接続端子１７０を設けた第２の回路モジュール３１０とを積層した積層回路モジュール１１０を有する。そして、積層回路モジュール１１０は、筐体１３０の内壁面に配線パターン１４０が形成され、制御回路１２０が実装された筐体１３０に嵌め込まれる。さらに、積層回路モジュール１１０を構成するモジュール基板２００の枠部１５０の上下面に形成された第１のランド部１６０を介して、半田または導電性ペースト等によって筐体１３０の内壁面に形成された配線パターン１４０と電気的、機械的に接続された構造を有する。この場合、接続端子１７０の接点部は、接触抵抗の低減と表面酸化を防止するために、金メッキを施すことが好ましい。筐体１３０の内壁に設けた配線パターン１４０と接続端子１７０は、例えば、ＴＡＢ法等で接続されている。

つまり、本発明の第２の実施の形態によれば、接続端子１７０が第２の回路モジュール３１０に設けられている点が第１の実施の形態と異なる。そして、筐体１３０に嵌め込む前に積層回路モジュール１１０の機能テストを行うことができるので、生産効率を上げることができる。

また、モジュール基板２００の側面に他の電子部品２４０を実装して配線できることやノイズ低減のためにシールド電極（図示せず）を形成できることは第１の実施の形態の場合と同様である。

（第３の実施の形態）
図７は、本発明の第３の実施の形態に係る立体的電子回路装置の構造図である。同図（Ａ）はその断面図、同図（Ｂ）は筐体内に嵌め込まれる積層回路モジュールの斜視図である。図１と同一の構成については同じ符号を用い説明を省略する。

図７に示すように、本発明の第３の実施の形態に係る立体的電子回路装置１００は、モジュール基板２００の窪み部１８０に電子部品１９０を実装した第１の回路モジュール３００と、モジュール基板２００の片面に制御回路１２０を実装し、他面に電子部品１９０を実装した第３の回路モジュール３２０が積層された積層回路モジュール１１０を有する。そして、積層回路モジュール１１０は、接続端子１７０と配線パターン１４０を備えた筐体１３０に嵌め込まれる。さらに、積層回路モジュール１１０を構成するモジュール基板２００の枠部１５０の上下面に形成された第１のランド部１６０を介して、半田または導電性ペースト等によって筐体１３０の内壁面に形成された配線パターン１４０と電気的、機械的に接続された構造を有する。なお、外部回路と接続するための接続端子１７０は、筐体１３０と一体に形成されている。制御回路１２０は、半導体チップからなるＬＳＩであって、モジュール基板２００面に形成された電極パッド（図示せず）にフリップチップ法で実装されている。

本発明の第３の実施の形態によれば、制御回路１２０がモジュール基板２００の片面に実装されている点が第１の実施の形態と異なる。

つまり、本実施の形態では、筐体１３０の内壁面に形成するのは配線パターン１４０のみで、制御回路１２０を実装するための電極パッドを形成する必要がない。そのため、制御回路１２０の電極を、ファインパターン化が容易なモジュール基板２００側に形成することにより、電極パッドのピッチが細かい制御回路１２０を容易に実装することができる。

（第４の実施の形態）
図８は、本発明の第４の実施の形態に係る立体的電子回路装置の構造図である。同図（Ａ）はその断面図、同図（Ｂ）は筐体内に嵌め込まれる積層回路モジュールの斜視図である。図１と同一の構成については同じ符号を用い説明を省略する。

図８に示すように、本発明の第４の実施の形態に係る立体的電子回路装置１００は、モジュール基板２００の窪み部１８０に電子部品１９０を実装した第１の回路モジュール３００と、モジュール基板２００の両面または片面に形成された窪み部１８０に電子部品１９０、制御回路１２０を実装し、枠部１５０に接続端子１７０を設けた第４の回路モジュール３３０とを積層した積層回路モジュール１１０を有する。そして、積層回路モジュール１１０は、配線パターン１４０を備えた筐体１３０に嵌め込まれる。さらに、積層回路モジュール１１０を構成するモジュール基板２００の枠部１５０の上下面に形成された第１のランド部１６０が、半田または導電性ペースト等によって筐体１３０の内壁面に形成された配線パターン１４０に電気的、機械的に接続された構造である。

本発明の第４の実施の形態によれば、制御回路１２０がモジュール基板２００の片面に実装されると共にモジュール基板２００の枠部１５０に接続端子１７０が設けられている点が第１の実施の形態と異なる。

この構成により、本実施の形態では、曲面形状の筐体１３０の内壁面に形成するのは配線パターン１４０のみで、制御回路１２０を実装するための電極パッドや接続端子１７０を形成する必要がない。つまり、制御回路１２０の電極を、ファインパターン化が容易なモジュール基板２００側に形成することにより、電極パッドのピッチが細かい制御回路１２０を容易に実装することができる。また、筐体１３０に嵌め込む前に機能テストを行うことができるので、生産効率が向上する。

なお、上記の第４の回路モジュール３３０では、制御回路１２０を搭載すると共に、接続端子１７０を同一のモジュール基板２００に設けているが、制御回路１２０および接続端子１７０を異なるモジュール基板２００に設けることも可能である。つまり、第２の回路モジュール３１０と第３の回路モジュール３２０に分け、第１の回路モジュール３００も含めて、３種類の回路モジュールを積層して積層回路モジュールを構成してもよい。

本発明に係る立体的電子回路装置は、マザー基板が不要になると共に、回路モジュール間を第１のランド部と半田等によって接続しているために、限られたスペースに多くのモジュール基板に積層できるので、大量に製造されるメモリーモジュールの大容量化やＩＣカードの高機能化への立体的電子回路装置として有用である。

（Ａ）本発明の第１の実施の形態に係る立体的電子回路装置の断面図（Ｂ）同図（Ａ）の筐体内に嵌め込まれる回路モジュールの斜視図 本発明の第１の実施の形態に係る立体的電子回路装置の回路モジュールの製造工程を説明するための概略斜視図 本発明の第１の実施の形態の別の例に係る立体的電子回路装置の断面図 （Ａ）本発明の第１の実施の形態の別の例に係る立体的電子回路装置の断面図（Ｂ）同図（Ａ）の筐体内に嵌め込まれる回路モジュールの斜視図 （Ａ）本発明の第１の実施の形態の別の例に係る立体的電子回路装置の断面図（Ｂ）同図（Ａ）の筐体内に嵌め込まれる回路モジュールの斜視図 （Ａ）本発明の第２の実施の形態に係る立体的電子回路装置の断面図（Ｂ）同図（Ａ）の筐体内に嵌め込まれる回路モジュールの斜視図 （Ａ）本発明の第３の実施の形態に係る立体的電子回路装置の断面図（Ｂ）同図（Ａ）の筐体内に嵌め込まれる回路モジュールの斜視図 （Ａ）本発明の第４の実施の形態に係る立体的電子回路装置の断面図（Ｂ）同図（Ａ）の筐体内に嵌め込まれる回路モジュールの斜視図 従来のメモリーカードの概略構造を示す断面図

符号の説明

１００ 立体的電子回路装置
１１０ 積層回路モジュール
１２０ 制御回路
１３０ 筐体
１４０ 配線パターン
１５０ 枠部
１６０ 第１のランド部
１７０ 接続端子
１８０ 窪み部
１９０ 電子部品
２００ モジュール基板
２１０ 第１の引き出し配線
２２０ 第２の引き出し配線
２３０ 第２のランド部
２４０ 他の電子部品
２５０ 第３の引き出し配線
２６０ 第３のランド部
２７０ ビアホール
２８０ リブ
３００ 第１の回路モジュール
３１０ 第２の回路モジュール
３２０ 第３の回路モジュール
３３０ 第４の回路モジュール

Claims (5)

1. 熱可塑性樹脂を用いて射出成形にて、その両面に窪み部を設けることで、枠部を設け、かつ、前記窪み部における板厚が１００μｍ〜２００μｍとした基板を作製する成形工程と、
   前記基板に電子部品の電極と接続する電極パッドと、前記電極パッドから引き出された引き出し配線とを形成する配線工程と、
   前記枠部の側面に第２の引き出し配線を形成する第２引き出し線工程と、
   前記枠部の上下面に、別の基板または筐体と接続するためのランド部を形成するランド部工程と、
   前記窪み部に、フリップチップ法にて前記電子部品を実装する実装工程と、
   前記電子部品が実装された複数の基板を、前記複数の基板間で対向する前記ランド部間を導電ペーストを介して接続して積層する積層工程と、
   前記積層された基板を筐体へ、前記ランド部と前記筐体の内面に形成された配線パターンとを前記導電ペーストを介して接続して嵌め込む嵌め込み工程と、
   からなるメモリーモジュール製造方法。
2. 前記基板の両面の前記窪み部に、前記枠部の高さまたは前記枠部より低いリブを設けた請求項１記載のメモリーモジュール製造方法。
3. 前記積層工程において、前記導電ペーストに代えて前記ランド部間に異方性導電性樹脂を用いて接続する請求項１または２記載のメモリーモジュール製造方法。
4. 前記第２引き出し線工程が、前記枠部の側面に前記第２の引き出し配線を形成するのでなく、前記枠部に前記基板の両面に貫通する貫通穴を形成し前記導電ペーストを充填して第２の引き出し配線を形成する請求項１ないし３のいずれか１項に記載のメモリーモジュール製造方法。
5. 前記基板の側面にノイズ低減のためのシールド電極を形成するシールド形成工程を、さらに含む請求項１ないし４のいずれか１項に記載のメモリーモジュール製造方法。

Images