CN105023901B - 一种基于铝基板的三维叠层芯片的封装结构及其制备方法 - Google Patents

一种基于铝基板的三维叠层芯片的封装结构及其制备方法 Download PDF

Info

Publication number
CN105023901B
CN105023901B CN201510493876.9A CN201510493876A CN105023901B CN 105023901 B CN105023901 B CN 105023901B CN 201510493876 A CN201510493876 A CN 201510493876A CN 105023901 B CN105023901 B CN 105023901B
Authority
CN
China
Prior art keywords
aluminium base
functionalization
interconnection layer
chip
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510493876.9A
Other languages
English (en)
Other versions
CN105023901A (zh
Inventor
吴伟伟
刘米丰
曹向荣
陈靖
张�诚
王立春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Aerospace Electronic Communication Equipment Research Institute
Original Assignee
Shanghai Aerospace Electronic Communication Equipment Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aerospace Electronic Communication Equipment Research Institute filed Critical Shanghai Aerospace Electronic Communication Equipment Research Institute
Priority to CN201510493876.9A priority Critical patent/CN105023901B/zh
Publication of CN105023901A publication Critical patent/CN105023901A/zh
Application granted granted Critical
Publication of CN105023901B publication Critical patent/CN105023901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种基于铝基板的三维叠层芯片的封装结构及其制备方法，该结构包括：至少两层平行设置的具有两相对的第一表面和第二表面的功能化铝基板，贴装在第二表面的芯片，贴装在第一表面的铝基围坝，设置于功能化铝基板和铝基围坝之间的环氧树脂基体，围绕在封装结构外面的侧面金属化互连层以及信号引出层；功能化铝基板包括埋铝互连层和通孔，芯片与埋铝互连层电连接。该方法包括：功能化铝基板的制备；功能化铝基板的通孔的制备；多芯片模块的封装；信号引出层的制备；三维叠层封装；侧面金属化互连层的制备。本发明提高了封装效率和互连密度，有效减小了三维叠层芯片封装的体积。

Description

一种基于铝基板的三维叠层芯片的封装结构及其制备方法
技术领域
本发明涉及微电子封装领域，特别涉及一种基于铝基板的三维叠层芯片的封装结构及其制备方法。
背景技术
随着微电子封装技术的不断发展，其带来的挑战需要满足三个方面的系统度量标准：尺寸、性能和成本。由于消除了一个个单独封装及他们的寄生效应，多芯片模块（Multichip Module，MCM）具有能够获得更小、更轻的系统以及更快的速度的特点，成为最有效益的封装技术之一。
三维叠层芯片封装是解决芯片与芯片、芯片与基板之间的电气互连的有效途径，是多芯片模块在Z方向发展的趋势，是微电子技术领域的一项关键技术。与传统封装技术相比，三维叠层芯片封装在减少多芯片模块体积和重量的同时，还能改善性能、减少信号的延迟、降低噪声和功率损耗。
目前，三维叠层芯片封装的形式主要有裸芯片组装和已封装芯片组装。裸芯片组装能够提供更高的封装密度和更灵活的封装形式，已封装芯片组件工艺过程简单，成本较低。
在封装基板方面，三维叠层基板封装采用的基板常见的有共烧陶瓷基板、有机封装基板、玻璃基板等。共烧陶瓷基板受工艺影响，线间距较大，无法满足高密度基板的需求，散热性较差和收缩率较大影响了其在大功率高频器件封装中的使用；有机封装基板与芯片的CTE失配较大，对湿气较为敏感，影响封装结构的可靠性。玻璃基板面临着加工难度大，成本高的问题。基于已封装芯片组装的三维叠层芯片封装往往采用可伐合金作为芯片的载体，可伐的比重较大，在进一步减少封装体体积和重量方面作用不明显。
发明内容
本发明针对上述现有技术中存在的问题，提出一种基于铝基板的三维叠层芯片的封装结构及其制备方法，提高了封装效率和互连密度，有效减小了三维叠层封装芯片封装的体积，且具有良好的散热性能，解决了现有技术中的封装体积大、重量重等问题。
为解决上述技术问题，本发明是通过如下技术方案实现的：
本发明提供一种基于铝基板的三维叠层芯片的封装结构，其包括：
至少两层平行设置的功能化铝基板，具有两相对表面，分别为第一表面和第二表面，所述功能化铝基板设置有埋铝互连层以及通孔；所述埋铝互连层内置于所述功能化铝基板中和/或埋置于所述功能化铝基板的第一表面和/或第二表面；所述通孔贯通所述功能化铝基板的第一表面和第二表面；所述功能化铝基板的第二表面设置有芯片，所述芯片与所述埋铝互连层电连接；
铝基围坝，贴装在所述功能化铝基板的第一表面，且不遮盖所述通孔、露出所述功能化铝基板的所述埋铝互连层的以及两者之间的区域；用于保护所述通孔以及所述埋铝互连层与所述芯片之间的电连接，提高所述功能化铝基板的强度，促进芯片的散热；
环氧树脂基体，设置于所述功能化铝基板和所述铝基围坝之间；
侧面金属化互连层，为一面开口的环绕结构；
信号引出层，包括：有机封装基板，I/O引脚，其中：所述有机封装基板位于侧面金属化互连层的开口处，与所述侧面金属化互连层形成密封的环绕结构，所述功能化基板、所述铝基围坝以及所述环氧树脂基体形成的结构体位于所述有机封装基板和所述侧面金属化互连层形成的结构内；所述I/O引脚穿过所述有机封装基板和所述环氧树脂基体与所述侧面金属化互连层相连。
较佳地，所述埋铝互连层以及所述芯片上设置有引线键合焊盘，所述芯片与所述埋铝互连层通过引线键合焊盘以及引线键合焊盘之间的引线来实现电连接；所述引线穿过所述通孔。
较佳地，所述埋铝互连层的引线键合焊盘位于所述通孔的边缘；所述芯片的引线键合焊盘位于所述通孔的垂直投影内。这样设置可以尽量减少引线的长度，方便连接。
较佳地，所述引线为金线或铝线。
较佳地，每层所述功能化铝基板上贴装的芯片的数量为两个或两个以上，可以进一步提高封装结构的互连密度，减小封装结构的体积。
本发明还提供一种基于铝基板的三维叠层芯片的封装结构的制备方法，其包括以下步骤：
S11：功能化铝基板的制备：提供一双抛铝基板，所述铝基板具有两相对的第一表面和第二表面，在所述第一表面和所述第二表面进行布线设计，制备内置于所述铝基板的埋铝互连层，所述埋铝互连层的一端露出所述铝基板的第一表面，完成功能化铝基板的制备；
S12：所述功能化铝基板的通孔的制备：在所述功能化铝基板上进行开孔，所述通孔贯通所述第一表面和所述第二表面；
S13：多芯片模块的封装：将芯片贴装在所述功能化铝基板的第二表面，且将所述芯片与所述功能化铝基板的埋铝互连层电连接，在所述功能化铝基板的第一表面贴装铝基围坝，使所述铝基围坝不遮盖所述通孔、所述埋铝互连层的露出所述功能化铝基板的一端以及两者之间的区域，将至少两层所述贴装有芯片和铝基围坝的功能化铝基板平行布置，完成多芯片模块的封装；
S14：信号引出层的制备：在最外层的其中一所述功能化铝基板的外侧制备有机封装基板，制备I/O引脚，使所述I/O引脚穿过所述有机封装基板；
S15：三维叠层封装：采用环氧树脂对制备完信号引出层的多芯片模块进行真空灌封，固化后形成环氧树脂基体；
S16：侧面金属化互连层的制备：对三维叠层封装完后的多芯片模块进行表面金属化，完成侧面金属化互连层的制备，且使所述I/O引脚与所述侧面金属化互连层相连，在所述侧面金属化互连层的外表面进行布线设计，实现三维叠层芯片的垂直互连。
较佳地，所述步骤S12具体为：采用波长为355nm的紫外激光在所述功能化铝基板上进行开孔。
较佳地，所述步骤S16中的在所述侧面金属化互连层的外表面进行布线设计具体为：利用波长为355nm的紫外激光在所述侧面金属化互连层的外表面进行刻蚀布线设计。
较佳地，所述步骤S13中的将所述芯片与所述功能化铝基板的埋铝互连层电连接进一步为：通过引线键合将所述芯片与所述功能化铝基板的埋铝互连层电连接。
较佳地，所述步骤S15中形成环氧树脂基体之后还包括：对三维叠层封装完后的多芯片模块进行表面粗化，方便对其表面进行金属化。
较佳地，所述步骤S16中的进行表面金属化进一步为：依次采用溅射、化学镀、电镀工艺进行表面金属化。
较佳地，所述溅射工艺为溅射Pd，所述化学镀工艺为化学镀Ni，所述电镀工艺为电镀依次电镀Ni和Au。
较佳地，所述化学镀Ni的厚度为1.5~2.5μm，所述电镀Ni的厚度为2~3μm，所述电镀Au的厚度为1.5~2.5μm。
相较于现有技术，本发明具有以下优点：
（1）本发明提供的基于铝基板的三维叠层芯片的封装结构及其制备方法，通过多芯片模块的三维堆叠封装结构提高了封装效率；
（2）本发明的封装结构通过功能化铝基板的通孔内引线互连的方式提高了互连密度，有效减小了三维叠层芯片封装的体积；
（3）本发明的封装结构在功能化铝基板的表面设置有铝基围坝，提高了功能化铝基板的强度，且增加了封装结构的散热性能。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
下面结合附图对本发明的实施方式作进一步说明：
图1为本发明的基于铝基板的三维叠层芯片的封装结构的示意图；
图2为本发明的埋铝互连层埋置于功能化铝基板表面的示意图；
图3为本发明的一层功能化铝基板对应两层芯片的示意图；
图4为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的流程图；
图5a为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S11对应的功能化铝基板的示意图；
图5b为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S12对应的功能化铝基板的示意图；
图5cI为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S13对应的单层功能化铝基板的示意图；
图5cII为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S13对应的单层功能化铝基板的俯视图；
图5cIII为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S13对应的单层功能化铝基板的仰视图；
图5d为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S14对应的信号引出层的示意图；
图5e为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S15对应的三维叠层封装结构的示意图；
图5f为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S16对应的三维叠层封装结构的示意图。
标号说明：1-功能化铝基板，2-芯片，3-铝基围坝，4-环氧树脂基体，5-侧面金属化互连层；
11-第一表面，12-第二表面，13-埋铝互连层，14-通孔，15-表面埋铝互连层；
131-埋铝互连层的引线键合焊盘；
141-引线；
21-芯片的引线键合焊盘，22-环氧树脂；
51-激光刻蚀槽；
61-有机封装基板，62-I/O引脚。
具体实施方式
下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
实施例1：
结合图1，本实施例详细描述本发明的基于铝基板的三维叠层芯片的封装结构的示意图，其包括：至少两层平行设置的功能化铝基板1，芯片2，铝基围坝3，环氧树脂基体4，侧面金属化互连层5以及信号引出层，本实施例以三层平行设置的功能化铝基板1为例，功能化铝基板1具有两相对表面，分别为第一表面11和第二表面12，功能化铝基板1设置有埋铝互连层13以及通孔14；埋铝互连层13内置于功能化铝基板1中；通孔14贯通功能化铝基板1的第一表面11和第二表面12；芯片2贴装在功能化铝基板1的第二表面，芯片2与埋铝互连层13电连接；铝基围坝3贴装在功能化铝基板1的第一表面11，且不遮盖通孔14、露出功能化铝基板1的埋铝互连层13的以及两者之间的区域；环氧树脂基体4设置于功能化铝基板1和铝基围坝3之间；侧面金属化互连层5为三面环绕、一面开口的结构；信号引出层包括：有机封装基板61，I/O引脚62，其中：有机封装基板位于侧面金属化互连层5的开口处，与侧面金属化互连层5形成四面密封的结构，功能化基板1、芯片2、铝基围坝3以及环氧树脂基/4形成的结构体位于有机封装基板61和侧面金属化互连层5形成的结构内；I/O引脚62穿过有机封装基板61和环氧树脂基体4与侧面金属化互连层5相连。
本实施例中，侧面金属化互连层5上形成有激光刻蚀槽51，用于形成表面孤岛。
本实施例的封装结构的铝基围坝3可以保护通孔14以及埋铝互连层13与芯片2之间的电连接，提高功能化铝基板1的强度，促进芯片2的散热。
较佳实施例中，芯片2和埋铝互连层13之间的电连接通过分别设置在两者上的引线键合焊盘21、131以及两引线键合焊盘之间的引线141来实现电连接，引线141穿过通孔14；埋铝互连层13的引线键合焊盘露出铝功能基板1的第一表面11，芯片2上的引线键合焊盘设置在通孔14的垂直投影内，埋铝互连层13的引线键合焊盘尽量靠近通孔14，设置在通孔14的边缘，尽量减少引线的长度。
较佳实施例中，引线可以为金线或铝线，但不限于这两种金属。
不同实施例中，埋铝互连层13也可埋置于功能化铝基板1的表面，形成表面埋铝互连层15。
较佳实施例中，可以同时包括埋铝互连层和表面埋铝互连层，其示意图如图2所示。
较佳实施例中，每层功能化铝基板1上可叠装两层或两层以上的芯片2，如图3所示为在一层功能化铝基板1上叠装两层芯片2，两层芯片2错开设置，分别通过引线与埋铝互连层13电连接；芯片2通过环氧树脂22贴装在功能化铝基板1上。
实施例2：
结合图4-5，本实施例详细描述本发明的基于铝基板的三维叠层芯片的封装结构的制备方法，如图4所示为其流程图，其包括以下步骤：
S11：功能化铝基板的制备：提供一双抛铝基板，铝基板具有两相对的第一表面和第二表面，通过光刻工艺在所述第一表面和所述第二表面进行布线设计，通过阳极氧化在铝基板上制备内置于铝基板内的埋铝互连层，埋铝互连层的一端露出铝基板的第一表面，完成功能化铝基板的制备，其对应的功能化铝基板的示意图如图5a所示；
S12：功能化铝基板的通孔的制备：采用激光在功能化铝基板上进行开孔，通孔贯通第一表面和第二表面，其对应的功能化铝基板的示意图如图5b所示；
S13：多芯片模块的封装：将芯片贴装在功能化铝基板的第二表面，且将芯片与功能化铝基板的埋铝互连层电连接，在功能化铝基板的第一表面贴装铝基围坝，使铝基围坝不遮盖通孔、埋铝互连层的露出功能化铝基板的一端以及两者之间的区域，将三层贴装有芯片和铝基围坝的功能化铝基板平行布置，完成多芯片模块的封装，其对应的单层功能化铝基板的示意图如图5c所示；其俯视图如图5cI所示，仰视图如图5cII所示；
S14：信号引出层的制备：在最外层的其中一功能化铝基板的外侧制备有机封装基板，制备I/O引脚，使I/O引脚穿过有机封装基板；其对应的信号引出层的示意图如图5d所示；
S15：三维叠层封装：采用环氧树脂对制备完信号引出层的多芯片模块进行真空灌封，固化后形成环氧树脂基体，封装之后对应的封装结构的示意图如图5e所示；
S16：侧面金属化互连层的制备：对三维叠层封装完后的多芯片模块进行表面金属化，完成侧面金属化互连层的制备，且使I/O引脚与侧面金属化互连层相连，采用激光雕刻的工艺在侧面金属化互连层的外表面刻蚀布线，形成侧面金属化互连和激光刻蚀槽，实现三维叠层芯片的垂直互连。
较佳实施例中，步骤S15中三维叠层封装完成后，还采用打磨或喷砂等工艺对封装结构的表面进行粗化，方便表面金属层的沉积。
较佳实施例中，步骤S16中的表面金属化的过程为：采用溅射、化学镀以及电镀的方式进行表面金属化；溅射工艺用于溅射表面活化的Pd层，化学镀工艺为化学镀Ni，电镀工艺为依次电镀Ni、Au。较佳地，化学镀Ni的厚度为1.5~2.5μm，电镀Ni的厚度为2~3μm，电镀Au的厚度为1.5~2.5μm。
此处公开的仅为本发明的优选实施例，本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，并不是对本发明的限定。任何本领域技术人员在说明书范围内所做的修改和变化，均应落在本发明所保护的范围内。

Claims (13)

1.一种基于铝基板的三维叠层芯片的封装结构，其特征在于，包括：
至少两层平行设置的功能化铝基板，每层功能化铝基板均具有两相对表面，分别为第一表面和第二表面，所述功能化铝基板设置有埋铝互连层以及通孔；所述埋铝互连层内置于所述功能化铝基板中和/或埋置于所述功能化铝基板的第一表面和/或第二表面；所述通孔贯通所述功能化铝基板的第一表面和第二表面；所述功能化铝基板的第二表面设置有芯片，所述芯片与所述埋铝互连层电连接；
铝基围坝，贴装在所述功能化铝基板的第一表面，且不遮盖所述通孔、所述埋铝互连层的露出所述功能化铝基板的一端以及两者之间的区域；
环氧树脂基体，设置于所述功能化铝基板和所述铝基围坝之间；
侧面金属化互连层，为一面开口的环绕结构；
信号引出层，包括：有机封装基板，I/O引脚，其中：所述有机封装基板位于侧面金属化互连层的开口处，与所述侧面金属化互连层形成密封的环绕结构，所述功能化基板、所述铝基围坝以及所述环氧树脂基体形成的结构体位于所述有机封装基板和所述侧面金属化互连层形成的结构内；所述I/O引脚穿过所述有机封装基板和所述环氧树脂基体与所述侧面金属化互连层相连。
2.根据权利要求1所述的封装结构，其特征在于，所述埋铝互连层以及所述芯片上设置有引线键合焊盘，所述芯片与所述埋铝互连层通过引线键合焊盘以及引线键合焊盘之间的引线来实现电连接；
所述引线穿过所述通孔。
3.根据权利要求2所述的封装结构，其特征在于，所述埋铝互连层的引线键合焊盘位于所述通孔的边缘；
所述芯片的引线键合焊盘位于所述通孔的垂直投影内。
4.根据权利要求2所述的封装结构，其特征在于，所述引线为金线或铝线。
5.根据权利要求1所述的封装结构，其特征在于，每层所述功能化铝基板上贴装的芯片的数量为两个以上。
6.一种基于铝基板的三维叠层芯片的封装结构的制备方法，其特征在于，包括以下步骤：
S11：功能化铝基板的制备：提供一双抛铝基板，所述铝基板具有两相对的第一表面和第二表面，在所述第一表面和所述第二表面进行布线设计，制备内置于所述铝基板的埋铝互连层，所述埋铝互连层的一端露出所述铝基板的第一表面，完成功能化铝基板的制备；
S12：所述功能化铝基板的通孔的制备：在所述功能化铝基板上进行开孔，所述通孔贯通所述第一表面和所述第二表面；
S13：多芯片模块的封装：将芯片贴装在所述功能化铝基板的第二表面，且将所述芯片与所述功能化铝基板的埋铝互连层电连接，在所述功能化铝基板的第一表面贴装铝基围坝，使所述铝基围坝不遮盖所述通孔、所述埋铝互连层的露出所述功能化铝基板的一端以及两者之间的区域，将至少两层所述贴装有芯片和铝基围坝的功能化铝基板平行布置，完成多芯片模块的封装；
S14：信号引出层的制备：在最外层的其中一所述功能化铝基板的外侧制备有机封装基板，制备I/O引脚，使所述I/O引脚穿过所述有机封装基板；
S15：三维叠层封装：采用环氧树脂对制备完信号引出层的多芯片模块进行真空灌封，固化后形成环氧树脂基体；
S16：侧面金属化互连层的制备：对三维叠层封装完后的多芯片模块进行表面金属化，完成侧面金属化互连层的制备，且使所述I/O引脚与所述侧面金属化互连层相连，在所述侧面金属化互连层的外表面进行布线设计。
7.根据权利要求6所述的制备方法，其特征在于，所述步骤S12具体为：采用波长为355nm的紫外激光在所述功能化铝基板上进行开孔。
8.根据权利要求6所述的制备方法，其特征在于，所述步骤S16中的在所述侧面金属化互连层的外表面进行布线设计具体为：利用波长为355nm的紫外激光在所述侧面金属化互连层的外表面进行刻蚀布线设计。
9.根据权利要求6所述的制备方法，其特征在于，所述步骤S13中的将所述芯片与所述功能化铝基板的埋铝互连层电连接进一步为：通过引线键合将所述芯片与所述功能化铝基板的埋铝互连层电连接。
10.根据权利要求6所述的制备方法，其特征在于，所述步骤S15中形成环氧树脂基体之后还包括：对三维叠层封装完后的多芯片模块进行表面粗化。
11.根据权利要求6所述的制备方法，其特征在于，所述步骤S16中的进行表面金属化进一步为：依次采用溅射、化学镀、电镀工艺进行表面金属化。
12.根据权利要求11所述的制备方法，其特征在于，所述溅射工艺为溅射Pd，所述化学镀工艺为化学镀Ni，所述电镀工艺为依次电镀Ni和Au。
13.根据权利要求12所述的制备方法，其特征在于，所述化学镀Ni的厚度为1.5～2.5μm，所述电镀Ni的厚度为2～3μm，所述电镀Au的厚度为1.5～2.5μm。
CN201510493876.9A 2015-08-13 2015-08-13 一种基于铝基板的三维叠层芯片的封装结构及其制备方法 Active CN105023901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510493876.9A CN105023901B (zh) 2015-08-13 2015-08-13 一种基于铝基板的三维叠层芯片的封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510493876.9A CN105023901B (zh) 2015-08-13 2015-08-13 一种基于铝基板的三维叠层芯片的封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN105023901A CN105023901A (zh) 2015-11-04
CN105023901B true CN105023901B (zh) 2017-10-24

Family

ID=54413755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510493876.9A Active CN105023901B (zh) 2015-08-13 2015-08-13 一种基于铝基板的三维叠层芯片的封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN105023901B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109156079B (zh) * 2018-08-17 2022-01-28 深圳市汇顶科技股份有限公司 光学传感模组及其制作方法
CN109392253B (zh) * 2018-09-17 2020-05-19 珠海欧比特电子有限公司 一种改进型的三维立体封装方法
CN111613588B (zh) * 2020-03-13 2021-10-08 上海航天电子通讯设备研究所 一种可重构三维微系统封装结构及封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497027A (en) * 1993-11-30 1996-03-05 At&T Global Information Solutions Company Multi-chip module packaging system
CN101015057A (zh) * 2004-09-08 2007-08-08 松下电器产业株式会社 立体电路装置、使用它的电子机器及其制造方法
CN101465343A (zh) * 2007-12-18 2009-06-24 财团法人工业技术研究院 具垂直电性自我连接的三维堆栈芯片结构及其制造方法
CN102354519A (zh) * 2010-05-25 2012-02-15 三星电子株式会社 三维半导体器件
CN203300642U (zh) * 2013-04-30 2013-11-20 珠海欧比特控制工程股份有限公司 一种立体封装ddr1 sdram存储器
CN104137260A (zh) * 2012-01-09 2014-11-05 英维萨斯公司 可堆叠微电子封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497027A (en) * 1993-11-30 1996-03-05 At&T Global Information Solutions Company Multi-chip module packaging system
CN101015057A (zh) * 2004-09-08 2007-08-08 松下电器产业株式会社 立体电路装置、使用它的电子机器及其制造方法
CN101465343A (zh) * 2007-12-18 2009-06-24 财团法人工业技术研究院 具垂直电性自我连接的三维堆栈芯片结构及其制造方法
CN102354519A (zh) * 2010-05-25 2012-02-15 三星电子株式会社 三维半导体器件
CN104137260A (zh) * 2012-01-09 2014-11-05 英维萨斯公司 可堆叠微电子封装结构
CN203300642U (zh) * 2013-04-30 2013-11-20 珠海欧比特控制工程股份有限公司 一种立体封装ddr1 sdram存储器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《铝阳极氧化技术制作三维铝封装基板》;刘凯;《电子元件与材料》;20150531;第34卷(第5期);全文 *

Also Published As

Publication number Publication date
CN105023901A (zh) 2015-11-04

Similar Documents

Publication Publication Date Title
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US10134711B2 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
TWI445152B (zh) 半導體結構及其製作方法
CN205984956U (zh) 半导体封装
US5786628A (en) Method and workpiece for connecting a thin layer to a monolithic electronic modules surface and associated module packaging
JP3147053B2 (ja) 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
TWI225696B (en) Semiconductor package and method for manufacturing the same
JP5280014B2 (ja) 半導体装置及びその製造方法
US10446526B2 (en) Face-to-face semiconductor assembly having semiconductor device in dielectric recess
US7750452B2 (en) Same size die stacked package having through-hole vias formed in organic material
TWI517322B (zh) 半導體元件及其製作方法
US20020074637A1 (en) Stacked flip chip assemblies
JP3660918B2 (ja) 半導体装置及びその製造方法
JP2002170906A (ja) 半導体装置及び半導体装置の製造方法
US8062929B2 (en) Semiconductor device and method of stacking same size semiconductor die electrically connected through conductive via formed around periphery of the die
JP4115326B2 (ja) 半導体パッケージの製造方法
TW201939678A (zh) 半導體封裝結構及其製作方法
TW200410380A (en) Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
CN101673790A (zh) 发光二极管及其制造方法
CN105023901B (zh) 一种基于铝基板的三维叠层芯片的封装结构及其制备方法
CN114725035A (zh) 扇出型双面封装结构和扇出型双面封装结构的制备方法
CN110246812A (zh) 一种半导体封装结构及其制作方法
WO2024082332A1 (zh) 带有散热板的多芯片互连封装结构及其制备方法
JP2007123719A (ja) 半導体チップとその製造方法ならびに半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160415

Address after: 200082 Qigihar Road, Shanghai, No. 76, No.

Applicant after: Shanghai Aerospace Electronic Communication Equipment Inst.

Address before: 200080 Shanghai city Hongkou District street Xingang Tianbao Road No. 881

Applicant before: Shanghai Aerospace Measurement Control Communication Institute

GR01 Patent grant
GR01 Patent grant