CN109392253B - 一种改进型的三维立体封装方法 - Google Patents

一种改进型的三维立体封装方法 Download PDF

Info

Publication number
CN109392253B
CN109392253B CN201811080828.7A CN201811080828A CN109392253B CN 109392253 B CN109392253 B CN 109392253B CN 201811080828 A CN201811080828 A CN 201811080828A CN 109392253 B CN109392253 B CN 109392253B
Authority
CN
China
Prior art keywords
encapsulation
molding
resin
module
improved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811080828.7A
Other languages
English (en)
Other versions
CN109392253A (zh
Inventor
颜军
王烈洋
黄小虎
陈伙立
占连样
龚永红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Tanyuxin Technology Co ltd
Original Assignee
Zhuhai Orbita Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Orbita Electronic Co ltd filed Critical Zhuhai Orbita Electronic Co ltd
Priority to CN201811080828.7A priority Critical patent/CN109392253B/zh
Publication of CN109392253A publication Critical patent/CN109392253A/zh
Application granted granted Critical
Publication of CN109392253B publication Critical patent/CN109392253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种改进型的三维立体封装方法，元件及引线桥装配至PCB板；通过树脂灌封将若干引脚的一端相连，得到底板；治具上装夹叠层板及底板，叠层板沿竖向上下分层排列；相邻两层板之间灌封树脂，树脂固化成型后，根据设计的芯片外形尺寸切割，侧面暴露出叠层板引线桥的断面；侧面进行金属镀层，雕刻金属镀层，连线成型；第二灌封成型，成型模块三的侧面以及顶面灌封树脂。小型化、高度集成化的同时，金属镀层没有裸露在模块外表面，起到了保护金属镀层的作用。就算模块的表面发生了刮蹭，也不会导致上下层互连的金属镀层受损而脱落。金属镀层不容易受潮气、污染物等的影响。

Description

一种改进型的三维立体封装方法
技术领域
本发明涉及封装技术，尤其是涉及一种改进型的三维立体封装方法。
背景技术
现有工艺方法实现的小型化立体封装模块，它的上下层电气互连由成型模块表面的金属镀层经过激光雕刻后实现，金属镀层完全裸露在模块表面，而镀层的厚度很薄，20um左右。一方面在模块运输搬运和使用过程中，在模块的表面难免会发生刮蹭，容易导致模块的表面镀层受损而脱落，或因为裸露而损断，最终引起成型模块失效，芯片封装失效。另一方面，由于实现上下层互连的金属镀层裸露在成型模块表面，容易受潮气、污染物等的影响，导致成型模块表面的金属镀层之间的绝缘强度下降，最终出现短路的失效情况。
所以，有必要设置一种封装方法，该封装方法所得芯片的金属镀层得到包覆式的保护，不易受潮、不易被剐蹭等。
发明内容
为克服现有技术的不足，本实用新型采用的技术方案是：一种改进型的三维立体封装方法，包括以下步骤：步骤a，电装，元件装配至PCB板，PCB板上排列有用于电连接对应元件的引线桥，得到叠层板；治具上装夹引脚、引线桥，引线桥电连接对应的引脚，通过树脂灌封将若干引脚的一端相连，得到底板；
步骤b，叠装，治具上装夹叠层板及底板，叠层板沿竖向上下分层排列，相邻两层叠层板相隔，底板分布在最低端，得到叠装体；
步骤c，第一灌封成型，叠装体中相邻两层板之间灌封树脂，树脂固化成型后，拆除治具，得到成型模块一；
步骤d，切割成型，根据设计的芯片外形尺寸，切割成型模块一，得到侧面平整的成型模块二，成型模块二的侧面暴露出叠层板引线桥的断面；
步骤e，侧面镀层，成型模块二的侧面进行表面金属化处理，得到金属镀层，叠层板之间的引线桥电连接；
步骤f，连线成型，雕刻金属镀层，使叠层板之间的引线桥按照芯片电路的设定电连接，得到成型模块三；
步骤g，第二灌封成型，成型模块三的侧面灌封树脂，第二灌封成型中封装树脂的压力大于第一灌封成型中封装树脂的压力，第二灌封成型的固化温度小于第一灌封成型的固化温度。
根据本发明的另一具体实施方式，进一步的有，所述步骤a中，底板固化温度115～135℃、固化时长80～100min。
根据本发明的另一具体实施方式，进一步的有，所述步骤b中，叠装体烘烤，烘烤温度115～135℃，检测引脚及引线桥的变形偏位。
根据本发明的另一具体实施方式，进一步的有，所述步骤c中，灌胶压力0.9～1.1MPa；步骤g中，灌胶压力1.8～2.2MPa。
根据本发明的另一具体实施方式，进一步的有，所述步骤c中，固化温度140～160℃；步骤g中，固化温度110～140℃。
根据本发明的另一具体实施方式，进一步的有，所述步骤e中，先进行化学镀，得到1～4um厚的镀层；然后进行电镀。
根据本发明的另一具体实施方式，进一步的有，所述步骤g中，侧面封装的树脂厚度为1.7～2.3mm。
本发明采用的一种改进型的三维立体封装方法，具有以下有益效果：解决现有三维立体封装的表面金属镀层容易受损的缺陷问题；采用改进的三维立体封装，在实现小型化、高度集成化的同时，它的上下层电气互连信号线由金属镀层经激光雕刻后实现，金属镀层嵌入在模块表面内，金属镀层没有裸露在模块外表面，起到了保护金属镀层的作用。一方面，在模块运输搬运和使用过程中，就算模块的表面发生了刮蹭，也不会导致上下层互连的金属镀层受损而脱落。另一方面因为实现上下层互连的金属镀层内嵌在模块表面的内部，不容易受潮气、污染物等的影响，不会引起上下层互连的金属镀层绝缘强度下降，从而不会出现短路的失效情况。
附图说明
图1为本发明的工艺流程示意图；
图2为本发明成型模块一的结构示意图；
图3为本发明成型模块二的结构示意图；
图4为本发明叠层板的结构示意图；
图5为本发明底板的结构示意图。
具体实施方式
以下结合附图对本发明的具体实施方式作进一步的详细说明。
如图1至图5所示，一种三维立体封装的垂直互连方法，包括有以下步骤：
步骤a，电装，PCB板沿径向分为中部及外部，元件21装配至PCB板中部，PCB板外部铣钻加工出贯通上下两端的槽孔23，槽孔23上端装配出电连接元件21的引线桥22，PCB板铣钻加工定位孔，得到叠层板2；治具上装夹引脚11，通过树脂灌封将若干引脚11的一端相连，得到一个插接有若干引脚11的底板1，底板1上装配出电连接引脚11的引线桥22，底板1铣钻加工定位孔；
步骤b，叠装，治具上装夹叠层板2及底板1，上下两层板的引线桥22位置对应，叠层板2及底板1上对应的定位孔套接同一定位杆3；叠层板2沿竖向上下分层排列，相邻两层叠层板2相隔，底板1分布在最低端，得到叠装体；
步骤c，第一灌封成型，叠装体中相邻两层板之间灌封树脂，树脂固化成型后，拆除治具，得到成型模块一；
步骤d，切割成型，根据设计的芯片外形尺寸，切割成型模块一，得到侧面平整的成型模块二，成型模块二的侧面暴露出叠层板2引线桥22的断面；
步骤e，侧面镀层，成型模块二的侧面进行表面金属化处理，得到金属镀层，叠层板2之间的引线桥22电连接；
步骤f，连线成型，雕刻金属镀层，使叠层板2之间的引线桥22按照芯片电路的设定电连接、侧面上的连线沿轴线方向，得到成型模块三，或者步骤f后为产品，实现垂直互连。将金属镀层进行连线分区，叠层板2之间的引线桥22符合芯片电路设定的，雕刻预留的镀层线作为连线，叠层板2之间的引线桥22按照芯片电路的设定互联。
底板灌封的、第一灌封的、第二灌封的优选为为环氧树脂，密实、抗水、抗渗漏好、强度高、耐高温低温而不易变形开裂等特点，同时具有附着力强、常温操作、施工简便等良好的工艺性能，
还包括有步骤g，第二灌封成型，成型模块三的侧面以及顶面灌封树脂，第二灌封成型中封装树脂的压力大于第一灌封成型中封装树脂的压力，第二灌封成型的固化温度小于第一灌封成型的固化温度。
步骤a中，由树脂灌封、固化形成底板1，底板1上灌封有若干引脚11，该若干引脚11即为芯片引脚11，用于按照芯片中所设定的电路来电连接叠层板2上的对应元件21。步骤a中，烤箱中进行固化，底板1固化温度115～135℃、固化时长80～100min；然后自然降温，温度低于100℃时可从烤箱中取出。在显微镜下检查引脚11点胶处是否有漏胶，空洞。
步骤a中，元件21装配到PCB板上。按照表面贴装工艺将电阻、电容等元件21贴装于PCB板上；通过自行回流焊将元件21和PCB板的内部电路电连接。步骤a中，使用无铅锡膏，提升环保等级。采用自动回流焊，将空气或氮气加热到足够高的温度后吹向已经贴好元件21的PCB板，无铅锡膏融化后使元件21及PCB板的内部电路电连接，实现进料、温度等自动控制，焊接过程中避免氧化线路，制造成本低。步骤a中，也可以为裸芯片邦定及裸芯片倒装焊的方式，将元件21装配到PCB板上。
步骤a中，PCB板四周开设有椭圆形的槽孔23，引线桥22横跨在槽孔23上，树脂灌封时上下流动好，芯片灌封质量好，避免芯片内部出现空心结构等。芯片需要制作为圆形和/或PCB板为圆形，PCB板上沿周线分布有若干个槽孔23；芯片需要制作为方形和/或PCB板为方形，PCB板上的四周均开设有槽孔23。
步骤b中，控制好叠层板2及底板1的叠放精度，使上下叠层板2的引线桥22在垂直方向上相互对应，上下引线桥22位置对应的偏差控制在0.2mm以内。定位杆3用于定位，还用于叠装体装夹，定位杆3穿接叠层板2及底板1，定位杆3装夹于治具上。
步骤b中，将叠装体置于烤箱中烘烤，烘烤温度115～135℃、烘烤时长80～100min；冷却后取出叠装体，检测引脚11及引线桥22是否有变形偏位等，上下引线桥22位置对应的偏差控制在0.2mm以内，叠装精度是否满足要求。
步骤c中，叠装体安装于灌封模具中，灌封模具保留一个开口，在开口面灌入树脂；因为PCB板开设有槽孔23，灌封模具中树脂流动均匀，避免出现芯片出现空心；待树脂灌满后，加热固化。叠装体中相邻两层板之间灌封树脂，灌胶压力0.9～1.1MPa；烤箱中进行固化，固化温度140～160℃、固化时长80～100min；然后自然降温，温度低于100℃时可从烤箱中取出。更好的，灌胶压力0.95～1.05MPa，固化温度为148～155℃。
步骤d中，切割机床上，按照芯片成品的外形尺寸，切割成型模块一，得到成型模块二，切割精度±0.05mm。芯片制作为方形，切割成型模块一左右前后的四个位置，成型模块二的几体形状确定，成型模块二的侧面即为其前后左右四个面；芯片制作为圆形，则成型模块二的侧面即为其柱面。
步骤e的侧面镀层工序中，先进行化学镀，得到1～4um厚的镀层；然后进行电镀，使侧面镀层厚度10～20um。模块的五个面都被金属镀层连为一体。先化学镀一薄层，使电镀中的金属能够较好地附着在现有镀层上；结合化学镀所形成镀层的利于附着的作用、以及电镀方式的快速镀层特点，使侧面镀层工序质量好、快速，镀层均匀、针孔小或无针孔。化学镀，在无外加电流的情况下借助合适的还原剂，使镀液中金属离子还原成金属，并沉积到侧面，镀层均匀、针孔小。电镀，外加直流电流的情况下，利用电解原理在侧面镀上一薄层金属。
步骤e的侧面镀层工序中，先镀一层18～22um厚的镍，用于增强附着力；再镀一层18～22um厚的金，用于保护表面镀层，表面镀层不易被氧化。模块的五个面都被金属镀层连为一体。
步骤f中，使用高精度自动激光雕刻机，加工材料在激光照射下瞬间的熔化、气化，达到加工的目的。将金属镀层进行连线分区，叠层板2之间的引线桥22符合芯片电路设定的，雕刻预留的镀层线作为连线，叠层板2之间的引线桥22按照芯片电路的设定互联，实现叠层板2之间的正确电连接。先进行激光线雕刻，再将线槽填充。
步骤g中，侧面封装的树脂厚度为1.7～2.3mm，顶面封装0.3～0.5mm厚的树脂。灌胶压力1.8～2.2MPa；烤箱中进行固化，固化温度110～140℃、固化时长80～120min；然后自然降温，温度低于100℃时可从烤箱中取出。更好的，灌胶压力1.9～2.1MPa，固化温度为115～130℃。
以上实施例仅用以说明本发明的技术方案而并非对其进行限制，凡未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明技术方案的范围内。

Claims (7)

1.一种改进型的三维立体封装方法，其特征在于，包括有以下步骤：步骤a，电装，元件(21)装配至PCB板，PCB板上排列有用于电连接对应元件(21)的引线桥(22)，得到叠层板(2)；治具上装夹引脚(11)和引线桥(22)，引线桥(22)电连接对应的引脚(11)，通过树脂灌封将若干引脚(11)的一端相连，得到底板(1)；
步骤b，叠装，治具上装夹叠层板(2)及底板(1)，叠层板(2)沿竖向上下分层排列，相邻两层叠层板(2)相隔，底板(1)分布在最低端，得到叠装体；
步骤c，第一灌封成型，叠装体中相邻两层板之间灌封树脂，树脂固化成型后，拆除治具，得到成型模块一；
步骤d，切割成型，根据设计的芯片外形尺寸，切割成型模块一，得到侧面平整的成型模块二，成型模块二的侧面暴露出叠层板(2)引线桥(22)的断面；
步骤e，侧面镀层，成型模块二的侧面进行表面金属化处理，得到金属镀层，叠层板(2)之间的引线桥(22)电连接；
步骤f，连线成型，雕刻金属镀层，使叠层板(2)之间的引线桥(22)按照芯片电路的设定电连接，得到成型模块三；
步骤g，第二灌封成型，成型模块三的侧面灌封树脂，第二灌封成型中封装树脂的压力大于第一灌封成型中封装树脂的压力，第二灌封成型的固化温度小于第一灌封成型的固化温度。
2.根据权利要求1所述的一种改进型的三维立体封装方法，其特征在于：所述步骤a中，底板(1)固化温度115～135℃、固化时长80～100min。
3.根据权利要求1所述的一种改进型的三维立体封装方法，其特征在于：所述步骤b中，叠装体烘烤，烘烤温度115～135℃，检测引脚(11)及引线桥(22)的变形偏位。
4.根据权利要求1所述的一种改进型的三维立体封装方法，其特征在于：所述步骤c中，灌胶压力0.9～1.1MPa；步骤g中，灌胶压力1.8～2.2MPa。
5.根据权利要求1所述的一种改进型的三维立体封装方法，其特征在于：所述步骤c中，固化温度140～160℃；步骤g中，固化温度110～140℃。
6.根据权利要求1所述的一种改进型的三维立体封装方法，其特征在于：所述步骤e中，先进行化学镀，得到1～4um厚的镀层；然后进行电镀。
7.根据权利要求1所述的一种改进型的三维立体封装方法，其特征在于：所述步骤g中，侧面封装的树脂厚度为1.7～2.3mm。
CN201811080828.7A 2018-09-17 2018-09-17 一种改进型的三维立体封装方法 Active CN109392253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811080828.7A CN109392253B (zh) 2018-09-17 2018-09-17 一种改进型的三维立体封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811080828.7A CN109392253B (zh) 2018-09-17 2018-09-17 一种改进型的三维立体封装方法

Publications (2)

Publication Number Publication Date
CN109392253A CN109392253A (zh) 2019-02-26
CN109392253B true CN109392253B (zh) 2020-05-19

Family

ID=65417774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811080828.7A Active CN109392253B (zh) 2018-09-17 2018-09-17 一种改进型的三维立体封装方法

Country Status (1)

Country Link
CN (1) CN109392253B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
DE102009058796A1 (de) * 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US9691726B2 (en) * 2014-07-08 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming fan-out package structure
CN105023901B (zh) * 2015-08-13 2017-10-24 上海航天电子通讯设备研究所 一种基于铝基板的三维叠层芯片的封装结构及其制备方法
CN106231809A (zh) * 2016-08-31 2016-12-14 浙江朗科智能电气有限公司 一种灌胶处理的pcba板及灌胶方法
CN106531645A (zh) * 2016-12-21 2017-03-22 江苏长电科技股份有限公司 先封后蚀贴装金属导通三维封装结构的工艺方法

Also Published As

Publication number Publication date
CN109392253A (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
KR100430001B1 (ko) 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
US6555756B2 (en) Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
KR100278219B1 (ko) 플립칩과볼그리드어레이(bga)를상호접속시키는방법
CN100573862C (zh) 一种新型封装结构的半导体器件
US8570763B2 (en) Method of forming hole for interlayer connection conductor, method of producing resin substrate and component-incorporated substrate, and resin substrate and component-incorporated substrate
US20010027605A1 (en) Method for producing printed wiring board
CN108899307B (zh) 一种基板堆叠系统集成模块侧向互连结构的制备方法
US20230209712A1 (en) Double-sided plastic package power supply product
CN102256450A (zh) 埋入式无源器件的电路板及其制造方法
US20190289737A1 (en) Electronic module and method of manufacturing electronic module
CN104025728A (zh) 元器件内置基板的制造方法及使用该方法制造的元器件内置基板
US20090316329A1 (en) Chip component and method for producing the same and component built-in module and method for producing the same
CN205611065U (zh) 一种阶梯金手指pcb
CN109392253B (zh) 一种改进型的三维立体封装方法
EP2717658B1 (en) Wiring board and method for manufacturing wiring board
CN109411453B (zh) 一种三维立体封装的垂直互连方法
CN109411366B (zh) 一种表面保护的三维立体封装方法
US20050106786A1 (en) Method of manufacturing a semiconductor device
EP2218311B1 (en) Process for placing, securing and interconnecting electronic components
CN116246967A (zh) 一种芯片表面贴装焊接结构及其工艺
CN108012465A (zh) 一种设有台阶槽的pcb的制备方法
CN114666975A (zh) 一种半导体电路结构及其制造方法
CN107799424A (zh) 内埋式线路封装的方法
CN218471950U (zh) 一种带有预成型铜柱的天线电路内埋封装结构
CN210489597U (zh) 一种封装外壳以及立体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 102-17, 1st Floor, Building 2, No. 88 Xiangshan Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519000

Patentee after: Zhuhai Tanyuxin Technology Co.,Ltd.

Address before: 3 / F, R & D building, 1 Baisha Road, Dongan, Tangjiawan Town, Zhuhai, Guangdong 519080

Patentee before: ZHUHAI ORBITA ELECTRONIC Co.,Ltd.