DE102005061015A1 - Halbleiterbauteil mit einem vertikalen Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauteil mit einem vertikalen Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102005061015A1
DE102005061015A1 DE102005061015A DE102005061015A DE102005061015A1 DE 102005061015 A1 DE102005061015 A1 DE 102005061015A1 DE 102005061015 A DE102005061015 A DE 102005061015A DE 102005061015 A DE102005061015 A DE 102005061015A DE 102005061015 A1 DE102005061015 A1 DE 102005061015A1
Authority
DE
Germany
Prior art keywords
metallization
semiconductor device
electrode surface
contact surface
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005061015A
Other languages
English (en)
Other versions
DE102005061015B4 (de
Inventor
Ralf Dipl.-Phys. Dipl.-Ing. Otremba (Fh)
Xaver Dipl.-Ing. Schlögel (FH)
Josef Dipl.-Ing. Höglauer (FH)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005061015A priority Critical patent/DE102005061015B4/de
Priority to US11/611,498 priority patent/US7589413B2/en
Publication of DE102005061015A1 publication Critical patent/DE102005061015A1/de
Application granted granted Critical
Publication of DE102005061015B4 publication Critical patent/DE102005061015B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Halbleiterbauteil (1; 25) weist ein vertikales Halbleiterbauelement (2), eine erste Metallisierung (8) und eine zweite Metallisierung (13) auf. Die zweite Metallisierung (13) weist eine einstückige Folie mit einem ersten Ende (14) mit einer ersten Kontaktfläche (17), einem Zwischenbereich (15) und einem zweiten Ende (16) mit einer zweiten Kontaktfläche (19) auf. Die erste Kontaktfläche (17) ist auf der Rückseite (6) des Halbleiterbauelements (2) angeordnet und die zweite Kontaktfläche (19) ist im Wesentlichen in der Ebene der Außenkontaktfläche (12) der ersten Metallisierung (8) angeordnet und sieht eine Außenkontaktfläche (12) vor. Die erste Kontaktfläche (17) und die zweite Kontaktfläche (19) sind auf gegenüberliegenden Oberflächen der Folie der zweiten Metallisierung (13) angeordnet.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit einem vertikalen Halbleiterbauelement und ein Verfahren zu dessen Herstellung.
  • Vertikale Halbleiterbauelemente, insbesondere Leistungstransistoren wie MOSFETs sind typischerweise als Komponente eines gehäusten Bauteils vorgesehen, das bei dem Kunden auf einer Leiterplatte montiert wird. Eine möglichst kostengünstige Herstellung und platzsparende Montage des Bauteils soll vorgesehen werden, da diese Bauteile in einem großen Volumen in Schaltnetzteilen eingesetzt werden, bei denen ein großer Kostendruck besteht. Ferner soll die Wärmeabfuhr des Bauteils verbessert werden, da unzureichende Wärmeabfuhr zur Unzuverlässigkeit und zum Ausfall des Bauteils führen kann.
  • Ein Bauteil mit einem vertikalen Halbleiterbauelement ist aus der US 6 624 522 bekannt, bei dem die Oberseite des Bauteils kühlbar ist. Die Vorderseite des Halbleiterbauelements weist eine Source-Elektrode und Gate-Elektrode auf, die unmittelbar auf der übergeordneten Leiterplatte montiert werden. Die Oberseite des Halbleiterbauelements weist eine metallische Wanne auf, die als Drain-Elektrode sowie Kühlanbindungsfläche dient.
  • Dieses Bauteil hat somit den Vorteil, dass die innere Umverdrahtung des Bauteils vereinfacht ist, da keine Bonddrähte verwendet werden. Ferner ist die Oberseite des Bauteils kühlbar, da das Drain-Kontaktelement die Oberseite des Bauteils bildet. Das Bauteil der US 6 624 522 hat jedoch die Nachteile, dass es kompliziert und folglich teuer herzustellen ist und bei Feuchtigkeit- und Temperaturwechselbelastung unzuverlässig ist, da kein Kunststoffgehäuse vorgesehen ist.
    •
  • Aufgabe der Erfindung ist es eine elektrisch Kontaktierung anzugeben, die sich für Halbleiterbauteile mit vertikalen Halbleiterbauelementen eignet und die sich einfach und kostengünstig herstellen lässt. Ferner soll das Halbleiterbauteil von der Oberseite kühlbar sein.
  • Gelöst ist dies mit dem Gegenstand der unabhängigen Ansprüche. Weitere vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß weist ein Halbleiterbauteil ein vertikales Halbleiterbauelement, eine erste Metallisierung und eine zweite Metallisierung auf. Das vertikale Halbleiterbauelement weist eine Vorderseite mit mindestens einer ersten Elektrodenfläche und eine Rückseite mit mindestens einer zweiten Elektrodenfläche auf. Die erste Metallisierung ist auf der ersten Elektrodenfläche des Halbleiterbauelements angeordnet und die äußere Oberfläche dieser ersten Metallisierung sieht eine Außenkontaktfläche des Halbleiterbauteils vor.
  • Die zweite Metallisierung weist eine einstückige Folie auf. Diese Folie weist ein erstes Ende mit einer ersten Kontaktfläche, einen Zwischenbereich und ein zweites Ende mit einer zweiten Kontaktfläche auf. Das erste Ende ist über den Zwischenbereich mit dem zweiten Ende verbunden. Die erste Kontaktfläche des ersten Endes der zweiten Metallisierung ist auf der zweiten Elektrodenfläche des Halbleiterbauelements ange ordnet. Die zweite Kontaktfläche des zweiten Endes der zweiten Metallisierung ist im Wesentlichen in der Ebene der Außenkontaktfläche der ersten Metallisierung angeordnet und sieht eine Außenkontaktfläche vor. Erfindungsgemäß ist die erste Kontaktfläche sowie die zweite Kontaktfläche auf den gegenüberliegenden Oberflächen der Folie der zweiten Metallisierung angeordnet.
  • Die zweite Metallisierungsfolie ermöglicht die elektrische Kontaktierung der zweiten Elektrodenfläche von der gegenüberliegende Seite des Bauteils. Die Außenkontaktfläche des erfindungsgemäße Bauteils sind somit in einer Ebene angeordnet, die nach der Montage des Bauteils auf einer Leiterplatte die Unterseite des Bauteils bilden. Das erfindungsgemäße Bauteil lässt sich somit einfach auf der übergeordneten Leiterplatte montieren.
  • Die erfindungsgemäße zweite Metallisierung weist somit eine einstückige Metallfolie auf, die im Bauteil so geformt ist, dass die Metallfolie um das Halbleiterbauelement gebogen ist. Die zweite Metallisierungsfolie weist somit eine innere Winkel von ungefähr 180° auf.
  • Diese Kontaktierungsform hat den Vorteil, dass sie einfach herzustellen ist, da die Folie selbst aus einem Stück besteht. Keine weitere Bearbeitung der Folie ist erforderlich. Im Gegensatz dazu werden bei einer Kontaktwanne die Maße der Kontaktwanne durch eine aufwendige Bearbeitung des Grundmaterials genau dem Halbleiterbauelement angepasst. Ferner werden die Außenoberflächen des Kontaktbügels genau bearbeitet, da diese die Außenseite des Bauteils sowie die Außenkontaktflächen bilden. Die Bearbeitung des Grundmaterials kann die Reduzierung der Dicke des Kontaktbügels und folglich die Größe des Bauteils begrenzen. Diese Nachteile werden bei der erfindungsgemäßen Metallisierungsfolie und der Anordnung der Metallisierungsfolie im Bauteil vermieden.
  • Ein weiterer Vorteil der erfindungsgemäßen zweiten Metallisierungsfolie ist, dass die Folie einfach auf dem Bauteil montierbar ist, da die Folie sich um das Halbleiterbauelement herum erstreckt oder gebogen wird.
  • Das erste Ende der Folie, das die zweite Metallisierung bildet, ist auf der Oberseite des Bauteils angeordnet. Die obere Seite des ersten Endes bildet ein Teil der Bauteiloberseite und sieht eine kühlbare Oberseite des Bauteils vor. Die Wärmeabfuhr des erfindungsgemäßen Bauteils kann durch die Montage eines zusätzlichen Kühlkörpers auf dem ersten Ende der zweiten Metallisierung weiter verbessert werden.
  • In einer Ausführungsform ragt der Zwischenbereich der zweiten Metallisierung über eine Randseite des Halbleiterbauelements heraus und erstreckt sich um die Randseite des Halbleiterbauelements. Die innere Oberfläche des Zwischenbereichs ist somit nicht in direktem Kontakt mit der Randseite des Halbleiterbauelements. Dadurch werden Kurzschlüsse mit dem Halbleiterkörper des Halbleiterbauelements vermieden und das Einsetzen der zweite Metallisierung in das Bauteil vereinfacht.
  • In einer Ausführungsform der Erfindung ist der Zwischenbereich und das zweite Ende der zweiten Metallisierung neben einer Randseite des Halbleiterbauelements angeordnet. Die Außenkontaktfläche der zweite Metallisierung ist somit nicht unter dem Halbleiterbauelement angeordnet, sondern neben dem Halbleiter bauelement. Diese Anordnung hat den Vorteil, dass die Anordnung der Außenkontaktflächen auf der Unterseite des Bauteils nach Wunsch eingestellt werden kann. Dadurch kann eine einfachere Montage für den Kunden ermöglicht werden.
  • In einer Ausführungsform der Erfindung weist der Zwischenbereich der zweiten Metallisierung im Wesentlichen eine bogenförmige Gestalt auf. Diese Gestalt hat den Vorteil, dass sie einfach herstellbar ist und die mechanische Spannung gleich über dem Zwischenbereich verteilt ist.
  • Die erste Metallisierung kann über eine Diffusionslotverbindung mit der ersten Elektrodenfläche elektrisch verbunden werden und/oder die zweite Metallisierung kann über eine Diffusionslotverbindung mit der zweiten Elektrodenfläche elektrisch verbunden werden.
  • Die Diffusionslotverbindung kann Au und Sn, Ag und Sn, Cu und Sn, Ag und In, AuSn, AgSn, CuSn oder AgIn aufweisen. Ein AuSnbasierendes Diffusionslot weist eine Schmelz- bzw. Herstellungstemperatur von ungefähr 280°C, AgSn von ungefähr 221°C und AgIn von ungefähr 141°C auf. Ein Diffusionslot hat den Vorteil, dass die hergestellte Diffusionslotverbindung eine höhere Schmelztemperatur aufweist als die Temperatur, bei der sie hergestellt wurde. Folglich kann die Montage bei einer niedrigen Temperatur durchgeführt werden, bei der eine thermisch stabile Verbindung erzeugt wird.
  • Diffusionslote mit niedrigeren Schmelztemperaturen haben den Vorteil, dass während des Lötverfahrens die Belastung der Metallisierungsfolie und des Halbleiterbauelements reduziert wird. Das Kontaktierungsverfahren wird somit stabiler und zuverlässiger.
  • Der Zwischenbereich der zweiten Metallisierung kann ferner Mittel zur Bereitstellung der bogenförmigen Gestalt aufweisen. Die mechanische Belastung der zweiten Metallisierung und der damit erzeugten Verbindungen wird dadurch verringert und eine zuverlässige elektrische Kontaktierung wird ermöglicht. In einer Ausführungsform der Erfindung umfassen die Mittel zur Bereitstellung der bogenförmigen Gestalt mehrere Bohrungen und/oder Montageohren. Die Mittel zur Bereitstellung der bogenförmigen Gestalt können mindestens eine Vertiefung in der inneren Seite des Zwischenbereichs umfassen, wobei die Vertiefungen sich über die Breite des Zwischenbereichs erstrecken.
  • Das Halbleiterbauteil kann ferner eine Kunststoffgehäusemasse aufweisen, die zumindest das Halbleiterbauelement umhüllt.
  • Die Außenkontaktfläche der ersten Metallisierung und der zweiten Metallisierung bleiben vorzugsweise frei von der Kunststoffgehäusemasse, so dass eine zuverlässige elektrisch Verbindung mit einem niedrigen elektrischen Widerstand erzeugt wird.
  • In einer Ausführungsform der Erfindung bleibt die obere Seite des ersten Endes der zweiten Metallisierung frei von der Kunststoffgehäusemasse und bildet zumindest ein Teil der Oberseite des Halbleiterbauteils. Diese Ausführungsform hat den Vorteil, dass das erste Ende der zweiten Metallisierung als Kühlanbindungsfläche verwendet werden kann, da die Metallisierung in thermischen Kontakt mit der Umgebung ist. Ferner kann ein zusätzlicher Kühlkörper direkt auf diesem frei liegenden Bereich der zweiten Metallisierung montiert werden, damit der thermische Widerstandspfad verkürzt werden.
  • In einer alternativen Ausführungsform der Erfindung ist eine elektrisch isolierende Folie auf dem ersten Ende der zweiten Metallisierung angeordnet. Diese Anordnung hat den Vorteil, dass die Oberseite der zweiten Metallisierung eine elektrische Isolationsschicht aufweist. Ein metallischer oder elektrisch leitender Kühlkörper kann somit auf diese elektrisch isolierte Metallisierung montiert werden, ohne dass die Funktionalität des Halbleiterbauelements beeinträchtigt wird.
  • Die Oberseite der elektrisch isolierenden Folie kann frei von der Kunststoffgehäusemasse bleiben und zumindest ein Teil der Oberseite des Halbleiterbauteils bilden. Die Dicke des Bauteils wird somit nicht vergrößert.
  • Das vertikale Halbleiterbauelement kann ein vertikaler Transistor sein. In diesem Fall weist ferner die Vorderseite des Halbleiterbauelements mindestens eine Steuerungselektrodenfläche auf, wobei die erste Metallisierung auf der ersten Elektrodenfläche und auf der Steuerungselektrodenfläche angeordnet ist. Der erste Metallisierungsbereich, der auf der Steuerungselektrodenfläche angeordnet ist, steht nicht mit dem Bereich der ersten Metallisierung, die auf der ersten Kontaktelektrodenfläche in Kontakt. In dieser Ausführungsform, weist die erste Metallisierung zwei oder mehrere getrennte Bereiche auf, deren Größe und Anordnung der Größe und Anordnung der ersten Elektrodenfläche und Steuerungselektrodenfläche entspricht.
  • Der vertikale Transistor kann ein Leistungstransistor sein und kann ein MOSFET (Metal Oxide Semiconductor Field Effect Tran sistor), ein IGBT (Isolated Gate Bipolar Transistor) oder ein BJT (Bipolar Junction Transistor) sein.
  • Bei einem MOSFET-Leistungshalbleiterbauelement ist die erste Elektrode eine Source-Elektrode, die Steuerungselektrode eine Gate-Elektrode und die zweite Elektrode eine Drain-Elektrode. Bei einem IGBT-Leistungshalbleiterbauelement ist die erste Elektrode eine Emitter-Elektrode, die Steuerungselektrode eine Gate-Elektrode und die zweite Elektrode eine Kollektor-Elektrode. Bei einem BJT-Leistungshalbleiterbauelement ist die erste Elektrode eine Emitter-Elektrode, die Steuerungselektrode eine Base-Elektrode und die zweite Elektrode eine Kollektor-Elektrode.
  • In einer weiteren Ausführungsform der Erfindung ist das vertikale Halbleiterbauelement eine Diode, die eine Anode als erste Elektrodenfläche und eine Kathode als zweite Elektrodenfläche aufweist.
  • Die Erfindung sieht auch ein Verfahren zum Herstellen eines Halbleiterbauteils vor. Zunächst wird ein Halbleiterbauelement bereitgestellt, das eine Vorderseite mit mindestens einer ersten Elektrodenfläche und eine Rückseite mit mindestens einer zweiten Elektrodenfläche aufweist.
  • Eine Trägerfolie wird auch bereitgestellt, die eine elektrisch isolierende Folie und eine strukturierte Metallschicht aufweist. Die strukturierte Metallschicht ist auf einer Seite der elektrisch isolierenden Folie angeordnet und sieht eine erste Metallisierung und eine zweite Metallisierung vor. Die zweite Metallisierung weist eine einstückige Folie mit einem ersten Ende, einem Zwischenbereich und einem zweiten Ende auf. Das zweite Ende der zweiten Metallisierung ist neben der ersten Metallisierung angeordnet.
  • Die erste Metallisierung wird auf der ersten Elektrodenfläche aufgebracht und mit der ersten Elektrodenfläche mechanisch und elektrisch verbunden.
  • Das erste Ende der zweiten Metallisierung wird auf der zweiten Elektrodenfläche der Rückseite des Halbleiterbauelements aufgebracht und mit der zweiten Elektrodenfläche mechanisch und elektrisch verbunden. Das zweite Ende der zweiten Metallisierung ist im Wesentlichen in der Ebene der ersten Metallisierung angeordnet.
  • Die elektrisch isolierende Folie der Trägerfolie wird zumindest von der ersten Metallisierung und das zweite Ende der zweiten Metallisierung unter Freilegen von Außenkontaktflächen entfernt. Die freigelegten äußeren Oberfläche der ersten Metallisierung sowie des zweiten Endes der zweiten Metallisierung bilden somit die Außenkontaktflächen des Halbleiterbauteils.
  • Das erfindungsgemäße Verfahren hat den Vorteil, dass die Metallisierung der Vorderseite sowie der Rückseite des Halbleiterbauelements mittels einer einzigen Trägerfolie mit einer entsprechenden strukturierten Metallschicht hergestellt wird. Aufgrund der erfindungsgemäßen Form der zweiten Metallisierung wird gleichzeitig die Umverdrahtung der Rückseitenmetallisierung zu der gegenüberliegenden Seite des Bauteils hergestellt, da sich die zweite Metallisierung von der Rückseite bis zu der Vorderseite des Halbleiterbauelements erstreckt. Erfindungsgemäß ist das freiliegende Ende der zweiten Rückseitenmetalli sierung im Wesentlichen in der Ebene der Vorderseitenmetallisierung angeordnet, so dass die Rückseite von der gegenüberliegenden Seite des Halbleiterbauelements elektrisch zugänglich ist. Die äußeren Oberflächen der Vorderseitenmetallisierung sowie des freiliegenden Endes der zweiten Metallisierung bilden somit die Außenkontaktfläche eines oberflächenmontierbaren Bauteils.
  • In einer Ausführungsform wird die Trägerfolie um eine Randseite des Halbleiterbauelements gebogen. Der Zwischenbereich der zweiten Metallisierung weist somit einen inneren Winkel von ungefähr 180° auf. Das erste Ende und das zweite Ende der zweiten Metallisierung sind in parallelen Ebenen angeordnet.
  • Die Trägerfolie kann zunächst entweder auf der Vorderseite oder auf der Rückseite aufgebracht werden. Somit kann entweder die erste oder die zweite Metallisierung zunächst mit dem Halleiterbauelement verbunden werden.
  • In einer Durchführungsform wird zumindest das Halbleiterbauelement in einer Kunststoffgehäusemasse eingebettet, damit das Halbleiterbauelement von der Umwelt, insbesondere von Feuchtigkeit geschützt wird. Die Verkapselung oder das Umspritzen wird vorteilhaft vor dem Entfernen der elektrisch isolierenden Folie der Trägerfolie durchgeführt, da die elektrisch isolierende Folie die Außenkontaktflächen von der Kunststoffgehäusemasse schützt.
  • In einer Durchführungsform wird die elektrisch isolierende Folie der Trägerfolie vollständig von der ersten und zweiten Metallisierung entfernt. In einer weiteren Durchführungsform wird die elektrisch isolierende Folie nur von der ersten Me tallisierung und dem zweiten Ende der zweiten Metallisierung entfernt. Die elektrisch isolierende Folie ist somit auf dem ersten Ende und teilweise auf dem Zwischenbereich der zweiten Metallisierung angeordnet. Diese Anordnung hat den Vorteil, dass keine zusätzliche Isolation des ersten Endes der zweiten Metallisierung erforderlich ist.
  • In einer Durchführungsform wird die Trägerfolie in zwei getrennten Schritten mit dem Halbleiterbauelement verbunden. Die erste Metallisierung wird mittels eines Diffusionslots bei einem ersten Lötverfahren mit der ersten Elektrodenfläche und die zweite Metallisierung mittels eines Diffusionslots mit der zweiten Elektrodenfläche bei einem zweiten Lötverfahren elektrisch verbunden. Diese Durchführungsform hat den Vorteil, dass zunächst eine mechanisch stabile Verbindung mit einer Seite des Halbleiterbauelements erzeugt wird und danach die Trägerfolie verformt wird, um die Umverdrahtung zu der gegenüberliegenden Seite herzustellen.
  • Bei einer alternativen Durchführungsform wird ein einziges Diffusionslötverfahren durchgeführt und die erste Metallisierung wird mittels eines Diffusionslots mit der ersten Elektrodenfläche und die zweite Metallisierung mittels eines Diffusionslots mit der zweiten Elektrodenfläche bei einem Lötverfahren elektrisch verbunden.
  • Das Diffusionslötverfahren kann durch das Einpressen der Metallisierung auf einem erwärmten Halbleiterbauelement erfolgen. Dieses Verfahren wird vorteilhaft verwendet, wenn die Metallisierung auf der Vorderseite und auf der Rückseite in einem Verfahrensschritt verbunden wird.
  • Mittel zur Bereitstellung einer bogenförmigen Gestalt können im Zwischenbereich der zweiten Metallisierung vorgesehen werden. Die Mittel werden in der Trägerfolie vor dem Montageverfahren bereitgestellt. Die Mittel reduzieren die Spannung in der zweiten Metallisierung, die durch das Umformen bzw. Biegen der Trägerfolie verursacht wird.
  • Als Mittel zur Bereitstellung einer bogenförmigen Gestalt können mehrere Bohrungen und/oder Montageohren und/oder mindestens eine Vertiefung in der Oberfläche des Zwischenbereichs vorgesehen werden. Die Vertiefungen erstrecken sich über die Breite des Zwischenbereichs und sehen Mittel vor, bei denen die Reduzierung der Oberfläche der gebogenen inneren Seite des Zwischenbereichs aufgenommen werden kann. Die Vertiefungen werden in die freiliegende Oberfläche des Zwischenbereichs der zweiten Metallisierung der Trägerfolie geformt, die nach dem Umformen die innere Oberfläche der zweiten Metallisierung formt.
  • Die elektrisch isolierende Folie der Trägerfolie kann mittels Laserstrahlung entfernt werden. Die elektrisch isolierende Folie wird nach dem Umspritzen der Kunststoffgehäusemasse entfernt. Dies hat den Vorteil, dass die elektrisch isolierende Folie als Schutzfolie dient, damit die äußeren Oberfläche der Metallisierung nicht bei der Kunststoffgehäusemasse kontaminiert werden.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt ein Halbleiterbauteil mit einem vertikalen Halbleitebauelement nach einer ersten Ausführungsform der Erfindung,
  • 2 zeigt ein Halbleiterbauteil mit einem vertikalen Halbleiterbauelement nach einer zweiten Ausführungsform der Erfindung,
  • 3 zeigt die Montage einer Metallisierung auf einer Seite des Halbleiterbauteils der 1 und 2,
  • 4 zeigt eine Draufsicht des Verfahrensschritts der 3, und
  • 5 zeigt die Montage der Metallisierung auf der gegenüberliegenden Seite des Halbleiterbauteils der 3.
  • 1 zeigt einen Querschnitt eines Halbleiterbauteils 1 nach einer ersten Ausführungsform der Erfindung. Das Halbleiterbauteil 1 weist ein vertikales Halbleiterbauelement 2 auf, das in dieser Ausführungsform ein vertikales Leistungs-MOSFET ist.
  • Die Vorderseite 3 des Halbleiterbauelements 2 weist eine Source-Elektrodenfläche 4 und eine Gate-Elektrodenfläche 5 auf. Die Rückseite 6 des Halbleiterbauelements 2 weist eine Drain-Elektrodefläche 7 auf. Zwei Bereiche einer ersten Metallisierung 8 sind jeweils auf der Source-Elektrodenfläche 4 und der Gate-Elektrodenfläche 5 angeordnet. Die erste Metallisierung 8 weist Kupfer auf und hat eine Dicke von ungefähr 50 μm.
  • Die zwei Bereiche der ersten Metallisierung 8 sind jeweils über einer Diffusionslotverbindung 9 mit der Source-Elektrodenfläche 4 bzw. Gate-Elektrodenfläche 5 mechanisch und elektrisch verbunden. Die Diffusionslötverbindung 9 weist intermetallische Phasen 10 auf, die die Produkte einer Reaktion zwischen einem Diffusionslot und dem Material der Elektrodenfläche bzw. der ersten Metallisierung sind. Die intermetallischen Phasen weisen in dieser Ausführungsform Ag und Sn und/oder Au und Sn auf.
  • Die äußeren Oberflächen 11 der ersten Metallisierung 8 bilden Außenkontaktflächen 12 des Halbleiterbauteils 1. Die äußeren Oberflächen 11 der ersten Metallisierung 8 sind somit auf der Unterseite des Halbleiterbauteils 1 angeordnet. Folglich ist die Vorderseite 3 des Halbleiterbauelements nach unten angeordnet, wenn das Halbleiterbauteil 1 auf einer nicht gezeigten Leiterplatte montiert ist. Die Rückseite 6 des Halbleiterbauelements ist somit nach oben hin gerichtet.
  • Das Halbleiterbauteil 1 weist ferner eine zweite Metallisierung 13 auf. Die zweite Metallisierung 13 hat die Form einer Folie bzw. eines Streifens aus einer Folie und weist ein erstes Ende 14, einen Zwischenbereich 15 und ein zweites Ende 16 auf. Die zweite Metallisierungsfolie 13 hat eine Dicke von ungefähr 50 μm und weist Kupfer auf. Das erste Ende 14 weist eine Kontaktfläche 17 auf, die auf der Drain-Elektrodenfläche 7 über einer Diffusionslötverbindung 18 mechanisch und elektrisch verbunden ist. Die Diffusionslötverbindung 18 weist intermetallische Phasen mit Ag und Sn und/oder Au und Sn auf.
  • Der Zwischenbereich 15 der zweiten Metallisierung ist um eine Randseite 20 des vertikalen Halbleiterbauelements 2 gebogen und das zweite Ende 16 der zweiten Metallisierung 13 ist im Wesentlichen in der Ebene der ersten Metallisierung 8 angeordnet.
  • Der Zwischenbereich 15 weist somit eine bogenförmige Gestalt auf, die von der Randseite 20 des Halbleiterbauelements 2 entfernt angeordnet ist. Die innere Oberfläche 21 des Zwischenbereichs 15 weist einen inneren Winkel von ungefähr 180° auf und ist von der Randseite 20 entfernt angeordnet. Das zweite Ende 16 und das erste Ende 14 der zweiten Metallisierung 13 sind somit in parallelen Ebenen angeordnet.
  • Das zweite Ende 16 der zweiten Metallisierung 13 weist eine zweite Kontaktfläche 19 auf, die eine Außenkontaktfläche 12 des Halbleiterbauteils 1 vorsieht. Die zweite Kontaktfläche 19 ist somit im Wesentlichen in der Ebene der Außenoberfläche 11 der ersten Metallisierung 8 angeordnet. Diese zweite Kontaktfläche 19 und die erste Kontaktfläche 17 sind somit auf der gegenüberliegenden Oberfläche der Folie der zweiten Metallisierung 13 angeordnet.
  • Das Halbleiterbauteil 1 weist ferner eine Kunststoffgehäusemasse 22 auf, die das Halbleiterbauelement 2 umhüllt. Die Unterseite 23 der Kunststoffgehäusemasse 22 bildet eine gemeinsame Oberfläche 23 mit den Außenkontaktflächen 12 der ersten Metallisierung 8 und der zweiten Metallisierung 13. In dieser Ausführungsform der Erfindung ist der Zwischenbereich 15 der zweiten Metallisierung 13 in der Kunststoffgehäusemasse 22 eingebettet. Die obere Oberfläche 24 des ersten Endes 14 der zweiten Metallisierung 13 bleibt frei von der Kunststoffgehäu semasse 22 und bildet ein Teil der Oberseite des Halbleiterbauteils 1. Dieser freiliegende Bereich 24 der zweiten Metallisierung 13 sieht eine Kühlanbindungsfläche vor, auf der ein hier nicht gezeigter zusätzlicher Kühlkörper montiert werden kann.
  • Das zweite Ende 16 der zweiten Metallisierung 13 ist neben der Randseite 20 des Halbleiterbauelements 2 angeordnet und über die Kunststoffgehäusemasse 22 von dem Halbleiterbauelement 2 elektrisch isoliert.
  • 2 zeigt ein Halbleiterbauteil 25 nach einer zweiten Ausführungsform der Erfindung. Gleiche Komponente sind mit gleichen Bezugszeichen bezeichnet und nicht weiter erläutert.
  • Das zweite Halbleiterbauteil 25 der 2 unterscheidet sich von dem ersten Halbleiterbauteil 1 der 1 durch eine elektrisch isolierende Folie 26, die auf der Oberseite 24 des ersten Ende 14 und auf der äußeren Oberfläche des Zwischenbereichs 15 der zweiten Metallisierung 13 angeordnet ist. Die elektrisch isolierende Folie 26 weist Polyimid auf. Die obere Oberfläche 27 des Bereichs der elektrisch isolierende Folie 26, die über dem Halbleiterbauelement 2 angeordnet ist, ist frei von der Kunststoffgehäusemasse 22 und bildet ein Teil der Oberseite des Halbleiterbauteils 25. Diese frei liegende Oberfläche 27 der elektrisch isolierenden Folie 26 sieht auch eine Kühlanbindungsfläche vor. In dieser Ausführungsform ist die Kühlanbindungsfläche 27 von der zweiten Metallisierung 13 und von der Drain-Elektrodenfläche 7 durch die Folie 26 elektrisch isoliert. Diese Anordnung vereinfacht die kundenseitige Montage eines Kühlkörpers auf der Oberseite des Halbleiterbauteils 25, da keine zusätzliche Isolation benötigt wird.
  • 3 zeigt einen ersten Schritt im Verfahren zur Herstellung des Halbleiterbauteils der 1 und des Halbleiterbauteils 25 der 2.
  • Eine Trägerfolie 28 ist vorgesehen, die eine elektrisch isolierende Folie 26 und eine strukturierte Metallfolie 29 aufweist. Die strukturierte Metallfolie 29 ist als strukturierte Metallschicht auf einer Seite 30 der elektrisch isolierenden Folie 26 angeordnet. Die Metallfolie 29 weist eine Dicke von ungefähr 50 μm auf und sieht die erste Metallisierung 8 und die zweite Metallisierung 13 des ersten Halbleiterbauteils 1 oder des zweiten Halbleiterbauteils 25 vor. Die Anordnung der strukturierte Metallfolie 29 entspricht der Anordnung der Elektrodenflächen des Halbleiterbauelements 1, 25. Das zweite Ende 16 der zweiten Metallisierung 13 ist neben der ersten Metallisierung angeordnet. In diesem Ausführungsbeispiel ist das zweite Ende 16 der zweiten Metallisierung 13 neben der Source-Elektrodenmetallisierung 8 angeordnet.
  • Die Oberseite 31 der Metallfolie 29 der Trägerfolie 28 weist eine Diffusionslotschicht 32 auf, die intermetallische Phasen mit dem Materialen der Elektrodenfläche des Halbleiterbauteils 1 oder 25 bildet.
  • Ein vertikales Halbleiterbauelement 2 wird bereitgestellt, das eine Source-Ekeletrodenfläche 4 und eine Gate-Elektrodenfläche 5 auf einer Seite 3 und eine Drain-Elektrodenfläche 7 auf einer gegenüberliegenden Seite 6 aufweist. Das Halbleiterbauelement 2 wird auf der Trägerfolie 28 aufgebracht, so dass die Gate-Elektrodenfläche 5 auf dem entsprechenden Teil der ersten Metallisierung 8 der Trägerfolie 28 und die Source-Elektrodenfläche 7 auf dem entsprechenden Teil der ersten Metallisierung 8 angeordnet ist.
  • Das Halbleiterbauelement 2 wird vorher auf eine Temperatur aufgeheizt. Die Temperatur wird so gewählt, dass beim Einpressen der Vorderseite 3 des Halbleiterbauelements 2 auf die erste Metallisierung 8 der Trägerfolie 28 intermetallische Phasen in der Grenze zwischen der Diffusionslotschicht 34 der ersten Metallisierung 8 und der Source- 4 und der Gate-Eleketrodenfläche 5 erzeugt werden. Durch das Erzeugen der intermetallischen Phasen wird die Source- 4 und die Gateelektrodenfläche 5 des Halbleiterbauelements 2 mit der ersten Metallisierung und der Trägerfolie 28 mechanisch und elektrisch verbunden.
  • In den nächsten Schritten des erfindungsgemäßen Verfahrens wird die Trägerfolie 28 um die Randseite 20 des Halbleiterbauelements 2 gebogen und das zweite Ende 16 der zweiten Metallisierung 13 auf der Drain-Elektrodenfläche 7 aufgebracht. Dieser Schritt ist in der 5 zu sehen.
  • Die 4 zeigt eine Draufsicht des Verfahrenschritts der 3. In der Draufsicht ist zu sehen, dass die Trägerfolie 28 eine Streifenform aufweist und das Halbleiterbauelement 2 rechteckig ist. Die Längsseiten des Halbleiterbauelements 2 sind in der Längsrichtung der Trägerfolie 28 angeordnet. Die erste Metallisierung 8 weist zwei rechteckige getrennte Bereiche 32, 33 auf, deren Längsseiten quer zur Länge der Trägerfolie 28 angeordnet sind. Die Gate-Elektrode 5 ist auf dem ersten Bereich 32 und die Source-Elektrode 4 ist auf dem zweiten Bereich 33 der ersten Metallisierung 8 angeordnet.
  • Die zweite Metallisierung 13 ist im Wesentlichen T-förmig, wobei das Kreuz des T das zweite Ende 16 der Metallisierung 13 bildet, das neben dem Halbleiterbauelement 2 angeordnet ist und sich über die Breite der Trägerfolie 28 erstreckt. Das zweite Ende ist über einem Zwischenbereich 15 mit dem ersten Ende der zweiten Metallisierung 13 verbunden. Die herausragenden Enden des Kreuzes formen Montageohren der zweiten Metallisierung 13, die zur Vereinfachung des Biegeverfahrens dienen. Vier Bohrungen 35 sind in einer Reihe im Zwischenbereich 15 vorgesehen. Die Bohrungen 35 sind quer der Längsrichtung der Trägerfolie 28 angeordnet und sehen Mittel zur Bereitstellung einer bogenförmigen Gestalt der zweiten Metallisierung 13 vor.
  • Das erste Ende 14, das weiter entfernt von der ersten Metallisierung 8 angeordnet ist, weist eine Kontaktfläche 17 auf, die zur Montage auf der Drain-Elektrodenfläche 7 vorgesehen ist.
  • 5 zeigt das Halbleiterbauelement 2, nachdem der Trägerfolie 28 um die Randseite 20 des Halbleiterbauelements 2 gebogen ist. Die Kontaktfläche 17 der zweiten Metallisierung 13 ist auf der Drain-Elektrodenfläche 7 über eine Diffusionslötverbindung 18 montiert. Der Zwischenbereich 13 weist eine bogenförmige Gestalt auf.
  • In einem weiteren nicht gezeigten Schritt wird das Halbleiterbauelement 2 sowie die erste und zweite Metallisierung in einer Kunststoffgehäusemasse 22 eingebettet. Die Trägerfolie 28 schützt die äußeren Oberflächen der ersten und der zweiten Metallisierung vor der Kunststoffgehäusemasse 22.
  • Nach der Verkapselung des Halbleiterbauelements wird die elektrisch isolierende Folie 26 der Trägerfolie 28 von der Unterseite des Halbeiterbauteils 1 mittels Laserstrahlung entfernt. Die äußeren Oberflächen 11, 19 der ersten Metallisierung 8 sowie des zweiten Endes 16 der zweiten Metallisierung 13 werden freigelegt, um Außenkontaktflächen 12 vorzusehen.
  • Zur Herstellung des Halbleiterbauteils 1 der ersten Ausführungsform der Erfindung, die in der 1 zu sehen ist, wird die elektrisch isolierende Folie 29 vollständig von der ersten Metallisierung 8 und der zweiten Metallisierung 13 entfernt.
  • Zur Herstellung des Halbleiterbauteils 25 der 2 wird die elektrisch isolierende Folie 26 nur von der Unterseite des Halbleiterbauteils 25 entfernt. Die elektrisch isolierende Folie 26 wird von der ersten Metallisierung 8 und von dem zweiten Ende 16 der zweiten Metallisierung 13 entfernt. Die elektrisch isolierende Folie bleibt auf dem zweiten Ende der zweiten Metallisierung sowie auf der äußeren Oberfläche des Zwischenbereichs.
    • 1
    erstes Halbleiterbauteil
    2
    Halbleiterbauelement
    3
    Vorderseite
    4
    Source-Elektrodenfläche
    5
    Gate-Elektrodenfläche
    6
    Rückseite
    7
    Drain-Elektrodenfläche
    8
    erste Metallisierung
    9
    Diffusionslotverbindung
    10
    intermetallische Phasen
    11
    äußere Oberflächen
    12
    Außenkontaktfläche
    13
    zweite Metallisierung
    14
    erstes Ende
    15
    Zwischenbereich
    16
    zweites Ende
    17
    erste Kontaktfläche
    18
    Diffusionslotverbindung
    19
    zweite Kontaktfläche
    20
    Randseite
    21
    innere Oberfläche
    22
    Kunststoffgehäusemasse
    23
    Unterseite
    24
    obere Oberfläche
    25
    zweites Halbleiterbauteil
    26
    elektrisch isolierende Folie
    27
    obere Oberfläche
    28
    Trägerfolie
    29
    strukturierte Metallfolie
    30
    Oberseite der elektrisch isolierenden Folie
    31
    Oberseite der Metallfolie
    32
    erster Bereich
    33
    zweiter Bereich
    34
    Diffusionslot
    35
    Bohrungen

Claims (29)

  1. Halbleiterbauteil (1; 25) mit folgenden Merkmalen: – ein vertikales Halbleiterbauelement (2), das eine Vorderseite (3) mit mindestens einer ersten Elektrodenfläche (4) und eine Rückseite (6) mit mindestens einer zweiten Elektrodenfläche (7) aufweist, – eine erste Metallisierung (8), die auf der ersten Elektrodenfläche (4) des Halbleiterbauelements (2) angeordnet ist, wobei die äußere Oberfläche (11) dieser ersten Metallisierung (8) eine Außenkontaktfläche (12) des Halbleiterbauteils (1; 25) vorsieht, – eine zweite Metallisierung (13), die eine einstückige Folie mit einem ersten Ende (14) mit einer ersten Kontaktfläche (17), einem Zwischenbereich (15) und einem zweiten Ende (16) mit einer zweiten Kontaktfläche (19) aufweist, wobei die erste Kontaktfläche (17) auf der zweiten Elektrodenfläche (7) des Halbleiterbauelements (2) angeordnet ist, und die zweite Kontaktfläche (19) im Wesentlichen in der Ebene der Außenkontaktfläche (12) der ersten Metallisierung (8) angeordnet ist und eine Außenkontaktfläche (12) vorsieht, dadurch gekennzeichnet, dass die erste Kontaktfläche (17) und die zweite Kontaktfläche (19) auf gegenüberliegenden Oberflächen der Folie der zweiten Metallisierung (13) angeordnet sind.
  2. Halbleiterbauteil (1; 25) nach Anspruch 1, dadurch gekennzeichnet, dass der Zwischenbereich (15) der zweiten Metallisierung (13) über eine Randseite (20) des Halbleiterbauelements (2) herausragt und sich um die Randseite (20) des Halbleiterbauelements (2) erstreckt.
  3. Halbleiterbauteil (1; 25) nach Anspruch 1 oder Anspruch 2 dadurch gekennzeichnet, dass der Zwischenbereich (15) und das zweite Ende (16) der zweiten Metallisierung (13) neben einer Randseite (20) des Halbleiterbauelements (2) angeordnet ist.
  4. Halbleiterbauteil (1; 25) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Zwischenbereich (15) der zweiten Metallisierung (13) im Wesentlichen eine bogenförmige Gestalt aufweist.
  5. Halbleiterbauteil (1; 25) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Metallisierung (8) über eine Diffusionslotverbindung (9) mit der ersten Elektrodenfläche (4) elektrisch verbunden ist und/oder die zweite Metallisierung (13) über eine Diffusionslotverbindung (18) mit der zweiten Elektrodenfläche (7) elektrisch verbunden ist.
  6. Halbleiterbauteil (1; 25) nach Anspruch 5, dadurch gekennzeichnet, dass die Diffusionslotverbindung (9, 18) AuSn, AgSn, CuSn oder AgIn aufweist.
  7. Halbleiterbauteil (1; 25) nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass der Zwischenbereich (15) der zweiten Metallisierung (13) Mittel (35) zur Bereitstellung der bogenförmigen Gestalt aufweist.
  8. Halbleiterbauteil (1; 25) nach Anspruch 7, dadurch gekennzeichnet, dass die Mittel (35) zur Bereitstellung der bogenförmigen Gestalt mehrere Bohrungen und/oder Montageohren umfassen.
  9. Halbleiterbauteil (1; 25) nach Anspruch 7 oder Anspruch 8, dadurch gekennzeichnet, dass die Mittel (35) zur Bereitstellung der bogenförmigen Gestalt mindestens eine Vertiefung in der inneren Seite (21) des Zwischenbereichs (15) umfassen, wobei die Vertiefungen sich über die Breite des Zwischenbereichs (15) erstrecken.
  10. Halbleiterbauteil (1; 25) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (1; 25) ferner eine Kunststoffgehäusemasse (22) aufweist, die zumindest das Halbleiterbauelement (2) umhüllt.
  11. Halbleiterbauteil (1; 25) nach Anspruch 10, dadurch gekennzeichnet, dass die Außenkontaktflächen (12) der ersten Metallisierung (8) und der zweiten Metallisierung (13) frei von der Kunststoffgehäusemasse (22) bleiben.
  12. Halbleiterbauteil (1) nach Anspruch 10 oder Anspruch 11, dadurch gekennzeichnet, dass die obere Seite (24) des ersten Endes (14) der zweiten Metallisierung (13) frei von der Kunststoffgehäusemasse (22) bleibt und zumindest ein Teil der Oberseite des Halbleiterbauteils (1) bildet.
  13. Halbleiterbauteil (25) nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass eine elektrisch isolierende Folie (26) auf dem ersten Ende (14) der zweiten Metallisierung (13) angeordnet ist.
  14. Halbleiterbauteil (25) nach Anspruch 13, dadurch gekennzeichnet, dass die obere Seite (27) der elektrisch isolierenden Folie (26) frei von der Kunststoffgehäusemasse (22) bleibt und zumindest ein Teil der Oberseite des Halbleiterbauteils (1) bildet.
  15. Halbleiterbauteil (1; 25) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das vertikale Halbleiterbauelement (2) ein vertikaler Transistor ist, und die Vorderseite (3) des Halbleiterbauelements (2) ferner mindestens eine Steuerungselektrodenfläche (5) aufweist, wobei die erste Metallisierung (8) auf der ersten Elektrodenfläche (4) und auf der Steuerungselektrodenfläche (5) angeordnet ist.
  16. Halbleiterbauteil (1; 25) nach Anspruch 15, dadurch gekennzeichnet, dass der vertikale Transistor ein Leistungstransistor ist.
  17. Halbleiterbauteil (1; 25) nach Anspruch 15 oder Anspruch 16, dadurch gekennzeichnet, dass der vertikale Transistor ein MOSFET, ein IGBT oder ein BJT ist.
  18. Halbleiterbauteil (1; 25) nach einem der Ansprüche 1 bis 14 dadurch gekennzeichnet, dass das vertikale Halbleiterbauelement (2) eine Diode ist.
  19. Verfahren zum Herstellen eines Halbleiterbauteils (1; 25), das folgende Verfahrensschritte aufweist: – Bereitstellen eines Halbleiterbauelements (2), das eine Vorderseite (3) mit mindestens einer ersten Elektrodenfläche (4) und eine Rückseite (6) mit mindestens einer zweiten Elektrodenfläche (7) aufweist, – Bereitstellen einer Trägerfolie (28), die eine elektrisch isolierende Folie (26) und eine strukturierte Metallschicht (29) aufweist, wobei die strukturierte Metallschicht (29) auf einer Seite (30) der elektrisch isolierenden Folie (26) angeordnet ist und eine erste Metallisierung (8) und eine zweite Metallisierung (13) vorsieht, wobei die zweite Metallisierung (13) eine einstückige Folie mit einem ersten Ende (14), einem Zwischenbereich (15) und einem zweiten Ende (16) aufweist, und wobei das zweite Ende (16) der zweiten Metallisierung (13) neben der ersten Metallisierung (8) angeordnet ist, – Aufbringen der ersten Metallisierung (8) auf der ersten Elektrodenfläche (4) unter Erzeugen einer mechanischen und elektrischen Verbindung mit der ersten Elektrodenfläche (4), – Aufbringen des ersten Endes (14) der zweiten Metallisierung (13) auf der zweiten Elektrodenfläche (7) auf der Rückseite (6) des Halbleiterbauelements (2) unter Erzeugen einer mechanischen und elektrischen Verbindung mit der zweiten Elektrodenfläche (7), wobei das zweite Ende (16) der zweiten Metallisierung (13) im Wesentlichen in der Ebene der ersten Metallisierung (8) angeordnet ist, – Einbetten zumindest des Halbleiterbauelements in einer Kunststoffgehäusemasse, und – Entfernen der elektrisch isolierende Folie (26) der Trägerfolie (28) von zumindest der ersten Metallisierung (8) und das zweite Ende (16) der zweiten Metallisierung (13) unter Freilegen von Außenkontaktflächen (12).
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die Trägerfolie (28) um eine Randseite (20) des Halbleiterbauelements (2) gebogen wird.
  21. Verfahren nach Anspruch 19 oder Anspruch 20, dadurch gekennzeichnet, dass die innere Oberfläche (21) der zweiten Metallisierung (13) und die erste Metallisierung (8) in der Kunststoffgehäusemasse (22) eingebettet werden.
  22. Verfahren nach einem der Ansprüche 19 bis 21, dadurch gekennzeichnet, dass die elektrisch isolierende Folie (26) vollständig von der ersten (8) und zweiten Metallisierung (13) entfernt wird.
  23. Verfahren nach einem der Ansprüche 19 bis 22, dadurch gekennzeichnet, dass die erste Metallisierung (8) mittels eines Diffusionslots (34) in einem ersten Lötverfahren mit der ersten Elektrodenfläche (4) bei einem ersten Lötverfahren und die zweite Metallisierung (13) mittels eines Diffusionslots (34) mit der zweiten Elektrodenfläche (7) bei einem zweiten Lötverfahren elektrisch verbunden wird.
  24. Verfahren nach einem der Ansprüche 19 bis 22, dadurch gekennzeichnet, dass die erste Metallisierung (8) mittels eines Diffusionslots (34) mit der ersten Elektrodenfläche (4) und die zweite Metallisierung (13) mittels eines Diffusionslots (34) mit der zweiten Elektrodenfläche (7) bei einem Lötverfahren elektrisch verbunden wird.
  25. Verfahren nach einem der Ansprüche 19 bis 24, dadurch gekennzeichnet, dass Mittel (35) zur Bereitstellung einer bogenförmigen Gestalt in dem Zwischenbereich (15) der zweiten Metallisierung (13) vorgesehen sind.
  26. Verfahren nach Anspruch 25 dadurch gekennzeichnet, dass als Mittel (35) zur Bereitstellung einer bogenförmigen Gestalt mehrere Bohrungen und/oder Montageohren vorgesehen werden.
  27. Verfahren nach Anspruch 25 dadurch gekennzeichnet, dass als Mittel (35) zur Bereitstellung einer bogenförmigen Gestalt mindestens eine Vertiefung in der Oberfläche (21) des Zwischenbereichs (15) vorgesehen ist, wobei die Vertiefungen sich über die Breite des Zwischenbereichs (15) erstrecken.
  28. Verfahren nach einem der Ansprüche 19 bis 27 dadurch gekennzeichnet, dass die elektrisch isolierende Folie (26) der Trägerfolie (28) mittels Laserstrahlung entfernt wird.
  29. Verfahren nach einem der Ansprüche 19 bis 27 dadurch gekennzeichnet, dass die elektrisch isolierende Folie (26) der Trägerfolie (28) mittels Ätzung entfernt wird.
DE102005061015A 2005-12-19 2005-12-19 Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement Expired - Fee Related DE102005061015B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005061015A DE102005061015B4 (de) 2005-12-19 2005-12-19 Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement
US11/611,498 US7589413B2 (en) 2005-12-19 2006-12-15 Semiconductor device comprising a vertical semiconductor component and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005061015A DE102005061015B4 (de) 2005-12-19 2005-12-19 Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102005061015A1 true DE102005061015A1 (de) 2007-06-21
DE102005061015B4 DE102005061015B4 (de) 2008-03-13

Family

ID=38089519

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005061015A Expired - Fee Related DE102005061015B4 (de) 2005-12-19 2005-12-19 Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement

Country Status (2)

Country Link
US (1) US7589413B2 (de)
DE (1) DE102005061015B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680668B2 (en) 2008-12-02 2014-03-25 Infineon Technologies Ag Device including a semiconductor chip and metal foils
DE102008029644B4 (de) * 2007-07-18 2015-10-15 Infineon Technologies Ag Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
DE102008057707B4 (de) * 2007-11-26 2018-05-09 Infineon Technologies Ag Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102018206482A1 (de) * 2018-04-26 2019-10-31 Infineon Technologies Ag Halbleiterbauelement mit einem Clip aus Verbundmaterial

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101673680B1 (ko) 2014-10-16 2016-11-07 현대자동차주식회사 전력 반도체 모듈 및 이의 제조 방법
KR20160131649A (ko) 2015-05-08 2016-11-16 현대자동차주식회사 Ssc 해제시 재시동방법 및 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139972A (en) 1991-02-28 1992-08-18 General Electric Company Batch assembly of high density hermetic packages for power semiconductor chips
US5620904A (en) * 1996-03-15 1997-04-15 Evergreen Solar, Inc. Methods for forming wraparound electrical contacts on solar cells
AU705177B1 (en) * 1997-11-26 1999-05-20 Kabushiki Kaisha Toshiba Semiconductor device
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
DE10351028B4 (de) 2003-10-31 2005-09-08 Infineon Technologies Ag Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
US7301235B2 (en) * 2004-06-03 2007-11-27 International Rectifier Corporation Semiconductor device module with flip chip devices on a common lead frame
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
US8552543B2 (en) * 2006-11-13 2013-10-08 International Rectifier Corporation Semiconductor package
US8083832B2 (en) * 2007-02-27 2011-12-27 International Rectifier Corporation Paste for forming an interconnect and interconnect formed from the paste

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008029644B4 (de) * 2007-07-18 2015-10-15 Infineon Technologies Ag Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
DE102008057707B4 (de) * 2007-11-26 2018-05-09 Infineon Technologies Ag Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
US8680668B2 (en) 2008-12-02 2014-03-25 Infineon Technologies Ag Device including a semiconductor chip and metal foils
DE102009044641B4 (de) * 2008-12-02 2015-06-11 Infineon Technologies Ag Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102018206482A1 (de) * 2018-04-26 2019-10-31 Infineon Technologies Ag Halbleiterbauelement mit einem Clip aus Verbundmaterial
US10971457B2 (en) 2018-04-26 2021-04-06 Infineon Technologies Ag Semiconductor device comprising a composite material clip
DE102018206482B4 (de) 2018-04-26 2024-01-25 Infineon Technologies Ag Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial

Also Published As

Publication number Publication date
US7589413B2 (en) 2009-09-15
US20070138634A1 (en) 2007-06-21
DE102005061015B4 (de) 2008-03-13

Similar Documents

Publication Publication Date Title
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102007025248B4 (de) Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist und Verfahren zu dessen Herstellung
DE102009002191B4 (de) Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE112006002488B4 (de) Halbleiter-Baueinheit
DE102015121680B4 (de) Leistungshalbleitermodul, das eine flexible leiterplattenverbindung mit einer niedrigen gate-treiberinduktivität aufweist und verfahren zum herstellen
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102009005650A1 (de) Mehrchipmodul
DE102015115999B4 (de) Elektronische Komponente
DE102007063820B3 (de) Vertikaler Halbleiterleistungsschalter und Verfahren zu dessen Herstellung
DE102005061015B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement
DE102007032636B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht für ein elektronisches Bauelement
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/60 AFI20060921BHDE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee