DE19944518A1 - Verfahren zum Auflöten eines integrierten Schaltkreises und Folienmaske hierfür - Google Patents

Verfahren zum Auflöten eines integrierten Schaltkreises und Folienmaske hierfür

Info

Publication number
DE19944518A1
DE19944518A1 DE1999144518 DE19944518A DE19944518A1 DE 19944518 A1 DE19944518 A1 DE 19944518A1 DE 1999144518 DE1999144518 DE 1999144518 DE 19944518 A DE19944518 A DE 19944518A DE 19944518 A1 DE19944518 A1 DE 19944518A1
Authority
DE
Germany
Prior art keywords
film
openings
lacquer mask
integrated circuit
lacquer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1999144518
Other languages
English (en)
Inventor
Christian Hauser
Johann Winderl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1999144518 priority Critical patent/DE19944518A1/de
Publication of DE19944518A1 publication Critical patent/DE19944518A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Verfahren zum Auflöten eines integrierten Schaltkreises oder eines Schaltkreisgehäuses auf ein Leiterbahnen (3) aufweisendes Substrat, insbesondere eine Leiterplatte, bei dem unter Einsatz einer Folien- oder Lackmaske mit in ihrer Position zu Anschlussflächen (13) der Leiterbahnen oder Anschlussleitungen des integrierten Schaltkreises bzw. Gehäuses korrespondierenden Öffnungen (15) zunächst als Flussmittel und anschließend Lotkugeln aufgebracht und durch Reflow-Löten mit den Anschlussflächen fest verbunden werden, wobei eine Folien- oder Lackmaske mit in der Draufsicht nicht-kreisförmigen Öffnungen eingesetzt wird.

Description

Die Erfindung betrifft ein Verfahren zum Auflöten eines inte­ grierten Schaltkreises oder eines Schaltkreisgehäuses auf ein Leiterbahnen aufweisendes Substrat, insbesondere eine Leiter­ platte, nach dem Oberbegriff des Anspruchs 1. Weiterhin be­ trifft die Erfindung eine Folienmaske zum Einsatz in einem solchen Verfahren sowie eine Schaltkreis- Träger-Anordnung, bei der eine solche Folienmaske vorgesehen ist.
Im Zuge der rasanten Entwicklung der Technologien zur Her­ stellung und Konfektionierung von integrierten Schaltkreisen mit immer höherem Integrationsgrad haben oberflächenmontier­ bare Gehäuse (SMD = Surface Mount Devices) immer höhere Be­ deutung erlangt, und die Oberflächenmontageverfahren wurde parallel dazu ständig weiter verfeinert und rationalisiert.
Ein aktuelles Ergebnis dieser Entwicklung stellen die soge­ nannten BGA(Ball Grid Array)-Schaltkreisgehäuse für inte­ grierte Schaltungen dar. Derartige Gehäuse weisen eine Viel­ zahl von Lotkugeln auf, die jeweils mit einer leitenden An­ schlussfläche an der äußeren Bodenfläche des Gehäuses verbun­ den sind. Das Gehäuse mit den Lotkugeln wird zur Verbindung mit einer Leiterplatte (PCB = Printed Circuit Board) auf die­ se aufgesetzt, und die Lotkugeln werden in einem Reflow- Lötprozess auf die Leiterbahnen der Leiterplatte "aufge­ schmolzen", wodurch eine zuverlässige elektrische und mecha­ nische Verbindung geschaffen wird. Grundsätzlich kommt eine vergleichbare Konfiguration auch für die Herstellung einer Verbindung zwischen einem gehäuselosen Chip und einer Leiter­ platte oder zur Herstellung weiterer Verbindungsaufbauten in Betracht.
In der US-A-5 844 316 ist ein Verfahren zum Auflöten eines BGA-Gehäuses auf eine Leiterplatte in zwei Ausführungsformen beschrieben. Bei einer Ausführung wird auf die Bodenfläche eines Gehäuses eine aus Kevlar oder Teflon bestehende Fixie­ rungsfolie mit einer Anordnung von Öffnungen aufgebracht, die mit einer Anordnung von leitenden Anschlussflächen des Gehäu­ ses ausgerichtet sind. In die Öffnungen werden anschließend Lotkugeln eingesetzt, die auf die Gehäuseanschlussflächen fallen. Dann wird ein Reflow-Löten ausgeführt, wodurch die Lotkugeln mit den Anschlussflächen des Gehäuses fest verbun­ den werden, und danach wird die Fixierungsfolie entfernt. Die Fixierungsfolie dient dazu, eine Bewegung bzw. Verschiebungen der Lotkugeln während des Reflow-Prozesses zu verhindern. Das mit den Lotkugeln versehende Gehäuse kann dann auf einer Lei­ terplatte montiert werden, indem - wie oben bereits erwähnt - ein zweiter Reflow-Prozess zur Verbindung mit Anschlussflä­ chen auf der Leiterplatte durchgeführt wird.
In der Praxis hat sich herausgestellt, dass bei den erwähnten Reflow-Prozessen unter Einsatz der genannten Fixierungsfolie, die in den Fachkreisen auch als "Interposer" und nachfolgend als Folienmaske bezeichnet wird, vielfach nur eine unzurei­ chende Verbindung zwischen den Lotkugeln und den korrespon­ dierenden Anschlussflächen unter der Folienmaske erreicht wird.
Es wurde festgestellt, dass die Ursache für diese mangelhaf­ ten Verbindungen wohl in Folgendem zu sehen ist: Vor dem Ein­ bringen der Lotkugel wird in die Öffnungen, beispielsweise durch PIN-Transfer oder Schablonen- oder Siebdruck ein Fluss­ mittel gebracht. Während des Reflow-Prozesses erreicht das Flussmittel seine Siedetemperatur, und das sich bildende Gas erzeugt Auftriebskräfte, die die Lotkugel anheben. Dadurch kann eine Berührung zwischen der Lotkugel und der Oberfläche der Anschlussfläche verhindert werden, und die Lotkugel kann die Anschlussfläche nicht benetzen und wird folglich nicht mit dieser verbunden.
Der Erfindung liegt daher die Aufgabe zugrunde, ein verbes­ sertes Verfahren der gattungsgemäßen Art anzugeben, welches insbesondere zuverlässige Lötverbindungen ergibt.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst.
Die Erfindung schließt den wesentlichen Gedanken ein, das an sich bekannte Verfahren so fortzubilden, dass ein Anheben der Lotkugel durch die im Reflow-Prozess entstehenden Auftriebs­ kräfte, die von dem siedenden Lösemittel ausgehen, verhindert wird. Sie schließt weiter den Gedanken ein, im Rahmen der Prozessführung eine Möglichkeit zu schaffen, dass die durch das siedende Flussmittel entwickelten Gase aus der Folienmas­ ke entweichen können, ohne dabei eine nennenswerte Auftriebs­ kraft gegenüber der Lotkugel zu erzeugen. In einem weiteren Schritt schließt sie den Gedanken ein, die in der Folienmaske vorgesehenen Öffnungen in ihrer Gestalt derart zu modifizie­ ren, dass ein Austritt der Gase an der Lotkugel vorbei ohne Weiteres möglich ist. Dies ist bei einer vom Querschnitt der Lotkugel abweichenden Gestalt der Öffnungen (in der Drauf­ sicht) erreichbar.
In einer ersten bevorzugten Ausführung haben die Öffnungen der Folienmaske jeweils die Grundform eines Kreises mit min­ destens einem vom Umfang des Kreises ausgehenden, nach außen gerichteten Erweiterungs- bzw. Ausläuferbereich. Durch diese Ausführung wird zum einen die Lotkugel über einen Teil ihres Kontaktbereiches mit der Folienmaske (angenähert einem Kreis­ segment positionsgenau in der Maske gehalten, und zum anderen kann über den Ausläuferbereich der Öffnung das Flussmittel- Gas leicht entweichen.
Bevorzugt sind drei oder vier in gleichen Winkelabständen zu­ einander angeordnete Ausläuferbereiche vorgesehen, so dass das Flussmittel-Gas gleichmäßig nach allen Seiten entweichen kann. Hierdurch werden laterale Verschiebungen der Lotkugeln, die u. U. durch einseitig entweichendes Flussmittel-Gas her­ vorgerufen werden könnten, sicher vermieden.
Die Form der Erweiterungs- bzw. Ausläuferbereiche ist grund­ sätzlich frei wählbar, solange sie die Funktion eines Kanals zur Ableitung des im Reflow-Prozess gebildeten Flussmittel- Gases sicher erfüllen. In einer besonders einfachen Ausfüh­ rung sind sie in der Draufsicht im wesentlichen rechteckig oder dreieckig, in einer anderen Ausführung weist ihre Au­ ssenkontur eine Ellipsenabschnitts- oder Parabelform auf.
Die Ausläuferbereiche können in Bezug auf die unter der Foli­ enmaske liegende Leiterbahnstruktur so angeordnet sein, dass der Verlauf mindestens eines Ausläuferbereiches dem Verlauf der Leiterbahn folgt, an der die Anschlussfläche (Landing Pad) vorgesehen ist, auf die die Lotkugel aufgesetzt wird. Hierdurch wird bei eventuellen geringfügigen Verschiebungen der Folienmaske gegenüber der darunterliegenden Leiterplatte noch mit großer Sicherheit ein Kontakt zwischen Lotkugel und Leiterbahn auch dann hergestellt, wenn die Lotkugel aufgrund des Vorsehens des Ausläuferbereiches nicht ideal zentrisch im Kernbereich der Öffnung liegen sollte.
Die Ausläuferbereiche werden in technologisch einfacher Weise zusammenhängend mit dem übrigen Öffnungsbereich gebildet, und zwar insbesondere durch Ausstanzen oder fotolithografische Techniken. Dabei kann der Querschnitt der Öffnungen in ihrem Zentralbereich und/oder der Querschnitt der Ausläuferbereiche im wesentlichen rechteckig sein, d. h. die Öffnungen und/oder der Ausläuferbereiche haben in Gebrauchslage der Folienmaske vertikale Wandungen. Alternativ hierzu kann die Querschnitts­ gestalt auch trapezförmig sein, wobei sich der Öffnungsquer­ schnitt in Gebrauchslage in Richtung auf das Substrat hin verringert. Hierbei wird die Positionierungsgenauigkeit der Lotkugeln im Falle geringfügiger Dislokationen beim Vorgang des Einsetzens in die Folienmaske erhöht, indem die Öffnungen in gewissem Grade eine Trichterfunktion haben.
Die Folienmaske ist beispielsweise aus einem Polyimid oder einem Copolymeren gebildet, welches ein Polyimid enthält, oder es kann sich bei einer Lackmaske um eine sogenannte Löt­ stoppmaske handeln. Eine Polyimid-Folie wird speziell bei An­ ordnungen verwendet, bei denen die Folie zugleich als Träger für die (rückseitigen) Leiterbahnen dient und als Struktu­ relement in der fertigen Anordnung verbleibt. Die Dicke der Folienmaske (und damit die Höhe der Öffnungen) ist bevorzugt geringer als die mittlere seitliche Erstreckung der Öffnun­ gen.
Vorteile und Zweckmäßigkeiten der Erfindung ergeben sich im übrigen aus den Unteransprüchen sowie der nachfolgenden Be­ schreibung von Ausführungsbeispielen anhand der Figuren. Von diesen zeigen
Fig. 1 eine schematische Querschnittsdarstellung einer Foli­ enmaske mit aufgesetzter Lotkugel zur Erläuterung der Erfin­ dung,
Fig. 2 eine Draufsicht auf einen Abschnitt einer Folienmaske gemäß einer ersten Ausführungsform der Erfindung,
Fig. 3 eine Draufsicht auf einen Abschnitt einer Folienmaske gemäß einer zweiten Ausführungsform der Erfindung,
Fig. 4 eine Draufsicht auf einen Abschnitt einer Folienmaske gemäß einer dritten Ausführungsform der Erfindung,
Fig. 5 eine Draufsicht auf einen Abschnitt einer Folienmaske gemäß einer vierten Ausführungsform der Erfindung,
Fig. 6 eine Querschnittsdarstellung einer weiteren Anordnung zur Erläuterung der Erfindung.
In Fig. 1 ist eine Trägerfolie ("Interposer-Tape") 1 mit auf der unteren Oberfläche aufgebrachter Cu-Leiterbahn 3 ge­ zeigt, die ein wesentliches Element eines - nicht dargestell­ ten - FBGA (Fine-Pitch-Ball-Grid-Array)-Gehäuses zur Aufnahme eines elektronischen Schaltkreises darstellt. Die Trägerfolie 1 weist eine Öffnung 5 auf, in die durch Schablonen- oder Siebdruck- oder Pintransfer ein Flussmittel 7 eingebracht wurde. Von der der Cu-Leiterbahn 3 gegenüberliegenden Seite der Öffnung 5 ist eine Pb-Sn-Ag-Lotkugel 9 in die Öffnung 5 eingefügt, deren Durchmesser größer als der der Öffnung und wesentlich größer als die Dicke der Trägerfolie 1 ist. Bei einer typischen Anordnung dieser Art beträgt die Dichte der aus Polyimid bestehenden Trägerfolie 1 ca. 50 µm, während der Durchmesser der Lotkugel im Bereich zwischen 250 und 500 µm liegt.
Die in Fig. 1 gezeigte Anordnung wird zur Herstellung einer festen mechanischen und elektrischen Verbindung zwischen der Lotkugel 9 und der Cu-Leiterbahn 3 einem Reflow-Lötprozess (beispielsweise in einem geeigneten Ofen oder durch Infrarot­ strahlung) unterzogen. Im Zuge dieses Reflow-Prozesses be­ ginnt das Flussmittel 7 zu sieden und entwickelt Gase, die an der Lotkugel 9 vorbei aus der Öffnung 5 entweichen.
In Fig. 2 ist eine Draufsicht einer Öffnung 15 einer (hier nicht bezeichneten) Folienmaske gezeigt, die über einer kreisförmigen Anschlussfläche 10 einer Cu-Leiterbahn 3 ange­ ordnet ist. Die Öffnung 15 ist in der Draufsicht im wesentli­ chen kreisförmig und weist einen rechteckig geformten Ausläu­ ferbereich 15a auf, der mit dem Verlauf des an die Anschluss­ fläche 13 angrenzenden Bereiches der Leiterbahn ausgerichtet ist.
In Fig. 3 ist als zweite konkrete Ausführungsform eine eben­ falls im wesentlichen kreisförmige Öffnung 25 über einer kreisförmigen Anschlussfläche 23 an einer Leiterbahn 3 ge­ zeigt. Bei dieser Ausführung weist die Öffnung 25 hier je­ weils unter einem rechten Winkel zueinander ausgerichtete kurze Ausläuferbereiche 25a auf.
Bei einer dritten, in Fig. 4 gezeigten Ausführung ist über einem wiederum kreisförmigen "Landing Pad" 33 an einer Lei­ terbahn 3 eine quadratische Öffnung 35 in die Folienmaske ge­ stanzt. Gegenüber einer (im Querschnitt natürlich kreisförmi­ gen) Lotkugel 9, wie in Fig. 1 gezeigt, wirken hier die Eck­ bereiche der quadratischen Öffnung 35 als freibleibende Öff­ nungsbereiche zur Ableitung von Flussmittel-Gas.
In Fig. 5 ist schließlich eine vierte Ausführungsform für die Öffnungen in dem "Interposer-Tape" 1 (Fig. 1) über einer kreisförmigen Anschlussfläche 43 gezeigt. Die Öffnung 45 hat hier - wie bei der Ausführung bei Fig. 2 und 3 - einen kreis­ förmigen zentralen Bereich, von dessen Umfang vier Ausläufer­ bereiche 45a mit annähernd parabelförmige Umrisslinie ausge­ hend.
In Fig. 6 ist in einer weiteren Querschnittsdarstellung ein anderes Ausführungsbeispiel für die erfindungsgemäße Lösung skizzenartig dargestellt. Hier ist eine Folienmaske 51 über einer Leiterbahnstruktur 53 auf einem Träger 52 aufgebracht, wobei die Leiterbahnstruktur 53 mit dem Träger 52 fest ver­ bunden und die Folienmaske 51 hier ablösbar ausgeführt ist. In einer im Querschnitt trapezförmigen Öffnung 55 befindet sich auf der Leiterbahnstruktur 53 zunächst ein Flussmittel 57, und in die Öffnung 57 ist eine Lotkugel 59 eingesetzt. Bei dieser Anordnung liegen die Dicke der Folienmaske 51, der Durchmesser der Öffnung 55 und der Durchmesser der Lotkugel 59 in der gleichen Größenordnung.
Die Ausführung der Erfindung ist nicht auf die oben kurz er­ läuterten Beispiele beschränkt, sondern auch in einer Viel­ zahl von geometrischen, materialseitigen und verfahrensseiti­ gen Abwandlungen möglich, die im Rahmen fachmännischen Han­ delns liegen. Insbesondere ist die Form der Öffnungen in der Folienmaske vielfältig variierbar. Weiterhin fallen auch Lei­ terbahn-/Anschlussleitungs-Anordnungen mit darüber liegendem Träger mit Öffnungen zum Einsetzen einer Lotkugel in den Be­ reich der Erfindung, die anderen als den oben angegebenen Zwecken dienen.

Claims (21)

1. Verfahren zum Auflöten eines integrierten Schaltkreises oder eines Schaltkreisgehäuses auf ein Leiterbahnen (3; 53) aufweisendes Substrat, insbesondere eine Leiterplatte (52) oder Trägerfolie, bei dem unter Einsatz einer Folien- oder Lackmaske (1; 51) mit in ihrer Position zu Anschlussflächen (13; 23; 33; 43) der Leiterbahnen oder Anschlussleitungen des integrierten Schaltkreises bzw. Gehäuses korrespondierenden Öffnungen (5; 15; 25; 45; 55) zunächst ein Flussmittel (7; 57) und anschließend Lotkugeln (9; 59) aufgebracht und durch Reflow-Löten mit den Anschlussflächen fest verbunden werden, dadurch gekennzeichnet, dass eine Folien- oder Lackmaske mit in der Draufsicht nicht­ kreisförmigen Öffnungen eingesetzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Öffnungen (5; 15; 25; 35; 45; 55) der Folien- oder Lackmaske (1; 51) die Grundform eines Kreises, mit mindestens einem vom Kreisumfang ausgehenden Ausläuferbereich (15a; 25a; 45a; ), aufweisen.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass drei oder vier, insbesondere in gleichen Winkelabständen zueinander angeordnete, Ausläuferbereiche (25a; 45a) vorgese­ hen sind.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der oder die Ausläuferbereich(e) (15a; 25a; 45a) in der Draufsicht im wesentlichen rechteckig oder dreieckig ausge­ bildet sind oder im wesentlichen eine ellipsenabschnitts- oder parabelförmige Außenkontur aufweisen.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass der Verlauf mindestens eines Ausläuferbereiches (25a) dem Verlauf der die Anschlussfläche (23) aufweisenden Leiter­ bahn (3) oder Anschlussleitung in der Umgebung der Anschluss­ fläche folgt.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Querschnitte der Öffnungen (5; 15; 25; 35; 45; 55) der Folien- oder Lackmaske (1; 51) im wesentlichen rechteckig oder trapezförmig sind.
7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke der Folien- oder Lackmaske (1) geringer als die mittlere seitliche Erstreckung der Öffnungen ist.
8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Folien- oder Lackmaske (1) auf einer Oberfläche die Leiterbahnen (3) bzw. Anschlussleitungen und zugehörigen An­ schlussflächen (13; 23; 33; 43) trägt.
9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Material der Folien- oder Lackmaske (1; 51) ein Po­ lyimid ist bzw. aufweist.
10. Verfahren nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, dass der oder die Ausläuferbereich(e) (15a; 25a; 45a) zusam­ menhängend mit dem übrigen Öffnungsbereich (5; 15; 25; 35; 45; 55), insbesondere durch Ausstanzen, gebildet sind.
11. Folien- oder Lackmaske (1; 51) zum Einsatz in einem Ver­ fahren zum Auflöten eines integrierten Schaltkreises oder ei­ nes Schaltkreisgehäuses auf ein Leiterbahnen (3) aufweisendes Substrat, insbesondere eine Leiterplatte (52), (51), bei dem auf Anschlussflächen (13; 23; 33; 43) der Leiterbahnen oder Anschlussleitungen des integrierten Schaltkreises bzw. Gehäu­ ses zunächst ein Flussmittel (7; 57) und anschließend Lotku­ geln (9; 59) aufgebracht und durch Reflow-Löten mit den An­ schlussflächen (13; 23; 33; 43) fest verbunden werden, gekennzeichnet durch in der Draufsicht nicht-kreisförmige Öffnungen (5; 15; 25; 35; 45; 55) zum gezielten Aufbringen der Lotkugeln (9; 59).
12. Folien- oder Lackmaske nach Anspruch 11, dadurch gekennzeichnet, dass die Öffnungen (5; 15; 25; 45; 55) die Grundform eines Kreises, mit mindestens einem vom Kreisumfang ausgehenden Ausläuferbereich (15a; 25a; 45a), aufweisen.
13. Folien- oder Lackmaske nach Anspruch 12, dadurch gekennzeichnet, dass drei oder vier, insbesondere in gleichen Winkelabständen zueinander angeordnete, Ausläuferbereiche (15a; 25a; 45a) vorgesehen sind.
14. Folien- oder Lackmaske nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass der oder die Ausläuferbereich(e) (15a; 25a; 45a; ) in der Draufsicht im wesentlichen rechteckig oder dreieckig ausge­ bildet sind oder im wesentlichen eine ellipsenabschnitts- oder parabelförmige Außenkontur aufweisen.
15. Folien- oder Lackmaske nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass der Verlauf mindestens eines Ausläuferbereiches (25a) dem Verlauf der die Anschlussfläche (23) aufweisenden Leiter­ bahn (3) oder Anschlussleitung in der Umgebung der Anschluss­ fläche folgt.
16. Folien- oder Lackmaske nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass die Querschnitte der Öffnungen (5; 55; 15; 25; 35; 45) im wesentlichen rechteckig oder trapezförmig sind.
17. Folien- oder Lackmaske nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass die Dicke geringer als die mittlere seitliche Erstreckung der Öffnungen (5; 55; 15; 25; 35; 45) ist.
18. Folien- oder Lackmaske nach einem der Ansprüche 11 bis 17, gekennzeichnet durch fest auf einer Oberfläche angeordnete Leiterbahnen (3) bzw. Anschlussleitungen und zugehörige Anschlussflächen (15; 25; 35; 45).
19. Folien- oder Lackmaske nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, dass ihr Material ein Polyimid aufweist.
20. Folien- oder Lackmaske nach einem der Ansprüche 12 bis 19, dadurch gekennzeichnet, dass der oder die Ausläuferbereich(e) (15a; 25a; 45a; ) zusam­ menhängend mit dem übrigen Öffnungsbereich, insbesondere durch Ausstanzen, gebildet sind.
21. Schaltkreis-Träger-Anordnung, mit einem Schaltkreis oder Schaltkreisgehäuse, der oder das auf ein Substrat, ins­ besondere eine Leiterplatte (52) oder Trägerfolie, welches Leiterbahnen (30; 53) aufweist, aufgelötet ist, wobei die Leiterbahnen oder Anschlussleitungen des integrierten Schalt­ kreises bzw. Gehäuses Anschlussflächen (13; 23; 33; 43) auf­ weisen und zwischen dem Träger und dem Schaltkreis oder Schaltkreisgehäuse eine Folien- oder Lackmaske (1; 51) vorge­ sehen ist, welche in ihrer Position zu den Anschlussflächen korrespondierende Öffnungen (5; 15; 25; 45; 55) aufweist, gekennzeichnet durch eine Folien- oder Lackmaske nach einem der Ansprüche 11-20.
DE1999144518 1999-09-16 1999-09-16 Verfahren zum Auflöten eines integrierten Schaltkreises und Folienmaske hierfür Withdrawn DE19944518A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1999144518 DE19944518A1 (de) 1999-09-16 1999-09-16 Verfahren zum Auflöten eines integrierten Schaltkreises und Folienmaske hierfür

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999144518 DE19944518A1 (de) 1999-09-16 1999-09-16 Verfahren zum Auflöten eines integrierten Schaltkreises und Folienmaske hierfür

Publications (1)

Publication Number Publication Date
DE19944518A1 true DE19944518A1 (de) 2000-12-21

Family

ID=7922309

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999144518 Withdrawn DE19944518A1 (de) 1999-09-16 1999-09-16 Verfahren zum Auflöten eines integrierten Schaltkreises und Folienmaske hierfür

Country Status (1)

Country Link
DE (1) DE19944518A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10329101A1 (de) * 2003-06-27 2005-01-27 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102007043001A1 (de) * 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519580A (en) * 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
US5844316A (en) * 1995-06-28 1998-12-01 Intel Corporation Fixture for handling and attaching conductive spheres to a substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519580A (en) * 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
US5844316A (en) * 1995-06-28 1998-12-01 Intel Corporation Fixture for handling and attaching conductive spheres to a substrate

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 10256418 A, In: Pat. Abstr. of JP *
JP 11087427 A, In: Pat. Abstr. of JP *
JP 11163054 A, In: Pat. Abstr. of JP *
JP 11176890 A, In: Pat. Abstr. of JP *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10329101A1 (de) * 2003-06-27 2005-01-27 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102007043001A1 (de) * 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen

Similar Documents

Publication Publication Date Title
DE3209242C2 (de) Verfahren zum Anbringen von Kontakterhöhungen an Kontaktstellen einer elektronischen Mikroschaltung
EP1266402B1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE69533063T2 (de) Mikroelektronische kontakte und zusammenbauten
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE3128409A1 (de) Gedruckte schaltungsplatte
EP1747706A2 (de) Träger mit lotkugelelementen und ein verfahren zum bestücken von substraten mit kugelkontakten
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
EP0092086B1 (de) Anschlussvorrichtung für ein plattenförmiges elektrisches Gerät
DE19522338A1 (de) Verfahren zur Herstellung einer Durchkontaktierung sowie Chipträger und Chipträgeranordnung mit einer Durchkontaktierung
EP1105942B1 (de) Kontaktiervorrichtung, insbesondere zum ankontaktieren von elektrischen bauelementen und schaltungsträgern, sowie verfahren zu deren herstellung
DE10125905C1 (de) Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger
DE102013018518A1 (de) IC-Modul für unterschiedliche Verbindungstechniken
DE10029025A1 (de) IC-Sockel
WO1996020500A1 (de) Chipkontaktierungsverfahren
DE4129964C2 (de) Verfahren zur Herstellung einer elektrisch leitenden Befestigung einer integrierten Schaltung auf einer gedruckten Schaltung
DE19944518A1 (de) Verfahren zum Auflöten eines integrierten Schaltkreises und Folienmaske hierfür
DE3440109A1 (de) Verfahren zur herstellung verformbarer vielfach-verbindungen fuer den elektrischen anschluss mikroelektronischer bauelemente und nach diesem verfahren hergestellte vielfachverbindungen
EP0995235B1 (de) Kontakt für kleinste bondkontakte sowie verfahren zur herstellung eines kontaktes
DE60037717T2 (de) Datenträger mit integriertem schaltkreis und übertragungsspule
DE3801352C2 (de)
EP1056319B1 (de) Tochterplatine zum Einsetzen in eine Mutterplatine
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik
WO2003100854A2 (de) Elektronisches bauelement-modul und verfahren zu dessen herstellung
EP0184608A2 (de) Verfahren zur Herstellung mechanisch trennbarer Vielfach-Verbindungen für den elektrischen Anschluss mikroelektronischer Bauelemente und nach diesem Verfahren hergestellte Vielfach-Verbindungen
DE3824314A1 (de) Verbindungselement oder fassung nach dem ssc-prinzip

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal