DE19522338A1 - Verfahren zur Herstellung einer Durchkontaktierung sowie Chipträger und Chipträgeranordnung mit einer Durchkontaktierung - Google Patents
Verfahren zur Herstellung einer Durchkontaktierung sowie Chipträger und Chipträgeranordnung mit einer DurchkontaktierungInfo
- Publication number
- DE19522338A1 DE19522338A1 DE19522338A DE19522338A DE19522338A1 DE 19522338 A1 DE19522338 A1 DE 19522338A1 DE 19522338 A DE19522338 A DE 19522338A DE 19522338 A DE19522338 A DE 19522338A DE 19522338 A1 DE19522338 A1 DE 19522338A1
- Authority
- DE
- Germany
- Prior art keywords
- chip
- substrate
- contact
- metallization
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000001465 metallisation Methods 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000006073 displacement reaction Methods 0.000 claims abstract description 10
- 238000002604 ultrasonography Methods 0.000 claims abstract description 4
- 238000000465 moulding Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 238000012549 training Methods 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract 1
- 239000010949 copper Substances 0.000 abstract 1
- 230000005855 radiation Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000004033 plastic Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003319 supportive effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel
lung einer Durchkontaktierung bei einem verformbaren Substrat,
an dem zumindest im Bereich einer Durchkontaktierungsstelle
beidseitig Metallisierungslagen angeordnet sind, wobei zumin
dest eine Metallisierungslage verformbar ausgebildet ist. Des
weiteren betrifft die Erfindung einen Chipträger sowie eine
Chipträgeranordnung mit einem Substrat, das Durchkontaktierun
gen aufweist gemäß den Oberbegriffen der Ansprüche 10 bzw. 11.
Substrate, die zur Bestückung mit elektronischen Bauelementen
dienen, sind in der Regel mit sogenannten Durchkontaktierungen
versehen, die auf gegenüberliegenden Oberflächen des Substrats
angeordnete Leiterbahnstrukturen zur Erzielung einer höheren
Integration miteinander verbinden. Derartige Substrat-Durch
kontaktierungen gewinnen aufgrund der zunehmenden Integration
im Schaltungsaufbau bis hin zu sogenannten "Multi-Layer-Modu
len", bei denen mehrere bestückte Substrate in Schichttechnik
aufeinander angeordnet sind, zunehmend an Bedeutung.
Der Herstellungsaufwand bei Substraten, die mit Durchkontak
tierungen versehen sind, wird wesentlich durch den Aufwand zur
Herstellung der eigentlichen Durchkontaktierungen bestimmt.
Bei den bekannten Verfahren zur Herstellung einer Durchkontak
tierung werden die auf gegenüberliegenden Oberflächen mit Lei
terbahnstrukturen versehenen Substrate an den Durchkontaktie
rungsstellen durchbohrt oder geätzt, um anschließend den der
art geschaffenen Durchgang auf galvanischem oder chemischem
Wege zur Herstellung einer elektrisch leitfähigen Verbindung
zwischen den Leiterbahnstrukturen metallisch auszukleiden. Da
her sind die bekannten Verfahren zeitaufwendig und mit ent
sprechend hohen Investitionskosten zur Bereitstellung der not
wendigen Herstellungseinrichtungen verbunden. Dies wirkt ins
besondere einer weiteren Entwicklung der Multi-Layer-Technik
entgegen.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde,
ein Verfahren vorzuschlagen, das eine kostengünstige Herstel
lung von Durchkontaktierungen bei einem Substrat ermöglicht.
Des weiteren liegt der Erfindung die Aufgabe zugrunde, einen
Chipträger bzw. eine Chipträgeranordnung unter Verwendung ei
nes Substrats bereitzustellen, das mit geringem Aufwand her
stellbare Durchkontaktierungen aufweist.
Diese Aufgaben werden durch ein Verfahren mit den Merkmalen
des Anspruchs 1 bzw. einem Chipträger und eine Chipträgeran
ordnung mit den Merkmalen des Anspruchs 10 bzw. 11 gelöst.
Bei dem erfindungsgemäßen Verfahren wird zur Herstellung der
Durchkontaktierung die verformbare Metallisierungslage bei
gleichzeitiger Verdrängung des Substrats im Bereich der Durch
kontaktierungsstelle gegen die gegenüberliegende Metallisie
rungslage gedrängt, wobei unter Einwirkung von Druck und Tem
peratur eine Verbindung von Kontaktbereichen der Metallisie
rungslagen im Bereich der Durchkontaktierungsstelle erfolgt.
Im Gegensatz zu den vorstehend erwähnten bekannten Verfahren
zur Herstellung einer Durchkontaktierung, bei denen in zwei
aufeinanderfolgenden Arbeitsschritten zunächst eine Durch
gangsverbindung in das Substrat eingebracht und in einem nach
folgenden Arbeitsschritt eine metallische Auskleidung zur Her
stellung einer elektrisch leitfähigen Verbindung zwischen auf
gegenüberliegenden Oberflächen des Substrats angeordneten Me
tallisierungen hergestellt werden muß, wird bei dem erfin
dungsgemäßen Verfahren sowohl die Durchgangsverbindung zwi
schen den Oberflächen des Substrats als auch deren metallische
Auskleidung gleichzeitig in einem einzigen Arbeitsschritt er
zeugt. Hierdurch läßt sich eine Durchkontaktierung entspre
chend dem erfindungsgemäßen Verfahren in wesentlich kürzerer
Zeit herstellen als bei den bekannten Verfahren.
Darüber hinaus werden bei dem erfindungsgemäßen Verfahren die
metallischen Auskleidungen der Durchgangsverbindungen im Sub
strat durch einen an sich einfach durchführbaren Verformungs
vorgang mindestens einer Metallisierungslage ausgebildet. Dem
gegenüber ist der verfahrenstechnische Aufwand bei Herstellung
der metallischen Auskleidungen durch galvanische oder chemi
sche Abscheidungstechniken beträchtlich.
Besonders einfach und kostengünstig wird die Durchführung des
erfindungsgemäßen Verfahrens, wenn zur Verformung der
Metallisierungslage ein stempelartiges Formwerkzeug verwendet
wird.
Wenn das stempelartige Formwerkzeug mit Wärme und/oder Ultra
schall beaufschlagt wird, kann unmittelbar über das Formwerk
zeug selbst die zur Herstellung der elektrisch leitfähigen
Verbindung zwischen den Metallisierungslagen notwendige Ener
gie eingebracht werden. Dabei kann die Beaufschlagung mit
Wärme und/oder Ultraschall nicht nur zur Herstellung der
eigentlichen Verbindung der Metallisierungslagen, sondern auch
bereits zuvor unterstützend bei der Verformung einer
Metallisierungslage eingesetzt werden.
Eine weitere Möglichkeit des Energieeintrags in die Durchkon
taktierungsstelle besteht darin, das stempelartige Formwerk
zeug zur Übertragung von Laserenergie an die
Durchkontaktierungsstelle zu verwenden. Hierzu bietet sich
insbesondere eine Ausbildung des stempelartigen Formwerkzeugs
als Lichtleitfaser zumindest in einem Kernbereich an.
Wenn das stempelartige Formwerkzeug zur Übertragung von elek
trischem Strom an die Durchkontaktierungsstelle verwendet
wird, kann die Verbindung zwischen den Kontaktbereichen der
Metallisierungslagen auch als Widerstandsschweißung ausgeführt
werden.
Wenn beide im Bereich der Durchkontaktierungsstelle gegenüber
liegend angeordneten Metallisierungslagen verformbar ausgebil
det sind und zur Herstellung der Durchkontaktierung beide Me
tallisierungslagen unter Verdrängung des zwischenliegend ange
ordneten Substrats gegeneinander gedrängt werden, werden auf
beiden Seiten der Durchkontaktierungsstelle muldenförmige Ver
tiefungen gebildet, die vorteilhaft zur Aufnahme eines Lotde
potauftrags dienen können, ohne daß damit eine Querschnitts
verdickung des Substrats im Bereich der Durchkontaktierungs
stelle verbunden wäre. Eine derartige beidseitige Verformung
der Metallisierungslagen kann durch zwei beidseitig auf die
Durchkontaktierungsstelle einwirkende stempelartige Formwerk
zeuge bewirkt werden.
Bei Anwendung des Verfahrens zur Herstellung eines Chipträgers
mit einer Chipkontaktseite zur Verbindung mit einem Chip, ei
ner Gegenseite mit einer Anschlußflächenanordnung und minde
stens einer erfindungsgemäß hergestellten Durchkontaktierung
zwischen der Chipkontaktseite und der Anschlußflächenanordnung
erweist es sich als vorteilhaft, wenn zur Ausbildung diskreter
Anschlußflächen der Anschlußflächenanordnung nach Herstellung
der Durchkontaktierung auf der Gegenseite ein Abtrag der
Metallisierungslage zwischen den Durchkontaktierungsstellen
erfolgt.
Hierdurch kann, ausgehend von einer in sich geschlossen aus
gebildeten Metallisierungslage auf der Gegenseite des Chipträ
gers nach Herstellung der Durchkontaktierungen die Ausbildung
einer Anschlußflächenanordnung aus einzelnen, diskreten
Anschlußflächen, beispielsweise auf an sich bekanntem
fotolithographischem Wege erfolgen. Übereinstimmend mit der
Strukturierung von Anschlußflächen auf der Gegenseite kann
auch auf der Chipkontaktseite nach Herstellung der Durchkon
taktierungen eine Strukturierung von Leiterbahnen auf fotoli
thographischem Wege oder nach einem anderen Verfahren erfol
gen. Die Strukturierung der Metallisierungslagen auf der Ge
genseite und der Chipkontaktseite nach Herstellung der Durch
kontaktierungen weist den besonderen Vorteil auf, daß bei der
Verformung mindestens einer Metallisierungslage zur Her
stellung der Durchkontaktierungen die relativ große Verfor
mungskapazität der anfangs geschlossenen, im Vergleich zu den
Anschlußflächen großflächigen Metallisierungslage genutzt wer
den kann.
Wenn zur Ausbildung erhöhter Kontaktmetallisierungen die auf
der Gegenseite angeordneten Anschlußflächen mit einem Lotde
potauftrag versehen werden, kann auf besonders einfache Art
und Weise, insbesondere durch Ausnutzung der positionierenden
Wirkung der im Bereich der Durchkontaktierungsstellen durch
Verformung der Metallisierungslage gebildeten muldenförmigen
Vertiefungen eine unter der Bezeichnung "Ball-Grid-Array" be
kannte Anschlußflächenanordnung zur Kontaktierung des Chipträ
gers mit weiteren Bauelementen auf seiner Gegenseite erzeugt
werden.
Eine alternative Vorgehensweise zur Erzeugung eines Ball-Grid-
Array besteht darin, den vorstehend beschriebenen Abtrag der
Metallisierungslage zwischen den Durchkontaktierungsstellen
erst nach dem Lotdepotauftrag auf die Durchkontaktierungen
durchzuführen.
Erfindungsgemäß weist ein Chipträger mit einem verformbaren
Substrat, das mit geringem Aufwand herstellbare Durch
kontaktierungen aufweist, die Merkmale des Anspruchs 10 auf.
Bei dem erfindungsgemäßen Chipträger besteht eine Durchkontak
tierung aus einem unter Verdrängung eines Substratbereichs
einwärts verformten Bereich der Metallisierungslage auf der
Chipkontaktseite oder der Gegenseite, die mit einer gegenüber
liegenden Metallisierungslage auf der Gegenseite bzw. der
Chipkontaktseite verbunden ist.
Die erfindungsgemäße Chipträgeranordnung weist die Merkmale
des Anspruchs 11 auf.
Bei dieser Chipträgeranordnung sind zur Verbindung der Me
tallisierungslagen mit den Anschlußflächen des Chips Durchkon
taktierungen mit einem unter Verdrängung eines Substratbe
reichs einwärts verformten Bereich der Metallisierungslagen
vorgesehen. Dabei können die verformten Bereiche der Metalli
sierungslagen je nach Materialbeschaffenheit unmittelbar mit
den Anschlußflächen des Chips oder über zuvor als Verbindungs
medium auf die Anschlußflächen des Chips aufgebrachte Kontakt
metallisierungen, die verbindungskompatibel mit dem Material
der Metallisierungslagen sind, mit den Chip-Anschlußflächen
verbunden sein.
Bevorzugte Ausführungsformen des erfindungsgemäßen Verfahrens
sowie Ausführungsbeispiele für einen durch Anwendung des Ver
fahrens hergestellten Chipträger bzw. eine Chipträgeranordnung
werden unter Bezugnahme auf die beiliegenden Zeichnungen nach
folgend näher erläutert. Es zeigen:
Fig. 1 die Herstellung einer Durchkontaktierung mit ei
nem Formwerkzeug;
Fig. 2 die Herstellung einer Durchkontaktierung mit
beidseitig wirkenden Formwerkzeugen in einer Anfangs
phase;
Fig. 3 die Herstellung einer Durchkontaktierung mit
beidseitig wirkenden Formwerkzeugen in einer Endphase;
Fig. 4 einen Chipträger mit einer als Ball-Grid-Array
bezeichneten Anschlußflächenanordnung;
Fig. 5 eine vergrößerte Teildarstellung des in Fig. 4
gezeigten Chipträgers;
Fig. 6 ein Zwischenstadium bei der Herstellung des in
Fig. 4 dargestellten Chipträgers;
Fig. 7 eine Chipträgeranordnung;
Fig. 8 eine Variante der in Fig. 7 dargestellten Chip
trägeranordnung.
Fig. 1 zeigt eine mögliche Verfahrensweise zur Herstellung ei
ner Durchkontaktierung 10, bei der ein Substrat 11 mit einer
hier als Polyimid-Folie ausgebildeten flexiblen Trägerschicht
12, die beidseitig mit Metallisierungslagen 13, 14 versehen
ist, mit einem stempelförmigen Formwerkzeug 15 beaufschlagt
wird.
Die Metallisierungslagen 13, 14 bestehen bei dem hier darge
stellten Ausführungsbeispiel aus Kupfer-Folien, die auf hier
nicht näher dargestellte Art und Weise mit der Trägerschicht
12 verklebt sind. Die Kupferfolien weisen bei diesem Ausfüh
rungsbeispiel eine Stärke von etwa 18 µm auf. Die Träger
schicht ist etwa 25 µm stark.
Zur Herstellung der Durchkontaktierung 10, die aus miteinander
verbundenen Kontaktbereichen 16, 17 der Metallisierungslagen
13, 14 besteht, wird das hier nadelförmig ausgebildete, in
seiner Stempelfläche 18 einen Durchmesser von etwa 80 µm auf
weisende Formwerkzeug 15, ausgehend von einer hier nicht näher
dargestellten Ausgangslage, in der sich die Stempelfläche 18
oberhalb der oberen Metallisierungslage 13 befindet, in Rich
tung des Pfeils 19 nach unten bewegt. Dabei erfolgt nach dem
Kontakt der Stempelfläche 18 mit der oberen Metallisierungs
lage 13 ein unter dem Begriff "Tiefziehen" aus der Blechverar
beitung bekannter plastischer Verformungsvorgang im Kontaktbe
reich mit der Stempelfläche 18.
Gleichzeitig mit der plastischen Verformung der Metallisie
rungslage 13 erfolgt eine, bezogen auf eine Mittelachse 20 des
Formwerkzeugs 15 nach außen gerichtete, radiale Verdrängung
der Trägerschicht 12 im Bereich der Durchkontaktierung 10. Je
nach Beschaffenheit der Trägerschicht 12 kann sich diese Ver
drängung in einer hier nicht näher dargestellten kraterrandar
tigen Aufwerfung der Trägerschicht 12 um die Durchkontaktie
rung 10 herum äußern.
Bei der in Fig. 1 dargestellten Herstellung der Durchkontak
tierung 10 stützt sich das Substrat 11 über die untere Metal
lisierungslage 14 an einem Gegenhalter 21 ab, so daß die Ober
fläche der Metallisierungslage 14 im wesentlichen unverformt
und eben bleibt.
Bei der in Fig. 1 dargestellten Verfahrensweise wird durch das
Formwerkzeug 15 sowohl Druck als auch Wärme auf das Substrat
11 zur Erzeugung der Durchkontaktierung 10 übertragen. Dabei
dienen Druck und Wärme sowohl zur plastischen Verformung der
oberen Metallisierungslage 13 als auch zur Verbindung des Kon
taktbereichs 16 der oberen Metallisierungslage 13 mit dem Kon
taktbereich 17 der unteren Metallisierungslage 14. So kann
zwischen den Kontaktbereichen 16, 17 eine Verschweißung zur
Ausbildung der Durchkontaktierung 10 erfolgen.
Durch die Wärmebeaufschlagung der oberen Metallisierungslage
13 während des Verformens wird verhindert, daß die durch den
Verformungsvorgang in der Metallisierungslage 13 wirkenden
Zugspannungen so weit nach außen übertragen werden, daß sie zu
Verwerfungen in der Oberfläche der Metallisierungslage 13 oder
auch zu Ablösungen der Metallisierungslage 13 von der Träger
schicht 12 führen.
Bei den in Fig. 1 dargestellten Metallisierungslagen 13, 14
kann es sich um strukturierte Leiterbahnen oder um im wesent
lichen großflächige, möglicherweise nachfolgend zu strukturie
rende, leitende Beschichtungen der Trägerschicht 12 handeln.
In den Fig. 2 und 3 ist in aufeinanderfolgenden Verfahrens
schritten eine Verfahrensweise zur Herstellung einer Durchkon
taktierung 22 dargestellt, bei der von beiden Seiten des Sub
strats 11 zwei Formwerkzeuge 15, 23 zum Einsatz kommen. Dabei
übernimmt das untere Formwerkzeug 23 die Funktion des in Fig.
1 dargestellten Gegenhalters 21. Darüber hinaus dient, wie
insbesondere aus Fig. 3 zu ersehen ist, die beidseitige Beauf
schlagung des Substrats 11 mit den Formwerkzeugen 15, 23 zur
Ausbildung der Durchkontaktierung 22 in einer Symmetrieebene
24 des Substrats 11.
Ausgehend von einer in Fig. 2 dargestellten Kontaktlage, in
der beide Formwerkzeuge 15, 23 mit ihren Stempelflächen 18 an
der oberen Metallisierungslage 13 bzw. der unteren Metallisie
rungslage 14 anliegen, erfolgt, wie in Fig. 3 dargestellt,
eine bereichsweise Verformung der Metallisierungslagen 13, 14
bis die Kontaktbereiche 16, 17 in der Symmetrieebene 24 des
Substrats 11 aneinander anliegen und unter weiterer Einwirkung
von Druck und Temperatur miteinander verschweißt werden kön
nen. Um die Ausbildung der Durchkontaktierung 22 in der Symme
trieebene 24 des Substrats 11 auch unabhängig von idealen Be
dingungen, also gleichhohe Druckbeaufschlagung des Substrats
11 von beiden Seiten durch die Formwerkzeuge 15 und 23 sowie
übereinstimmende Materialeigenschaften der Materiallagen 13,
14 zu erzielen, können beidseitig des Substrats 11 Gegenhalter
25, 26 vorgesehen sein, die das Substrat 11 relativ zu den
Stempelwerkzeugen 15, 23 fixieren. Diese Gegenhalter 22, 23
können beispielsweise aus hier nicht näher dargestellten, die
Stempelwerkzeuge 15, 23 konzentrisch umgebenden Stützhülsen
bestehen.
Bezüglich der Verformungsvorgänge der Metallisierungslagen 13,
14 und der Trägerschicht 12 wird auf die vorstehenden Erläute
rungen zu Fig. 1 verwiesen.
Die in den Fig. 1 und 3 beispielhaft dargestellten, mit Durch
kontaktierungen 10 bzw. 22 versehenen Substrate 11 können, wie
in den Fig. 4 und 5 dargestellt, als Chipträger 27 verwendet
werden, der in dem in den Fig. 4 und 5 dargestellten Fall mit
einer unter der Bezeichnung Ball-Grid-Array bekannten An
schlußflächenanordnung 28 auf einer einer Chipkontaktseite 44
gegenüberliegenden Gegenseite 45 versehen ist.
Fig. 6 zeigt in einer vergrößerten Ausschnittdarstellung den
in Fig. 4 dargestellten Chipträger 27 in einem Herstellungs-
Zwischenstadium vor Aufbringung von in Fig. 4 dargestellten
Lotdepotaufträgen 29 zur Ausbildung eines Ball-Grid-Array.
In seiner Ausgangsform besteht der in Fig. 6 dargestellte
Chipträger 27 aus einem mit einer Mehrzahl von Durchkontaktie
rungen 10 oder 22 versehenen Substrat 11, das, wie in Fig. 1
bzw. 3 dargestellt, beidseitig großflächige Metallisierungsla
gen 13, 14 aufweist. Um ausgehend von etwa flächendeckend auf
der Trägerschicht 12 des Substrats 11 angeordneten Metallisie
rungslagen 13, 14 zu der in Fig. 6 dargestellten Leiterbahn
strukturierung auf beiden Seiten der Trägerschicht 12 zu ge
langen, wird das Substrat 11 auf an sich bekannte Art und
Weise fotolithographisch behandelt, derart, daß von den Metal
lisierungslagen 13, 14 Anschlußflächen 30 auf der Oberseite
der Trägerschicht 12 und strukturierte Leiterbahnen 31 auf der
Unterseite der Trägerschicht 12 zurückbleiben. Dabei sind dann
jeweils aneinander zugeordnet die Anschlußflächen 30 und die
Leiterbahnen 31 über die Durchkontaktierungen 10 oder 22 elek
trisch leitend miteinander verbunden. Nach Aufbringen des vor
zugsweise kugelförmigen Lotdepotauftrags 29 auf die einzelnen
Anschlußflächen 30 und anschließendem Umschmelzvorgang erhält
man den in Fig. 4 dargestellten Chipträger 27, der hier in
seiner Anordnung auf einem Chip 32 gezeigt ist.
Die Darstellung in Fig. 5 verdeutlicht, wie durch den Chipträ
ger 27, der über seine Leiterbahnen 31 mit Anschlußflächen 33
verbunden ist, ausgehend von den sehr dicht angeordneten An
schlußflächen 33 des Chips 32 durch die Anschluß
flächenanordnung 28 eine in ihrer Auflösung wesentlich vergrö
ßerte Anschlußflächenverteilung erreicht wird, die ein Kontak
tieren des Chips 32 mit weiteren Bauelementen über die
Lotdepotaufträge 29 wesentlich vereinfacht.
Ein zwischen der Oberfläche des Chips 32 und den Leiterbahnen
31 bzw. der Trägerschicht 12 des Substrats 11 verbleibender
Freiraum 43 kann durch eine beispielsweise aus einer Kleber
masse gebildete Unterfüllung verfüllt werden.
Fig. 7 zeigt eine Chipträgeranordnung 34 mit einem aus einer
Trägerfolie 35 gebildeten Substrat, die oberseitig mit als An
schlußflächen ausgebildeten Metallisierungslagen 36 versehen
ist. Die Metallisierungslagen 36 sind über Durchkon
taktierungen 37 unmittelbar mit weiteren Anschlußflächen 39
bildenden Metallisierungslagen eines Chips 40 verbunden.
Zur Herstellung der Durchkontaktierungen 37 wird, wie vorste
hend bereits unter Bezugnahme auf die Fig. 1 erläutert, ein
Formwerkzeug 15 auf die im Ausgangszustand eben ausgebildeten
Metallisierungslagen 36 aufgesetzt, um diese durch Verformung
und bei gleichzeitiger Verdrängung der im Ausgangszustand ge
schlossen ausgebildeten Trägerfolie 35 mit den Anschlußflächen
39 des Chips 40 zu verbinden.
Fig. 8 zeigt in einer Variante eine Chipträgeranordnung 41,
bei der im Bereich von Durchkontaktierungen 38 die Metallisie
rungslagen 36 nicht unmittelbar mit den Anschlußflächen 39 des
Chips 40, sondern über erhöhte Kontaktmetallisierungen 42 mit
den Anschlußflächen 39 verbunden sind. Zum einen ermöglichen
die erhöhten Kontaktmetallisierungen 42 bei geeigneter Materi
alzusammensetzung eine Verbindung zwischen ansonsten nicht
verbindungskompatiblen Materialien der Metallisierungslagen 36
und der Anschlußflächen 39 des Chips 40. Zum anderen verrin
gern sie aufgrund ihrer Höhe h den durch die Verformung der
Metallisierungen 36 zu überbrückenden Kontaktabstand d zwi
schen der Oberfläche der Trägerfolie 35 und den An
schlußflächen 39 des Chips.
Die in den Fig. 7 und 8 dargestellten Durchkontaktierungen 37,
38 können nicht nur zur elektrisch leitfähigen Verbindung zwi
schen den Metallisierungslagen 36 und den Anschlußflächen 39
des Chips 40 dienen, sondern gleichzeitig auch zur Verbindung
der Trägerfolie 35 mit dem Chip 40 genutzt werden, derart, daß
die Trägerfolie zwischen den Metallisierungslagen 36 und der
Oberfläche des Chips 40 gehalten wird.
Die in den Fig. 7 und 8 dargestellten Chipträgeranordnungen 34
und 41 eignen sich in besonderer Weise zur Verwendung bei der
Herstellung von hier nicht näher dargestellten Chipkarten, bei
denen sich der Chip 40 zwischen Laminatschichten angeordnet
befindet, wobei die in den Fig. 7 und 8 dargestellte Trägerfo
lie 35 gleichzeitig eine Decklaminatschicht bildet.
Claims (11)
1. Verfahren zur Herstellung einer Durchkontaktierung bei
einem verformbaren Substrat, an dem zumindest im Bereich
einer Durchkontaktierungsstelle beidseitig
Metallisierungslagen angeordnet sind, wobei zumindest
eine Metallisierungslage verformbar ausgebildet ist,
dadurch gekennzeichnet,
daß zur Herstellung der Durchkontaktierung (10, 22, 37,
38) die verformbare Metallisierungslage (13, 14, 36) bei
gleichzeitiger Verdrängung des Substrats (11, 35) im Be
reich der Durchkontaktierungsstelle gegen die gegenüber
liegende Metallisierungslage (13, 14, 39) gedrängt wird
und unter Einwirkung von Druck und Temperatur eine Ver
bindung von Kontaktbereichen (16, 17) der Me
tallisierungslagen (13, 14, 36, 39) im Bereich der
Durchkontaktierungsstelle erfolgt.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß zur Verformung der Metallisierungslage (13, 14; 36)
ein stempelartiges Formwerkzeug (15) verwendet wird.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet,
daß das stempelartige Formwerkzeug (15) mit Wärme
und/oder Ultraschall beaufschlagt wird.
4. Verfahren nach Anspruch 2,
dadurch gekennzeichnet,
daß das stempelartige Formwerkzeug (15) zur Übertragung
von Laserenergie an die Durchkontaktierungsstelle dient.
5. Verfahren nach Anspruch 2,
dadurch gekennzeichnet,
daß das stempelartige Formwerkzeug (15) zur Übertragung
von elektrischem Strom an die Durchkontaktierungsstelle
dient.
6. Verfahren nach einem oder mehreren der vorangehenden An
sprüche,
dadurch gekennzeichnet,
daß beide zumindest im Bereich der Durchkontaktierungs
stelle gegenüberliegend angeordnete Metallisierungslagen
(13, 14) verformbar ausgebildet sind und zur Herstellung
der Durchkontaktierung (22) beide Metallisierungslagen
(13, 14) unter Verdrängung des Substrats (11) gegeneinan
der gedrängt werden.
7. Verfahren nach Anspruch 6,
dadurch gekennzeichnet,
daß zur Verformung der Metallisierungslagen (13, 14) zwei
beidseitig auf die Durchkontaktierungsstelle einwirkende
stempelartige Formwerkzeuge (15, 23) verwendet werden.
8. Verfahren zur Herstellung eines Chipträgers mit einer Chip
kontaktseite zur Verbindung mit einem Chip, einer Gegen
seite mit einer Anschlußflächenanordnung und mindestens
einer nach einem oder mehreren der vorangehenden Ansprü
che hergestellten Durchkontaktierung zwischen der Chip
kontaktseite und der Anschlußflächenanordnung,
dadurch gekennzeichnet,
daß zur Ausbildung diskreter Anschlußflächen (30) der An
schlußflächenanordnung (28) nach Herstellung der Durch
kontaktierung (10, 22) auf der Gegenseite (45) ein Abtrag
der Metallisierungslage (13) zwischen den
Durchkontaktierungsstellen erfolgt.
9. Verfahren nach Anspruch 8,
dadurch gekennzeichnet,
daß zur Ausbildung erhöhter Kontaktmetallisierungen die
auf der Gegenseite (45) angeordneten Anschlußflächen (30)
mit einem Lotdepotauftrag (29) versehen werden.
10. Chipträger mit einem verformbaren Substrat, das zur Ver
bindung einer Leiterbahnstruktur auf einer Chipkontakt
seite mit einer Anschlußflächenanordnung auf einer Gegen
seite mit einer Durchkontaktierung versehen ist,
dadurch gekennzeichnet,
daß die Durchkontaktierung (10, 22) aus einem unter
Verdrängung eines Substratbereichs einwärts verformten
Bereich der Metallisierungslage (13) auf der Chipkontakt
seite (44) oder der Gegenseite (45) gebildet ist, die mit
einer gegenüberliegenden Metallisierungslage (14) auf der
Gegenseite bzw. der Chipkontaktseite verbunden ist.
11. Chipträgeranordnung mit einem verformbaren Substrat, das
mit einer einem Chip zugewandten Vorderseite auf einer
mit Anschlußflächen versehenen Oberseite eines Chips an
geordnet ist und im Bereich der Anschlußflächen auf der
Gegenseite Metallisierungslagen aufweist, die mit den An
schlußflächen des Chips verbunden sind,
dadurch gekennzeichnet,
daß die Verbindung der Metallisierungslagen (36) mit den
Anschlußflächen (39) durch Durchkontaktierungen (37, 38)
aus einem unter Verdrängung eines Substratbereichs ein
wärts verformten Bereich der Metallisierungslagen (36)
gebildet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19522338A DE19522338B4 (de) | 1995-06-20 | 1995-06-20 | Chipträgeranordnung mit einer Durchkontaktierung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19522338A DE19522338B4 (de) | 1995-06-20 | 1995-06-20 | Chipträgeranordnung mit einer Durchkontaktierung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19522338A1 true DE19522338A1 (de) | 1997-01-02 |
DE19522338B4 DE19522338B4 (de) | 2006-12-07 |
Family
ID=7764772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19522338A Expired - Lifetime DE19522338B4 (de) | 1995-06-20 | 1995-06-20 | Chipträgeranordnung mit einer Durchkontaktierung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19522338B4 (de) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999049708A1 (en) * | 1998-03-27 | 1999-09-30 | Minnesota Mining And Manufacturing Company | Method for making electrical connections between conductors separated by a dielectric |
EP1009023A1 (de) * | 1998-12-09 | 2000-06-14 | ESEC Management SA | Verfahren zur Verbindung von zwei Leiterstrukturen und Kunststoffobjekt |
EP1019986A1 (de) * | 1997-10-07 | 2000-07-19 | Dimensional Circuits Corp. | Leiterplattenkonstruktion und dessen herstellungsverfahren |
WO2000069237A1 (fr) * | 1999-05-10 | 2000-11-16 | Gemplus | Procede de realisation d'un contact entre deux couches conductrices separees par une couche isolante |
EP1079677A2 (de) * | 1999-08-26 | 2001-02-28 | Sony Chemicals Corporation | Ultraschall-Herstellungsvorrichtung, mehrschichtige flexible Leiterplatten und Verfahren zur Herstellung von mehrschichtigen flexiblen Leiterplatten |
WO2001076336A1 (en) * | 2000-03-31 | 2001-10-11 | Dyconex Patente Ag | Method for fabricating electrical connecting elements, and connecting element |
WO2001078475A1 (en) * | 2000-03-31 | 2001-10-18 | Dyconex Patente Ag | Method and device for fabricating electrical connecting elements, and connecting element |
WO2001080612A1 (en) * | 2000-03-31 | 2001-10-25 | Dyconex Patente Ag | Method for fabricating electrical connecting element, and electrical connecting element |
DE10122414A1 (de) * | 2001-05-09 | 2002-11-14 | Giesecke & Devrient Gmbh | Durchkontaktierung von flexiblen Leiterplatten |
DE10202145A1 (de) * | 2002-01-21 | 2003-05-08 | Siemens Dematic Ag | Verfahren zur Herstellung von Anschlußsubstraten für elektronische Bauelemente |
DE10205521A1 (de) * | 2002-02-08 | 2003-08-28 | Heraeus Gmbh W C | Verfahren zur elektrischen Kontaktierung zweier Metallstrukturen |
WO2004027866A2 (fr) * | 2002-09-23 | 2004-04-01 | Johnson Controls Technology Company | Procede d'etablissement d'une liaison dans un substrat metallique integre |
WO2007053606A2 (en) * | 2005-11-01 | 2007-05-10 | Sandisk Corporation | Multiple die integrated circuit package |
US7352058B2 (en) | 2005-11-01 | 2008-04-01 | Sandisk Corporation | Methods for a multiple die integrated circuit package |
US7511371B2 (en) | 2005-11-01 | 2009-03-31 | Sandisk Corporation | Multiple die integrated circuit package |
EP2426626A1 (de) * | 2009-04-28 | 2012-03-07 | Toppan Printing Co., Ltd. | Antennenfolie, datenträger mit kontaktfreier integrierter schaltung und verfahren zur herstellung für eine antennenfolie |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3037265A (en) * | 1957-12-30 | 1962-06-05 | Ibm | Method for making printed circuits |
DE1640468B2 (de) * | 1965-06-16 | 1971-06-03 | Elektrische verbindung zwischen auf gegenueberliegenden seiten von schaltkarten verlaufenden leiterstreifen | |
JPH0330494A (ja) * | 1989-06-28 | 1991-02-08 | Sharp Corp | フレキシブル回路基板のスルーホール部の形成方法 |
JPH03201498A (ja) * | 1989-12-28 | 1991-09-03 | Matsushita Electric Ind Co Ltd | 金属基板の層間接続方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3155809A (en) * | 1964-04-21 | 1964-11-03 | Digital Sensors Inc | Means and techniques for making electrical connections |
US4937707A (en) * | 1988-05-26 | 1990-06-26 | International Business Machines Corporation | Flexible carrier for an electronic device |
US5148266A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies having interposer and flexible lead |
US5398863A (en) * | 1993-07-23 | 1995-03-21 | Tessera, Inc. | Shaped lead structure and method |
-
1995
- 1995-06-20 DE DE19522338A patent/DE19522338B4/de not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3037265A (en) * | 1957-12-30 | 1962-06-05 | Ibm | Method for making printed circuits |
DE1640468B2 (de) * | 1965-06-16 | 1971-06-03 | Elektrische verbindung zwischen auf gegenueberliegenden seiten von schaltkarten verlaufenden leiterstreifen | |
JPH0330494A (ja) * | 1989-06-28 | 1991-02-08 | Sharp Corp | フレキシブル回路基板のスルーホール部の形成方法 |
JPH03201498A (ja) * | 1989-12-28 | 1991-09-03 | Matsushita Electric Ind Co Ltd | 金属基板の層間接続方法 |
Non-Patent Citations (2)
Title |
---|
JP Pat.Abstr. E-1059, April 22, 1991, Vol. 15/ No. 159 & JP 03030494 A * |
JP Pat.Abstr. E-1138, Nov. 26, 1991, Vol. 15/ No. 465 & JP 03201498 A * |
Cited By (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1019986A1 (de) * | 1997-10-07 | 2000-07-19 | Dimensional Circuits Corp. | Leiterplattenkonstruktion und dessen herstellungsverfahren |
EP1019986A4 (de) * | 1997-10-07 | 2003-03-26 | Dimensional Circuits Corp | Leiterplattenkonstruktion und dessen herstellungsverfahren |
WO1999049708A1 (en) * | 1998-03-27 | 1999-09-30 | Minnesota Mining And Manufacturing Company | Method for making electrical connections between conductors separated by a dielectric |
EP1009023A1 (de) * | 1998-12-09 | 2000-06-14 | ESEC Management SA | Verfahren zur Verbindung von zwei Leiterstrukturen und Kunststoffobjekt |
WO2000069237A1 (fr) * | 1999-05-10 | 2000-11-16 | Gemplus | Procede de realisation d'un contact entre deux couches conductrices separees par une couche isolante |
FR2793432A1 (fr) * | 1999-05-10 | 2000-11-17 | Gemplus Card Int | Procede de realisation d'un contact entre deux couches conductrices separees par une couche isolante |
US6499647B1 (en) | 1999-05-10 | 2002-12-31 | Philippe Martin | Method for producing contact between two circuit layers separated by an insulating layer |
EP1079677A2 (de) * | 1999-08-26 | 2001-02-28 | Sony Chemicals Corporation | Ultraschall-Herstellungsvorrichtung, mehrschichtige flexible Leiterplatten und Verfahren zur Herstellung von mehrschichtigen flexiblen Leiterplatten |
EP1079677A3 (de) * | 1999-08-26 | 2004-01-07 | Sony Chemicals Corporation | Ultraschall-Herstellungsvorrichtung, mehrschichtige flexible Leiterplatten und Verfahren zur Herstellung von mehrschichtigen flexiblen Leiterplatten |
WO2001076336A1 (en) * | 2000-03-31 | 2001-10-11 | Dyconex Patente Ag | Method for fabricating electrical connecting elements, and connecting element |
US6954986B2 (en) | 2000-03-31 | 2005-10-18 | Dyconex Ag | Method for fabricating electrical connecting element |
WO2001080612A1 (en) * | 2000-03-31 | 2001-10-25 | Dyconex Patente Ag | Method for fabricating electrical connecting element, and electrical connecting element |
WO2001078475A1 (en) * | 2000-03-31 | 2001-10-18 | Dyconex Patente Ag | Method and device for fabricating electrical connecting elements, and connecting element |
WO2002091811A2 (de) * | 2001-05-09 | 2002-11-14 | Giesecke & Devrient Gmbh | Durchkontaktierung von flexiblen leiterplatten |
CN100405884C (zh) * | 2001-05-09 | 2008-07-23 | 德国捷德有限公司 | 柔性电路板的贯通电连接 |
WO2002091811A3 (de) * | 2001-05-09 | 2004-04-29 | Giesecke & Devrient Gmbh | Durchkontaktierung von flexiblen leiterplatten |
DE10122414A1 (de) * | 2001-05-09 | 2002-11-14 | Giesecke & Devrient Gmbh | Durchkontaktierung von flexiblen Leiterplatten |
US7000845B2 (en) | 2001-05-09 | 2006-02-21 | Giesecke & Devrient Gmbh | Throughplating of flexible printed boards |
DE10202145A1 (de) * | 2002-01-21 | 2003-05-08 | Siemens Dematic Ag | Verfahren zur Herstellung von Anschlußsubstraten für elektronische Bauelemente |
SG108312A1 (en) * | 2002-02-08 | 2005-01-28 | Heraeus Gmbh W C | Procedure for the electrical contacting of two metal structures |
DE10205521A1 (de) * | 2002-02-08 | 2003-08-28 | Heraeus Gmbh W C | Verfahren zur elektrischen Kontaktierung zweier Metallstrukturen |
WO2004027866A2 (fr) * | 2002-09-23 | 2004-04-01 | Johnson Controls Technology Company | Procede d'etablissement d'une liaison dans un substrat metallique integre |
WO2004027866A3 (fr) * | 2002-09-23 | 2004-08-19 | Johnson Controls Tech Co | Procede d'etablissement d'une liaison dans un substrat metallique integre |
US7511371B2 (en) | 2005-11-01 | 2009-03-31 | Sandisk Corporation | Multiple die integrated circuit package |
US7352058B2 (en) | 2005-11-01 | 2008-04-01 | Sandisk Corporation | Methods for a multiple die integrated circuit package |
WO2007053606A3 (en) * | 2005-11-01 | 2007-09-07 | Sandisk Corp | Multiple die integrated circuit package |
WO2007053606A2 (en) * | 2005-11-01 | 2007-05-10 | Sandisk Corporation | Multiple die integrated circuit package |
US7514297B2 (en) | 2005-11-01 | 2009-04-07 | Sandisk Corporation | Methods for a multiple die integrated circuit package |
US7939920B2 (en) | 2005-11-01 | 2011-05-10 | Sandisk Corporation | Multiple die integrated circuit package |
US8030135B2 (en) | 2005-11-01 | 2011-10-04 | Sandisk Technologies Inc. | Methods for a multiple die integrated circuit package |
EP2426626A4 (de) * | 2009-04-28 | 2012-12-05 | Toppan Printing Co Ltd | Antennenfolie, datenträger mit kontaktfreier integrierter schaltung und verfahren zur herstellung für eine antennenfolie |
CN102414700A (zh) * | 2009-04-28 | 2012-04-11 | 凸版印刷株式会社 | 天线片、带非接触式ic的数据载体及天线片的制造方法 |
EP2426626A1 (de) * | 2009-04-28 | 2012-03-07 | Toppan Printing Co., Ltd. | Antennenfolie, datenträger mit kontaktfreier integrierter schaltung und verfahren zur herstellung für eine antennenfolie |
AU2010243050B2 (en) * | 2009-04-28 | 2014-09-11 | Toppan Printing Co., Ltd. | Antenna sheet, data carrier with non-contact IC, and method for manufacturing antenna sheet |
CN102414700B (zh) * | 2009-04-28 | 2014-10-15 | 凸版印刷株式会社 | 天线片、带非接触式ic的数据载体及天线片的制造方法 |
JP5605358B2 (ja) * | 2009-04-28 | 2014-10-15 | 凸版印刷株式会社 | アンテナシート、非接触型ic付データキャリア |
TWI463737B (zh) * | 2009-04-28 | 2014-12-01 | Toppan Printing Co Ltd | 天線薄片、附有非接觸型ic之資料載體及天線薄片之製造方法 |
EP2889811A1 (de) * | 2009-04-28 | 2015-07-01 | Toppan Printing Co., Ltd. | Antennenfolie, Datenträger mit kontaktloser IC und Verfahren zur Herstellung der Antennenfolie |
US9183488B2 (en) | 2009-04-28 | 2015-11-10 | Toppan Printing Co., Ltd. | Antenna sheet, data carrier with non-contact IC, and method for manufacturing antenna sheet |
US9436905B2 (en) | 2009-04-28 | 2016-09-06 | Toppan Printing Co., Ltd. | Method for manufacturing antenna sheet |
Also Published As
Publication number | Publication date |
---|---|
DE19522338B4 (de) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112004001727B4 (de) | Verfahren zur Herstellung eines elektronischen Moduls | |
DE3209242C2 (de) | Verfahren zum Anbringen von Kontakterhöhungen an Kontaktstellen einer elektronischen Mikroschaltung | |
DE69533336T2 (de) | Testkarte und ihre anwendung | |
DE69730629T2 (de) | Leiterplatte und Elektronikkomponente | |
DE19522338A1 (de) | Verfahren zur Herstellung einer Durchkontaktierung sowie Chipträger und Chipträgeranordnung mit einer Durchkontaktierung | |
EP2973671B1 (de) | Verfahren zum herstellen eines elektronischen bauteils | |
DE69233232T2 (de) | Elektrischer Verbindungskörper und Herstellungsverfahren dafür | |
DE112005000952T5 (de) | Elektronik-Modul und Verfahren zur Herstellung desselben | |
DE19626977A1 (de) | Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung | |
DE3824008A1 (de) | Elektronische schaltung sowie verfahren zu deren herstellung | |
DE102006037532A1 (de) | Verfahren zur Erzeugung einer elektrischen Funktionsschicht auf einer Oberfläche eines Substrats | |
DE4446509A1 (de) | Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat | |
DE102006036728A1 (de) | Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einem Substrat | |
EP2067390B1 (de) | Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente | |
EP2668664A1 (de) | Integrierte schaltung mit einer elektrischen durchkontaktierung sowie verfahren zur herstellung einer elektrischen durchkontaktierung | |
DE102005027276B3 (de) | Verfahren zur Herstellung einer Stapelanordnung | |
DE19958328A1 (de) | Verfahren zum Herstellen einer elektrischen Verbindung zwischen Chip-Kontaktelemente-Einheiten und externen Kontaktanschlüssen | |
DE10007414B4 (de) | Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat | |
DE10341186A1 (de) | Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips | |
WO2003100854A2 (de) | Elektronisches bauelement-modul und verfahren zu dessen herstellung | |
EP1335452A2 (de) | Verfahren zur elektrischen Kontaktierung zweier Metallstrukturen | |
DE10157205A1 (de) | Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung | |
DE10255520B4 (de) | Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung | |
DE10252556B3 (de) | Elektronisches Bauteil mit Außenkontaktelementen und Verfahren zur Herstellung einer Mehrzahl dieses Bauteils | |
DE69733801T2 (de) | Verfahren und herstellung erhöhter metallischer kontakte auf elektrischen schaltungen für permanente verbindungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: PAC TECH - PACKAGING TECHNOLOGIES GMBH, 14641 NAUE |
|
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |