DE10125905C1 - Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger - Google Patents

Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger

Info

Publication number
DE10125905C1
DE10125905C1 DE10125905A DE10125905A DE10125905C1 DE 10125905 C1 DE10125905 C1 DE 10125905C1 DE 10125905 A DE10125905 A DE 10125905A DE 10125905 A DE10125905 A DE 10125905A DE 10125905 C1 DE10125905 C1 DE 10125905C1
Authority
DE
Germany
Prior art keywords
chip
carrier
fastening means
contact
connection according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10125905A
Other languages
English (en)
Inventor
Harry Hedler
Barbara Vasquez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10125905A priority Critical patent/DE10125905C1/de
Priority to TW091109634A priority patent/TW559961B/zh
Priority to SG200202948A priority patent/SG104966A1/en
Priority to US10/155,337 priority patent/US6756540B2/en
Priority to KR1020020029534A priority patent/KR20020090908A/ko
Application granted granted Critical
Publication of DE10125905C1 publication Critical patent/DE10125905C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H01L2224/81899—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other using resilient parts in the bump connector or in the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/83898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

Die Erfindung betrifft einen integrierten Schaltkreis (Chip) mit Mitteln (6, 13, 16) zum Befestigen des Chips (1) auf einem Träger (20), wobei die Befestigungsmittel (6, 13, 16) derart ausgebildet sind, dass sie mit auf dem Träger (20) gebildeten korrespondierenden Befestigungsmitteln (14, 15, 18) eine lösbare Verbindung eingehen können. Um die Packungsgröße der Chips möglichst klein zu halten, wird vorgeschlagen, die Befestigungsmittel (6, 13, 16) unmittelbar auf dem ungehäusten Chip anzuordnen.

Description

Die vorliegende Erfindung betrifft eine lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger gemäß dem Oberbegriff des Anspruches 1, wie aus der WO 2000/54321 A1 bekannt.
Die US-A-5,557,504 offenbart hakenförmige Befestigungselemen­ te im Zusammenhang mit einem gehäusten Chip und einem als Modul bezeichneten Bauteil.
Aus der DE 196 36 112 A1 ist es bekannt, hakenartige Ausfor­ mungen auf einer Folienoberfläche zum unlösbaren Verbinden mit einer anderen Folie zu nutzen.
Aus der DE 198 14 164 A1 ist ein Träger in Chipgrößenanord­ nung im Zusammenhang mit burn-in-Tests bekannt.
Chips werden üblicherweise fest auf Leiterplatten gelötet oder anderweitig auf einem Träger befestigt. Aus verschiedenen Gründen ist es jedoch erwünscht, den Chip reversibel, d. h. ohne Zerstörung lösbar, auf dem Träger zu montieren. Eine solche Technologie ist z. B. zur Durchführung von Chiptests von Vorteil und vereinfacht auch den Austausch defekter Chips wesentlich.
Eine Überprüfung der Funktionsfähigkeit von Chips erfolgt in der Regel mittels spezieller Tester. Bei einem konventionellen Chiptest für gehäuste Chips, wie z. B. TSOP- Chips (TSOP: Thin Small Outline Package) oder BGA-Chips (BGA: Ball Grid Array), werden die Chips in Testsockel eingesetzt, welche komplizierte mechanische Konstruktionen aufweisen und mechanische Ausgleichsbewegungen vollbringen müssen, um die meist als Lötkontakte ausgebildeten Chipkontakte mit dem Testboard verbinden zu können. Der mechanische Aufwand bei derartigen Testsockeln ist daher relativ hoch und die Art der Verbindung kompliziert. Mit zunehmender Integration und stetig kleiner werdenden Strukturabständen wird eine solche mechanische Kontaktierung immer schwieriger. Dies gilt insbesondere für neuere Generationen von ungehäusten Chips, wie z. B. CSP-Chips (CSP: Chip Size Package).
Der Austausch defekter Chips von Mehrchipmodulen (MCM) erfolgt bis heute durch Auslöten der defekten Teile, sowie Säubern und Einlöten eines Gutteiles. Dieser bekannte Auswechselprozess ist nicht nur kostspielig und zeitraubend, er ist auch schlecht automatisierbar.
Im Falle von gehäusten Chips mit Beinchen (Lead Frame Based Packages) kann das Auswechseln des Chips auch mit Hilfe eines Sockels erfolgen, der auf den Träger gelötet ist. Die Kontakte von Chips neuerer Generation sind jedoch anders gestaltet (als kleine Kügelchen), womit diese Lösung obsolet ist.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine Technologie zur Montage von Chips auf Leiterplatten oder andere Träger zu schaffen, mit der der Chip ohne Beschädigung auswechselbar auf dem Träger befestigt werden kann.
Gelöst wird diese Aufgabe durch die im Patentanspruch 1 angegebenen Merkmale. Weitere Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
Der grundlegende Gedanke der Erfindung besteht darin, Chip und Träger mit Befestigungsmitteln zu versehen, die lösbar ineinander greifen. Dabei sind die Befestigungsmittel des Chips unmittelbar auf dem "nackten", d. h. ungehäusten Chip angeordnet. Auf den Bereichen des Chips außerhalb der Befestigungsmittel kann selbstverständlich ein Gehäuse vorgesehen werden.
Unter der Bezeichnung "Träger" sollen in dieser Beschreibung jede Art von Mitteln, wie z. B. Leiterplatten, Sockel, andere Chips etc. verstanden werden, auf denen der Chip lösbar befestigt werden kann.
Die Befestigungsmittel des Chips als auch diejenigen des Trägers werden vorzugsweise aus einer auf dem Chip bzw. Träger angeordneten Schicht, insbesondere aus einer Polymerschicht, hergestellt.
Die lösbare Verbindung ist vorzugsweise nach dem Schlüssel- Schloß-Prinzip ausgebildet, wobei die gegenüberliegenden Befestigungsmittel von Chip und Träger unter Ausübung eines geringen Drucks ineinander eingreifen, einrasten und so ortsfest aufeinander halten. Wird in umgekehrter Richtung ein entsprechender Zug ausgeübt, können beide Partner zerstörungsfrei voneinander getrennt werden. Dies kann auch mehrfach erfolgen.
Erfindungsgemäss sind wenigstens die Befestigungsmittel des Chips oder des Trägers elastisch gebildet.
Der erfindungsgemäße Chip kann somit in eine entsprechende Testplatine eingesetzt werden, um einen Chiptest durchzuführen. Nach dem erfolgreichen Test kann der Chip auf dem Modulboard plaziert werden. Nach dem entsprechenden Modultest können wiederum die als fehlerhaft spezifizierten Chips ausgetauscht werden.
Gemäß einer bevorzugten Ausführungsform der Erfindung sind die gegenseitigen Befestigungsmittel von Chip und Träger als Schnappverschluß gebildet.
Die Befestigungsmittel des Chips bestehen gemäß einer Ausführungsform z. B. aus mehreren Fortsätzen und Vertiefungen. Diejenigen des Trägers aus entsprechenden Gegenstücken.
Gemäß einer Ausführungsform der Erfindung können auch bestimmte Abschnitte, insbesondere Kanten des Chips selbst als Befestigungsmittel dienen, die mit korrespondierenden Befestigungsmitteln des Trägers zusammenwirken.
Die Befestigungsmittel von Chip oder Träger können beispielsweise auch hakenartige Elemente aufweisen.
Die Befestigungsmittel dienen vorzugsweise ausschließlich der mechanischen Verbindung von Chip und Träger und sind insbesondere nicht elektrisch leitend.
Zur elektrischen Kontaktierung von Chip und Träger sind vorzugsweise Kontaktmittel vorgesehen. Gemäß einer speziellen Ausführungsform der Erfindung umfassen die Kontaktmittel elastische Kontaktelemente, die vorzugsweise über die Befestigungsmittel hinaus nach außen vorragen. Nach dem Aufsetzen des Chips auf den Träger stehen diese Kontaktelemente dann unter mechanischer Druckspannung, wodurch ein zuverlässiger Kontakt gewährleistet ist.
Generell sollten die Kontaktmittel senkrecht zur Chip- bzw. Trägeroberfläche betrachtet länger sein als der Abstand zwischen Chip- und Trägeroberfläche im zusammengesetzten Zustand.
Die Kontaktelemente sind vorzugsweise auf einem Kontaktpad angeordnet.
Die Erfindung wir nachstehend anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:
Fig. 1 a-h mehrere Verfahrensschritte bei der Herstellung einer selbsthaftenden Chipanordnung, bestehend aus Chip und Träger;
Fig. 2 a-f mehrere Verfahrensschritte bei der Herstellung einer selbsthaftenden Chipanordnung gemäß einer zweiten Ausführungsform der Erfindung;
Fig. 3a, b Verfahrensschritte bei der Herstellung von Befestigungsmitteln unter Ausnutzung einer Metallstruktur;
Fig. 4a, b Verfahrensschritte bei der Herstellung einer selbsthaftenden Chipanordnung unter Verwendung eines plastisch verformbaren Fluids;
Fig. 5 a-g verschiedene Verfahrensschritte bei der Herstellung einer selbsthaftenden Chipanordnung gemäß einer dritten Ausführungsform der Erfindung;
Fig. 6 a-e verschiedene Verfahrensschritte bei der Herstellung einer selbsthaftenden Chipanordnung gemäß einer vierten Ausführungsform der Erfindung; und
Fig. 7 a-e verschiedene Verfahrensschritte bei der Herstellung einer selbsthaftenden Chipanordnung gemäß einer fünften Ausführungsform der Erfindung.
Fig. 1a zeigt einen in vereinfachter Weise dargestellten Chip 1, der im wesentlichen aus einem Substrat 3 und einer darüberliegenden Isolationsschicht 2, z. B. aus Polymid, besteht. Auf dem Chip 1 bzw. der Isolationsschicht 2 ist ein Kontaktpad 4 angeordnet, das mit dem Substrat 3 in elektrischem Kontakt steht.
Wie in Fig. 1b gezeigt ist, wird in einem nachfolgenden Prozeßschritt eine Schicht 5, insbesondere eine Polymerschicht, auf die Anordnung aufgebracht und wie dargestellt strukturiert. Das Aufbringen und Strukturieren der Polymerschicht 5 erfolgt z. B. durch Spin-Coating mit anschließender Lithographie sowie Anwendung einer geeigneten Drucktechnik.
Fig. 1c zeigt das Aufbringen mehrerer verhältnismäßig ätzresistenter Strukturelemente 18 auf die Polymerschicht 5. Die Strukturelemente 18 bestehen beispielsweise aus gefülltem Polymer, das eine geringere selektive Ätzrate wie die Polymerschicht 5 aufweist.
In Fig. 1d ist der Zustand nach dem Ätzen dargestellt. Der Ätzschritt kann sowohl als Trocken- als auch als Naßprozeß durchgeführt werden. Die nach dem Ätzen entstandene Reliefstruktur der Befestigungsmittel 6 umfasst mehrere Fortsätze 7 sowie Vertiefungen 8.
In Fig. 1e ist das Aufbringen eines Kontaktelementes 9 auf das Kontaktpad 4 dargestellt. Das Kontaktelement 9 besteht z. B. aus einem leitfähigem Polymer, das mittels einer geeigneten Drucktechnik hergestellt wurde. Das Kontaktelement 9 ist derart angeordnet bzw. gestaltet, dass es über die Befestigungsmittel 6 nach außen vorragt.
Fig. 1f zeigt einen zugehörigen Träger 20 mit entsprechenden "negativen" Befestigungsmitteln 16. Der Träger 20 umfasst im wesentlichen eine Leiterplatte 10 mit einer darauf befindlichen Isolationsschicht 2. Auf dem Träger 20 sind zu den Befestigungsmitteln 6 des Chips 1 korrespondierende Befestigungsmittel 16 vorgesehen, die derart gebildet sind, dass Chip 1 und Träger 20 lösbar miteinander verbunden werden können. Diese negativen Befestigungsmittel 16 umfassen ebenfalls Fortsätze 7 und Vertiefungen 8.
Fig. 1g zeigt das Positionieren und Zusammenfügen des Chips 1 mit dem Träger 20. Das Zusammenfügen von Chip 1 und Träger 20 erfolgt unter Ausübung von geringem Druck, wodurch die Befestigungsmittel 6, 16 ineinander eingreifen und in der in Fig. 1h gezeigten Position arretieren. Wenigstens eines der Befestigungsmittel 6, 16 ist elastisch gebildet.
Wie in Fig. 1h zu erkennen ist, ist das Kontaktelement im zusammengesetzten Zustand von Chip 1 und Träger 20 elastisch verformt und steht insbesondere unter Druckspannung. Dadurch wird ein guter elektrischer Kontakt sichergestellt.
Fig. 2a zeigt einen ersten Verfahrensschritt bei der Herstellung einer anderen Ausführungsform eines selbsthaftenden Chips. Der Chip 1 besteht wiederum aus einem Substrat 3 und einer darauf befindlichen Isolationsschicht 2. Der Chip 1 ist ferner mit einer Polymerschicht 5 versehen, auf der ein Kontaktpad 4 angeordnet ist. Das Kontaktpad 4 befindet sich bei dieser Ausführungsform also auf der Polymerschicht 5.
In einem nachfolgenden Herstellungsschritt wird die Polymerschicht 5 mit mehreren, z. B. insel- oder linienförmigen Strukturelementen 18 maskiert, die insbesondere aus gefülltem Polymer bestehen. Diese Polymere haben eine höherer Ätzbeständigkeit als die darunter liegende Polymerschicht 5.
In Fig. 2c ist die nach dem Ätzen zurückbleibende Reliefstruktur dargestellt. Die Befestigungsmittel 6 sind dabei wiederum als eine Reihe von Fortsätzen 7 und Ausnehmungen 8 gebildet.
Fig. 2d zeigt ein auf dem Kontaktpad 4 aufgebrachtes Kontaktelement 9, dass z. B. aus einem leitfähigen Polymer besteht.
In Fig. 2e ist das Aufsetzen des Chips 1 auf die Leiterplatte 20 dargestellt. Beim Zusammenfügen von Chip 1 und Leiterplatte 20 wird der Chip in Pfeilrichtung auf die Leiterplatte 20 aufgedrückt. Wie gezeigt, weist die Leiterplatte 20 korrespondierende Befestigungsmittel 16 auf, die mit den Befestigungsmitteln 6 des Chips 1 ineinander greifen.
Der zusammengesetzte Zustand von Chip 1 und Leiterplatte 20 ist in Fig. 2f dargestellt. Dabei wird das Kontaktelement 9 zusammengepreßt und gewährleistet dadurch einen zuverlässigen elektrischen Kontakt mit dem gegenüberliegenden Kontaktpad 4 der Leiterplatte 20. Wahlweise kann an Stelle des elastischen Polymers auch ein leitfähiger Kleber als Kontaktelement 9 verwendet werden.
Die Fig. 3a und 3b zeigen die Herstellung einer reliefartigen Struktur als Befestigungsmittel unter Ausnutzung einer Metallmaskierung. Hierzu wird zunächst eine Metallschicht auf die Polymerschicht 5 aufgebracht und entsprechend strukturiert. Die verbleibenden Metall- Strukturelemente 11 haben eine relativ hohe Ätzbeständigkeit, so dass nach Durchführen eines Ätzprozesses die in Fig. 3b gezeigte Struktur erzeugt werden kann.
Eine andere Möglichkeit zur Herstellung korrespondierender Befestigungsmittel 6, 16 ist in den Fig. 4a, b gezeigt. In diesem Fall ist nur auf einem der Partner, dem Chip 1 oder der Leiterplatte 20 ein bestimmtes Befestigungsmittel gebildet. Auf dem anderen der Partner ist dagegen eine plastisch verformbare Masse, wie z. B. ein noch nicht ausgehärtetes Polymer oder ein entsprechender Kleber vorgesehen. Die auf dem einen der Partner bereits ausgebildete Struktur wird durch eine Art Transferprozess, nämlich durch Andrücken des Chips 1 auf die Leiterplatte 20 auf den anderen der Partner übergeben. Im dargestellten Beispiel wird die Reliefoberfläche des Chips 1 in die nicht ausgehärtete Oberfläche der Polymerschicht 17 der Leiterplatte 10 hineingedrückt.
Der elektrische Kontakt wird dabei durch ein elastisch deformiertes, leitendes Kontaktelement 9 oder beispielsweise auch durch einen Leitkleber hergestellt.
Eine weitere Möglichkeit zur Herstellung einer selbsthaftenden Chipanordnung ist in den Fig. 5a-g dargestellt. Fig. 5a zeigt einen Chip mit Kontaktpads 4, auf denen hügelartige Kontaktelemente 9 angeordnet sind. Die Kontaktelemente 9 können beispielsweise mittels bekannter Drucktechniken hergestellt werden.
In einem weiteren Verfahrensschritt, der in Fig. 5b gezeigt ist, werden Hilfsformen 12 auf dem Chip 1 sowie auf dem Träger 20 erzeugt, die zur Herstellung von korrespondierenden Befestigungsmitteln dienen. Die Hilfsformen 12 können z. B. aus einem Polymer bestehen und mittels Dispensen hergestellt sein.
Wie in Fig. 5c zu erkennen ist, werden in einem weiteren Verfahrensschritt hakenförmigen Befestigungselemente 13, 14 auf Chip 1 und Träger 20 aufgebracht. Dabei sind die jeweils zusammenwirkenden Befestigungselemente 13, 14 leicht gegeneinander versetzt angeordnet, so dass deren hakenförmigen Abschnitte 21, 22 ineinander greifen können.
Nach dem Entfernen der Hilfsform 12 auf Chip 1 und Träger 20 ergibt sich die in Fig. 5d gezeigte Anordnung. Dabei ragen die Kontaktelemente 9 über die Befestigungselemente 13 nach außen vor.
Der Chip 1 wird schließlich, wie in Fig. 5e gezeigt ist, auf den Träger 20 aufgedrückt. Dabei bildet der auf dem Chip 1 befindliche Teil 13 des Verschlusses zugleich einen Kompressionsstop beim Andrücken der elastischen Kontaktelemente 9.
In Fig. 5f ist der zusammengesetzte Zustand von Chip 1 und Träger 20 gezeigt. Dabei sind die Kontakte 9 elastisch verformt und stehen unter Druckspannung, wodurch ein guter Kontaktübergang gewährleistet ist.
Die hakenartigen Abschnitte 21, 22 der Befestigungselemente 13, 14 sind miteinander verhakt und arretieren den Chip 1 auf dem Träger 20. Die Befestigungselemente 13, 14 bilden einen Schnappverschluss, der aufgrund der Elastizität der Elemente 13, 14 lösbar ist, so dass der Chip 1 einfach vom Träger 20 abgenommen werden kann.
Fig. 5g zeigt eine dreidimensionale Ansicht eines selbsthaftenden Chips 1 und des zugehörigen Trägers 20. Die Befestigungsmittel 13 des Chips 1 sind dabei als durchgehende, langgestreckte Befestigungselemente 13 gebildet, die in ebensolche Befestigungselemente 14 des Trägers 20 eingreifen können.
Die Befestigungsmittel 13, 14 sind vorzugsweise an zwei gegenüberliegenden Seiten eines Chips angeordnet. Ein Chip umfasst vorzugsweise zwei gegenüberliegende Befestigungs­ mittel, wahlweise können aber auch mehrere Befestigungs­ elemente vorgesehen sein.
Die Befestigungsmittel 13 befinden sich an zwei gegenüberliegenden Längsseitens des Chips 1. Dabei zeigen deren hakenartigen Abschnitte 21 nach außen. Die elektrischen Kontaktelemente 9 befinden sich auf dem Chip 1 innerhalb der Umgrenzung der Kontaktelemente 13. Zusätzlich sind an den Stirnseiten des Chips 1 weitere Befestigungselemente 13 (von denen nur das eine gezeigt ist) vorgesehen.
In den Fig. 6a bis 6e ist eine weitere Ausführungsform eines selbsthaftenden Chips dargestellt. Zur Herstellung der entsprechenden Befestigungselemente wird in Fig. 6a zunächst eine Hilfsform 12 erzeugt, mit der die in Fig. 6b gezeigten Befestigungselemente 13' hergestellt werden. Die "Schlüssel" 13 werden z. B. mittels Dispensen oder einer geeigneten Drucktechnik hergestellt.
Fig. 6c zeigt den Zustand der Anordnung nach dem Entfernen der Hilfsformen 12, das vorzugsweise in einem Naß- Ätzverfahren durchgeführt wird.
Zur Arretierung der Befestigungselemente 13' sind entsprechende Ausnehmungen 15 im Träger 20 vorgesehen (Fig. 6d). Die Befestigungselemente 13' und Ausnehmungen 15 sind dabei genau gegenüberliegend angeordnet.
Im vorliegenden Fall erstrecken sich die Kontaktelemente 9 nicht über die Befestigungselemente 13' nach außen sondern befinden sich innerhalb der Erstreckung der Befestigungselemente 13'. Die senkrecht zur Chipoberfläche betrachtete Dicke der Kontaktelemente 9 ist jedoch größer als der Abstand zwischen den Oberflächen von Chip 1 und Träger 20 in zusammengesetztem Zustand. Dadurch wird ein guter elektrischer Kontakt sichergestellt, da das Kontaktelement beim Zusammenfügen von Chip und Träger verformt wird.
Fig. 6e zeigt den zusammengesetzten Zustand von Chip 1 und Träger 20. Dabei ragen die Befestigungselemente 13' in die entsprechenden Ausnehmungen 15 des Trägers hinein und arretieren den Chip 1 in dieser Position.
In den Fig. 7a-e ist die Herstellung einer weiteren Ausführungsform eines selbsthaftenden Chips dargestellt. Fig. 7a zeigt zunächst die Herstellung einer Hilfsform 12 z. B. aus einer bestimmten Polymermasse, welche die Kontaktflächen 4 teilweise überdeckt.
In einem weiteren Verfahrensschritt werden, wie in Fig. 7b gezeigt ist, hakenartige Befestigungselemente 15' zwischen zwei gegenüberliegenden Hilfsformen 12 erzeugt. Die Herstellung der Hakenstrukturen erfolgt beispielsweise mittels Dispensen und einer geeigneten Drucktechnik.
Fig. 7c zeigt den Zustand des Trägers 20 nach dem Entfernen der Hilfsformen 12 durch Naßätzen.
In Fig. 7d ist der Chip 1 über dem Träger positioniert, wobei der Chip 1 an seinen unteren äußeren Kanten Protektorelemente 23 aufweist, die zum einen das Aufdrücken des Chips auf den Träger erleichtern (sie bewirken eine gewisse Führung) und zum anderen die Befestigungsmittel 15' vor den scharfkantigen Seiten des Chips 1 schützen. Die Elemente 23 können ebenfalls aus Polymer hergestellt sein.
Fig. 7e zeigt den Chip 1 im aufgesetzten Zustand. Dabei ist zu erkennen, dass der Chip keine separaten Befestigungsmittel im Bereich zwischen Chip 1 und Träger 20 aufweist. Vielmehr dienen die oberen Kanten 19 des Chips 1 selbst zur Arretierung mit den Hakenabschnitten 22 der Befestigungselemente 15'. Bei dieser Ausführungsform des selbsthaftenden Chips werden insbesondere Verfahrensschritte zur Herstellung separater Halteelemente eingespart.
Bezugszeichenliste
1
Chip
2
Isolationsschicht
3
Substrat
4
Kontaktfläche
5
Polymerschicht
6
Befestigungsmittel
7
Fortsätze
8
Ausnehmungen
9
Kontaktelement
10
Leiterplatte
11
Metall-Strukturelemente
12
Hilfsform
13
,
14
hakenförmiges Befestigungselement
13
' Befestigungselement
15
Ausnehmung
15
' hakenförmiges Befestigungselement
16
Befestigungsmittel
17
plastisch verformbare Schicht
18
Strukturelemente
19
Kanten
20
Träger
21
,
22
hakenförmige Abschnitte
23
Protektorelemente

Claims (13)

1. Lösbare Verbindung zwischen einem ungehäusten Chip (1) und einem Träger (20) mit mechanischen Befestigungsmitteln (6, 16; 6, 17; 13, 14; 13', 15; 19, 15'), welche korrespondierend auf dem Chip (1) und dem Träger (20) vorgesehen sind, dadurch gekennzeichnet, dass die Befestigungsmittel (6, 16; 6, 17; 13, 14, 13', 15; 19, 15') miteinander ortsfest einrastend in Eingriff bringbar sind.
2. Verbindung nach Anspruch 1, dadurch gekennzeichnet, dass die auf dem Chip (1) vorgesehenen Befestigungsmittel (6, 13) auf einer Isolationsschicht (2) des Chips (1) angeordnet sind.
3. Verbindung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Befestigungsmittel (6, 16) aus einer strukturierten Polymerschicht (5) hergestellt sind.
4. Verbindung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Befestigungsmittel (6, 16; 13', 15) mehrere korrespondierende Vertiefungen (8; 15) und Fortsätze (7, 13') aufweisen.
5. Verbindung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Befestigungsmittel (13, 14; 19, 15') hakenartige Elemente (13, 14; 21, 22; 19, 15') aufweisen.
6. Verbindung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Befestigungsmittel (6, 16; 6, 17; 13, 14; 13', 15; 19, 15') nur zur mechanischen Verbindung von Chip (1) und Träger (20) und nicht zur elektrischen Verbindung dienen.
7. Verbindung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass separate Kontaktmittel (4, 9) zur elektrischen Verbindung von Chip (1) und Träger (20) vorgesehen sind.
8. Verbindung nach Anspruch 7, dadurch gekennzeichnet, dass die Kontaktmittel (4, 9) ein elektrisch leitendes elastisches Kontaktelement (9) umfassen.
9. Verbindung nach Anspruch 8, dadurch gekennzeichnet, dass das Kontaktelement (9) auf einem Kontaktpad (4) angeordnet ist.
10. Verbindung nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass das Kontaktelement (9) über die Befestigungsmittel (6, 16; 6, 17; 13, 14; 13', 15) nach außen vorsteht.
11. Verbindung nach Anspruch 10, dadurch gekennzeichnet, dass das Kontaktelement (9) im verbundenen Zustand von Chip (1) und Träger (20) unter Druckspannung steht.
12. Verbindung nach Anspruch 1, dadurch gekennzeichnet, dass die auf dem Chip (1) vorgesehenen Befestigungsmittel (19) Kanten des Chips (1) und die auf dem Träger (20) vorgesehenen Befestigungsmittel (15') hakenförmig sind.
13. Verbindung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Befestigungsmittel (6, 16; 6, 17; 13, 14; 13', 15; 19, 15') auf mindestens einem vom Chip (1) und Träger (20) elastisch verformbar sind.
DE10125905A 2001-05-28 2001-05-28 Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger Expired - Fee Related DE10125905C1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10125905A DE10125905C1 (de) 2001-05-28 2001-05-28 Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger
TW091109634A TW559961B (en) 2001-05-28 2002-05-08 Self-adhering chip
SG200202948A SG104966A1 (en) 2001-05-28 2002-05-15 Self-adhering chip
US10/155,337 US6756540B2 (en) 2001-05-28 2002-05-24 Self-adhering chip
KR1020020029534A KR20020090908A (ko) 2001-05-28 2002-05-28 자기 부착 칩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10125905A DE10125905C1 (de) 2001-05-28 2001-05-28 Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger

Publications (1)

Publication Number Publication Date
DE10125905C1 true DE10125905C1 (de) 2002-11-28

Family

ID=7686370

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10125905A Expired - Fee Related DE10125905C1 (de) 2001-05-28 2001-05-28 Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger

Country Status (5)

Country Link
US (1) US6756540B2 (de)
KR (1) KR20020090908A (de)
DE (1) DE10125905C1 (de)
SG (1) SG104966A1 (de)
TW (1) TW559961B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006084525A1 (de) * 2005-02-14 2006-08-17 Siemens Aktiengesellschaft Haftfeste leiterbahn auf isolationsschicht
DE102006033178A1 (de) * 2006-07-18 2008-01-24 Robert Bosch Gmbh Verfahren zur Herstellung bzw. Montage eines verpackten elektronischen Bauelements auf einer Leiterplatte sowie elektronisches Bauelement
ITTO20100555A1 (it) * 2010-06-29 2011-12-30 St Microelectronics Srl Dispositivo elettronico comprendente uno strato di interfaccia di connessione basato su nanotubi, e procedimento di fabbricazione

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6647074B2 (en) * 1998-08-25 2003-11-11 Zenith Electronics Corporation Removal of clock related artifacts from an offset QAM generated VSB signal
FR2821605B1 (fr) * 2001-03-01 2003-05-30 Eads Airbus Sa Procede et dispositif pour accelerer la destruction d'au moins deux vortex dans le sillage d'un mobile, en particulier d'un avion
US7059048B2 (en) * 2002-06-07 2006-06-13 Intel Corporation Wafer-level underfill process making use of sacrificial contact pad protective material
DE102004062885B4 (de) * 2004-12-27 2007-10-18 Infineon Technologies Ag Anordnung mit einer elektronischen Leiterplatte und mindestens einem Halbleiterbaustein und Verfahren
US7900336B2 (en) * 2006-04-14 2011-03-08 Massachusetts Institute Of Technology Precise hand-assembly of microfabricated components
US8487428B2 (en) * 2007-11-20 2013-07-16 Fujitsu Limited Method and system for providing a reliable semiconductor assembly
KR20140059551A (ko) * 2012-11-08 2014-05-16 삼성전기주식회사 Ｓｒ 포스트 형성방법, ｓｒ 포스트를 이용한 전자소자 패키지 제조방법 및 이에 따라 제조된 전자소자 패키지
US9773724B2 (en) * 2013-01-29 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
US11829306B2 (en) * 2018-10-12 2023-11-28 Rimage Corporation Storage units and casings

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557504A (en) * 1993-08-31 1996-09-17 Sgs-Thomson Microelectronics, Inc. Surface mountable integrated circuit package with detachable module
US5724728A (en) * 1994-11-29 1998-03-10 Sgs-Thomson Microelectronics, Inc. Method of mounting an integrated circuit to a mounting surface
DE19636112A1 (de) * 1996-09-05 1998-03-12 Siemens Ag Trägerelement für einen Halbleiterchip
JPH1074778A (ja) * 1996-08-29 1998-03-17 Nec Kyushu Ltd 半導体装置
EP0843352A1 (de) * 1996-11-15 1998-05-20 Montpellier Technologies Verfahren zum Entfernen eines Halbleiterchips, welcher durch Drahtleitungen mit einem Mehrchipmodul verbunden ist
DE19814164A1 (de) * 1997-03-28 1998-10-01 Pfaff Wayne Träger in Chipgrößenordnung
JPH11204547A (ja) * 1998-01-08 1999-07-30 Mitsubishi Electric Corp 半導体チップの実装方法
WO2000054321A1 (en) * 1999-03-10 2000-09-14 Tessera, Inc. Microelectronic joining processes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5312456A (en) * 1991-01-31 1994-05-17 Carnegie Mellon University Micromechanical barb and method for making the same
US5411400A (en) * 1992-09-28 1995-05-02 Motorola, Inc. Interconnect system for a semiconductor chip and a substrate
US6179625B1 (en) * 1999-03-25 2001-01-30 International Business Machines Corporation Removable interlockable first and second connectors having engaging flexible members and process of making same
US6392144B1 (en) * 2000-03-01 2002-05-21 Sandia Corporation Micromechanical die attachment surcharge

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557504A (en) * 1993-08-31 1996-09-17 Sgs-Thomson Microelectronics, Inc. Surface mountable integrated circuit package with detachable module
US5724728A (en) * 1994-11-29 1998-03-10 Sgs-Thomson Microelectronics, Inc. Method of mounting an integrated circuit to a mounting surface
JPH1074778A (ja) * 1996-08-29 1998-03-17 Nec Kyushu Ltd 半導体装置
DE19636112A1 (de) * 1996-09-05 1998-03-12 Siemens Ag Trägerelement für einen Halbleiterchip
EP0843352A1 (de) * 1996-11-15 1998-05-20 Montpellier Technologies Verfahren zum Entfernen eines Halbleiterchips, welcher durch Drahtleitungen mit einem Mehrchipmodul verbunden ist
DE19814164A1 (de) * 1997-03-28 1998-10-01 Pfaff Wayne Träger in Chipgrößenordnung
JPH11204547A (ja) * 1998-01-08 1999-07-30 Mitsubishi Electric Corp 半導体チップの実装方法
WO2000054321A1 (en) * 1999-03-10 2000-09-14 Tessera, Inc. Microelectronic joining processes

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006084525A1 (de) * 2005-02-14 2006-08-17 Siemens Aktiengesellschaft Haftfeste leiterbahn auf isolationsschicht
DE102006033178A1 (de) * 2006-07-18 2008-01-24 Robert Bosch Gmbh Verfahren zur Herstellung bzw. Montage eines verpackten elektronischen Bauelements auf einer Leiterplatte sowie elektronisches Bauelement
ITTO20100555A1 (it) * 2010-06-29 2011-12-30 St Microelectronics Srl Dispositivo elettronico comprendente uno strato di interfaccia di connessione basato su nanotubi, e procedimento di fabbricazione
US9145294B2 (en) 2010-06-29 2015-09-29 Stmicroelectronics S.R.L. Electronic device comprising a nanotube-based interface connection layer, and manufacturing method thereof

Also Published As

Publication number Publication date
US20030035276A1 (en) 2003-02-20
SG104966A1 (en) 2004-07-30
TW559961B (en) 2003-11-01
KR20020090908A (ko) 2002-12-05
US6756540B2 (en) 2004-06-29

Similar Documents

Publication Publication Date Title
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE69819216T2 (de) Freitragende Kugelverbindung für integrierte Schaltungschippackung
DE69922656T2 (de) Zusammenbau von elektronischen komponenten mittels federpackungen
DE69535266T2 (de) Mikroelektronische montage mit mehrfachen leiterverformungen
DE10151125A1 (de) Anschlussstruktur und zugehöriges Herstellungsverfahren sowie die Anschlussstruktur verwendende Prüfanschlussanordnung
DE10125905C1 (de) Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger
DE102005041058A1 (de) Verfahren zur Herstellung einer mehrschichtigen Karte
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3817600A1 (de) Halbleitervorrichtung
DE69736488T2 (de) Elektrische verbinder mit hoher dichte
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102004062885B4 (de) Anordnung mit einer elektronischen Leiterplatte und mindestens einem Halbleiterbaustein und Verfahren
DE10343256B4 (de) Anordnung zur Herstellung einer elektrischen Verbindung zwischen einem BGA-Package und einer Signalquelle, sowie Verfahren zum Herstellen einer solchen Verbindung
DE19962702B4 (de) Prüfsockel einer BGA-Vorrichtung
DE19739073A1 (de) Verfahren zur Herstellung von Metall-Bumps auf einer elektronischen Vorrichtung
DE19521137A1 (de) Befestigungsvorrichtung für eine Kugelgitteranordnungseinrichtung
DE10029025A1 (de) IC-Sockel
DE2528573A1 (de) Halbleiterschaltungs-verbindungseinrichtung
DE102004028067A1 (de) Verfahren zum Anbringen einer Steckverbindung auf einem Substrat und Steckverbindung aufgebracht nach dem Verfahren
DE10002639A1 (de) Bandträger für einen BGA und eine Halbleitervorrichtung, die diesen benutzt
DE10017746A1 (de) Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
DE102004040414B4 (de) Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte
DE19958328A1 (de) Verfahren zum Herstellen einer elektrischen Verbindung zwischen Chip-Kontaktelemente-Einheiten und externen Kontaktanschlüssen

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee