JP7041167B2 - 成形プロセスに基づく半導体パッケージング方法および半導体装置 - Google Patents

成形プロセスに基づく半導体パッケージング方法および半導体装置 Download PDF

Info

Publication number
JP7041167B2
JP7041167B2 JP2019554764A JP2019554764A JP7041167B2 JP 7041167 B2 JP7041167 B2 JP 7041167B2 JP 2019554764 A JP2019554764 A JP 2019554764A JP 2019554764 A JP2019554764 A JP 2019554764A JP 7041167 B2 JP7041167 B2 JP 7041167B2
Authority
JP
Japan
Prior art keywords
compensating
photosensitive element
semiconductor element
package member
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019554764A
Other languages
English (en)
Other versions
JP2020513157A (ja
Inventor
明珠 王
波杰 ▲趙▼
武彦 田中
振宇 ▲陳▼
恒 ▲蒋▼
楠 郭
Original Assignee
▲寧▼波舜宇光▲電▼信息有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ▲寧▼波舜宇光▲電▼信息有限公司 filed Critical ▲寧▼波舜宇光▲電▼信息有限公司
Priority claimed from PCT/CN2018/081954 external-priority patent/WO2018184572A1/zh
Publication of JP2020513157A publication Critical patent/JP2020513157A/ja
Application granted granted Critical
Publication of JP7041167B2 publication Critical patent/JP7041167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

（関連出願への相互参照）
本出願は、２０１７年４月７日に中国国家知識産権局（ＳＩＰＯ）に提出した中国特許出願第２０１７１０２２４０７３．２号、２０１７年４月７日に中国国家知識産権局（ＳＩＰＯ）に提出した中国特許出願第２０１７２０３６５４１９．６号、２０１７年８月１７日に中国国家知識産権局（ＳＩＰＯ）に提出した中国特許出願第２０１７１０７０９０９７．７号、及び２０１７年８月１７日に中国国家知識産権局（ＳＩＰＯ）に提出した中国特許出願第２０１７２１０４２０５５．４号の優先権及び権利を主張し、上記中国特許出願はその全体が参照により本明細書に組み込まれる。
本発明は、半導体パッケージング分野に関し、特に、成形プロセスに基づく半導体パッケージング方法及び半導体装置、並びに撮像装置及びその画像処理モジュール、並びに撮像装置付き電子機器に関する。
モールドパッケージング技術は、半導体分野においてよく知られている技術であり、図１に示すように、モールドパッケージング技術は、半導体素子１０Ｐの少なくとも一部の表面と被接合部材２０Ｐの少なくとも一部の表面にパッケージ部材３０Ｐを同時に形成する方法で、パッケージ部材３０Ｐにより半導体素子１０Ｐを被結合部材２０Ｐに一体的に接合することができる。また、図２に示すように、モールドパッケージング技術はさらに、半導体素子１０Ｐの少なくとも一部表面にパッケージ部材３０Ｐを形成する方法で、パッケージ部材３０Ｐで半導体素子１０Ｐの少なくとも一部の表面を埋め込むことにより、パッケージ部材３０Ｐにより半導体素子１０Ｐを保護することができる。
図２に示す例を例にとると、モールドパッケージング技術により半導体素子１０Ｐをパッケージングする具体的なプロセスは、まず、半導体素子１０Ｐを成形金型４０Ｐに入れ、半導体素子１０Ｐのパッケージされる表面を成形金型４０Ｐの成形空間４１Ｐ内に露出させる。次に、流体状の成形材料５０Ｐを成形金型４０Ｐの成形空間４１Ｐ内に添加し、成形材料５０Ｐで成形金型４０Ｐの成形空間４１Ｐを充填することにより、成形材料５０Ｐが成形金型４０Ｐの成形空間４１Ｐ内に露出している半導体素子１０Ｐの表面を埋め込むことができる。図５に示すように、成形金型４０Ｐの成形空間４１Ｐ内での成形材料５０Ｐの硬化、成形金型４０Ｐの離型ステップを施した後、成形材料５０Ｐは、半導体素子１０Ｐの少なくとも一部表面に接合するパッケージ部材３０Ｐを形成することができ、ここで、パッケージ部材３０Ｐの第１接合面３１Ｐと半導体素子１０Ｐの第２接合面１１Ｐは互いに対応している。
半導体素子１０Ｐとパッケージ部材３０Ｐとをより強固に接合して、パッケージ部材３０Ｐが半導体素子１０Ｐから脱落しないようにするために、離型後、パッケージ部材３０Ｐが接合された半導体素子１０Ｐに、パッケージ部材３０Ｐと半導体素子１０Ｐとの接合をより確実にするように焼成プロセスが施される。しかしながら、半導体素子１０Ｐとパッケージ部材３０Ｐとは異なる材料で形成されているため、半導体素子１０Ｐとパッケージ部材３０Ｐとの熱膨張係数は異なり、また、パッケージ部材３０Ｐの材料が焼成プロセスにおいて重合収縮し続けるため、焼成プロセスにおいて、半導体素子１０Ｐとパッケージ部材３０Ｐとは、焼成プロセスが施される際に熱により異なる程度の変形が生じる。具体的に図５を参照すると、パッケージ部材３０Ｐは、成形金型４０Ｐの成形空間４１Ｐ内に添加された成形材料５０Ｐが硬化するように形成されており、焼成プロセスにおいて、パッケージ部材３０Ｐが加熱されると、その周囲に大きな内側収縮変形現象が発生し、焼成後の冷却時にさらに収縮され、パッケージ部材３０Ｐの第１接合面３１Ｐが大きな変形を引き起こし、一方、半導体素子１０Ｐが加熱された後に冷却されるとき、半導体素子１０Ｐの熱膨張係数が小さいため、半導体素子１０Ｐの第２接合面１１Ｐの変形の大きさが理論的に小さくなる。
パッケージ部材３０Ｐの第１接合面３１Ｐが半導体素子１０Ｐの第２接合面１１Ｐに一体的に接合されるため、パッケージ部材３０Ｐの第２接合面３１が大きく変形するときに引っ張り力が発生するとともに半導体素子１０Ｐの第２接合面１１Ｐに作用し、該引っ張り力により、半導体素子１０Ｐの第２接合面１１Ｐの変形の大きさは半導体素子１０Ｐの第２接合面１１Ｐの理論変形の大きさよりもさらに大きくなる。図５において、実線１００は、収縮変形により半導体素子１０Ｐを引っ張って発生するパッケージ部材３０Ｐの実際の変形の大きさを示し、破線２００は、半導体素子１０Ｐの理論的に発生する変形の大きさを示し、このような現象の結果は、半導体素子１０Ｐの少なくとも一部表面に亀裂、変形、疲労などの不良現象を引き起こす。半導体素子１０Ｐの表面に亀裂、変形、疲労などの不良現象が発生すると、半導体素子１０Ｐの電気的特性および他の機能に深刻な影響を与える。パッケージ部材３０Ｐと被パッケージ部材２０Ｐの接合面も互いに一体に接合されており、これにより、パッケージ部材３０Ｐの接合面は大きな変形が発生したときに引っ張り力を発生させるとともに被パッケージ部材２０Ｐの接合面に作用する。これにより、被パッケージ部材２０Ｐの接合面の変形の大きさは被パッケージ部材２０Ｐの理論上の変形の大きさよりも大きくなってしまう。
焼成プロセスが施される際、パッケージ部材３０Ｐに発生した大きな収縮変形により半導体素子１０Ｐの表面に亀裂、変形など不良現象が発生することにより、半導体素子１０Ｐの製品歩留まりに深刻な影響を与える可能性がある。特に、光センシングに使用される半導体素子１０Ｐの場合、半導体素子１０Ｐの表面は無傷で可能な限り水平を保つことが求められるが、焼成プロセスが施される際、パッケージ部材３０Ｐが収縮変形することで半導体素子１０Ｐの表面に亀裂、変形などが生じて、半導体素子１０Ｐの製品歩留まりが深刻な影響を受けるとともに、半導体素子１０Ｐが直接廃棄される恐れがあり、これでは、モールドパッケージングプロセスが光センシングに使用される半導体素子１０Ｐのパッケージング分野に適用されなくなる。
本発明による半導体パッケージング方法および半導体装置は従来技術における少なくともいくつかの問題を解決する。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、パッケージング方法は、パッケージ部材を半導体素子の少なくとも一部に確実かつ一体的に接合することができ、半導体素子の変形を低減し、半導体素子の良好な導電性を確保することができる。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、パッケージング方法は、パッケージ部材を光センシングのための半導体素子（または感光素子と呼ばれる）の一部に確実かつ一体的に接合することに特に適する。本発明のパッケージング方法は、半導体素子の変形発生を低減し、半導体素子の表面に亀裂が発生することを回避することにより、半導体素子の光学性能を確保することができる。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、パッケージング方法は、パッケージ部材と半導体素子との間に補償部を提供し、焼成プロセスの際、補償部によりパッケージ部材の変形の大きさと半導体素子の変形の大きさとの差を補償することにより、収縮変形によるパッケージ部材の引っ張り力が半導体素子に作用することを防ぎ、これにより、半導体素子の表面に亀裂が生じることを回避して半導体素子の表面の完全性が確保される。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、補償部は弾力性があり、半導体素子が使用される際、補償部は、半導体装置が振動されることによりパッケージ部材の上面が半導体素子の非接合面と平行ではないという欠陥を補償することができる。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、補償部が半導体素子の非接合面の少なくとも一部に位置することにより、成形プロセスの際、補償部が成形金型の加圧面と半導体素子との間に位置することができ、補償部が成形金型の上型と下型とを型締めする際に生じる衝撃力を吸収して、該衝撃力が半導体素子に作用することを防止する。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、補償部は、成形金型の加圧面と半導体素子の非接合面との接触を防止することができ、成形金型の加圧面が半導体素子の非接合面を傷付けないようにし、これにより、半導体素子の非接合面の完全性が保証される。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、補償部を変形可能にされることにより、成形金型の加圧面と半導体素子の非接合面との間に隙間が形成されることを防止することができ、パッケージ部材を形成するための成形材料が半導体素子の接合面から非接合面に流れることを回避して、バリ取りが生じる不良現象を回避する。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、補償部は枠状であり、少なくとも１つの貫通孔を有し、補償部が半導体素子の接合面に配置される際、補償部の貫通孔は半導体素子の非接合面の少なくとも一部に対応する。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、パッケージング方法は、パッケージ部材と被接合部在との間に補償部を提供し、焼成プロセスの際、補償部がパッケージ部材の変形の大きさと被接合部材の変形の大きさとの差を補償することにより、パッケージ部材の収縮変形により発生した引っ張り力が被接合部材に作用することを防止する。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、パッケージ部材と被接合部材との間に保持される補償部と、パッケージ部材と半導体素子との間に保持される補償部とは別体構造であり、すなわち、パッケージ部材と被接合部材との間に保持される補償部と、パッケージ部材と半導体素子との間に保持される補償部とは互いに独立しているので、各補償部によってパッケージ部材の変形の大きさと被接合部材の変形の大きさとの差が補償され、パッケージ部材の変形の大きさおよび半導体素子の変形の大きさが補償される。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、補償部は多層構造である。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、パッケージング方法は、パッケージ部材を形成する少なくとも１つの開口窓に形成することにより、補償部の貫通孔に対応し、半導体素子の非接合面の少なくとも一部に対応することができる。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、パッケージング方法は、パッケージ部材を形成することにより、半導体素子を被接合部材に一体的かつ確実に接合する。
本発明の目的は、成形プロセスに基づく半導体パッケージング方法および半導体装置を提供することであり、パッケージング方法は、半導体素子の接合面の少なくとも一部にプラスチック材料を塗布することにより補償部を形成する。
本発明の一態様によれば、本発明は、成形プロセスに基づく半導体パッケージング方法を提供し、パッケージング方法は、半導体素子の第１接合面とパッケージ部材の第２接合面との間に形成された接合領域の少なくとも一部に補償部の少なくとも一部を保持させて半導体装置の半製品を形成するステップ（ａ）と、パッケージ部材を硬化させる際、補償部の各位置に異なる程度の変形を生じさせて、パッケージ部材の変形の大きさと半導体素子の変形の大きさとの差を補償して、半導体素子をパッケージングして半導体装置を形成するステップ（ｂ）とを含む。
本発明の一実施例によれば、ステップ（ａ）において、パッケージ部材は複数の半導体装置の半製品を互いに接続させ、ステップ（ｂ）の後に、さらに、互いに接続された複数の半導体装置の半製品を分割するステップ（ｃ）を含む。
本発明の一実施例によれば、ステップ（ａ）において、パッケージ部材は複数の半導体装置の半製品を互いに接続させ、ステップ（ｂ）の前に、さらに、互いに接続された複数の半導体装置の半製品を分割するステップ（ｃ）を含む。
本発明の一実施例によれば、ステップ（ａ）の前に、半導体素子を被結合部材に重ねて設置するステップ（ｄ）をさらに含み、ステップ（ａ）において、パッケージ部材は、半導体素子の少なくとも一部及び被接合部材の少なくとも一部とを埋め込むことにより、パッケージ部材、半導体素子及び被接合部材を一体に接合する。
本発明の一実施例によれば、ステップ（ａ）は、さらに、半導体素子の少なくとも１つを有する面付けユニットを提供するステップと、半導体素子に補償部を設けるとともに、半導体素子の第１接合面の少なくとも一部に補償部の少なくとも一部を位置させるステップと、パッケージ部材を成形金型によって半導体素子の第１接合面に対応する位置で半導体素子に一体的に接合することにより、補償部の少なくとも一部が半導体素子の第１接合面とパッケージ部材の第２接合面との間の接合領域の少なくとも一部に保持されるステップとを含む。
本発明の一実施例によれば、ステップ（ａ）は、さらに、半導体素子の少なくとも１つを有する面付けユニットを提供するステップと、半導体素子の第１接合面の少なくとも一部に補償部の少なくとも一部を形成するステップと、パッケージ部材を成形金型によって半導体素子の第１接合面に対応する位置で半導体素子に一体的に接合することにより、補償部の少なくとも一部が半導体素子の第１接合面とパッケージ部材の第２接合面との間の接合領域の少なくとも一部に保持されるステップとを含む。
本発明の一実施例によれば、方法において、補償部が半導体素子の上端面に設けられた後、補償部の外側埋め込み部は半導体素子の側面の少なくとも一部を自動的に埋め込む。
本発明の一実施例によれば、方法において、補償部が半導体素子の上端面に設けられた後、成形金型によって成形プロセスを行うとき、補償部の外側埋め込み部が押し付けられて半導体素子の側面の少なくとも一部に密接する。
本発明の一実施例によれば、方法において、補償部が半導体素子の上端面に設けられた後、補償部の外側埋め込み部が被接合部材の露出領域の少なくとも一部を自動的に埋め込む。
本発明の一実施例によれば、方法において、補償部が半導体素子の上端面に設けられた後、成形金型によって成形プロセスを行うとき、補償部の外側埋め込み部が押し付けられて被接合部材の露出領域の少なくとも一部を埋め込む。
本発明の一実施例によれば、方法において、被接合部材の露出領域に補償部の一部が形成される。
本発明の一実施例によれば、方法において、被接合部材の露出領域の全域が補償部の外側埋め込み部に埋め込まれる。
本発明の一実施例によれば、方法において、成形金型の押圧面と半導体素子の非接合面との間にフィルム層が設けられ、フィルム層により成形金型の押圧面と半導体素子の非接合面とが分離される。
本発明の一実施例によれば、方法において、補償部の一部は、半導体素子の第１接合面から半導体素子の非接合面の少なくとも一部領域まで延長されて、成形プロセスの際、補償部の一部により成形金型の押圧面と半導体素子の非接合面が分離される。
本発明の一実施例によれば、方法において、半導体素子の第１接合面の少なくとも一部領域にプラスチック材料が塗布されて、プラスチック材料が硬化した後に補償部が形成される。
本発明の一実施例によれば、方法において、半導体素子の第１接合面の少なくとも一部領域及び非接合面の少なくとも一部領域にプラスチック材料が塗布されて、プラスチック材料が硬化した後に補償部が形成される。
本発明の一実施例によれば、方法において、半導体素子の第１接合面の少なくとも一部領域及び被接合部材の露出領域の少なくとも一部にプラスチック材料が塗布されて、プラスチック材料が硬化した後に補償部が形成される。
本発明の一実施例によれば、方法において、半導体素子の非接合面の少なくとも一部領域にプラスチック材料を塗布する。
本発明の一実施例によれば、プラスチック材料は、インク、接着剤、または溶剤を含む溶液である。
本発明の一実施例によれば、方法において、複数の半導体素子を基板上に所定の方法で配列して面付けユニットを形成する。
本発明の一実施例によれば、方法において、半導体装置の半製品を上から下に分割することで、半導体装置を形成する。
本発明の一実施例によれば、方法において、半導体装置の半製品を下から上に分割することで、半導体装置を形成する。
本発明の一実施例によれば、パッケージ部材と被接合部材との間に補償部を配置又は形成する。
本発明の一実施例によれば、パッケージ部材と被接合部材との間に保持される補償部、及びパッケージ部材と半導体素子との間に保持される補償部は一体化構造である。
本発明の一実施例によれば、パッケージ部材と被接合部材との間に保持される補償部、及びパッケージ部材と半導体素子との間に保持される補償部は互いに独立である。
本発明の一実施例によれば、補償部は多層構造である。
本発明の別の態様によれば、本発明はさらに、成形プロセスに基づく半導体装置を提供し、装置は、少なくとも一つの補償部と、第１接合面を少なくとも一つ有する少なくとも一つの半導体素子と、少なくとも１つの第２接合面を有するパッケージ部材とを備え、パッケージ部材は、成形プロセスによって半導体素子の第１接合面に対応する位置で半導体素子に一体的に接合され、補償部の少なくとも一部は、半導体素子の第１接合面とパッケージ部材の第２接合面との間に形成された接合領域の少なくとも一部領域に保持される。
本発明の一実施例によれば、半導体装置は非接合面をさらに有し、補償部は半導体素子の第１接合面から非接合面の少なくとも一部領域まで延長されている。
本発明の一実施例によれば、補償部は少なくとも１つの貫通孔を有し、パッケージ部材は少なくとも１つの開き窓を有し、補償部の貫通孔は半導体素子の非接合領域の一部領域に対応し、パッケージ部材の開き窓は半導体素子の非接合領域の一部領域に対応する。
本発明の一実施例によれば、パッケージ部材は、半導体素子の非接合領域の少なくとも一部領域に対応する少なくとも１つの開き窓を有する。
本発明の一実施例によれば、補償部は弾性を有する。
本発明の一実施例によれば、補償部は樹脂硬化により形成され、又はインクを塗布した後に形成され、又は溶剤含有溶液を塗布した後に溶剤を析出して固化した後に形成され、又は金属メッキまたは無電解メッキして形成される。
本発明の一実施例によれば、半導体装置は被接合部材をさらに備え、
被接合部材の露出領域はパッケージ部材に埋め込まれる。
本発明の一実施例によれば、補償部は、半導体素子の第１接合面から被接合部材の露出領域の少なくとも一部領域に延長されている。
本発明の一実施例によれば、被接合部材の露出領域の全域が補償部の外側埋め込み部に埋め込まれる。
本発明の一実施例によれば、被接合部材とパッケージ部材との間に補償部が配置又は形成される。
本発明の一実施例によれば、パッケージ部材と被接合部材との間に保持される補償部、及びパッケージ部材と半導体素子との間に保持される補償部は、一体化構造である。
本発明の一実施例によれば、パッケージ部材と被接合部材との間に保持される補償部、及びパッケージ部材と半導体素子との間に保持される補償部は、互いに独立である。
本発明の一実施例によれば、補償部は多層構造である。
本発明の目的は画像処理モジュールを提供することであり、被接合部材と、被接合部材の上端面の少なくとも一部に支持される感光素子と、被接合部材の上端面における少なくとも一部を除くその他領域に設けられるとともに、感光素子の側部に接触する補償部と、感光素子、被接合部材、および補償部のうち少なくとも２つを埋め込むように構成されたパッケージ部材とを備える。
本発明の一実施例によれば、補償部は、感光素子の周囲を囲んでに配置されて枠状に形成される。
本発明の一実施例によれば、パッケージ部材は、感光素子、被接合部材、および補償部の３つを埋め込むとともに、感光素子、被接合部材、および補償部の３つといずれも接触する。
本発明の一実施例によれば、パッケージ部材は、感光素子の一部領域に対応する少なくとも１つの開き窓を有する。
本発明の一実施例によれば、パッケージ部材は、流体状媒体が感光素子、被接合部材、および補償部のうち少なくとも２つで硬化した後に形成されたものである。
本発明の一実施例によれば、補償部は、被接合部材の上端面において少なくとも一部を除くその他領域における一部領域に位置する。
本発明の一実施例によれば、補償部は、被接合部材の上端面において少なくとも一部を除くその他領域の全体に位置する。
本発明の一実施例によれば、補償部は、被接合部材の上端面において少なくとも一部を除くその他領域、感光素子の側面とパッケージ部材がともに形成した空間に充満する。
本発明の一実施例によれば、補償部の高さは感光素子の高さ未満である。
本発明の一実施例によれば、補償部は、樹脂固化により形成される。
本発明の一実施例によれば、補償部は、インクを塗布した後に形成される。
本発明の一実施例によれば、補償部は、溶剤含有溶液を塗布した後に溶剤を析出して固化した後に形成される。
本発明の一実施例によれば、補償部は、金属メッキまたは無電解メッキにより形成される。
本発明の一実施例によれば、補償部は多層構造である。
本発明の１つの目的は撮像装置を提供することであり、少なくとも１つの光学レンズと、光学レンズが駆動可能に設けられ、光学レンズが感光素子の感光経路に保持されるように、パッケージ部材の上端面に取り付けられる少なくとも１つのドライバと、光学レンズと感光素子との間に保持されるように、パッケージ部材の上端面に取り付けられる少なくとも１つのフィルタ素子と、感光素子のチップコネクタが回路基板コネクタに電気的に接続される回路基板と、被接合部材と、被接合部材の上端面の少なくとも一部に支持される感光素子と、被接合部材の上端面における少なくとも一部を除くその他領域に設けられるとともに、感光素子の側部に接触する補償部と、感光素子、被接合部材、および補償部のうち少なくとも２つを埋め込むように構成されたパッケージ部材とを備える。
本発明の目的は電子機器を提供することであり、機器本体と、機器本体に設けられる撮像装置とを備え、撮像装置はさらに、少なくとも１つの光学レンズと、被接合部材と、被接合部材の上端面の少なくとも一部に支持される感光素子と、被接合部材の上端面において少なくとも一部を除くその他領域に設けられるとともに、感光素子の側部に接触する補償部と、感光素子、被接合部材、および補償部のうち少なくとも２つを埋め込むように構成されたパッケージ部材とを備える。
本発明の１つの目的は、成形プロセスに基づく感光素子パッケージング方法を提供することであり、感光素子を被接合部材の上端面の少なくとも一部に支持させるステップと、補償部が感光素子の側部に接触するように、補償部を被接合部材の上端面における少なくとも一部に近接するその他領域に設置するステップと、パッケージ部材によって感光素子、被接合部材、および補償部のうち少なくとも２つを埋め込むステップとを含む。
本発明の一実施例によれば、補償部が感光素子の側部に接触するように、補償部を被接合部材の上端面における少なくとも一部に近接するその他領域に設置するステップは、補償部を感光素子の周囲を囲んで設けて枠状の補償部を形成するステップを含む。
本発明の一実施例によれば、パッケージ部材によって感光素子、被接合部材、および補償部のうち少なくとも２つを埋め込むステップは、パッケージ部材が感光素子、被接合部材、および補償部の３つを埋め込むことによって、パッケージ部材が感光素子、被接合部材、および補償部の３つといずれも接触するステップを含む。
本発明の一実施例によれば、パッケージ部材は、感光素子の一部領域に対応する少なくとも１つの開き窓を有する。
本発明の一実施例によれば、パッケージ部材に埋め込まれた感光素子は面付けの形態であり、方法は、パッケージ部材に埋め込まれた感光素子の間を切断するステップをさらに含む。
本発明の一実施例によれば、パッケージ部材によって感光素子、被接合部材、および補償部のうち少なくとも２つを埋め込むステップは、流体状の媒体で感光素子、被接合部材、および補償部のうちの少なくとも２つを埋め込んだ後に、流体状の媒体を固化させるステップを含む。
本発明の一実施例によれば、補償部は、感光素子の側部に塗布された流体状の媒体を硬化させることにより形成される。
本発明の一実施例によれば、補償部を被接合部材の上端面における少なくとも一部に近接するその他領域に設置するステップは、補償部を被接合部材の上端面のその他領域の一部に設置するステップを含む。
本発明の一実施例によれば、補償部の高さは感光素子の高さ未満である。
本発明の一実施例によれば、補償部は多層構造である。
従来のモールドパッケージング技術がパッケージ部材を形成することによって半導体素子を被接合部材に接合して形成したモールド半導体モジュールの断面概略図である。 従来のモールドパッケージング技術がパッケージ部材を形成することによって半導体素子の表面を埋め込んで形成したモールド半導体モジュールの断面概略図である。 従来のモールドパッケージング技術によりモールド半導体モジュールの半製品を形成するためのプロセスの断面概略図である。 従来のモールドパッケージング技術によりモールド半導体モジュールの半製品を形成するためのプロセスの断面概略図である。 モールド半導体モジュールの半製品を焼成する際、モールド半導体モジュールを形成するパッケージ部材および半導体モジュールの熱膨張係数の違いにより生じる変形の断面概略図である。 本発明の一つの好ましい実施形態による面付けユニットの第１の実施形態の斜視図である。 本発明の上記好ましい実施形態による面付けユニットの第２の実施形態の斜視図である。 本発明の一つの好ましい実施形態によるパッケージング方法のステップ１を示す断面図であり、補償部が面付けユニットを形成するための半導体素子の表面の少なくとも一部に重なって設けられるように、補償部を面付けユニットに設けることを示す。 本発明の一つの好ましい実施形態によるパッケージング方法のステップ１を示す断面図であり、補償部が面付けユニットを形成するための半導体素子の表面の少なくとも一部に重なって設けられるように、補償部を面付けユニットに設けることを示す。 本発明の一つの好ましい実施形態によるパッケージング方法のステップの１つの変形実施形態を示す断面図であり、プラスチック材料が面付けユニットを形成するための半導体素子の表面の少なくとも一部を埋め込むように、面付けユニットにプラスチック材料を塗布することを示す。 本発明の上記好ましい実施形態によるパッケージング方法のステップ２を示す断面図であり、各半導体素子の第１接合面が成形金型の各成形空間にそれぞれ対応するように、面付けユニットを成形金型に配置することを示す。 本発明の上記好ましい実施形態によるパッケージング方法のステップ２を示す断面図であり、各半導体素子の第１接合面が成形金型の各成形空間にそれぞれ対応するように、面付けユニットを成形金型に配置することを示す。 本発明の上記好ましい実施形態によるパッケージング方法のステップ３を示す断面図であり、成形金型の各成形空間に流体状の成形材料が添加されている状態を示す。 本発明の上記好ましい実施形態によるパッケージング方法のステップ４を示す断面図であり、成形材料が成形金型の各成形空間を満たす状態を示す。 本発明の上記好ましい実施形態によるパッケージング方法のステップ５を示す断面図であり、成形金型が離型された状態を示す。 本発明の上記好ましい実施形態によるパッケージング方法のステップ５を示す断面図であり、焼成プロセスにおいて半導体装置を形成するパッケージ部材、補償部及び半導体素子の変形の大きさの状態を示す。 本発明の上記好ましい実施形態によるパッケージング方法のステップ６を示す断面図であり、分割プロセスによって形成された半導体装置の断面概略図を示す。 本発明の別の好ましい実施形態による半導体装置の断面概略図である。 本発明の別の好ましい実施形態による半導体装置の断面概略図である。 本発明の別の好ましい実施形態による半導体装置の断面概略図である。 本発明の別の好ましい実施形態による半導体装置の断面概略図である。 本発明の別の好ましい実施形態による半導体装置の断面概略図である。 本発明の好ましい実施形態による半導体装置を含む撮像装置の断面概略図である。 本発明の好ましい実施形態による撮像装置を含む電子機器の断面概略図である。
以下の説明は、当業者が本発明を実施できるように本発明を開示するために提示される。以下の説明における好ましい実施形態は例示のためのものであり、当業者は他の明らかな変形を想到することができる。以下の説明で定義される本発明の基本原理は、他の実施形態、修正、改良、均等物、および本発明の精神や範囲から逸脱しないその他実施形態に適用され得る。
なお、本発明の開示において、用語である「縦方向」、「横方向」、「上」、「下」、「前」、「後」、「左」、「右」、「鉛直」、「水平」、「頂」、「底」、「内」、「外」等が示す方位又は位置関係は、図面に基づく方位又は位置関係であり、説明の便宜のために採用されたものであり、装置又は部材が特定の方位又は構造を有するとの指示・示唆ではない。そのため、それらの用語が本発明に対して制限を与えると理解してはいけない。
理解できるように、用語「一」は「少なくとも一つ」又は「一つ又は複数」と理解すべきであり、つまり、一つの実施例において、ある素子の数は一つであってもよいが、別の実施例において、該素子の数は複数であってもよく、用語「一」は数に対する制限として理解してはいけない。
近年、スマートフォン、タブレット、ノートブックコンピューター、パーソナルコンピューター、携帯情報端末、電子ペーパーブックなどの電子デバイスおよび関連技術の急速な発展により、半導体コンポーネントのサイズを縮小し続けることを求めるとともに、半導体コンポーネントの性能にはより厳しい要件が課されている。本発明の背景技術における説明および図１から図５に示すように、現在の成形プロセスでは、半導体コンポーネントが成形およびパッケージングされた後、より良い性能を達成することができない。特に、特別な機能を提供できる一部の半導体コンポーネントでは、たとえば、光センシング用の半導体素子の場合、現在の成形プロセスでは、半導体素子の表面に重大な変形、亀裂などの不良現象が発生して、成形およびパッケージングされた後の半導体部品が電子デバイスの高性能半導体素子に対する需要を満たすことができない。
本発明は以下の説明において、成形プロセスに基づく半導体パッケージング方法を説明し、パッケージング方法は、既存のモールディングプロセスに存在する問題を効果的に解決し、ますます集積化、知能化、小型化及び薄型化される電子機器に対応するより高性能の半導体装置を提供する。
図６Ａは、面付けユニット１００の一実施形態を示し、隣接する半導体素子１０が一緒に並列されて面付けユニット１００を形成するように、各半導体素子１０は同時に形成された後分割されない。そのため、後続の成形プロセスにおいて、面付けユニット１００を形成するための半導体素子１０のすべてを同時に成形することができる。なお、図６Ａの破線は、隣接する半導体素子１０の接続位置を示す。すなわち、後続のモールディングステップが完了した後、隣接する半導体素子１０は破線で示す位置から分割される。
図６Ｂは、面付けユニット１００の別の実施形態を示し、個々の単独の半導体素子１０が形成されるように、各半導体素子１０は同時に製作された後分割され、そして、各半導体素子１０はベース２００の表面に所定の態様で配置されて面付けユニット１００を形成する。例えば、各々の半導体素子１０はベース２００上に行をなしてまたは列をなして配置されてもよい。
通常、ベース２００の材料は、ベース２００上に配列された半導体素子１０の平坦性を確保するための良好な平坦性を提供できる限り限定されない。
当業者は理解することができるだろうが、同時に形成された複数の半導体素子１０を分割した後にそれらをベース２００の表面に配列して面付けユニット１００を形成する方法は、隣接する半導体素子１０間の距離を必要に応じて調整することができる。例えば、通常の場合（すべての場合ではない）、図６Ｂに示す面付けユニット１００の隣接する半導体素子１０間の距離は、図６Ａに示す面付けユニット１００の隣接する半導体素子１０よりも大きくしてもよく、このようにして、後続の成形プロセスが容易になる。
ベース２００上に配列された隣接する半導体素子１０のピッチは均一であることが好ましい。あるいは、各列の半導体素子１０における隣接する半導体素子１０のピッチのみを均一にしてもよく、または、各行の半導体素子１０における隣接する半導体素子１０のピッチのみを均一にしてもよい。
パッケージング方法の他の例では、ベース２００上に１つの半導体素子１０のみを設けて、面付けユニット１００を形成してもよい。これにより、後続の成形プロセスでは、毎回に１つの半導体素子１０に対して成形を行い、本発明のパッケージング方法はこの点に関しては限定されない。
図７Ａおよび７Ｂを参照すると、パッケージング方法の一実施形態では、弾性の有する補償部２０を面付けユニット１００に配置することができ、補償部２０の少なくとも一部が各々の半導体素子１０の第１接合面１１の少なくとも一部に重なるように配置する。好ましくは、補償部２０は、それぞれの半導体素子１０の非接合面１２の少なくとも一部領域と重なってもよく、すなわち、補償部２０は半導体素子１０の第１接合面１１から非接合面１２の少なくとも一部領域まで延びることができる。
すなわち、本発明の半導体装置の一例では、半導体素子１０の表面は第１接合面１１のみを有し、補償部２０は、半導体素子１０の第１接合面１１の少なくとも一部領域と重なって配置される。本発明の半導体装置の別の例では、半導体素子１０の表面は、第１接合面１１と非接合面１２とを有し、補償部２０は、半導体素子１０の第１接合面１１の少なくとも一部領域と重なって設けられてもよく、第１接合面１１の少なくとも一部領域と非接合面１２の少なくとも一部領域に同時に重なって設けられてもよい。
補償部２０は、半導体素子１０の第１接合面１１の全域を埋め込むことが好ましい。
半導体素子１０の第１接合面１１は半導体素子１０のエッジ領域の少なくとも一部領域に位置し、半導体素子１０の非接合面１２は半導体素子１０の中央領域に位置する。半導体素子１０の第１接合面１１は、非接合面１２の外部を囲む枠状を有することが好ましい。他の例では、半導体素子１０の第１接合面１１は、「Ｃ」字状、「Ｌ」字状、「Ｉ」字状などを有してもよい。
また、補償部２０は少なくとも１つの貫通孔２１を有してもよく、補償部２０の貫通孔２１は半導体素子１０の非接合面１２の少なくとも一部領域に対応する。例えば、補償部２０が半導体素子１０の第１接合面１１の少なくとも一部領域のみに重なって配置されている場合、半導体素子１０の非接合面１２の全域が補償部２０の貫通孔２１に対応し、応じて、補償部２０が半導体素子１０の第１接合面１１の少なくとも一部領域と非接合面１２の一部領域とに同時に重なって配置される場合、半導体素子１０の非接合面１２の別の一部領域が補償部２０の貫通孔２１に対応する。
また、一例では、補償部２０が重力のみを受ける場合、補償部２０は、半導体素子１０の第１接合面１１の上端面の少なくとも一部のみを埋め込むように、元の形状を維持することができ、すなわち、補償部２０は、半導体素子１０の第１接合面１１の少なくとも一部領域のみと重なるように設けられている。例えば、補償部２０の硬度が高い場合、補償部２０は重力のみを受けて変形しない。さらに、補償部２０の外側部は半導体素子１０の外部まで延びて、外側埋め込み部２２を形成してもよく、ここで、後続の成形プロセスで、補償部２０が押し付けられると、補償部２０の外側埋め込み部２２が半導体素子１０に支持されていないため、外側埋め込み部２２が圧力を受けて変形し、これにより、補償部２０の外側埋め込み部２２が半導体素子１０の側面を埋め込むかまたは半導体素子１０の側面に密接するようになる。
別の例では、補償部２０が重力のみを受ける場合、補償部２０の外側埋め込み部２２が半導体素子１０に支持されていないため、外側埋め込み部２２が自動的に変形されて半導体素子１０の側面を埋め込むようになる。例えば、補償部２０の硬度が低い場合、補償部２０が重力のみを受ける場合、半導体素子１０に支持されていない外側埋め込み部２２は自動的に変形されて半導体素子１０の側面を埋め込むようになる。
補償部２０は提供されるか、又は事前に製造されてもよく、例えば、補償部２０は接着剤、樹脂などの材料を固化して形成してもよい。いくつかの例では、補償部２０の貫通孔２１は、補償部２０の形成に同期して形成されてもよく、すなわち、補償部２０は、半導体素子１０の上端面の一部領域に重なる補償部２０の貫通孔２１が、半導体素子１０のに非結合面１２の少なくとも一部領域に対応するように、枠状を有することができる。それでも、補償部２０は製作後、さらにスタンピングプロセスなどにより貫通孔２１を形成することができることを当業者は理解することができ、本発明のパッケージング方法はこの面では限定されない。
図８を参照すると、パッケージ方法の他の例では、後でプラスチック材料３００が補償部２０を形成できるように、面付けユニット１００にプラスチック材料３００を塗布することもできる。
一例では、プラスチック材料３００のみが半導体素子１０の第１接合面１１の少なくとも一部領域に塗布されている。好ましくは、プラスチック材料３００は、半導体素子１０の第１接合面１１の全域に塗布され、半導体素子１０の上端面の第１接合面１１を形成するための部分、及び半導体素子１０の側面を含む。
別の一例では、プラスチック材料３００は半導体素子１０の全域に塗布される。
別の一例では、プラスチック材料３００は、半導体素子１０の第１接合面１１の少なくとも一部領域及び被接合面の一部領域に塗布されてもよい。つまり、半導体素子１０の非接合面１２の一部領域にはプラスチック材料３００を塗布する必要がない。後でプラスチック材料３００が補償部２０を形成すると同時に、半導体素子１０の非接合面１２のプラスチック材料３００が塗布されていない部分に補償部２０の貫通孔２１を形成することができる。半導体素子１０の非接合面１２の中部領域がプラスチック材料３００で塗布されていないことが好ましい。
半導体素子１０に塗布されるプラスチック材料３００の種類は、本発明のパッケージング方法には限定されず、例えば、プラスチック材料３００は、インク、接着剤、溶剤を含む溶液などで実施されてもよく、これには限定されない。したがって、プラスチック材料３００が補償部２０を形成する方法は、インクの固化、接着剤の固化、溶剤含有溶液を塗布した後に溶剤を析出する固化であってもよい。また、補償部２０は、金属メッキまたは無電解メッキにより形成されてもよい。
図９Ａおよび９Ｂを参照すると、補償部２０を備えた面付けユニット１００は成形金型４００内に配置され、成形金型４００により成形プロセスが実行される。
具体的に、成形金型４００は上型４０１と下型４０２とを含み、成形金型４００が型締めおよび型抜き動作されるように、上型４０１と下型４０２のいずれかが動作可能になっている。成形金型４００が型締めされると、成形金型４００の上型４０１と下型４０２との間に少なくとも１つの成形空間４０３を形成され、面付けユニット１００が成形金型４００の上型４０１と下型４０２との間に配置されたとき、各半導体素子１０の第１接合面１１が各成形空間４０３内にそれぞれ位置する。
上型４０１と下型４０２との間に２つ以上の成形空間４０３が形成されている場合、隣接する成形空間４０３が連通するように、上型４０１と下型４０２との間に少なくとも１つの連通通路４０４がさらに形成されてもよい。
さらに、上型４０１は、成形ガイド部４０１１と、少なくとも１つの開窓成形部４０１２とを含み、各開窓成形部４０１２と成形ガイド部４０１１との間に成形ガイド溝４０１３が形成されるように、又は隣接する開窓成形部４０１２の間に成形ガイド溝４０１３が形成されるように、各開窓成形部４０１２は成形ガイド部４０１１に一体に延びている。上型４０１と下型４０２が型締めされると、隣接する成形空間４０３が連通するように、各成形空間４０３は、各成形ガイド溝４０１３に対応する位置に成形空間４０３がそれぞれ形成され、上型４０１と下型４０２との間に各連通通路４０４が形成される。
成形金型４００の上型４０１と下型４０２を型締めし、且つ上型４０１と下型４０２との間に面付けユニット３００を保持するとき、補償部２０の一部は上型４０１の押圧面４０１２１と半導体素子１０の非接合面１２との間に位置する。このようにすると、一方では、補償部２０は変形を起こすことにより、型締時に発生する成形金型４００の衝撃力を吸収することができ、これにより、該衝撃力が半導体素子１０に直接作用することが防止される。他方では、補償部２０は変形を起こすことにより、上型４０１の押圧面４０１２１と半導体素子１０の非接合面１２との間に隙間が形成されることを防止して、成形プロセスの完了後に「バリ」が発生する不良現象を防止することができる。もう一方では、補償部２０が半導体素子１０の非接合面１２から突出しているため、上型４０１の押圧面４０１２が半導体素子１０の方向に向かって押圧するとき、補償部２０は上型４０１の押圧面４０１２１とプラスチック材料３００が塗布された半導体素子１０の非接合面１２の部分とを分離するだけでなく、上型４０１の押圧面４０１２１と、プラスチック材料３００が塗布されていない半導体素子１０の非接合面１２の部分との間に隙間を作ることができて、上型４０１の押圧面４０１２１が半導体素子１０の非接合面１２を傷付けるという不良現象５２が防止される。
具体的には、半導体素子１０の非接合面１２のプラスチック材料３００が塗布されている部分を受圧部１２１とし、半導体素子１０の非接合面１２の材料３００の塗布されていない部分は露出部１２２として定義し、または、半導体素子１０の非接合面１２の補償部２０で覆われている部分を受圧部１２１とし、半導体素子１０の非接合面１２の補償部２０で覆われていない部分は露出部１２２として定義する。型締めが行われた後の上型４０１と下型４０２との間に面付けユニット１００が配置されるとき、補償部２０は半導体素子１０の被押圧部１２１と上型４０１の押圧面４０１２１とを分離するとともに、半導体素子１０の露出部１２２と上型４０１の押圧面４０１２１との間に隙間を形成することができて、上型４０１の押圧面４０１２１が半導体素子１０の非接合面１２を傷付けるという不良現象が防止される。
通常の場合、上型４０１の窓成形部４０１２の圧着面が押圧面４０１２１を形成している。
また、成形金型４００はフィルム層４０５をさらに含んでもよく、フィルム層４０５は上型４０１の押圧面４０１２１に重なって設けられており、例えば、フィルム層４０５は上型４０１の押圧面４０１２１に貼り付けられるように、上型４０１の押圧面４０１２１に重なって設けられてもよく、こうして、成形プロセスにおいて、フィルム層４０５は上型４０１の押圧面４０１２１と半導体素子１０の非接合面１２との間に位置することができて、フィルム層４０５により上型４０１の押圧面４０１２１と半導体素子１０の非接合面１２とが分離されて、上上型４０１の押圧面４０１２１によって半導体素子１０の非接合面１２が傷付けられることが防止される。また、フィルム層４０５は弾性を有してもい。これにより、成形金型４００の上型４０１と下型４０２が型締めされるとき、フィルム層４０５は上型４０１および下型４０２の型締めにより生じる衝撃力を吸収することができ、該衝撃力が半導体素子１２に直接作用することが防止される。
図１０および図１１を参照し、流体状の成形材料５００が成形金型４００の少なくとも１つの成形空間４０３内に添加され、成形材料５００は、連通通路４０４を介して成形空間４０３全体に充填され、このとき、成形材料５００が半導体素子１０の第１接合面１１を埋め込み、補償部２０が、半導体素子１０の第１接合面１１と成形材料５００の接合領域の少なくとも一部を分離することができる。
成形材料５００が成形金型４００の成形空間４０３に充填された後、成形材料５００を成形金型４００の成形空間４０３内で固化成形させて、半導体素子１０に一体的に接合されたパッケージ部材３０を形成することができ、そして、上型４０１の窓成形部４０１２に対応する位置にパッケージ部材３０の窓３１を形成し、パッケージ部材３０の窓３１は、半導体素子１０の非接合面１２の少なくとも一部領域に対応する。例えば、本発明のパッケージング方法の一例では、成形金型４００の成形空間４０３に充填された成形材料５００を加熱により硬化成形させて、半導体素子１０に一体的に接合されたパッケージ部材３０を形成してもよい。
半導体素子１０の第１接合面１１に対応するパッケージ部材３０の表面は第２接合面３２として定義され、すなわち、半導体素子１０の第１接合面１１とパッケージ部材３０の第２接合面３２とが位置する領域は、半導体素子１０とパッケージ部材３０との接合領域であり、補償部２０は、半導体素子１０とパッケージ部材３０との接合領域の少なくとも一部に位置する。
成形材料５００の種類は本発明のパッケージング方法では限定されない。例えば、成形材料５００は液体、固体粒子、または液体と固体粒子の混合物など、流動可能な任意の材料であってもよく、また、成形材料５００は、成形金型５００の成形空間４０３に添加された後、加熱、加圧、降温、放射線照射などにより硬化させることができる。好ましくは、成形材料５００は熱硬化性材料として実施されるが、これに限定されない。
成形材料５００が成形金型４００の成形空間４０３内で硬化し成形されて、半導体素子１０に一体的に接合されたパッケージ部材３０が形成された後、成形金型４００に対して型抜き作業を実行して、図１２に示す互いに接続された複数の半導体装置の半製品を形成する。
次に、半導体装置の半製品に対して焼成プロセスが行われ、パッケージ部材３０をさらに硬化させることにより、パッケージ部材３０が半導体素子１０から脱落されるという不良現象の発生を回避する。具体的には、図１３を参照し、半導体素子１０とパッケージ部材３０とは異なる材料からなるため、半導体素子１０とパッケージ部材３０は異なる熱膨張係数を有し、そして、パッケージ部材３０は成形金型４００によりモールド成形されるため、半導体装置の半製品を焼成してパッケージ部材３０を硬化させるとき、半導体素子１０およびパッケージ部材３０は異なる程度に変形され、パッケージ部材３０の変形の程度は半導体素子１０の変形程度よりもはるかに大きい。
通常の場合、半導体素子１０は加熱されると熱膨張および冷却収縮の物理現象によりわずかな膨張変形が発生する場合があり、具体的には、半導体素子１０の第１接合面１１がパッケージ部材３０の第２接合面１２に向かう方向に凸状に変形する。パッケージ部材３０は、加熱されると周囲が内方に収縮する変形が発生し、具体的には、パッケージ部材３０の第２接合面１２は半導体素子１０の第１接合面１１から離れる凹状変形が発生する。パッケージ部材３０は、第２接合面１２の位置で凹状変形が発生するとき、引っ張り力が生じて補償部２０を引っ張る。半導体素子１０は、第１接合面１１の位置で凸状変形が発生するとき、押圧力が生じて補償部２０を押圧する。補償部２０は変形可能な弾性部材であり、異なる位置で異なる大きさの変形を発生することができる。したがって、パッケージ部材３０が補償部２０を引っ張り、半導体素子１０が補償部２０を押圧するとき、補償部２０の異なる位置は、異なる大きさの変形を発生させることにより、パッケージ部材３０の変形の大きさと半導体素子１０の変形の大きさとの差を補償し、したがって、パッケージ部材３０の収縮変形による引っ張り力が半導体素子１０に作用することが防止され、このようにして、半導体素子１０の大きな変形を回避することができて、半導体素子１０の変形、亀裂などを防止し、半導体素子１０の良好な電気特性が確保される。特に、光センシング用の半導体素子１０については、半導体素子１０の非接合面１２の平坦性および完全性はよりよく確保することができて、半導体素子１０の光学性能が向上される。
次に、図１４に示すように、焼成後の複数の互いに接続された半導体装置の半製品を分割することで、半導体装置を形成することができる。
複数の互いに接続された半導体装置の半製品を分割する方法は、本発明のパッケージング方法では限定されない。例えば、一例では、複数の互いに接続された半導体装置を切断ブレードで切断することにより分割することができ、別の例では、複数の互いに接続された半導体装置をエッチングにより分割することもできる。
また、半導体装置の半製品の分割方向も制限されない。例えば、半導体装置の半製品を上から下に分割してもよく、半導体装置の半製品を下から上に分割してもよく、それによって半導体装置を形成する。
当業者は理解できるであろうが、本発明のパッケージング方法の他の例では、まず、複数の互いに接続された半導体装置の半製品を分割し、次に、単一の半導体装置の半製品を焼成して、半導体装置を得ることもできる。
当業者はまた理解できるであろうが、本発明の半導体装置のいくつかの例では、半導体装置は少なくとも１つの離型側１０１を有し、焼成プロセスの後、パッケージ部材３０は、半導体装置の離型側１０１に凹状変形を生成して、パッケージ部材３０が半導体装置の離型側１０１で弧状をするようになる。本発明の半導体装置の別のいくつかの例では、半導体装置は少なくとも１つの分割面１０２を有し、焼成プロセスの後、半導体装置の半製品を分割し、分割位置に半導体装置の分割側１０２を形成し、パッケージ部材３０は、半導体装置の分割側１０２で、例えば完全な斜面など、完全な平面になっている。
つまり、本発明の別の態様によれば、図１４を参照し、本発明はさらに半導体装置を提供する。半導体装置は、少なくともに１つの半導体素子１０、少なくとも１つの補償部２０、および少なくとも１つのパッケージ部材３０を備え、半導体素子１０は１つの第１接合面１１を有し、補償部２０は、半導体素子１０の第１接合面１１の少なくとも一部領域に重ねて設けられるか、または、補償部２０は、半導体素子１０の第１接合面１１の少なくとも一部領域に形成され、パッケージ部材３０は、成形プロセスによって半導体素子１０に一体的に接合されるとともに、半導体素子１０の第１接合面１１に対応する位置に第２接合面３２を形成する。パッケージ部材３０が成形プロセスにより半導体素子１０に一体的に接合されるとき、半導体装置の半製品が形成される。半導体装置の半製品に対して焼成を行うとき、補償部２０は、異なる位置で異なる大きさの変形を発生させることにより、パッケージ部材３０の変形の大きさと半導体素子１０の変形の大きさとの差を補償し、それにより、収縮変形によるパッケージ部材３０の引っ張り力が半導体素子１０に作用することが防止され、半導体素子１０の信頼性が確保される。
好ましくは、補償部２０は少なくとも１つの貫通孔２１を有し、貫通孔２１は半導体素子１０の非接合面１２の少なくとも一部領域に対応し、パッケージ部材３０は少なくとも１つの窓３１を有し、パッケージ部材３０の窓３１は、補償部２０の貫通孔２１を介して半導体素子１０の非接合面１２の少なくとも一部領域に対応する。
補償部２０の貫通孔２１の形状、大きさ、並びにパッケージ部材３０の窓３１の形状、大きさは本発明の半導体装置では限定されない。補償部２０の貫通孔２１の形状、およびパッケージ部材３０の窓３１の形状は、例えば、正方形または長方形などの方形で実現されることが好ましい。
図１５は、半導体装置の変形実施形態を示し、半導体装置は被接合部材４０をさらに含み、成形プロセスによって形成されたパッケージ部材３０は、半導体素子１０を被接合部材４０にパッケージングすることができ、これにより、半導体素子１０、被接合部材４０、およびパッケージ部材３０が一体的に接合される。
具体的には、成形プロセスの前に、半導体素子１０を被接合部材４０に配置した後、補償部２０を半導体素子１０の第１接合面１１の少なくとも一部領域に重ねて配置するか、あるいは、補償部２０を半導体素子１０の第１接合面１１の少なくとも一部領域に形成する。
成形プロセスで形成されたパッケージ部材３０は、半導体素子１０および被接合部材４０に一体的に接合することができ、半導体素子１０の第１接合面１１に位置する補償部２０は、パッケージ部材３０の第２接合面３２と半導体素子１０の第１接合面１１とを分離することができる。後続の補償部２０は、異なる位置で異なる大きさの変形を生成させることにより、パッケージ部材３０の変形の大きさと半導体素子１０の変形の大きさとの差を補償し、それにより、収縮変形によるパッケージ部材３０の引っ張り力が半導体素子１０に作用することが防止され、半導体素子１０の信頼性が確保される。
好ましくは、補償部２０は被接合部材４０の上端面の露出領域４１の少なくとも一部領域に設けられてもよく、あるいは、補償部２０は、被接合部材４０の上端面の露出領域４１の少なくとも一部領域に形成されてもよく、それにより、補償部２０は、パッケージ部材３０の第２接合面３２と被接合部材４０の露出領域４１とを分離することができ、それにより、後続の焼成プロセスにおいて、補償部２０は、異なる位置で異なる大きさの変形を生成することにより、パッケージ部材３０の変形の大きさと被接合部材４０の変形の大きさとの差を補償することができ、それにより、パッケージ部品３０の収縮変形により生じる引っ張り力が被接合部材４０に作用することが防止され、被接合部材４０の平坦性を確保することにより、半導体素子１０の平坦性が確保される。例えば、本発明の１つの好ましい実施例では、被接合部材４０の露出領域４１の全域に補償部２０が設けられるか、又は補償部２０が形成される。
本発明に係る被接合部材４０の露出領域４１とは、半導体素子１０が被接合部材４０の上端面に設けられた後、半導体素子１０に覆われない領域を指す。
図１６は半導体装置の別の変形実施形態を示し、パッケージ部材３０と被接合部材４０との間に補償部２０が配置または形成されてもよく、それにより、その後の焼成プロセスにおいて、補償部２０が変形を生成することにより、パッケージ部材３０の変形の大きさと被接合部材４０の変形の大きさとの差を補償し、したがって、パッケージ部品３０の収縮変形により生じる引っ張り力が被接合部材４０に作用することが防止されて、半導体装置の信頼性および歩留まりが確保される。
図１６に示された半導体装置のこの例では、パッケージ部材３０と被接合部材４０との間に保持される補償部２０、およびパッケージ部材３０と半導体素子１０との間に保持される補償部２０は一体化構造であってもよく、すなわち、パッケージ部材３０と被接合部材４０との間に保持される補償部２０、およびパッケージ部材３０と半導体素子１０との間に保持される補償部２０は一体的に形成することができる。図１７に示される半導体装置の別の変形実施形態では、パッケージ部材３０と被接合部材４０との間に保持される補償部２０、およびパッケージ部材３０と半導体素子１０との間に保持される補償部２０は別体構造であってもよく、すなわち、パッケージ部材３０と被接合部材４０との間に保持される補償部２０、およびパッケージ部材３０と半導体素子１０との間に保持される補償部２０は互いに独立することができ、このような方法により、それぞれの補償部２０によりパッケージ部材３０の変形の大きさと被接合部材４０の変形の大きさとの差を保障し、パッケージ部材３０の変形の大きさおよび半導体素子１０の変形の大きさをそれぞれ補償することができる。必要に応じて、パッケージ部材３０と被接合部材４０との間のみに補償部２０を設けてもよく、それにより、パッケージ部材の加工中に発生する半導体素子の側面押圧によって生じる変形が補償され、像面湾曲が低減し、結像品質が改善される。パッケージ部材３０と被接合部材４０との間のみに補償部２０を設けることにより、製品材料を節約し、コストを削減し、生産効率および歩留まりを改善することもできる。本特許文献は、各デバイスの材料の収縮率の違いによる変形を減らすことができる。本特許文献のパッケージング方法は、イメージングのためにパッケージ部材に光窓を設けており、パッケージ部材の加工プロセスにおいて各々のデバイスの材料の収縮率が異なるため、光窓が設けられていないパッケージ部材と比較して、光窓を設けているパッケージ部材のほうが半導体素子を変形しやすくする。本特許に係るパッケージ部材３０と被接合部材４０との間のみに補償部２０を設けることにより、このような変形を効果的に緩和することができる。図１８は、半導体装置の別の変形実施形態を示す。図１８に示すように、パッケージ部材３０、被接合部材４０および半導体素子１０の間に補償部２０を設けることができ、このような方法により、補償部２０によってパッケージ部材３０の変形幅と被接合部材４０の変形幅との差を補償し、パッケージ部材３０の変形の大きさおよび半導体素子１０の変形幅をそれぞれ補償することができる。図１８に示す実施例では、補償部２０の高さは半導体素子１０の高さよりも小さく、補償部２０は、被接合部材４０の半導体素子１０を除く領域の一部領域のみに設けられている。上述した補償部２０の設置方法に従って、パッケージ部材３０は被接合部材４０、半導体素子１０、および補償部２０の三者を埋め込むとともに、被接合部材４０、半導体素子１０、および補償部２０の三者に直接接触することができる。図１８に示す実施例による補償部の設置方法は、製品の材料を節約し、コストを削減し、生産効率を改善するとともに、半導体素子１０の変形幅を効果的に補償することができて、半導体素子１０の信頼性が保証されて、製品の歩留まりを改善することができる。
図１９は、半導体装置の別の変形実施形態を示し、補償部２０は多層にすることもでき、例えば、一実施例では、２つの接着剤層が互いに重なり合って多層の補償部２０を形成してもよく、または、２つのインク層が互いに重なり合って多層の補償部２０を形成してもよく、すなわち、同じ材料で多層の補償部２０を形成することができる。別の例として、接着剤層とインク層が互いに重なり合って多層の補償部２０を形成してもよく、すなわち、異なる材料が多層の補償部２０を形成してもよい。もちろん、補償部２０の異なる層は異なる厚さを有することができる。当業者は理解できるであろうが、本発明は、接着剤層およびインク層によって多層の補償部２０を形成することを説明しているが、他の例では、多層の補償部２０を他の材料で形成したり、補償部２０の層数を２層以上にしたりすることはいずれも可能である。
図２０は、本発明の好ましい実施形態による半導体装置を含む撮像装置１１００の断面概略図である。図２０に示すように、撮像装置１１００は光学レンズ６０と、明細書の説明による半導体装置とを備えている。撮像装置１１００は、ドライバ７０をさらに備え、光学レンズ６０がドライバ７０に駆動可能に設けられ、ドライバ７０がパッケージ部材３０の上端面に取り付けられることにより、光学レンズ６０が半導体素子１０の感光経路に保持されるようになる。本発明の別の実施形態では、撮像装置１１００はドライバ７０を含まなくてもよい。図示された撮像装置１１００はフィルタ素子８０を含み、フィルタ素子８０がパッケージ部材３０の上端面に取り付けられることにより、フィルタ素子８０が光学レンズ６０と半導体素子１０との間に保持されるようになる。別の実施形態では、図示される撮像装置１１００はフレーム状のホルダを含み、フィルタ素子８０がホルダに取り付けられ、ホルダがパッケージ部材３０の上端面に取り付けられることにより、フィルタ素子８０が光学レンズ６０と半導体素子１０との間に保持されるようになる。パッケージ部材３０の上端面に第１実装領域３０１および第２実装領域３０２を有し、ドライバ７０はパッケージ部材３０の第１実装領域３０１に実装され、フィルタ素子８０またはホルダはパッケージ部材３０の第２実装領域３０２に実装される。パッケージ部材３０の第１実装領域３０１と第２実装領域３０２が高低差を有することにより、窓に連通される実装溝３０３が形成され、フィルタ素子８０またはホルダが実装溝３０３に収容される。パッケージ部材３０の上端面に第１実装領域３０１および第２実装領域３０２を有し、ドライバ７０はパッケージ部材３０の第１実装領域３０１に実装され、ホルダはパッケージ部材３０の第２実装領域３０２に実装される。図示された撮像装置１１００は回路基板を備え、半導体素子１０のチップコネクタが回路基板の回路基板コネクタに電気的に接続されている。
図２１は、本発明の好ましい実施例による撮像装置を含む電子機器である。本発明はさらに、電子機器を提供し、図２１を参照し、電子機器は機器本体１２００と少なくとも１つの撮像装置１１００を含み、撮像装置１１００は機器本体１２００に設けられて、機器本体１２００が画像（例えば、ビデオや画像など）を取得するのを支援する。
本発明は、従来のモールディングおよびパッケージング技術とは異なる、成形プロセスに基づく半導体パッケージング方法を提供し、パッケージング方法は、
半導体素子１０の第１接合面１１とパッケージ部材３０の第２接合面３２との間に形成された接合領域の少なくとも一部に補償部２０の少なくとも一部を保持させて、半導体装置の半製品を形成するステップ（ａ）と、
パッケージ部材３０を硬化させる際、補償部２０のそれぞれの位置が異なる程度の変形を発生するように、パッケージ部材３０の変形の大きさと半導体素子１０の変形の大きさとの差を補償して、半導体素子１０をパッケージングし半導体装置を形成するステップと（ｂ）を含む。
ステップ（ｂ）において、焼成プロセスによってパッケージ部材３０を硬化させることができ、これにより、パッケージ部材３０が半導体素子１０から脱落するという不良現象が防止される。
当業者であれば、記述及び図面に示した本発明の実施例は例として本発明を限定するものではないと理解すべきである。
本発明の目的は完全かつ効果的に実現されている。本発明の機能及び構造原理は実施例に示されかつ説明され、原理から逸脱することなく、本発明の実施形態は任意の変形又は修正を有することができる。
１０ 半導体素子
１１ 第１接合面
１２ 非接合面
２０ 補償部
２１ 貫通孔
３０ パッケージ部材
３０１ 第１実装領域
３０２ 第２実装領域
３０３ 実装溝
３１ 窓
３２ 第２接合面
４０ 被接合部材
４１ 露出領域
６０ 光学レンズ
７０ ドライバ
８０ フィルタ素子
１００ 面付けユニット
１２１ 受圧部
１２２ 露出部
２００ ベース
３００ プラスチック材料
４００ 成形金型
４０１ 上型
４０１１ 成形ガイド部
４０１２ 開窓成形部
４０１２１ 押圧面
４０１３ 成形ガイド溝
４０２ 下型
４０３ 成形空間
４０４ 連通通路
４０５ フィルム層
５００ 成形材料
１１００ 撮像装置
１２００ 機器本体
１０Ｐ 半導体素子
１１Ｐ 第２接合面
２０Ｐ 被接合部材
３０Ｐ パッケージ部材
３１Ｐ 第１接合面
４０Ｐ 成形金型
４１Ｐ 成形空間
５０Ｐ 成形材料

Claims (15)

  1. 画像処理モジュールであって、
    被接合部材と、
    前記被接合部材の上端面の少なくとも一部に支持される感光素子と、
    前記被接合部材の上端面における前記少なくとも一部を除くその他領域に設けられるとともに、前記感光素子の側部に接触する補償部と、
    前記感光素子、前記被接合部材、および前記補償部のうち少なくとも２つを埋め込むように構成されたパッケージ部材とを備え、
    前記補償部は、前記感光素子の周囲を囲んで配置されて枠状に形成され、互いに重なり合う複数の補償部を含むことを特徴とする、画像処理モジュール。
  2. 前記補償部は、前記被接合部材と前記パッケージ部材との間に介在され、さらに、前記感光素子と前記パッケージ部材との間に介在される、請求項１に記載の画像処理モジュール。
  3. 前記パッケージ部材は、前記感光素子、前記被接合部材、および前記補償部の３つを埋め込むとともに、前記感光素子、前記被接合部材、および前記補償部の３つといずれも接触する、請求項１に記載の画像処理モジュール。
  4. 前記パッケージ部材は、前記感光素子の一部領域に対応する少なくとも１つの開き窓を有する、請求項１に記載の画像処理モジュール。
  5. 前記補償部は、前記被接合部材の上端面において前記少なくとも一部を除くその他領域における一部領域に位置する、請求項３に記載の画像処理モジュール。
  6. 前記補償部は、前記被接合部材の上端面において前記少なくとも一部を除くその他領域の全体に位置する、請求項３に記載の画像処理モジュール。
  7. 前記補償部は、前記被接合部材の上端面において前記少なくとも一部を除くその他領域、前記感光素子の側面と前記パッケージ部材がともに形成した空間に充満する、請求項１に記載の画像処理モジュール。
  8. 前記補償部の高さは、前記感光素子の高さ未満である、請求項３に記載の画像処理モジュール。
  9. 成形プロセスに基づく感光素子パッケージング方法であって、
    感光素子を被接合部材の上端面の少なくとも一部に支持させるステップと、
    補償部が前記感光素子の側部に接触するように、前記補償部を前記被接合部材の上端面における前記少なくとも一部に近接するその他領域に設置するステップであって、前記補償部は、前記感光素子の周囲を囲んで配置されて枠状に形成され、互いに重なり合う複数の補償部を含む、ステップと、
    パッケージ部材によって前記感光素子、前記被接合部材、および前記補償部のうち少なくとも２つを埋め込むステップとを含む
    ことを特徴とする、感光素子パッケージング方法。
  10. 前記補償部は、前記被接合部材と前記パッケージ部材との間に介在されるように形成され、さらに、前記感光素子と前記パッケージ部材との間に介在される、請求項９に記載の感光素子パッケージング方法。
  11. パッケージ部材によって前記感光素子、前記被接合部材、および前記補償部のうち少なくとも２つを埋め込むステップは、
    パッケージ部材が前記感光素子、前記被接合部材、および前記補償部の３つを埋め込むことによって、前記パッケージ部材が前記感光素子、前記被接合部材、および前記補償部の３つといずれも接触するステップを含む、請求項１０に記載の感光素子パッケージング方法。
  12. パッケージ部材に埋め込まれた感光素子は面付けの形態であり、
    前記方法は、パッケージ部材に埋め込まれた感光素子の間を切断するステップをさらに含む、請求項１１に記載の感光素子パッケージング方法。
  13. パッケージ部材によって前記感光素子、前記被接合部材、および前記補償部のうち少なくとも２つを埋め込むステップは、
    流体状の媒体で前記感光素子、前記被接合部材、および前記補償部のうちの少なくとも２つを埋め込んだ後に、前記流体状の媒体を固化させるステップを含む、請求項９に記載の感光素子パッケージング方法。
  14. 前記補償部は、前記感光素子の側部に塗布された流体状の媒体を硬化させることにより形成される、請求項９に記載の感光素子パッケージング方法。
  15. 前記補償部を前記被接合部材の上端面における前記少なくとも一部に近接するその他領域に設置するステップは、
    前記補償部を前記被接合部材の上端面の前記その他領域の一部に設置するステップを含む、請求項９～１４のいずれか１項に記載の感光素子パッケージング方法。
JP2019554764A 2017-04-07 2018-04-04 成形プロセスに基づく半導体パッケージング方法および半導体装置 Active JP7041167B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
CN201710224073.2 2017-04-07
CN201720365419 2017-04-07
CN201710224073 2017-04-07
CN201720365419.6 2017-04-07
CN201721042055.4 2017-08-17
CN201710709097.7A CN108695165A (zh) 2017-04-07 2017-08-17 基于模制工艺的半导体封装方法和半导体装置
CN201721042055.4U CN207664026U (zh) 2017-04-07 2017-08-17 基于模制工艺的半导体装置及包含该半导体装置的图像处理组件、摄像装置和电子设备
CN201710709097.7 2017-08-17
PCT/CN2018/081954 WO2018184572A1 (zh) 2017-04-07 2018-04-04 基于模制工艺的半导体封装方法和半导体装置

Publications (2)

Publication Number Publication Date
JP2020513157A JP2020513157A (ja) 2020-04-30
JP7041167B2 true JP7041167B2 (ja) 2022-03-23

Family

ID=62935742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019554764A Active JP7041167B2 (ja) 2017-04-07 2018-04-04 成形プロセスに基づく半導体パッケージング方法および半導体装置

Country Status (5)

Country Link
EP (1) EP3608952A4 (ja)
JP (1) JP7041167B2 (ja)
KR (1) KR102353891B1 (ja)
CN (2) CN207664026U (ja)
TW (2) TWI698940B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207664026U (zh) * 2017-04-07 2018-07-27 宁波舜宇光电信息有限公司 基于模制工艺的半导体装置及包含该半导体装置的图像处理组件、摄像装置和电子设备
EP4043397A4 (en) 2020-01-10 2023-01-25 LG Energy Solution, Ltd. ARTIFICIAL GRAPHITE, METHOD OF MAKING ARTIFICIAL GRAPHITE, ANODE WITH IT AND LITHIUM SECONDARY BATTERY
US20240170357A1 (en) * 2022-11-23 2024-05-23 Nxp Usa, Inc. Two-part molding of device packages with spacers

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032617A (ja) 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
JP2006054209A (ja) 2003-09-30 2006-02-23 Toyoda Gosei Co Ltd 発光装置
US20060071305A1 (en) 2004-09-24 2006-04-06 Kai-Kuang Ho Electrical package structure including chip with polymer thereon
CN101399238A (zh) 2007-09-27 2009-04-01 松下电器产业株式会社 光学设备及其制造方法
JP2010050452A (ja) 2008-08-11 2010-03-04 Sensirion Ag 応力緩和層を備えたセンサ装置の製造方法
JP2012216678A (ja) 2011-03-31 2012-11-08 Fujitsu Ltd 電子部品、電子機器、及びはんだペースト
US20140008775A1 (en) 2012-07-04 2014-01-09 Elpida Memory, Inc. Semiconductor device
JP2016025183A (ja) 2014-07-18 2016-02-08 パナソニックＩｐマネジメント株式会社 回路モジュール及びモータ
JP2016100573A (ja) 2014-11-26 2016-05-30 株式会社東芝 電子モジュール、及びカメラモジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321182A (ja) * 1996-05-29 1997-12-12 Shiaru:Kk 樹脂封止型半導体装置
US6570245B1 (en) * 2000-03-09 2003-05-27 Intel Corporation Stress shield for microelectronic dice
KR20100109042A (ko) * 2009-03-31 2010-10-08 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조방법
CN102651350B (zh) * 2011-02-25 2015-01-28 精材科技股份有限公司 晶片封装体
JP5821242B2 (ja) * 2011-03-31 2015-11-24 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR20130114352A (ko) * 2012-04-09 2013-10-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2015032653A (ja) * 2013-08-01 2015-02-16 株式会社東芝 固体撮像装置
FR3029687A1 (fr) * 2014-12-09 2016-06-10 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation
EP3429181A4 (en) * 2016-03-12 2019-09-18 Ningbo Sunny Opotech Co., Ltd. NETWORK CAMERA MODULE, MOLDED PHOTOSENSITIVE ASSEMBLY, METHOD FOR MANUFACTURING SAME, AND ELECTRONIC DEVICE
EP4231653A3 (en) * 2016-03-28 2024-03-06 Ningbo Sunny Opotech Co., Ltd. Camera module and molded photosensitive assembly and manufacturing method therefor, and electronic device
CN111193852B (zh) * 2016-03-28 2021-10-15 宁波舜宇光电信息有限公司 摄像模组及其制造方法
CN207664026U (zh) * 2017-04-07 2018-07-27 宁波舜宇光电信息有限公司 基于模制工艺的半导体装置及包含该半导体装置的图像处理组件、摄像装置和电子设备

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054209A (ja) 2003-09-30 2006-02-23 Toyoda Gosei Co Ltd 発光装置
JP2006032617A (ja) 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
US20060071305A1 (en) 2004-09-24 2006-04-06 Kai-Kuang Ho Electrical package structure including chip with polymer thereon
CN101399238A (zh) 2007-09-27 2009-04-01 松下电器产业株式会社 光学设备及其制造方法
JP2009081346A (ja) 2007-09-27 2009-04-16 Panasonic Corp 光学デバイスおよびその製造方法
JP2010050452A (ja) 2008-08-11 2010-03-04 Sensirion Ag 応力緩和層を備えたセンサ装置の製造方法
JP2012216678A (ja) 2011-03-31 2012-11-08 Fujitsu Ltd 電子部品、電子機器、及びはんだペースト
US20140008775A1 (en) 2012-07-04 2014-01-09 Elpida Memory, Inc. Semiconductor device
JP2014013836A (ja) 2012-07-04 2014-01-23 Ps4 Luxco S A R L 半導体装置
JP2016025183A (ja) 2014-07-18 2016-02-08 パナソニックＩｐマネジメント株式会社 回路モジュール及びモータ
JP2016100573A (ja) 2014-11-26 2016-05-30 株式会社東芝 電子モジュール、及びカメラモジュール

Also Published As

Publication number Publication date
TWM578875U (zh) 2019-06-01
TW201842597A (zh) 2018-12-01
JP2020513157A (ja) 2020-04-30
TWI698940B (zh) 2020-07-11
KR20200003818A (ko) 2020-01-10
EP3608952A4 (en) 2020-05-06
CN207664026U (zh) 2018-07-27
EP3608952A1 (en) 2020-02-12
CN108695165A (zh) 2018-10-23
KR102353891B1 (ko) 2022-01-19

Similar Documents

Publication Publication Date Title
JP7132998B2 (ja) 撮像モジュールのモールド回路基板とその製造設備及び製造方法
JP7041167B2 (ja) 成形プロセスに基づく半導体パッケージング方法および半導体装置
JP5084829B2 (ja) 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール
JP5746919B2 (ja) 半導体パッケージ
US7863101B2 (en) Stacking semiconductor device and production method thereof
US20100120204A1 (en) Method of manufacturing semiconductor device
KR20160108664A (ko) 반도체 패키지 및 그 제조 방법
US11296048B2 (en) Semiconductor chip mounting device and method for manufacturing semiconductor device
US20120018084A1 (en) Printed Circuit Board Assembly Manufacturing Device And Method
US20130307163A1 (en) Semiconductor device and method of manufacturing the same
JP2010153498A (ja) 樹脂封止パッケージ及びその製造方法
JP5445695B2 (ja) 半導体モジュール、モールド装置及びモールド成形方法
JP2011243801A (ja) 半導体パッケージの製造装置及び製造方法
US11728368B2 (en) Semiconductor packaging method and semiconductor device based on molding process
JP2021100820A (ja) 撮像モジュールのモールド回路基板の製造装置およびその製造方法
TWI671829B (zh) 半導體裝置之製造方法
KR102527791B1 (ko) 카메라 모듈
US20100237490A1 (en) Package structure and manufacturing method thereof
TWI607516B (zh) Semiconductor device manufacturing method and manufacturing apparatus
JP2010206028A (ja) Ｉｃパッケージの製造方法、ｉｃパッケージ、光ピックアップ、及び光無線データ通信の送受信デバイス
JP2012069744A (ja) 半導体装置及びその製造方法
JP4293088B2 (ja) 積層型半導体装置の製造方法
JP7453035B2 (ja) 圧着ヘッド、これを用いた実装装置および実装方法
JP2008034571A (ja) 半導体キャリア、装着ツール、半導体装置の製造方法、および半導体装置
JP5858600B2 (ja) チップ実装方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211208

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211215

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220310

R150 Certificate of patent or registration of utility model

Ref document number: 7041167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150