KR20200003818A - 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치 - Google Patents

성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20200003818A
KR20200003818A KR1020197032766A KR20197032766A KR20200003818A KR 20200003818 A KR20200003818 A KR 20200003818A KR 1020197032766 A KR1020197032766 A KR 1020197032766A KR 20197032766 A KR20197032766 A KR 20197032766A KR 20200003818 A KR20200003818 A KR 20200003818A
Authority
KR
South Korea
Prior art keywords
semiconductor device
package member
joined
semiconductor
compensation
Prior art date
Application number
KR1020197032766A
Other languages
English (en)
Other versions
KR102353891B1 (ko
Inventor
밍쥬 왕
보지에 자오
다케히코 다나까
젠유 첸
헹 지앙
난 구오
Original Assignee
닝보 써니 오포테크 코., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닝보 써니 오포테크 코., 엘티디. filed Critical 닝보 써니 오포테크 코., 엘티디.
Priority claimed from PCT/CN2018/081954 external-priority patent/WO2018184572A1/zh
Publication of KR20200003818A publication Critical patent/KR20200003818A/ko
Application granted granted Critical
Publication of KR102353891B1 publication Critical patent/KR102353891B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H04N5/2257—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공한다. 상기 패키징 방법은, 먼저, 반도체소자의 제1 접합면과 패키지 부재의 제2 접합면 사이에 형성된 접합영역의 적어도 일부에 보상부의 적어도 일부를 유지시켜 반도체 장치의 반제품을 형성하고, 그 다음, 상기 패키지 부재를 경화시킬 때, 상기 보상부의 매개 위치에 부동한 정도의 변형을 생성시킴으로써 상기 패키지 부재의 변형폭도와 상기 반도체소자의 변형폭도 간의 차이를 보상하여 상기 반도체소자를 패키징하여 상기 반도체 장치를 형성한다. 상술한 방법을 통해 상기 반도체소자의 표면에 균열, 변형 등의 불량현상이 발생하는 것을 피할 수 있다.

Description

성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치
본 출원은 2017년 4월 7일 중국 국가지식산권국 (SIPO)에 제출한 특허출원번호가 201710224073.2인 중국특허출원, 2017년 4월 7일 중국국가지식산권국 (SIPO)에 제출한 특허출원번호가 201720365419.6인 중국특허출원, 2017년 8월 17일 중국국가지식산권국 (SIPO)에 제출 한 특허출원번호가 201710709097.7인 중국특허출원, 및 2017년 8월 17일 중국국가지식산권국 (SIPO)에 제출한 특허출원번호가 201721042055.4인 중국특허출원의 우선권과 권익을 주장하며, 위의 중국특허출원은 그 전체가 참조로 본 명세서에 통합된다.
본 발명은 반도체 패키징 분야에 관한 것으로서, 특히 몰딩 프로세스에 기반한 반도체 패키징 방법, 반도체 장치, 촬상장치, 화상처리모듈 및 촬상장치를 갖는 전자기기에 관한 것이다.
몰딩 패키징 기술은 반도체 분야에서 널리 알려진 기술이며, 도1에 도시된 바와 같이, 몰딩 패키징 기술은 반도체소자 (10P)의 적어도 일부 표면 및 피접합 부재 (20P)의 적어도 일부 표면에 동시에 패키지 부재(30P)를 형성함으로써, 상기 패키지 부재 (30P)에 의해 상기 반도체소자 (10P)를 상기 피접합 부재 (20P)에 일체로 접합시킨다. 또한, 도2에 도시된 바와 같이, 몰딩 패키징 기술은 상기 반도체소자(10P)의 적어도 일부 표면에 상기 패키지 부재(30P)를 형성함으로써, 상기 패키지 부재(30P)가 상기 반도체소자(10P)의 적어도 일부 표면을 내장하여 상기 패키지 부재 (30P)에 의해 상기 반도체소자(10P)를 보호할 수 있다.
도2에 도시된 예를 예에 있어서, 몰딩 및 패키징 기술에 의해 상기 반도체소자(10P)를 패키징하는 구체적인 프로세스는, 먼저, 도3에 도시된 바와 같이, 상기 반도체소자(10P)를 성형 금형(40P)에 배치하고, 상기 반도체소자(10P)의 패키지 대상 표면을 상기 성형 금형(40P)의 성형 공간(41P)내에 노출시키고, 다음으로, 도4에 도시된 바와 같이, 유체 상태의 성형 재료(50P)를 상기 성형 금형(40P)의 상기 성형 공간(41P)에 첨가하고, 상기 성형 재료(50P)를 상기 성형 금형(40P)의 상기 성형 공간(41P)을 채우도록 충전함으로써, 상기 성형 재료(50P)가 상기 성형 금형(40P)의 상기 성형 공간 (41P)내에 노출된 상기 반도체소자(10P)의 표면을 내장할 수 있다. 상기 성형 금형(40P)의 상기 성형 공간 (41P)내 에서의 상기 성형 재료(50P)의 경화 및 상기 성형 금형(40P)의 이형단계가 적용된 후, 도5에 되시된 바와 같이, 상기 성형재료(50P)는 상기 반도체소자(10P)의 적어도 일부 표면에 접합되는 상기 패키지 부재(30P)를 형성할 수 있으며, 여기서 상기 패키지 부재(30P)의 제1 접합면(31P)과 상기 반도체소자(10P)의 제2 접합면(11P)은 서로 대응된다.
상기 반도체소자 (10P)와 상기 패키지 부재 (30P)가 더욱 견고하게 접합하여 상기 패키지 부재 (30P)가 상기 반도체소자 (10P)에서 탈락하지 않도록하기 위해, 이형 후, 상기 패키지 부재 (30P)가 접합된 상기 반도체소자 (10P)에 대해 소성 프로세스를 행함으로써, 상기 패키지 부재 (30P)와 상기 반도체소자 (10P)의 접합을 보다 확실하게 한다. 그러나, 상기 반도체소자 (10P)와 상기 패키지 부재 (30P)는 서로 다른 재료로 형성되어 있기 때문에, 상기 반도체소자 (10P)와 상기 패키지 부재 (30P)의 열팽창 계수가 부동하며, 또한 상기 패키지 부재 (30P) 재료가 소성 프로세스에서 계속하여 중합 수축되어, 소성 프로세스에 있어서 상기 반도체소자 (10P)와 상기 패키지 부재 (30P)가 소성 프로세스가 실시될 때 열에 의해 부동한 정도의 변형이 생긴다. 구체적으로 도5를 참조하면, 상기 패키지 부재 (30P)는 상기 성형 금형 40P의 상기 성형 공간 41P에 첨가된 상기 성형 재료 50P가 경화되어 형성되며, 소성 프로세스에 있어서, 상기 패키지 부재 (30P)는 가열되면 그 주위에 큰 폭도의 내부 수축 변형 현상이 발생하며 소성 후의 냉각시에 진일보 수축되어, 상기 패키지 부재 (30P)의 상기 제1 접합면 (31P)에 큰 변형을 일으키는 한편, 상기 반도체소자 (10P)는 가열 후의 냉각시에, 상기 반도체소자 (10P)의 열팽창 계수가 작기 때문에 상기 반도체소자 (10P)의 제2 접합면 (11P)의 변형폭도이 이론적으로 작아진다.
상기 패키지 부재 (30P)의 상기 제 1 접합면 (31P)이 상기 반도체소자 (10P)의 상기 제2 접합면 (11P)에 일체 적으로 접합되기 때문에, 상기 패키지 부재 (30P)의 상기 제 2 접합면 (31)이 대폭도의 변형이 발생할 때 인장력이 발생함과 동시에 상기 반도체소자 (10P)의 제2 접합면 (11P)에 작용하며, 상기 인장력에 의해 상기 반도체소자 (10P)의 상기 제 2 접합면 (11P)의 변형폭도가 상기 반도체소자 (10P)의 상기 제 2 접합면 (11P)의 이론상의 변형폭도보다 더욱 커진다. 도5에서 실선 (100)은 수축 변형에 의해 상기 패키지 부재 (30P)가 상기 반도체소자 (10P)를 끌어 당겨서 생기는 실제 변형폭도를 나타내고, 점선 (200)은 상기 반도체소자 (10P)의 이론으로 발생하는 변형의 폭도를 나타내며, 이러한 현상에 의한 결과는 상기 반도체소자 (10P)의 적어도 일부 표면에 균열, 변형, 피로 등의 불량 현상을 초래한다. 상기 반도체소자 (10P)의 표면에 균열, 변형, 피로 등의 불량 현상이 발생하면 상기 반도체소자 (10P)의 전기적 특성 및 기타 성능에 심각한 영향을 미친다. 상기 패키지 부재 (30P)와 상기 피패키지 부재 (20P)의 접합면도 서로 일체로 접합되어 있으며, 이에 의해, 상기 패키지 부재 (30P)의 접합면은 대폭도의 변형이 발생할 때 인장력을 발생시킴과 동시에 상기 피패키지 부재 (20P)의 접합면에 작용하여, 상기 피패키지 부재 (20P)의 접합면의 변형폭도가 상기 피패키지 부재 (20P)의 이론적 변형폭도보다 크게 된다.
소성 프로세스가 실시될 때, 상기 패키지 부재 (30P)에 의해 발생한 대폭도의 수축 변형에 의해 상기 반도체소자 (10P)의 표면에 균열, 변형 등 불량 현상이 발생하여 상기 반도체소자 (10P) 제품 수율에 심각한 영향을 끼칠 수 있다. 특히 빛 감지에 사용되는 상기 반도체소자 (10P)의 경우, 상기 반도체소자 (10P)의 표면이 완정하고 최대한 수평을 유지하여야 하지만, 소성 프로세스가 실시될 때, 상기 패키지 부재 (30P)가 수축 변형에 의해 상기 반도체소자 (10P)의 표면에 균열, 변형 등이 발생하여 상기 반도체소자 (10P)의 제품 수율에 심각한 영향을 주며, 상기 반도체소자 (10P)가 직접 폐기될 우려가 있으며, 이로 인해 몰드 패키징 프로세스가 빛 감지에 사용되는 상기 반도체소자 (10P)의 패키징 분야에 적용할 수 없게 된다.
본 발명에 따른 반도체 패키징 방법 및 반도체 장치는 종래 기술의 적어도 몇가지 문제를 해결한다.
본 발명의 목적은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 패키징 방법은 패키지 부재를 상기 반도체소자의 적어도 일부에 확실하고 일체적으로 접합할 수 있으며, 상기 반도체소자의 변형을 감소시킴으로써 상기 반도체소자의 양호한 전도성을 확보한다.
본 발명의 목적은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 패키징 방법은 특히 상기 패키지 부재를 빛 감지를 위한 상기 반도체소자 (또는 감광소자라고도 함)의 일부에 확실하고 일체적으로 접합하는데 적합하다. 본 발명의 상기 패키징 방법은 상기 반도체소자의 변형발생을 저감하고, 상기 반도체소자의 표면에 균열이 발생하는 것을 방지함으로써, 상기 반도체소자의 광학 성능을 확보할 수 있다.
본 발명의 목적은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 패키징 방법은 상기 패키지 부재와 상기 반도체소자 사이에 보상부를 제공하고, 소성 프로세스 시에, 상기 보상부에 의해 상기 패키지 부재의 변형폭도와 상기 반도체소자의 변형폭도의 차이를 보상하여 수축 변형에 의한 상기 패키지 부재의 인장력이 상기 반도체소자에 작용하는 것을 방지하고, 이로 인하여 상기 반도체소자의 표면에 균열이 생기는 것을 방지하여 상기 반도체소자의 표면의 완정성을 보장한다.
본 발명의 목적은 성형 프로세스에 따른 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 보상부는 탄성을 갖고 있어, 상기 반도체소자에 사용되는 경우, 상기 보상부는 상기 반도체 장치가 진동으로 인해 상기 패키지 부재의 상면과 상기 반도체소자의 비접합면이 평행되지 않는 불량현상을 보상할 수 있다.
본 발명의 목적은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 보상부가 상기 반도체소자의 비접합면의 적어도 일부에 위치하여 성형 프로세스시 상기 보상부가 성형 금형의 가압면과 상기 반도체소자 사이에 위치할 수 있어, 상기 보상부가 상기 성형 금형의 상형과 하형을 맞출 때에 발생하는 충격력을 흡수하여 상기 충격력이 상기 반도체소자에 작용하는 것을 방지한다.
본 발명의 목적은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 보상부는 상기 성형 금형의 가압면과 상기 반도체소자의 비접합면과의 접촉을 방지하여, 상기 성형 금형의 가압면이 상기 반도체소자의 비접합면을 긁지 않도록하며, 이에 의해 상기 반도체소자의 비접합면의 완정성이 보장된다.
본 발명의 목적은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 보상부를 변형 가능하게 함으로써, 상기 성형 금형의 가압면과 상기 반도체소자의 비접합면 사이에 틈이 형성되는 것을 방지할 수 있어, 상기 패키지 부재를 형성하기 위한 상기 성형 재료가 상기 반도체소자의 접합면에서 비접합면으로 흐르는 것을 방지하여 디버링이 생기는 불량 현상을 피면한다.
본 발명의 목적은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 보상부는 프레임 형상이고, 적어도 하나의 관통홀을 가지며, 상기 보상부가 상기 반도체소자의 접합면에 설치될 때, 상기 보상부의 상기 관통홀은 상기 반도체소자의 비접합면의 적어도 일부에 대응한다.
본 발명의 목적은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 패키징 방법은 상기 패키지 부재와 상기 피접합 부재 사이에 상기 보상부를 제공하여, 소성 프로세스시, 상기 보상부가 상기 패키지 부재의 변형폭도와 상기 피접합 부재의 변형폭도의 차이를 보상하여 상기 패키지 부재의 수축 변형에 의해 발생하는 인장력이 상기 피접합 부재에 작용하는 것을 방지한다.
본 발명의 목적은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 패키지 부재와 상기 피접합 부재 사이에 유지되는 상기 보상부와, 상기 패키지 부재와 상기 반도체소자 사이에 유지되는 상기 보상부는 서로 다른 분할 구조, 즉, 상기 패키지 부재와 상기 피접합 부재 사이에 유지되는 상기 보상부와, 상기 패키지 부재와 상기 반도체소자와 사이에 유지되는 상기 보상부는 서로 독립적이므로, 각 상기 보상부에 의해 상기 패키지 부재의 변형폭도와 상기 피접합 부재의 변형폭도의 차이가 보상되고, 상기 패키지 부재의 변형폭도 및 상기 반도체소자의 변형폭도가 보상된다.
본 발명의 목적은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 보상부는 다층 구조이다.
본 발명의 목적은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 패키징 방법은 상기 패키지 부재를 적어도 하나의 개구부로 형성함으로써, 상기 보상부의 상기 관통홀에 대응하고 상기 반도체소자의 비접합면의 적어도 일부에 대응시킬 수 있다.
본 발명의 목적은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 패키징 방법은 상기 패키지 부재를 형성함으로써, 상기 반도체소자를 피접합 부재에 일체적이고 확실하게 접합되도록 한다.
본 발명의 목적은 성형 프로세스에 기반한 반도체 패키징 방법 및 반도체 장치를 제공하는 것이며, 상기 패키징 방법은 상기 반도체소자의 접합면의 적어도 일부에 플라스틱 재료를 도포함으로써 상기 보상부를 형성한다.
본 발명의 제1 양태에 따르면, 본 발명은 성형 프로세스에 기반한 반도체 패키징 방법을 제공하고, 상기 패키징 방법은, 반도체소자의 제1 접합면과 패키지 부재의 제2 접합면 사이에 형성된 접합영역의 적어도 일부 영역에 보상부의 적어도 일부를 유지시켜 반도체 장치의 반제품을 형성하는 단계(c)와, 상기 패키지 부재를 경화시킬때, 상기 보상부의 매개 위치에 부동한 정도의 변형을 생성시켜 상기 패키지 부재의 변형폭도와 상기 반도체소자의 변형폭도 간의 차이를 보상하여 상기 반도체소자를 패키징함으로써 상기 반도체 장치를 형성하는 단계(d)를 포함한다.
본 발명의 하나의 실시예에 따르면, 상기 단계(a)에 있어서, 상기 패키지 부재는 복수의 상기 반도체 장치의 반제품을 서로 연결시키고, 상기 단계(b) 후, 서로 연결된 복수의 상기 반도체 장치의 반제품을 분할하는 단계(c)를 추가로 포함한다.
본 발명의 하나의 실시예에 따르면, 상기 단계(a)에 있어서, 상기 패키지 부재는 복수의 상기 반도체 장치의 반제품을 서로 연결시키고, 상기 단계(b)의 전에, 서로 연결된 복수의 상기 반도체 장치의 반제품을 분할하는 단계(c)를 추가로 포함한다.
본 발명의 하나의 실시예에 따르면, 상기 단계(a) 전에, 상기 반도체소자를 피접합 부재에 겹쳐 설치하는 단계(d)를 추가로 포함하며, 상기 단계(a)에서, 상기 패키지 부재는, 상기 반도체소자의 적어도 일부 및 상기 피접합 부재의 적어도 일부를 내장함으로써, 상기 패키지 부재, 상기 반도체소자 및 상기 피접합 부재를 일체로 접합한다.
본 발명의 하나의 실시예에 따르면, 상기 단계 (a)는 또한, 적어도 하나의 상기 반도체소자를 갖는 정판유닛을 제공하는 단계와, 상기 보상부를 상기 반도체소자에 설치하고, 상기 보상부의 적어도 일부를 상기 반도체소자의 상기 제1 접합면의 적어도 일부 영역에 위치시키는 단계와,상기 보상부의 적어도 일부가 상기 반도체소자의 상기 제1 접합면과 상기 패키지 부재의 상기 제2 접합면 사이의 접합영역의 적어도 일부 영역에 유지되도록, 성형 금형에 의해 상기 반도체소자의 상기 제1 접합면에 대응하는 위치에서 상기 패키지 부재를 상기 반도체소자에 일체로 접합하는 단계를 포함한다.
본 발명의 하나의 실시예에 따르면, 상기 단계 (a)는 또한, 적어도 하나의 상기 반도체소자를 갖는 정판유닛을 제공하는 단계와, 상기 반도체소자의 상기 제1 접합면의 적어도 일부에 상기 보상부의 적어도 일부를 형성하는 단계와, 상기 보상부의 적어도 일부가 상기 반도체소자의 상기 제1 접합면과 상기 패키지 부재의 상기 제2 접합면 사이의 접합영역의 적어도 일부 영역에 유지되도록, 성형 금형에 의해 상기 반도체소자의 상기 제1 접합면에 대응하는 위치에서 상기 패키지 부재를 상기 반도체소자에 일체로 접합하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 보상부가 상기 반도체소자의 상단면에 설치된 후, 상기 보상부의 외측내장부는 상기 반도체소자의 측면의 적어도 일부를 자동 내장한다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 보상부가 상기 반도체소자의 상단면에 설치된 후, 상기 성형 금형에 의해 성형 프로세스를 행할 시, 상기 보상부의 외측내장부가 눌리워서 상기 반도체소자의 측면의 적어도 일부에 밀접한다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 보상부가 상기 반도체소자의 상단면에 설치된 후, 상기 보상부의 외측내장부가 상기 피접합 부재의 노출영역의 적어도 일부를 자동 내장한다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 보상부가 상기 반도체소자의 상단면에 설치된 후, 상기 성형 금형에 의해 성형 프로세스를 행할 시, 상기 보상부의 외측내장부가 눌리워서 상기 피접합 부재의 노출영역의 적어도 일부를 내장한다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 피접합 부재의 노출영역에 상기 보상부의 일부가 형성한다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 피접합 부재의 노출영역의 전체가 상기 보상부의 상기 외측내장부에 내장된다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 성형 금형의 가압면과 상기 반도체소자의 비접합면 사이에 필름층이 설치되고, 상기 필름층에 의해 상기 성형 금형의 가압면과 상기 반도체소자의 상기 비접합면이 분리된다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 보상부의 일부를 상기 반도체소자의 상기 제1 접합면으로부터 상기 반도체소자의 비접합면의 적어도 일부 영역에 연장시켜, 성형 프로세스 시, 상기 보상부의 일부에 의해 상기 성형 금형의 가압면과 상기 반도체소자의 상기 비접합면이 분리된다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 반도체소자의 상기 제1 접합면의 적어도 일부 영역에 플라스틱 재료를 도포하여, 상기 플라스틱 재료가 경화된 후 상기 보상부가 형성된다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 반도체소자의 상기 제1 접합면의 적어도 일부 영역 및 상기 비접합면의 적어도 일부 영역에 플라스틱 재료를 도포하여, 상기 플라스틱 재료가 경화된 후 상기 보상부가 형성된다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 반도체소자의 상기 제1 접합면의 적어도 일부 영역 및 상기 피접합 부재의 노출영역의 적어도 일부에 플라스틱 재료를 도포하여, 상기 플라스틱 재료가 경화된 후 상기 보상부가 형성된다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 반도체소재의 비접합면의 적어도 일부 영역에 상기 플라스틱 재료를 도포된다.
본 발명의 일 실시예에 따르면, 상기 플라스틱 재료는 잉크, 접착제, 용매를 포함하는 용액이다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 정판유닛은 복수의 상기 반도체소재를 미리 설정된 방식에 따라 기반상에 배렬하여 형성된다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 반도체 장치의 반제품을 위에서 아래로 분할하여 상기 반도체 장치를 형성된다.
본 발명의 일 실시예에 따르면, 상기 방법에서, 상기 반도체 장치의 반제품을 아래에서 위로 분할하여 상기 반도체 장치를 형성된다.
본 발명의 일 실시예에 따르면, 상기 보상부가 상기 패키지 부재와 상기 피접합 부재 사이에 설치 또는 형성된다.
본 발명의 일 실시예에 따르면, 상기 패키지 부재와 상기 피접합 부재 사이에 유지되는 상기 보상부 및 상기 패키지 부재와 상기 반도체소자 사이에 유지되는 상기 보상부는 일체형 구조이다.
본 발명의 일 실시예에 따르면, 상기 패키지 부재와 상기 피접합 부재 사이에 유지되는 상기 보상부 및 상기 패키지 부재와 상기 반도체소자 사이에 유지되는 상기 보상부는 서로 독립되어 있다.
본 발명의 일 실시예에 따르면, 상기 보상부는 다층 구조이다.
본 발명의 다른 양태에 따르면, 본 발명은 또한 성형 프로세스에 기반한 반도체 장치를 제공하고, 상기 장치는, 적어도 하나의 보상부와, 적어도 하나의 제1 접합면을 가지는 적어도 하나의 반도체소자와, 적어도 하나의 제2 접합면을 갖는 패키지 부재를 구비하며, 상기 패키지 부재는, 성형 프로세스에 의해 상기 반도체소자의 상기 제1 접합면에 대응하는 위치에서 상기 반도체소자에 일체로 접합되고, 상기 보상부의 적어도 일부는, 상기 반도체소자의 제1 접합면과 상기 패키지 부재의 제2 접합면 사이에 형성된 접합영역의 적어도 일부 영역에 유지된다.
본 발명의 일 실시예에 따르면, 상기 반도체소자는 비접합면을 추가로 포함하며, 상기 보상부는 상기 반도체소자의 상기 제1 접합면으로부터 상기 비접합면의 적어도 일부 영역에 연장되어 있다.
본 발명의 일 실시예에 따르면, 상기 보상부는 적어도 하나의 관통홀을 갖고, 상기 패키지 부재는 적어도 하나의 개구부를 가지며, 상기 보상부의 상기 관통홀은 상기 반도체소자의 상기 비접합영역의 일부 영역에 대응하며, 상기 패키지 부재의 상기 개구부는 상기 반도체소자의 상기 비접합영역의 일부 영역에 대응한다.
본 발명의 일 실시예에 따르면, 상기 패키지 부재는, 상기 반도체소자의 상기 비접합영역의 적어도 일부 영역에 대응하는 개구부를 적어도 하나 포함한다.
본 발명의 일 실시예에 따르면, 상기 보상부는 탄성을 가진다.
본 발명의 일 실시예에 따르면, 상기 보상부는 수지 경화에 의해 형성되거나, 잉크를 도포한 후 형성되거나, 용제 함유 용액을 도포한 후 용제를 석출하고 경화하여 형성되거나, 금속 도금 또는 무전해 도금하여 형성된다.
본 발명의 일 실시예에 따르면, 상기 반도체 장치는 피접합 부재를 추가로 구비하며, 상기 패키지 부재는 상기 피접합 부재의 노출영역을 내장된다.
본 발명의 일 실시예에 따르면, 상기 보상부는 상기 반도체소자의 상기 제1 접합면으로부터 상기 피접합 부재의 상기 노출영역의 적어도 일부 영역에 연장되어 있다.
본 발명의 일 실시예에 따르면, 상기 피접합 부재의 노출영역의 전체 영역이 상기 보상부의 상기 외측내장부에 내장된다.
본 발명의 일 실시예에 따르면, 상기 보상부가 상기 피접합 부재와 상기 패키지 부재 사이에 설치 또는 형성된다.
본 발명의 일 실시예에 따르면, 상기 패키지 부재와 상기 피접합 부재 사이에 유지되는 상기 보상부 및 상기 패키지 부재와 상기 반도체소자 사이에 유지되는 상기 보상부는 일체형 구조이다.
본 발명의 일 실시예에 따르면, 상기 패키지 부재와 상기 피접합 부재 사이에 유지되는 상기 보상부 및 상기 패키지 부재와 상기 반도체소자 사이에 유지되는 상기 보상부는 서로 독립되어 있다.
본 발명의 일 실시예에 따르면, 상기 보상부는 다층 구조이다.
본 발명의 목적은 화상처리모듈을 제공하는 것이며, 상기 화상처리모듈은, 피접합 부재와, 상기 피접합 부재의 상단면의 적어도 일부에 지지되는 감광소자와, 상기 피접합 부재의 상단면의 상기 적어도 일부를 제외한 기타 영역에 설치되고, 상기 감광소자의 측면에 접촉하는 보상부와, 상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자를 내장하도록 구성된 패키지 부재를 구비한다.
본 발명의 일 실시예에 따르면, 상기 보상부는 상기 감광소자의 주위를 둘러싸고 배치되어 프레임 형상으로 형성된다.
본 발명의 일 실시예에 따르면, 상기 패키지 부재는 상기 감광소자, 상기 피접합 부재 및 상기 보상부의 3자를 내장하고, 상기 감광소자, 상기 피접합 부재 및 상기 보상부의 3자와 모두 접촉한다.
본 발명의 일 실시예에 따르면, 상기 패키지 부재는 상기 감광소자의 일부 영역에 대응하는 개구부를 적어도 하나 포함한다.
본 발명의 일 실시예에 따르면, 상기 패키지 부재는, 유체 상태 매체가 상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자에서 경화된 후 형성된다.
본 발명의 일 실시예에 따르면, 상기 보상부는, 상기 피접합 부재의 상단면의 상기 적어도 일부를 제외한 기타 영역의 일부 영역에 위치한다.
본 발명의 일 실시예에 따르면, 상기 보상부는 상기 피접합 부재의 상단면의 상기 적어도 일부를 제외한 기타 영역의 전체에 위치한다.
본 발명의 일 실시예에 따르면, 상기 보상부는, 상기 피접합 부재의 상단면의 상기 적어도 일부를 제외한 기타 영역, 상기 감광소자의 측면과 상기 패키지 부재가 함께 형성한 공간에 충만된다 .
본 발명의 일 실시예에 따르면, 상기 보상부의 높이는 상기 감광소자의 높이 미만이다.
본 발명의 일 실시예에 따르면, 상기 보상부는 수지를 경화하여 형성된다.
본 발명의 일 실시예에 따르면, 상기 보상부는 잉크를 도포하여 형성된다.
본 발명의 일 실시예에 따르면, 상기 보상부는 용도포한 후 용제를 석출하고 경화하여 형성된다.
본 발명의 일 실시예에 따르면, 상기 보상부는 금속 도금 또는 무전해 도금에 의해 형성된다.
본 발명의 일 실시예에 따르면, 상기 보상부는 다층 구조이다.
본 발명의 하나의 목적은 촬상장치를 제공하는 것이며, 상기 촬상장치는 , 적어도 하나의 광학렌즈와, 상기 광학렌즈가 구동 가능하게 설치되고, 상기 광학렌즈가 상기 감광소자의 감광경로에 유지되도록 상기 패키지 부재의 상단면에 실장되는 적어도 하나의 드라이버와, 상기 광학렌즈와 상기 감광소자 사이에 유지되도록 상기 패키지 부재의 상단면에 실장되는 적어도 하나의 필터소자와, 상기 감광소자의 칩커넥터가 회로기판 커넥터에 전기적으로 연결되는 회로기판과, 피접합 부재와, 상기 피접합 부재의 상단면의 적어도 일부에 지지되는 감광소자와, 상기 피접합 부재 상단면의 상기 적어도 일부를 제외한 기타 영역에 설치되어 상기 감광소자의 측면에 접촉하는 보상부와, 상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자를 내장하도록 구성된 패키지 부재를 구비한다.
본 발명의 목적은 전자기기를 제공하는 것이며, 상기 전자기기는 기기 본체와, 상기 기기 본체에 설치되는 적어도 하나의 촬상장치를 구비하고, 상기 촬상장치는 또한 적어도 하나의 광학렌즈와 피접합 부재와, 상기 피접합 부재의 상단면의 적어도 일부에 지지되는 감광소자와, 상기 피접합 부재의 상단면의 상기 적어도 일부를 제외한 기타 영역에 설치되어 상기 감광소자의 측면에 접촉하는 보상부와, 상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자를 내장하도록 구성된 패키지 부재를 구비한다.
본 발명의 하나의 목적은 성형 프로세스에 기반한 감광소자 패키징 방법을 제공하는 것이며, 상기 성형 프로세스에 기반한 감광소자 패키징 방법은, 감광소자를 피접합 부재의 상단면의 적어도 일부에 지지시키는 단계와, 보상부가 상기 감광소자의 측면에 접촉되도록, 상기 보상부를 상기 피접합 부재의 상단면의 상기 적어도 일부에 인접한 기타 영역에 설치하는 단계와, 패키지 부재에 의해 상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자를 내장하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 보상부가 상기 감광소자의 측면에 접촉되도록, 상기 보상부를 상기 피접합 부재의 상단면의 상기 적어도 일부에 인접한 기타 영역에 설치하는 단계는, 보상부를 상기 감광소자의 주위를 둘러싸도록 설치하여 프레임 형상의 보상부를 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 패키지 부재에 의해 상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자를 내장하는 단계는, 패키지 부재에 의해 상기 감광소자, 상기 피접합 부재 및 상기 보상부의 3자를 내장하여 상기 패키지 부재를 상기 감광소자, 상기 피접합 부재 및 상기 보상부 3자와 모두 접촉시키는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 패키지 부재는, 상기 감광소자의 일부 영역에 대응하는 개구부를 적어도 하나 포함한다.
본 발명의 일 실시예에 따르면, 패키지 부재에 의해 내장된 감광소자는 정판의 형태이며, 상기 방법은, 패키지 부재에 의해 내장된 감광소자 사이를 절단하는 단계를 추가로 포함한다.
본 발명의 일 실시예에 따르면, 패키지 부재에 의해 상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자를 내장하는 단계는, 유체 형태의 매체로 상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자를 내장한 후, 상기 유체 형태의 매체를 경화시키는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 보상부는, 상기 감광소자의 측면에 도포된 유체 형태의 매체가 경화되어 형성된다.
본 발명의 일 실시예에 따르면, 상기 보상부를 상기 피접합 부재의 상단면의 상기 적어도 일부에 인접한 기타 영역에 설치하는 단계는, 상기 보상부를 상기 피접합 부재의 상단면의 상기 기타 영역의 일부에 설치하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 보상부의 높이는 상기 감광소자의 높이 미만이다.
본 발명의 일 실시예에 따르면, 상기 보상부는 다층 구조이다.
도1은 종래의 몰딩 패키징 기술로서 패키지 부재를 형성하여 반도체소자를 피접합 부재에 접합하여 형성한 몰드반도체모듈의 단면 개략도이다.
도2은 종래의 몰딩 패키징 기술로서 패키지 부재를 형성하여 상기 반도체소자의 표면을 내장하여 형성한 상기 몰드반도체모듈의 단면 개략도이다.
도3은 종래의 몰딩 패키징 기술로서 상기 몰드반도체모듈의 반제품을 형성하기 위한 과정의 단면 개략도이다.
도4는 종래의 몰딩 패키징 기술로서 상기 몰드반도체모듈의 반제품을 형성하기 위한 과정의 단면 개략도이다.
도5는 상기 몰드반도체모듈의 반제품을 소성할 때, 상기 몰드반도체모듈을 형성하는 상기 패키지 부재 및 상기 반도체모듈의 열팽창 계수의 차이에 의해 생기는 변형의 단면 개략도이다.
도6a는 본 발명의 바람직한 실시예에 따른 정판유닛의 제 1 실시예의 사시도이다.
도6b는 본 발명의 상기 바람직한 실시예에 따른 상기 정판유닛의 제 2 실시예의 사시도이다.
도7a 및 도7b는 각각 본 발명의 바람직한 실시예에 따른 패키징 방법의 단계1을 나타내는 단면도이며, 보상부가 상기 정판유닛을 형성하기 위한 반도체소자의 표면의 적어도 일부에 겹쳐서 설치되도록 상기 보상부를 상기 정판유닛에 설치하는 것을 나타낸다.
도8은 본 발명의 하나의 바람직한 실시예에 따른 패키징 방법의 단계1의 하나의 변형 실시예를 나타내는 단면도이고, 상기 플라스틱 재료가 상기 정판유닛을 형성하기 위한 반도체소자의 표면의 적어도 일부를 내장하도록 상기 정판유닛에 플라스틱 재료를 도포하는 것을 나타낸다.
도9a 및 도9b는 각각 본 발명의 상기 바람직한 실시예에 따른 상기 패키징 방법의 단계 2를 나타내는 단면도이며, 각 상기 반도체소자의 제 1 접합면이 상기 성형 금형의 각 성형 공간에 각각 대응하도록 상기 정판유닛을 성형 금형에 배치하는 것을 나타낸다.
도10은 본 발명의 상기 바람직한 실시예에 따른 상기 패키징 방법의 단계 3을 나타내는 단면도이고, 상기 성형 금형의 각 상기 성형 공간에 유체 상태의 성형 재료가 첨가되는 상태를 보여주고 있다.
도11은 본 발명의 상기 바람직한 실시예에 따른 상기 패키징 방법의 단계 4를 나타내는 단면도이고, 상기 성형 재료가 상기 성형 금형의 각 상기 성형 공간을 채우는 상태를 나타내고 있다.
도12는 본 발명의 상기 바람직한 실시예에 따른 상기 패키징 방법의 단계 5를 나타내는 단면도이고, 상기 성형 금형이 이형된 상태를 나타내고 있다.
도13은 본 발명의 상기 바람직한 실시예에 따른 상기 패키징 방법의 단계 7을 나타내는 단면도이고, 소성 단계에 있어서 상기 반도체 장치를 형성하는 패키지 부재, 보상부 및 상기 반도체소자의 변형폭도의 상태 를 나타내고 있다.
도14는 본 발명의 상기 바람직한 실시예에 따른 상기 패키징 방법의 단계 6을 나타내는 단면도이며, 분할 프로세스를 통해 형성된 반도체 장치의 단면 개략도를 나타낸다.
도15는 본 발명의 다른 바람직한 실시예에 따른 반도체 장치의 단면 개략도이다.
도16는 본 발명의 다른 바람직한 실시예에 따른 반도체 장치의 단면 개략도이다.
도17는 본 발명의 다른 바람직한 실시예에 따른 반도체 장치의 단면 개략도이다.
도18는 본 발명의 다른 바람직한 실시예에 따른 반도체 장치의 단면 개략도이다.
도19는 본 발명의 다른 바람직한 실시예에 따른 반도체 장치의 단면 개략도이다.
도20은 본 발명의 바람직한 실시예에 따른 반도체 장치를 포함하는 촬상장치의 단면 개략도이다.
도21은 본 발명의 바람직한 실시예에 따른 촬상장치를 포함한 전자기기의 단면 개략도이다.
다음의 설명은 당업자가 본 발명을 실시할 수 있도록 본 발명을 개시하기 위해 제시된다.다음의 설명에서 바람직한 실시예는 예시를 위한 것이며, 당업자는 기타 자명적인 변형을 생각해 낼 수 있다.다음의 설명에서 정의되는 본 발명의 기본 원리는 다른 실시형태, 수정, 개량, 균등물 및 본 발명의 정신 및 범위에서 벗어나지 않는 다른 실시예에 적용될 수있다.
본 발명의 개시에서, 용어 "종방향", "횡방향", "상", "하", "앞", "뒤", "왼쪽", "오른쪽", "수직", "수평", "상단", "하단", "내부", "외부"등의 지시하는 방위 또는 위치관계는 도면에 도시된 방위 또는 위치관계에 기초한 것으로, 단지 본 발명을 설명하고 설명을 단순화하기 위한 것일뿐, 장치 또는 구성요소가 특정 방향으로 구성되어야하고 특정 방향으로 구성 및 작동되어야 함을 나타내거나 암시하기 위한 것이 아니므로, 상기 용어는 본 발명을 제한하는 것으로 해석되어서는 안된다.
이해할 수 있는 바와 같이, 용어 "하나"는 "적어도 하나" 또는 "하나 이상"으로 이해되어야 한다. 즉, 일 실시예에서, 하나의 요소의 수는 하나일 수 있으나, 다른 실시예에서 해당 요소의 수는 다수일 수 있으므로, 용어 "하나"는 수량을 제한하는 것으로 해석되어서는 안된다.
최근에는 스마트 폰, 태블릿, 노트북 컴퓨터, 개인용 컴퓨터, 개인용 디지털 단말기, 전자 종이 서적 등과 같은 전자기기 및 관련 기술이 급속히 발전하고 있으며, 이는 반도체 구성요소의 크기를 계속하여 줄일것을 요구함과 동시에 반도체 구성요소의 성능에 대해 보다 엄격한 요구를 제출하고 있다. 본 발명의 배경기술의 설명 및 도 1 내지 도5에 도시된 바와 같이, 현재의 성형 프로세스로서는 반도체소자가 성형 및 패키징된 후 보다 훌륭한 성능을 달성할 수 없다. 특히 특별한 기능을 제공할 수 있는 일부 반도체소자 예를 들어, 광센싱용 반도체소자의 경우 현재의 성형 프로세스로서는 반도체소자의 표면에 심각한 변형, 균열 등의 불량 현상이 생겨 성형 및 패키징된 후의 반도체소자는 전자기기의 고성능 반도체소자에 대한 수요를 충족시키지 못하고 있다.
본 발명은 다음의 설명에서 성형 프로세스에 기반한 반도체 패키징 방법을 설명하고, 상기 패키징 방법은 기존의 몰딩 프로세스에 존재하는 문제를 효과적으로 해결하며, 집적화, 지능화, 소형화 및 박형화되어 가는 전자기기에 대응하는 보다 높은 성능의 반도체 장치를 제공한다.
도6a는 정판유닛 (100)의 일 실시형태를 나타내며, 각 반도체소자 (10)는 동시에 형성된 후 분할되지 않고, 인접한 상기 반도체소자 (10)를 함께 나란히 병렬하여 정판유닛 (100)을 형성하여, 후속 성형 프로세스에 있어서, 상기 정판유닛 (100)을 형성하기 위한 상기 반도체소자 (10)의 전부를 동시에 성형할 수 있다. 또한, 도6a의 점선은 인접한 상기 반도체소자 (10)의 연결위치를 표시하고 있으며, 즉, 후속의 몰딩 프로세스가 완료된 후 인접한 상기 반도체소자 (10)는 점선으로 표시된 위치에서 분할된다.
도6b는 상기 정판유닛 (100)의 다른 실시형태를 나타내며, 각자 단독의 상기 반도체소자 (10)가 형성되도록 각 상기 반도체소자 (10)는 동시에 제작된 후 분할되며, 그 다음, 각 상기 반도체소자 (10)를 베이스 (200)의 표면에 소정의 방법으로 배렬하여 상기 정판유닛 (100)을 형성한다. 예를 들어, 매개 상기 반도체소자 (10)는 상기 베이스 (200)에 행으로 또는 줄을 지어 배치될 수 있다.
일반적으로 상기 베이스 (200)의 재료는 상기 베이스 (200) 위에 배렬된 상기 반도체소자 (10)의 평탄성을 확보하기 위한 양호한 평탄도를 제공할 수 있는 한 한정되지 않는다.
이해할 수 있는 바와 같이, 동시에 형성된 복수의 상기 반도체소자 (10)를 분할한 후 다시 상기 베이스 (200)의 표면에 배렬하여 상기 정판유닛 (100)을 형성하는 방법은, 인접한 상기 반도체소자 (10) 사이의 거리를 필요에 따라 조정할 수 있다. 예를 들어, 일반적인 경우 (모든 경우는 아니다), 도6b에 표시된 상기 정판유닛 (100)의 인접한 상기 반도체소자 (10) 사이의 거리는 도6a에 표시된 상기 정판유닛 (100)의 인접한 상기 반도체소자 (10)보다 크게 할 수 있으며, 이러한 방법으로 후속 성형 프로세스가 보다 용이하게 된다.
상기 베이스 (200) 위에 배렬된 인접한 상기 반도체소자 (10)의 간격은 균일 한 것이 바람직하다. 또는 각 열의 상기 반도체소자 (10)에 있어서 인접한 상기 반도체소자 (10)의 간격만을 균일하게 할 수 있으며, 또는 각 행의 상기 반도체소자 (10)에 있어서 인접한 상기 반도체소자 (10)의 간격만을 균일하게 할 수 있다.
상기 패키징 방법의 다른 예에 있어서, 상기 베이스 (200)에 상기 반도체소자 (10)를 하나만 설치하여 상기 정판유닛 (100)을 형성할 수 있으며, 따라서 이후의 성형 프로세스에서 매번 상기 반도체소자 (10) 하나에 대해서만 성형을 행하며, 본 발명의 상기 패키징 방법은 이에 관해서는 한정하지 않는다.
도7a 및 도7b를 참조하면, 상기 패키징 방법의 일 실시예에서는 탄성을 갖는 보상부 (20)를 상기 정판유닛 (100)에 배치하고 상기 보상부 (20)의 적어도 일부가 매개 상기 반도체소자 (10)의 제 1 접합면 (11)의 적어도 일부에 겹치도록 설치한다. 바람직하게는, 상기 보상부 (20)는 각 상기 반도체소자 (10)의 비접합면 (12)의 적어도 일부 영역과 겹칠수 도 있으며, 즉, 상기 보상부 (20)는 상기 반도체소자 (10)의 상기 제 1 접합면 (11)으로부터 상기 비접합면 (12)의 적어도 일부 영역에까지 연장될 수 있다.
즉, 본 발명의 상기 반도체 장치의 일례에 있어서, 상기 반도체소자 (10)의 표면은 제 1 접합면 (11) 만 가지고 상기 보상부 (20)는 상기 반도체소자 (10)의 상기 제 1 접합면 (11)의 적어도 일부 영역과 겹쳐서 설치된다. 본 발명의 상기 반도체 장치의 다른 예에 있어서, 상기 반도체소자 (10)의 표면은 상기 제 1 접합면 (11)과 상기 비접합면 (12)을 가지며, 상기 보상부 (20)는 상기 반도체소자 (10)의 상기 제 1 접합면 (11)의 적어도 일부 영역에 겹쳐서 설치될 수 있으며, 상기 제 1 접합면 (11)의 적어도 일부 영역과 상기 비접합면 (12)의 적어도 일부 영역에 동시에 겹쳐서 설치될 수도 있다.
상기 보상부 (20)는 상기 반도체소자 (10)의 상기 제 1 접합면 (11)의 전체 영역을 내장하는 것이 바람직하다.
상기 반도체소자 (10)의 상기 제 1 접합면 (11)은 상기 반도체소자 (10)의 가장자리 영역의 적어도 일부 영역에 위치하고, 상기 반도체소자 (10)의 상기 비접합면 (12)은 상기 반도체소자 (10)의 중심 영역에 위치한다. 상기 반도체소자 (10)의 상기 제 1 접합면 (11)은 상기 비접합면 (12)의 외부를 둘러싸는 프레임 형상을 갖는 것이 바람직하다. 다른 예에 있어서, 상기 반도체소자 (10)의 상기 제 1 접합면 (11)은 또한 "C"자형, "L"자형, "I"자형 등일 수 있다.
또한, 상기 보상부 (20)는 적어도 하나의 관통홀 (21)을 가질수 있으며, 상기 보상부 (20)의 상기 관통홀 (21)은 상기 반도체소자 (10)의 상기 비접합면 (12)의 적어도 일부 영역에 대응한다. 예를 들어, 상기 보상부 (20)가 상기 반도체소자 (10)의 상기 제 1 접합면 (11)의 적어도 일부 영역에만 겹쳐서 설치되는 경우, 상기 반도체소자 (10)의 상기 비접합면 (12)의 전체 영역이 상기 보상부 (20)의 상기 관통홀 (21)에 대응할 수 있으며, 따라서, 상기 보상부 (20)가 상기 반도체소자 (10)의 상기 제 1 접합면 (11)의 적어도 일부 영역과 상기 비접합면 (12)의 일부 영역에 동시에 겹쳐서 설치되는 경우, 상기 반도체소자 (10)의 상기 비접합면 (12)의 다른 일부 영역이 상기 보상부 (20)의 상기 관통홀 (21)에 대응한다.
또한, 일예에 있어서, 상기 보상부 (20)가 중력만 받는 경우, 상기 보상부 (20)는 상기 반도체소자 (10)의 상기 제 1 접합면 (11)의 상단면의 적어도 일부 영역만을 내장하도록 원래의 형상을 유지할 수 있으며, 즉 상기 보상부 (20)는 상기 반도체소자 (10)의 상기 제 1 접합면 (11)의 적어도 일부 영역에만 겹쳐서 설치된다. 예를 들어, 상기 보상부 (20)의 경도가 높은 경우, 상기 보상부 (20)는 중력의 작용만을 받을 때 변형하지 않는다. 또한, 상기 보상부 (20)의 외측면은 상기 반도체소자 (10)의 외부에 연장되어 외측내장부 (22)를 형성할 수 있으며, 여기서 후속의 성형 프로세스에서 상기 보상부 (20)가 눌리울 때, 상기 보상부 (20)의 상기 외측내장부 (22)가 상기 반도체소자 (10)에 지지되어 있지 않기 때문에 상기 외측내장부 (22)가 압력을 받아 변형되면서 상기 반도체소자 (10)의 측면을 내장하거나 또는 상기 반도체소자 (10)의 측면에 밀접하게 된다.
다른 예에서, 상기 보상부 (20)가 중력만을 받는 경우, 상기 보상부 (20)의 상기 외측내장부 (22)가 상기 반도체소자 (10)에 지지되어 있지 않기 때문에 상기 외측내장부 (22)가 자동으로 변형되어 상기 반도체소자 (10)의 측면을 내장하게된다. 예를 들어, 상기 보상부 (20)의 경도가 낮은 경우, 상기 보상부 (20)가 중력의 작용만을 받을 때, 상기 반도체소자 (10)에 지지되지 않는 상기 외측내장부 (22)는 자동으로 변형되어 상기 반도체소자 (10)의 측면을 내장하게 된다.
상기 보상부 (20)는 제공될 수도 있고 또는 사전에 제조될 수도 있으며, 예를 들어, 상기 보상부 (20)는 접착제, 수지 등의 재료를 경화한 후 형성할 수 있다.
일부 예에서, 상기 보상부 (20)의 형성에 동기하여 상기 보상부 (20)의 상기 관통홀 (21)을 형성할 수도 있다. 즉, 상기 반도체소자 (10)의 상단면의 일부 영역에 겹치는 상기 보상부 (20)의 상기 관통홀 (21)이 상기 반도체소자 (10)의 상기 비결합면 (12)의 적어도 일부 영역에 대응하도록, 상기 보상부 (20)는 프레임 형상을 가질 수 있다. 이해할 수 있는바, 상기 보상부 (20)는 제작된 후 스탬핑 등 프로세스에 의해 상기 관통홀 (21)을 형성할 수 있으며, 본 발명의 상기 패키징 방법은 이 방면에 대해서는 한정하지 않는다.
도8을 참조하면, 상기 패키징 방법의 다른 예에서, 나중에 플라스틱 재료 (300)가 상기 보상부 (20)를 형성할 수 있도록, 상기 정판유닛 (100)에 플라스틱 재료 (300)를 도포할 수 있다.
일예에서, 상기 반도체소자 (10)의 상기 제 1 접합면 (11)의 적어도 일부 영역에만 상기 플라스틱 재료 (300)이 도포되어 있다. 바람직하게는 상기 플라스틱 재료 (300)는 상기 반도체소자 (10)의 상기 제 1 접합면 (11)의 전체 영역에 도포되며, 상기 반도체소자 (10)의 상단면의 상기 제 1 접합면 (11)을 형성하기 위한 부분 및 상기 반도체소자 (10)의 측면을 포함한다.
다른 예에서, 상기 플라스틱 재료 (300)는 상기 반도체소자 (10)의 전체 영역에 도포될 수 있다.
다른 예에서, 상기 플라스틱 재료 (300)는 상기 반도체소자 (10)의 상기 제 1 접합면 (11)의 적어도 일부 영역 및 상기 피접합면의 일부 영역에 도포되어 있다. 즉, 후속 단계에서 상기 플라스틱 재료 (300)가 상기 보상부 (20)를 형성하는 동시에 상기 반도체소자 (10)의 상기 비접합면 (12)에 있어서 상기 플라스틱 재료 (300)가 도포되어 있지 않은 부분에 상기 보상부 (20)의 상기 관통홀 (21)을 형성하기 위해, 상기 반도체소자 (10)의 상기 비접합면 (12)의 일부 영역에는 상기 플라스틱 재료 (300)를 도포할 필요가 없게 된다. 상기 반도체소자 (10)의 상기 비접합면 (12)의 중부 영역에는 상기 플라스틱 재료 (300)에 도포되어 있지 않는 것이 바람직하다.
상기 반도체소자 (10)에 도포되는 상기 플라스틱 재료 (300)의 종류는 본 발명의 상기 패키징 방법에 한정되지 않으며, 예를 들면, 상기 플라스틱 재료 (300)는 잉크, 접착제, 용제를 함유하는 용액 등으로 실시될 수 있으며, 이에 대해 한정하지 않는다. 따라서, 상기 플라스틱 재료 (300)는 상기 보상부 (20)를 잉크의 경화, 접착제의 경화, 용매 함유 용액을 도포한 후 용제를 석출하는 경화 등 방법으로 형성할 수 있다. 또한, 상기 보상부 (20)는 금속 도금 또는 무전해 도금에 의해 형성될 수도 있다.
도9a 및 도9b를 참조하면, 보상부 (20)를 구비한 상기 정판유닛 (100)은 성형 금형 (400)에 배치되어 상기 성형 금형 (400)에 의해 성형 프로세스가 진행된다.
구체적으로, 상기 성형 금형 (400)은 상형 (401)과 하형 (402)을 포함하며, 상기 성형 금형 (400)은 합형 및 이형 조작이 가능하도록 상기 상형 (401)과 상기 하형 (402) 중 어느 하나는 동작 가능하게 되어있다. 상기 성형 금형 (400) 은 결합되면 상기 성형 금형 (400)의 상기 상형 (401)과 상기 하형 (402) 사이에 적어도 하나의 성형 공간 (403)이 형성되며, 상기 정판유닛 (100)이 상기 성형 금형 (400)의 상기 상형 (401)과 상기 하형 (402) 사이에 배치되면 매개 상기 반도체소자 (10)의 상기 제1 접합면 (11)이 각각 상기 성형 공간 (403)에 각각 위치한다.
상기 상형 (401)과 상기 하형 (402) 사이에 둘 이상의 상기 성형 공간 (403)이 형성되는 경우, 상기 상형 (401)과 상기 하형 (402)과 사이에는 인접하는 상기 성형 공간 (403)을 연통하기 위한 적어도 하나의 연통통로 (404)를 형성할 수도 있다.
또한, 상기 상형 (401)은 성형 가이드부 (4011)와 적어도 하나의 개구 성형부 (4012)를 포함하며, 상기 개구 성형부 (4012)와 상기 성형 가이드부 (4011) 사이에 성형 가이드 홈 (4013)이 형성되도록, 또는 인접한 상기 개구 성형부 (4012) 사이에 상기 성형 가이드 홈 (4013)이 형성되도록, 매개 상기 개구 성형부 (4012)는 상기 성형 가이드부 (4011)에 일체로 연장되어 있다. 상기 상형 (401)과 상기 하형 (402)이 결합되면, 인접한 상기 성형 공간 (403)이 서로 연통되도록, 각 상기 성형 가이드 홈 (4013)에 대응하는 위치에 상기 성형 공간 (403)이 각각 형성되고, 상기 상형 (401)과 상기 하형 (402) 사이에 상기 연통통로 (404)가 각각 형성된다.
상기 성형 금형 (400)의 상기 상형 (401)과 상기 하형 (402)을 결합시키고 또한 상기 상형 (401)과 상기 하형 (402) 사이에 상기 정판유닛 (300)을 유지시킬 때, 상기 보상부 (20)의 일부는 상기 상형 (401)의 가압면 (40121)과 상기 반도체소자 (10)의 상기 비접합면 (12) 사이에 위치한다. 이렇게 하면 한편으로는, 상기 보상부 (20)는 변형을 일으키는 방법으로 합형시에 발생하는 상기 성형 금형 (400)의 충격력을 흡수할 수 있어 해당 충격력이 상기 반도체소자 (10) 에 직접 작용하는 것을 방지한다. 다른 한편으로는, 상기 보상부 (20)는 변형을 일으키는 방법으로 상기 상형 (401)의 상기 가압면 (40121)과 상기 반도체소자 (10)의 상기 비접합면 (12) 사이에 간극이 형성되는 것을 방지하여 성형 프로세스가 완료된 후 "플래시"가 발생하는 불량현상을 방지할 수 있다. 다른 한편으로는, 상기 보상부 (20)가 상기 반도체소자 (10)의 상기 비접합면 (12)으로부터 돌출되어 있기에 상기 상형 (401)의 상기 가압면 (4012)이 상기 반도체소자 (10)의 방향을 향해 가압할 때, 상기 보상부 (20)는 상기 상형 (401)의 상기 가압면 (40121)과 상기 반도체소자 (10)의 상기 비접합면 (12)의 상기 플라스틱 재료 (300)가 도포된 부분을 분리시킬 뿐만아니라, 상기 상형 (401)의 상기 가압면 (40121)과 상기 반도체소자 (10)의 상기 비접합면 (12) 중 상기 플라스틱 재료 (300)가 도포되지 않은 부분 사이에 틈을 만들 수 있어, 상기 상형 (401)의 상기 가압면 (40121)이 상기 반도체소자 (10)의 상기 비접합면 (12)을 긁어 상처내는 불량현상이 방지된다.
구체적으로는, 상기 반도체소자 (10)의 상기 비접합면 (12)의 상기 플라스틱 재료 (300)가 도포되어 있는 부분을 수압부 (121)로 하고, 상기 반도체소자 (10)의 상기 비접합면 (12)의 상기 재료 (300)가 도포되지 않는 부분은 노출부 (122)로 하거나, 상기 반도체소자 (10)의 상기 비접합면 (12)의 상기 보상부 (20)로 덮힌 부분을 상기 수압부 (121)로 하고, 상기 반도체소자 (10)의 상기 비접합면 (12)의 상기 보상부 (20)로 덮히지 않은 부분을 상기 노출부 (122)로 한다. 합형된 상기 상형 (401)과 상기 하형 (402) 사이에 상기 정판유닛 (100)이 배치되면 상기 보상부 (20)는 상기 반도체소자 (10)의 상기 피가압부 (121)와 상기 상형 (401)의 상기 가압면 (40121)을 분리시키고, 상기 반도체소자 (10)의 상기 노출부 (122)와 상기 상형 (401)의 상기 가압면 (40121) 사이에 틈새를 형성할 수 있어 상기 상형 (401)의 상기 가압면 (40121)이 상기 반도체소자 (10)의 상기 비접합면 (12)을 긁어 상처내는 불량 현상이 방지된다.
일반적인 경우, 상기 상형 (401)의 상기 개구 성형부 (4012)의 압착면이 상기 가압면 (40121)을 형성한다.
또한, 상기 성형 금형 (400)은 필름층 (405)을 더 포함할 수 있으며, 상기 필름층 (405)은 상기 상형 (401)의 상기 가압면 (40121)에 겹쳐 설치되며, 예컨대, 상기 필름층 (405)은 상기 상형 (401)의 상기 가압면 (40121)에 부착하는 방법으로 상기 상형 (401)의 상기 가압면 (40121)에 겹쳐 설치될 수 있으며, 이렇게 함으로써 성형 프로세스에 있어서, 상기 필름층 (405)은 상기 상형 (401)의 상기 가압면 (40121)과 상기 반도체소자 (10)의 상기 비접합면 (12) 사이에 위치할 수 있어 상기 필름층 (405)에 의해 상기 상형 (401)의 상기 가압면 (40121)과 상기 반도체소자 (10)의 상기 비접합면 (12)이 분리되어 상기 상형 (401)의 상기 가압면 (40121)에 의해 상기 반도체소자 (10)의 상기 비접합면 (12)이 긁히우는 것을 방지할 수 있다. 또한, 상기 필름층 (405)은 탄성을 가질수 도 있어, 상기 성형 금형 (400)의 상기 상형 (401)과 상기 하형 (402)이 합형될 때, 상기 필름층 (405)은 상기 상형 (401) 및 상기 하형 (402)의 합형에 의해 생기는 충격력을 흡수할 수 있어 상기 충격력이 상기 반도체소자 (12)에 직접 작용하는 것이 방지된다.
도10 및 도11을 참조하면, 유체 상태의 성형 재료 (500)가 상기 성형 금형 (400)의 적어도 하나의 상기 성형 공간 (403)에 첨가되면, 상기 성형 재료 (500)는 상기 연통통로 (404)를 통해 상기 성형 공간 (403) 전체에 충만되고, 이때, 상기 성형 재료 (500)가 상기 반도체소자 (10)의 상기 제1 접합면 (11)을 내장하고, 상기 보상부 (20)가 상기 반도체소자 (10)의 상기 제1 접합면 (11)과 상기 성형 재료 (500)의 접합영역의 적어도 일부를 분리할 수 있다.
상기 성형 재료 (500)가 상기 성형 금형 (400)의 상기 성형 공간 (403)에 충만된 후, 상기 성형 재료 (500)를 상기 성형 금형 (400)의 상기 성형 공간 (403) 내에서 경화 성형시켜 상기 반도체소자 (10)에 일체적으로 접합된 상기 패키지 부재 (30)로 형성할 수 있고, 상기 상형 (401)의 상기 개구 성형부 (4012)에 대응하는 위치에 상기 패키지 부재 (30)의 개구부 (31)를 형성하고, 상기 패키지 부재 (30)의 상기 개구부 (31)는 상기 반도체소자 (10)의 상기 비접합면 (12)의 적어도 일부 영역에 대응한다. 예를 들어, 본 발명의 상기 패키징 방법의 일례로서, 상기 성형 금형 (400)의 상기 성형 공간 (403)에 충만된 상기 성형 재료 (500)를 가열에 의해 경화, 성형시켜 상기 반도체소자 (10)에 일체적으로 접합된 상기 패키지 부재 (30)를 형성한다.
상기 반도체소자 (10)의 상기 제1 접합면 (11)에 대응하는 상기 패키지 부재 (30)의 표면을 제2 접합면 (32)으로 하며, 즉, 상기 반도체소자 (10)의 상기 제1 접합면 (11)과 상기 패키지 부재 (30)의 상기 제2 접합면 (32)이 위치하는 영역은 상기 반도체소자 (10)와 상기 패키지 부재 (30)의 접합영역이며, 상기 보상부 (20)는 상기 반도체소자 (10)와 상기 패키지 부재 (30)의 접합영역의 적어도 일부에 위치한다.
상기 성형 재료 (500)의 종류는 본 발명의 상기 패키징 방법에서 한정되지 않는다. 예를 들어, 상기 성형 재료 (500)는 액체, 고체 입자 또는 액체와 고체 입자의 혼합물 등 유동 가능한 모든 재료일 수 있으며, 또한, 상기 성형 재료 (500)는 상기 성형 금형 (500)의 상기 성형 공간 (403)에 첨가된 후 가열, 가압, 강온, 복사 등 방법으로 경화시킬 수 있다. 바람직하게는, 상기 성형 재료 (500)는 열경화성 재료로 실시되지만, 이에 한정되지 않는다.
상기 성형 재료 (500)가 상기 성형 금형 (400)의 상기 성형 공간 (403) 내에서 경화, 성형되어 상기 반도체소자 (10)에 일체적으로 접합된 상기 패키지 부재 (30)로 형성된 후, 상기 성형 금형 (400) 대해 이형 조작을 수행하여 도12에 표시된 서로 연결된 복수의 상기 반도체 장치의 반제품을 형성한다.
이어서, 상기 반도체 장치의 반제품에 소성 프로세스를 행하여 상기 패키지 부재 (30)를 진일보 경화시킴으로써, 상기 패키지 부재 (30)가 상기 반도체소자 (10)로부터 이탈되는 불량현상을 피면한다. 구체적으로, 도13을 참조하면, 상기 반도체소자 (10)와 상기 패키지 부재 (30)는 서로 다른 재료로 되어 있어 상기 반도체소자 (10)와 상기 패키지 부재 (30)의 열팽창 계수가 부동하며, 또한, 상기 패키지 부재 (30)는 상기 성형 금형 (400)에 의해 몰딩 성형된 부재이기 ??문에, 상기 반도체 장치의 반제품 소성으로 상기 패키지 부재 (30)를 경화시킬 때, 상기 반도체소자 (10) 및 상기 패키지 부재 (30)는 부동한 정도로 변형되며 상기 패키지 부재 (30)는 상기 반도체소자 (10)보다 변형 정도가 훨씬 크다.
보통, 상기 반도체소자 (10)는 가열되면 열팽창 및 냉각수축 등 물리적 현상에 의해 약간의 팽창변형이 발생할 수 있으며, 구체적으로, 상기 반도체소자 (10)의 상기 제1 접합면 (11)이 상기 패키지 부재 (30)의 상기 제2 접합면 (12)의 방향을 향해 볼록형상으로 변형된다. 상기 패키지 부재 (30)는 가열되면 주위가 안쪽 방향으로 수축변형되며, 구체적으로, 상기 패키지 부재 (30)의 상기 제2 접합면 (12)은 상기 반도체소자 (10)의 상기 제1 접합면 (11) 으로부터 멀어지는 오목형상으로 변형된다. 상기 패키지 부재 (30)가 상기 제2 접합면 (12)의 위치에서 오목형상으로 변형되면, 상기 패키지 부재 (30)는 인장력으로 인해 상기 보상부 (20)를 당긴다. 상기 반도체소자 (10)는 상기 제1 접합면 (11)의 위치에 볼록형상의 변형이 발생하면 상기 반도체소자 (10)는 압박력이 생겨 상기 보상부 (20)를 누른다. 상기 보상부 (20)는 변형 가능한 탄성부재이며, 부동한 위치에서 부동한 폭도로 변형할 수 있다. 따라서, 상기 패키지 부재 (30)가 상기 보상부 (20)를 당기고 상기 반도체소자 (10)가 상기 보상부 (20)를 누를 때, 상기 보상부 (20)의 부동한 위치는 부동한 폭도의 변형을 일으키는 방법으로 상기 패키지 부재 (30)의 변형폭도와 상기 반도체소자 (10)의 변형폭도의 차이를 보상하며, 따라서 상기 패키지 부재 (30)의 수축변형에 의한 인장력이 상기 반도체소자 (10)에 작용하는 것을 방지할 수 있어 상기 반도체소자 (10)의 큰 변형을 피면할 수 있으며, 상기 반도체소자 (10)의 변형, 균열 등을 방지하고, 상기 반도체소자 (10)의 양호한 전기적 특성이 확보된다. 특히 빛 감지용 상기 반도체소자 (10)에 관하여, 상기 반도체소자 (10)의 상기 비접합면 (12)의 평탄도 및 완정성을 한층 더 확보할 수 있어 상기 반도체소자 (10)의 광학 성능이 향상된다 .
다음으로, 도14에 나타낸 바와 같이, 소성 후의 복수의 서로 연결된 상기 반도체 장치의 반제품을 분할하여 상기 반도체 장치를 형성할 수 있다.
복수의 서로 연결된 상기 반도체 장치의 반제품을 분할하는 방법은 본 발명의 상기 패키징 방법에서 한정하지 않는다. 예를 들어, 일례로 복수의 서로 연결된 상기 반도체 장치를 절단 블레이드로 절단하여 분할할 수 있으며, 다른 예에서는 복수의 서로 연결된 상기 반도체 장치를 에칭에 의해 분할할 수도 있다 .
또한, 상기 반도체 장치의 반제품의 분할 방향도 제한되지 않는다. 예를 들어, 상기 반도체 장치의 반제품을 위에서 아래로 분할할 수 있으며, 상기 반도체 장치의 반제품을 아래에서 위로 분할할 수 있으며, 이를 통해 상기 반도체 장치를 형성한다.
당업자는 이해할 수 있을 것이지만, 본 발명의 상기 패키징 방법의 다른 예에서는 먼저 복수 서로 연결된 상기 반도체 장치의 반제품을 분할한 다음, 단일 상기 반도체 장치 반제품을 소성하여 상기 반도체 장치를 얻을 수 있다.
당업자는 또한 이해할 수 있을 것이지만, 본 발명의 상기 반도체 장치의 일부 예에서, 상기 반도체 장치는 적어도 하나의 이형측 (101)을 가지며, 소성 프로세스 후, 상기 패키지 부재 (30)는 상기 반도체 장치의 상기 이형측 (101)에서 오목형의 변형을 일으켜 상기 패키지 부재 (30)가 상기 반도체 장치의 상기 이형측 (101)에서 호형으로 되어있다. 본 발명의 상기 반도체 장치의 일부 예에서, 상기 반도체 장치는 적어도 하나의 분할측 (102)을 가지며, 소성 프로세스 후, 상기 반도체 장치의 반제품을 분할하고 분할위치에 상기 반도체 장치의 상기 분할측 (102)을 형성하며, 상기 패키지 부재 (30)는 상기 반도체 장치의 상기 분할 측 (102)에서, 예를 들어 완정한 경사면 등의 완정한 평면으로 된다.
즉, 본 발명의 다른 양태에 따르면, 도14를 참조하여, 본 발명은 또한 상기 반도체 장치를 제공하며, 상기 반도체 장치는 적어도 하나의 상기 반도체소자 (10), 적어도 하나의 보상부 (20) 및 적어도 하나의 패키지 부재 (30)를 구비하고, 상기 반도체소자 (10)는 하나의 상기 제1 접합면 (11)을 가지며, 상기 보상부 (20)는 상기 반도체소자 (10)의 상기 제1 접합면 (11)의 적어도 일부 영역에 겹쳐 설치되거나, 상기 보상부 (20)는 상기 반도체소자 (10)의 상기 제1 접합면 (11)의 적어도 일부 영역에 형성되고, 상기 패키지 부재 (30)는 성형 프로세스에 의해 상기 반도체소자 (10)에 일체적으로 접합됨과 동시에, 상기 반도체소자 (10)의 상기 제1 접합면 (11)에 대응하는 위치에 제2 접합면 (32)을 형성한다. 상기 패키지 부재 (30)가 성형 프로세스에 의해 상기 반도체소자 (10)에 일체적으로 접합될 때, 상기 반도체 장치의 반제품이 형성된다. 상기 반도체 장치의 반제품을 소성할 때, 상기 보상부 (20)는 부동한 위치에서 부동한 폭도의 변형을 일으키는 방법으로 상기 패키지 부재 (30)의 변형폭도와 상기 반도체소자 (10)의 변형폭도의 차이를 보상하고 이에 따라 수축변형에 의한 상기 패키지 부재 (30)의 인장력이 상기 반도체소자 (10)에 작용하는 것을 방지하여 상기 반도체소자 (10)의 신뢰성이 확보된다.
바람직하게는, 상기 보상부 (20)는 적어도 하나의 상기 관통홀 (21)을 가지며, 상기 관통홀 (21)은 상기 반도체소자 (10)의 상기 비접합면 (12)의 적어도 일부 영역에 대응하며, 상기 패키지 부재 (30)는 적어도 1 하나의 개구부 (31)를 가지며, 상기 패키지 부재 (30)의 상기 개구부 (31)는 상기 보상부 (20)의 상기 관통홀 (21)을 통해 상기 반도체소자 (10)의 상기 비접합면 (12)의 적어도 일부 영역에 대응한다.
상기 보상부 (20)의 상기 관통홀 (21)의 형상, 크기, 및 상기 패키지 부재 (30)의 상기 개구부 (31)의 형상, 크기는 본 발명의 상기 반도체 장치에서 한정되지 않는다. 상기 보상부 (20)의 상기 관통홀 (21)의 형상 및 상기 패키지 부재 (30)의 상기 개구부 (31)의 형상은 예를 들어, 정방형 또는 장방형 등의 네모난 모양으로 실현되는 것이 바람직하다.
도15은 상기 반도체 장치의 변형 실시형태를 나타내고, 상기 반도체 장치는 피접합 부재 (40)를 더 포함하며, 성형 프로세스에 의해 형성된 상기 패키지 부재 (30)는 상기 반도체소자 (10)를 상기 피접합 부재 (40)에 실장함으로써, 상기 반도체소자 (10), 상기 피접합 부재 (40) 및 상기 패키지 부재 (30)가 일체적으로 접합된다.
구체적으로, 성형 프로세스 전에, 상기 반도체소자 (10)를 상기 피접합 부재 (40)에 배치한 후, 상기 보상부 (20)를 상기 반도체소자 (10)의 상기 제1 접합면 (11)의 적어도 일부 영역에 겹쳐 설치하거나, 상기 보상부 (20)를 상기 반도체소자 (10)의 상기 제1 접합면 (11)의 적어도 일부 영역에 형성한다.
성형 프로세스에서 형성된 상기 패키지 부재 (30)는 상기 반도체소자 (10) 및 상기 피접합 부재 (40)에 일체적으로 접합할 수 있으며, 상기 반도체소자 (10)의 상기 제1 접합면 (11)에 위치하는 상기 보상부 (20)는 상기 패키지 부재 (30)의 상기 제2 접합면 (32)과 상기 반도체소자 (10)의 상기 제1 접합면 (11)을 분리 할 수 있다. 이후 후속의 소성 프로세스에서, 상기 보상부 (20)는 부동한 위치에서 부동한 폭도의 변형을 일으키는 방법으로 상기 패키지 부재 (30)의 변형폭도와 상기 반도체소자 (10)의 변형폭도의 차이를 보상하고 이에 따라 수축변형에 의한 상기 패키지 부재 (30)의 인장력이 상기 반도체소자 (10)에 작용하는 것을 방지하여 상기 반도체소자 (10)의 신뢰성이 확보된다.
바람직하게는, 상기 보상부 (20)는 상기 피접합 부재 (40)의 상단면의 노출영역 (41)의 적어도 일부 영역에 설치될 수 있으며, 또는 상기 보상부 (20)는 상기 피접합 부재 (40)의 상단면의 상기 노출영역 (41)의 적어도 일부 영역에 형성될 수 있으며, 이에 따라 상기 보상부 (20)는 상기 패키지 부재 (30)의 상기 제2 접합면 (32)과 상기 피접합 부재 (40)의 상기 노출영역 (41)을 분리할 수 있고, 이로 인하여 후속 소성 단계에있어서, 상기 보상부 (20)는 부동한 위치에서 부동한 폭도의 변형을 일으키는 방법으로 상기 패키지 부재 (30)의 변형폭도와 상기 피접합 부재 (40)의 변형폭도의 차이를 보상할 수 있어 상기 패키지 부품 (30)의 수축변형에 의해 발생하는 인장력이 상기 피접합 부재 (40)에 작용하는 것을 방지하고, 상기 피접합 부재 (40)의 평탄성을 확보함으로써, 상기 반도체소자 (10)의 평탄성이 확보된다. 예를 들어, 본 발명의 하나의 바람직한 실시예에 있어서, 상기 피접합 부재 (40)의 상기 노출영역 (41)의 전체 영역에 상기 보상부 (20)가 설치되거나, 또는 상기 보상부 (20)가 형성된다.
본 발명에 따른 상기 피접합 부재 (40)의 상기 노출영역 (41)은 상기 반도체소자 (10)가 상기 피접합 부재 (40)의 상단면에 형성된 후, 상기 반도체소자 (10)에 의해 덮히지 않는 영역을 가리킨다.
도16은 상기 반도체 장치의 또 다른 변형 실시형태를 나타내며, 상기 패키지 부재 (30)와 상기 피접합 부재 (40) 사이에 상기 보상부 (20)가 설치 또는 형성될 수 있으며, 이로 인하여 다음의 소성 프로세스에서 상기 보상부 (20)가 변형을 일으키는 방법으로 상기 패키지 부재 (30)의 변형폭도와 상기 피접합 부재 (40)의 변형폭도의 차이를 보상하고, 따라서 상기 패키지 부재 (30)의 수축 변형에 의해 발생하는 인장력이 상기 피접합 부재 (40)에 작용하는 것을 방지하여 상기 반도체 장치의 신뢰성 및 수율이 확보된다.
도16에 표시된 상기 반도체 장치의 예에서, 상기 패키지 부재 (30)와 상기 피접합 부재 (40) 사이에 유지되는 상기 보상부 (20) 및 상기 패키지 부재 (30)와 상기 반도체소자 (10) 사이에 유지되는 상기 보상부 (20)는 일체화구조일 수 있고, 즉, 상기 패키지 부재 (30)와 상기 피접합 부재 (40) 사이에 유지되는 상기 보상부 (20) 및 상기 패키지 부재 (30)와 상기 반도체소자 (10) 사이에 유지되는 상기 보상부 (20)는 일체로 형성될 수 있다. 도17에 표시된 상기 반도체 장치의 또 다른 변형 실시예에서, 상기 패키지 부재 (30)와 상기 피접합 부재 (40) 사이에 유지되는 상기 보상부 (20) 및 상기 패키지 부재 (30)와 상기 반도체소자 (10) 사이에 유지되는 상기 보상부 (20)는 분할식구조일 수 있고, 즉, 상기 패키지 부재 (30)와 상기 피접합 부재 (40) 사이에 유지되는 상기 보상부 (20) 및 상기 패키지 부재 (30)와 상기 반도체소자 (10) 사이에 유지되는 상기 보상부 (20)는 서로 독립된 것일수 있으며, 이 같은 방법으로 매개 상기 보상부 (20)에 의해 상기 패키지 부재 (30)의 변형폭도와 상기 피접합 부재 (40)의 변형폭도의 차이를 보상하고, 상기 패키지 부재 (30)의 변형폭도 및 상기 반도체소자 (10)의 변형폭도를 각각 보상할 수 있게 된다. 필요에 따라 상기 패키지 부재 (30)와 상기 피접합 부재 (40) 사이에만 상기 보상부 (20)를 설치할 수 있으며, 이러한 경우, 패키지 부재의 가공 과정에서 생기는 반도체소자의 측면을 누르며서 생기는 변형을 보상하여 화상면 완곡현상이 감소되고 화상형성 품질이 향상된다. 상기 패키지 부재 (30)와 상기 피접합 부재 (40) 사이에만 상기 보상부 (20)를 설치함으로써, 제품재료를 절약하고 비용을 절감하며 생산 효율 및 수율을 향상시킬 수도 있다. 본 특허 문헌은 매개 장치의 재료의 수축율의 차이에 의한 변형을 줄일 수 있다. 본 특허 문헌의 패키징 방법은 이미징을 위해 패키지 부재에 빛개구부를 설치하고, 패키지 부재의 가공 과정에서 각 장치의 재료의 수축율이 부동하므로, 빛 개구가 설치되지 않은 패키지 부재에 비해 빛 개구부를 설치한 패키지 부재가 반도체소자의 변형을 보다 용이하게 한다. 본 특허에 따른 상기 패키지 부재 (30)와 상기 피접합 부재 (40) 사이에만 상기 보상부 (20)를 설치함으로써 이러한 변형을 효과적으로 완화할 수 있다. 도18은 상기 반도체 장치의 또 다른 변형 실시형태를 나타내고있다. 도18과 같이, 패키지 부재 (30), 피접합 부재 (40) 및 반도체소자 (10)의 사이에 보상부 (20)를 설치할 수 있으며, 이러한 방법으로 보상부 (20)에 의해 패키지 부재 (30)의 변형폭도와 피접합 부재 (40)의 변형폭도의 차이를 보상하고 패키지 부재 (30)의 변형폭도 및 반도체소자 (10)의 변형폭도를 각각 보상할 수 있게 된다. 도18에 나타낸 실시예에서, 보상부 (20)의 높이는 반도체소자 (10)의 높이미만이며, 보상부 (20)는 피접합 부재 (40)의 반도체소자 (10)를 제외한 영역의 일부 영역에만 설치되어 있다. 상술한 보상부 (20)의 설치방법에 의해 패키지 부재 (30)는 피접합 부재 (40), 반도체소자 (10) 및 보상부 (20)의 삼자를 내장할 수 있으며, 피접합 부재 (40), 반도체소자 (10) 및 보상부 (20)의 삼자와 직접 접촉할 수 있다. 도18의 실시예에 따른 보상부의 설치 방법은 제품의 재료를 절약하고 비용을 절감하며 생산효율을 개선하고, 반도체소자 (10)의 변형폭을 효과적으로 보상할 수 있고, 반도체소자 (10)의 신뢰성이 보장되며, 제품의 수율을 향상시킬 수 있다.
도19는 상기 반도체 장치의 또 다른 변형 실시형태를 나타내고, 상기 보상부 (20)는 다층으로 할 수도 있고, 예를 들어, 일 실시예에서는 2개의 접착제층이 서로 중첩되는 다층의 상기 보상부 (20)를 형성할 수도 있고, 또는 2개의 잉크 층이 서로 중첩되는 다층의 상기 보상부 (20)를 형성할 수도 있고, 즉 동일한 재료로 다층식 상기 보상부 (20)를 형성할 수 있다. 다른 예로서, 접착제층과 잉크층이 서로 중첩되는 다층식 상기 보상부 (20)를 형성할 수 있으며, 즉 부동한 재료로 다층식 상기 보상부 (20)를 형성할 수도 있다. 물론, 상기 보상부 (20)의 부동한 층은 다른 두께를 가질 수 있다. 당업자는 이해할 수 있을 것이지만, 본 발명은 접착제층 및 잉크층으로 다층식의 상기 보상부 (20)를 형성하고 있지만, 다른 예에서 다층식 상기 보상부 (20)를 기타의 재료로 형성하거나, 혹은 상기 보상부 (20)의 층 수를 2층 이상으로 하는 등 모두 가능하다.
도20은 본 발명의 바람직한 실시예에 따른 반도체 장치를 포함하는 촬상장치 (1100)의 단면 개략도이다. 도20에 나타낸 바와 같이, 촬상장치 (1100)는 광학 렌즈 (60) 및 명세서의 설명에 의한 반도체 장치를 구비하고 있다. 촬상장치 (1100)는 드라이버 (70)를 더 구비하고, 상기 광학렌즈 (60)는 상기 드라이버 (70)에 구동 가능하게 설치되며 상기 드라이버 (70)는 상기 패키지 부재 (30)의 상단면에 실장되어 상기 광학렌즈 (60)를 상기 반도체소자 (10)의 감광경로에 유지시킨다. 본 발명의 다른 실시예에서, 촬상장치 (1100)는 드라이버 (70)를 포함하지 않아도 된다. 상기 촬상장치 (1100)는 필터소자 (80)를 포함하고, 상기 필터소자 (80)는 상기 패키지 부재 (30)의 상단면에 실장되어 상기 필터소자 (80)를 상기 광학렌즈 (60)와 상기 반도체소자 (10) 사이에 유지시킨다. 다른 실시예에서, 상기 촬상장치 (1100)는 프레임형의 홀더를 포함하고, 상기 필터소자 (80)는 상기 홀더에 실장되고 상기 홀더는 상기 패키지 부재 (30)의 상단면에 실장되어 상기 필터소자 (80)를 상기 광학렌즈 (60)와 상기 반도체소자 (10) 사이에 유지시킨다. 상기 패키지 부재 (30)의 상단면은 제1 실장영역 (301) 및 제2 실장영역 (302)을 가지며, 상기 드라이버 (70)는 상기 패키지 부재 (30)의 제1 실장영역 (301)에 실장되며, 상기 필터 소자 (80) 또는 홀더는 상기 패키지 부재 (30)의 제2 실장영역 (302)에 실장된다. 상기 패키지 부재 (30)의 제1 실장영역 (301)과 상기 제2 실장영역 (302)은 높이차이를 가짐으로써 상기 개구부에 연통되는 실장 홈 (303)을 형성하며, 상기 필터소자 (80) 또는 홀더가 상기 실장 홈 (303)에 수용된다. 상기 패키지 부재 (30)의 상단면에 제1 실장영역 (301) 및 제2 실장영역 (302)을 가지며, 상기 드라이버 (70)는 상기 패키지 부재 (30)의 제1 실장영역 (301)에 실장되고 상기 홀더는 상기 패키지 부재 (30)의 상기 제2 실장영역 (302)에 실장된다. 상기 촬상장치 (1100)는 회로기판을 구비하고, 상기 반도체소자 (10)의 칩 커넥터가 상기 회로기판의 회로기판 커넥터에 전기적으로 연결되어 있다.
도21은 본 발명의 바람직한 실시예에 따른 촬상장치를 포함하는 전자기기이다. 본 발명은 또한 전자기기를 제공하며, 도21을 참조하고, 상기 전자기기는 기기 본체 (1200)와 적어도 하나의 촬상장치 (1100)를 포함하고, 상기 촬상장치 (1100)는 상기 기기 본체 (1200)에 설치되어 상기 기기 본체 (1200)를 도와 이미지 (예를 들어, 비디오 및 화상)을 취득한다.
본 발명은, 종래의 몰딩 및 패키징 기술과는 부동한 성형 프로세스에 기반한 반도체 패키징 방법을 제공하며, 상기 패키징 방법은,
상기 반도체소자 (10)의 상기 제1 접합면 (11)과 상기 패키지 부재 (30)의 상기 제2 접합면 (32) 사이에 형성된 접합영역의 적어도 일부에 상기 보상부 (20)의 적어도 일부를 유지시켜서 상기 반도체 장치의 반제품을 형성하는 단계(a)와,
상기 패키지 부재 (30)를 경화시킬 때, 상기 보상부 (20)의 매개 위치가 부동한 정도의 변형을 일으키게하는 방법으로 상기 패키지 부재 (30)의 변형폭도와 상기 반도체소자 (10)의 변형폭도의 차이를 보상하여 상기 반도체소자 (10)를 실장하여 상기 반도체 장치를 형성하는 단계(b)를 포함한다.
상기 단계 (b)에서 소성 프로세스를 통해 상기 패키지 부재 (30)를 경화시킬 수 있으며, 이로 인해, 상기 패키지 부재 (30)가 상기 반도체소자 (10)로부터 탈락하는 불량현상이 방지된다.
당업자라면 상기 기술 및 도면에 도시된 본 발명의 실시예는 다만 예시일뿐 본 발명을 한정하지 않음을 이해할 것이다.
본 발명의 목적은 완전하고 효과적으로 구현되었다. 본 발명의 기능 및 구조 원리는 실시예에 제시되고 설명되어 있으며, 상기 원리에서 벗어나지 않는 한 본 발명의 실시형태는 임의로 변형 또는 수정할 수 있다.

Claims (66)

  1. 성형 프로세스에 기반한 반도체 패키징 방법에 있어서,
    상기 패키징 방법은,
    반도체소자의 제1 접합면과 패키지 부재의 제2 접합면 사이에 형성된 접합영역의 적어도 일부 영역에 보상부의 적어도 일부를 유지시켜 반도체 장치의 반제품을 형성하는 단계(c)와, 상기 패키지 부재를 경화시킬때, 상기 보상부의 매개 위치에 부동한 정도의 변형을 생성시켜 상기 패키지 부재의 변형폭도와 상기 반도체소자의 변형폭도 간의 차이를 보상하여 상기 반도체소자를 패키징함으로써 상기 반도체 장치를 형성하는 단계(d)를 포함하는 것을 특징으로 하는, 반도체 패키징 방법.
  2. 제1항에 있어서,
    상기 단계(a)에 있어서, 상기 패키지 부재는 복수의 상기 반도체 장치의 반제품을 서로 연결시키고,
    상기 단계(b) 후, 서로 연결된 복수의 상기 반도체 장치의 반제품을 분할하는 단계(c)를 추가로 포함하는, 반도체 패키징 방법.
  3. 제1항에 있어서,
    상기 단계(a)에 있어서, 상기 패키지 부재는 복수의 상기 반도체 장치의 반제품을 서로 연결시키고,
    상기 단계(b)의 전에, 서로 연결된 복수의 상기 반도체 장치의 반제품을 분할하는 단계(c)를 추가로 포함하는, 반도체 패키징 방법.
  4. 제1항에 있어서,
    상기 단계(a) 전에, 상기 반도체소자를 피접합 부재에 겹쳐 설치하는 단계(d)를 추가로 포함하며,
    상기 단계(a)에서, 상기 패키지 부재는, 상기 반도체소자의 적어도 일부 및 상기 피접합 부재의 적어도 일부를 내장함으로써, 상기 패키지 부재, 상기 반도체소자 및 상기 피접합 부재를 일체로 접합하는, 패키징 방법.
  5. 제1항에 있어서,
    상기 단계(a)는 추가로,
    적어도 하나의 상기 반도체소자를 갖는 정판유닛을 제공하는 단계와,
    상기 보상부를 상기 반도체소자에 설치하고, 상기 보상부의 적어도 일부를 상기 반도체소자의 상기 제1 접합면의 적어도 일부 영역에 위치시키는 단계와,
    상기 보상부의 적어도 일부가 상기 반도체소자의 상기 제1 접합면과 상기 패키지 부재의 상기 제2 접합면 사이의 접합영역의 적어도 일부 영역에 유지되도록, 성형 금형에 의해 상기 반도체소자의 상기 제1 접합면에 대응하는 위치에서 상기 패키지 부재를 상기 반도체소자에 일체로 접합하는 단계를 포함하는, 패키징 방법.
  6. 제4항에 있어서,
    적어도 하나의 상기 반도체소자를 갖는 정판유닛을 제공하는 단계와,
    상기 보상부를 상기 반도체소자에 설치하고, 상기 보상부의 적어도 일부를 상기 반도체소자의 상기 제1 접합면의 적어도 일부 영역에 위치시키는 단계와,
    상기 보상부의 적어도 일부가 상기 반도체소자의 상기 제1 접합면과 상기 패키지 부재의 상기 제2 접합면 사이의 접합영역의 적어도 일부 영역에 유지되도록, 성형 금형에 의해 상기 반도체소자의 상기 제1 접합면에 대응하는 위치에서 상기 패키지 부재를 상기 반도체소자에 일체로 접합하는 단계를 포함하는, 패키징 방법.
  7. 제1항에 있어서,
    상기 단계 (a)는 추가로,
    적어도 하나의 상기 반도체소자를 갖는 정판유닛을 제공하는 단계와,
    상기 반도체소자의 상기 제1 접합면의 적어도 일부에 상기 보상부의 적어도 일부를 형성하는 단계와,
    상기 보상부의 적어도 일부가 상기 반도체소자의 상기 제1 접합면과 상기 패키지 부재의 상기 제2 접합면 사이의 접합영역의 적어도 일부 영역에 유지되도록, 성형 금형에 의해 상기 반도체소자의 상기 제1 접합면에 대응하는 위치에서 상기 패키지 부재를 상기 반도체소자에 일체로 접합하는 단계를 포함하는, 패키징 방법.
  8. 제4항에 있어서,
    상기 단계 (a)는, 추가로,
    적어도 하나의 상기 반도체소자를 갖는 정판유닛을 제공하는 단계와,
    상기 반도체소자의 상기 제1 접합면의 적어도 일부에 상기 보상부의 적어도 일부를 형성하는 단계와,
    상기 보상부의 적어도 일부가 상기 반도체소자의 상기 제1 접합면과 상기 패키지 부재의 상기 제2 접합면 사이의 접합영역의 적어도 일부 영역에 유지되도록, 성형 금형에 의해 상기 반도체소자의 상기 제1 접합면에 대응하는 위치에서 상기 패키지 부재를 상기 반도체소자에 일체로 접합하는 단계를 포함하는, 패키징 방법.
  9. 제5항에 있어서,
    상기 보상부가 상기 반도체소자의 상단면에 설치된 후, 상기 보상부의 외측내장부는 상기 반도체소자의 측면의 적어도 일부를 자동 내장하는, 패키징 방법.
  10. 제5항에 있어서,
    상기 보상부가 상기 반도체소자의 상단면에 설치된 후, 상기 성형 금형에 의해 성형 프로세스를 행할 시, 상기 보상부의 외측내장부가 눌리워서 상기 반도체소자의 측면의 적어도 일부에 밀접하는, 패키징 방법.
  11. 제6항에 있어서,
    상기 보상부가 상기 반도체소자의 상단면에 설치된 후, 상기 보상부의 외측내장부가 상기 피접합 부재의 노출영역의 적어도 일부를 자동 내장하는, 패키징 방법.
  12. 제6항에 있어서,
    상기 보상부가 상기 반도체소자의 상단면에 설치된 후, 상기 성형 금형에 의해 성형 프로세스를 행할 시, 상기 보상부의 외측내장부가 눌리워서 상기 피접합 부재의 노출영역의 적어도 일부를 내장하는, 패키징 방법.
  13. 제8항에 있어서,
    상기 피접합 부재의 노출영역에 상기 보상부의 일부가 형성되는, 패키징 방법.
  14. 제11항에 있어서,
    상기 피접합 부재의 노출영역의 전체가 상기 보상부의 상기 외측내장부에 내장되는, 패키징 방법.
  15. 제5항 내지 제14항 중 어느 한항에 있어서,
    상기 성형 금형의 가압면과 상기 반도체소자의 비접합면 사이에 필름층이 설치되고, 상기 필름층에 의해 상기 성형 금형의 가압면과 상기 반도체소자의 상기 비접합면이 분리되는, 패키징 방법.
  16. 제5항 내지 제14항 중 어느 한항에 있어서,
    상기 보상부의 일부를 상기 반도체소자의 상기 제1 접합면으로부터 상기 반도체소자의 비접합면의 적어도 일부 영역에 연장시켜, 성형 프로세스 시, 상기 보상부의 일부에 의해 상기 성형 금형의 가압면과 상기 반도체소자의 상기 비접합면이 분리되는, 패키징 방법.
  17. 제7항, 제8항 또는 제13항 중 어느 한항에 있어서,
    상기 반도체소자의 상기 제1 접합면의 적어도 일부 영역에 플라스틱 재료를 도포하여, 상기 플라스틱 재료가 경화된 후 상기 보상부가 형성되는, 패키징 방법.
  18. 제17항에 있어서,
    상기 반도체소자의 상기 제1 접합면의 적어도 일부 영역 및 상기 비접합면의 적어도 일부 영역에 플라스틱 재료를 도포하여, 상기 플라스틱 재료가 경화된 후 상기 보상부가 형성되는, 패키징 방법.
  19. 제13항에 있어서,
    상기 반도체소자의 상기 제1 접합면의 적어도 일부 영역 및 상기 피접합 부재의 노출영역의 적어도 일부에 플라스틱 재료를 도포하여, 상기 플라스틱 재료가 경화된 후 상기 보상부가 형성되는, 패키징 방법.
  20. 제19항에 있어서,
    상기 반도체소재의 비접합면의 적어도 일부 영역에 상기 플라스틱 재료를 도포하는, 패키징 방법.
  21. 제18항에 있어서,
    상기 플라스틱 재료는 잉크, 접착제 또는 용제 함유 용액인, 패키징 방법.
  22. 제1항 내지 제14항 중 어느 한항에 있어서,
    상기 정판유닛은 복수의 상기 반도체소재를 미리 설정된 방식에 따라 기반상에 배렬하여 형성되는, 패키징 방법.
  23. 제2항 또는 제3항에 있어서,
    상기 반도체 장치의 반제품을 위에서 아래로 분할하여 상기 반도체 장치를 형성하는, 패키징 방법.
  24. 제2항 또는 제3항에 있어서,
    상기 반도체 장치의 반제품을 아래에서 위로 분할하여 상기 반도체 장치를 형성하는, 패키징 방법.
  25. 제4항, 제6항, 제8항, 제11항, 제12항, 제13항 및 제19항 중 어느 한항에 있어서,
    상기 보상부가 상기 패키지 부재와 상기 피접합 부재 사이에 설치 또는 형성되는, 패키징 방법.
  26. 제25항에 있어서,
    상기 패키지 부재와 상기 피접합 부재 사이에 유지되는 상기 보상부 및 상기 패키지 부재와 상기 반도체소자 사이에 유지되는 상기 보상부는 일체형 구조인, 패키징 방법.
  27. 제25항에 있어서,
    상기 패키지 부재와 상기 피접합 부재 사이에 유지되는 상기 보상부 및 상기 패키지 부재와 상기 반도체소자 사이에 유지되는 상기 보상부는 서로 독립인, 패키징 방법.
  28. 제1항 내지 제25항에 있어서,
    상기 보상부는 다층 구조인, 패키징 방법.
  29. 성형 프로세스에 기반한 반도체 장치에 있어서,
    적어도 하나의 보상부와,
    적어도 하나의 제1 접합면을 가지는 적어도 하나의 반도체소자와,
    적어도 하나의 제2 접합면을 갖는 패키지 부재를 구비하며,
    상기 패키지 부재는, 성형 프로세스에 의해 상기 반도체소자의 상기 제1 접합면에 대응하는 위치에서 상기 반도체소자에 일체로 접합되고,
    상기 보상부의 적어도 일부는, 상기 반도체소자의 제1 접합면과 상기 패키지 부재의 제2 접합면 사이에 형성된 접합영역의 적어도 일부 영역에 유지되는 것을 특징으로 하는, 반도체 장치.
  30. 제29항에 있어서,
    상기 반도체소자는 비접합면을 추가로 포함하며, 상기 보상부는 상기 반도체소자의 상기 제1 접합면으로부터 상기 비접합면의 적어도 일부 영역에 연장되어 있는, 반도체 장치.
  31. 제30항에 있어서,
    상기 보상부는 적어도 하나의 관통홀을 갖고, 상기 패키지 부재는 적어도 하나의 개구부를 가지며, 상기 보상부의 상기 관통홀은 상기 반도체소자의 상기 비접합영역의 일부 영역에 대응하며, 상기 패키지 부재의 상기 개구부는 상기 반도체소자의 상기 비접합영역의 일부 영역에 대응하는, 반도체 장치.
  32. 제29항에 있어서,
    상기 패키지 부재는, 상기 반도체소자의 상기 비접합영역의 적어도 일부 영역에 대응하는 개구부를 적어도 하나 포함하는, 반도체 장치.
  33. 제29항 내지 제32항 중 어느 한항에 있어서,
    상기 보상부는 수지 경화에 의해 형성되거나, 잉크를 도포한 후 형성되거나, 용제 함유 용액을 도포한 후 용제를 석출하고 경화하여 형성되거나, 금속 도금 또는 무전해 도금하여 형성되는, 반도체 장치.
  34. 제29항 내지 제32항 중 어느 한항에 있어서,
    상기 반도체 장치는 피접합 부재를 추가로 구비하며,
    상기 패키지 부재는 상기 피접합 부재의 노출영역을 내장하는, 반도체 장치.
  35. 제34항에 있어서,
    상기 보상부는 상기 반도체소자의 상기 제1 접합면으로부터 상기 피접합 부재의 상기 노출영역의 적어도 일부 영역에 연장되어 있는, 반도체 장치.
  36. 제35항에 있어서,
    상기 피접합 부재의 노출영역의 전체 영역이 상기 보상부의 상기 외측내장부에 내장되는, 반도체 장치.
  37. 제34항 내지 제36항 중 어느 한항에 있어서,
    상기 보상부가 상기 피접합 부재와 상기 패키지 부재 사이에 설치 또는 형성되는, 반도체 장치.
  38. 제37항에 있어서,
    상기 패키지 부재와 상기 피접합 부재 사이에 유지되는 상기 보상부 및 상기 패키지 부재와 상기 반도체소자 사이에 유지되는 상기 보상부는 일체형 구조인, 반도체 장치.
  39. 제37항에 있어서,
    상기 패키지 부재와 상기 피접합 부재 사이에 유지되는 상기 보상부 및 상기 패키지 부재와 상기 반도체소자 사이에 유지되는 상기 보상부는 서로 독립되어 있는, 반도체 장치.
  40. 제29항 내지 제39항 중 어느 한항에 있어서,
    상기 보상부는 다층 구조인, 반도체 장치.
  41. 화상처리모듈에 있어서,
    피접합 부재와,
    상기 피접합 부재의 상단면의 적어도 일부에 지지되는 감광소자와,
    상기 피접합 부재의 상단면의 상기 적어도 일부를 제외한 기타 영역에 설치되고, 상기 감광소자의 측면에 접촉하는 보상부와,
    상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자를 내장하도록 구성된 패키지 부재를 구비하는, 화상처리모듈.
  42. 제41항에 있어서,
    상기 보상부는 상기 감광소자의 주위를 둘러싸고 배치되어 프레임 형상으로 형성되어 있는 것을 특징으로 하는, 화상처리모듈.
  43. 제42항에 있어서,
    상기 패키지 부재는 상기 감광소자, 상기 피접합 부재 및 상기 보상부의 3자를 내장하고, 상기 감광소자, 상기 피접합 부재 및 상기 보상부의 3자와 모두 접촉하는 것을 특징으로 하는, 화상처리모듈.
  44. 제41항에 있어서,
    상기 패키지 부재는 상기 감광소자의 일부 영역에 대응하는 개구부를 적어도 하나 포함하는 것을 특징으로 하는, 화상처리모듈.
  45. 제41항에 있어서,
    상기 패키지 부재는, 유체 상태 매체가 상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자에서 경화된 후 형성된 것을 특징으로 하는, 화상처리모듈.
  46. 제43항에 있어서,
    상기 보상부는, 상기 피접합 부재의 상단면의 상기 적어도 일부를 제외한 기타 영역의 일부 영역에 위치하는 것을 특징으로 하는, 화상처리모듈.
  47. 제43항에 있어서,
    상기 보상부는 상기 피접합 부재의 상단면의 상기 적어도 일부를 제외한 기타 영역의 전체에 위치하는 것을 특징으로 하는, 화상처리모듈.
  48. 제41항에 있어서,
    상기 보상부는, 상기 피접합 부재의 상단면의 상기 적어도 일부를 제외한 기타 영역, 상기 감광소자의 측면과 상기 패키지 부재가 함께 형성한 공간에 충만되어 있는 것을 특징으로 하는, 화상처리모듈.
  49. 제43항에 있어서,
    상기 보상부의 높이는 상기 감광소자의 높이 미만인 것을 특징으로 하는, 화상처리모듈.
  50. 제41항 내지 제49항 중 어느 한항에 있어서,
    상기 보상부는 수지 경화에 의해 형성된 것을 특징으로 하는, 화상처리모듈.
  51. 제41항 내지 제49항 중 어느 한항에 있어서,
    상기 보상부는 잉크를 도포한 후 형성된 것을 특징으로 하는, 화상처리모듈.
  52. 제41항 내지 제49항 중 어느 한항에 있어서,
    상기 보상부는 용도포한 후 용제를 석출하고 경화하여 형성된 것을 특징으로 하는, 화상처리모듈.
  53. 제41항 내지 제49항 중 어느 한항에 있어서,
    상기 보상부는 금속 도금 또는 무전해 도금에 의해 형성된 것을 특징으로 하는, 화상처리모듈.
  54. 제41항 내지 제49항 중 어느 한항에 있어서,
    상기 보상부는 다층 구조인 것을 특징으로 하는, 화상처리모듈.
  55. 촬상장치에 있어서,
    적어도 하나의 광학렌즈와,
    상기 광학렌즈가 구동 가능하게 설치되고, 상기 광학렌즈가 상기 감광소자의 감광경로에 유지되도록 상기 패키지 부재의 상단면에 실장되는 적어도 하나의 드라이버와,
    상기 광학렌즈와 상기 감광소자 사이에 유지되도록 상기 패키지 부재의 상단면에 실장되는 적어도 하나의 필터소자와,
    상기 감광소자의 칩커넥터가 회로기판 커넥터에 전기적으로 연결되는 회로기판과,
    제41항 내지 제54항 중 어느 한항에 기재된 화상처리모듈을 구비하는, 촬상장치.
  56. 전자기기에 있어서,
    기기 본체와, 상기 기기 본체에 설치된 제55항에 기재된 적어도 하나의 촬상장치를 구비하는, 전자기기.
  57. 성형 프로세스에 기반한 감광소자 패키징 방법에 있어서,
    감광소자를 피접합 부재의 상단면의 적어도 일부에 지지시키는 단계와,
    보상부가 상기 감광소자의 측면에 접촉되도록, 상기 보상부를 상기 피접합 부재의 상단면의 상기 적어도 일부에 인접한 기타 영역에 설치하는 단계와,
    패키지 부재에 의해 상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자를 내장하는 단계를 포함하는, 성형 프로세스에 기반한 감광소자 패키징 방법.
  58. 제57항에 있어서,
    보상부가 상기 감광소자의 측면에 접촉되도록, 상기 보상부를 상기 피접합 부재의 상단면의 상기 적어도 일부에 인접한 기타 영역에 설치하는 단계는,
    보상부를 상기 감광소자의 주위를 둘러싸도록 설치하여 프레임 형상의 보상부를 형성하는 단계를 포함하는, 감광소자 패키징 방법.
  59. 제58항에 있어서,
    패키지 부재에 의해 상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자를 내장하는 단계는,
    패키지 부재에 의해 상기 감광소자, 상기 피접합 부재 및 상기 보상부의 3자를 내장하여 상기 패키지 부재를 상기 감광소자, 상기 피접합 부재 및 상기 보상부 3자와 모두 접촉시키는 단계를 포함하는, 감광소자 패키징 방법.
  60. 제59항에 있어서,
    상기 패키지 부재는, 상기 감광소자의 일부 영역에 대응하는 개구부를 적어도 하나 포함하는 것을 특징으로 하는, 감광소자 패키징 방법.
  61. 제59항에 있어서,
    패키지 부재에 의해 내장된 감광소자는 정판의 형태이며,
    상기 방법은, 패키지 부재에 의해 내장된 감광소자 사이를 절단하는 단계를 추가로 포함하는 것을 특징으로 하는, 감광소자 패키징 방법.
  62. 제57항에 있어서,
    패키지 부재에 의해 상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자를 내장하는 단계는,
    유체 형태의 매체로 상기 감광소자, 상기 피접합 부재 및 상기 보상부 중 적어도 양자를 내장한 후, 상기 유체 형태의 매체를 경화시키는 단계를 포함하는, 감광소자 패키징 방법.
  63. 제57항에 있어서,
    상기 보상부는, 상기 감광소자의 측면에 도포된 유체 형태의 매체가 경화되어 형성된 것을 특징으로 하는, 감광소자 패키징 방법.
  64. 제57항 내지 제63항 중 어느 한항에 있어서,
    상기 보상부를 상기 피접합 부재의 상단면의 상기 적어도 일부에 인접한 기타 영역에 설치하는 단계는,
    상기 보상부를 상기 피접합 부재의 상단면의 상기 기타 영역의 일부에 설치하는 단계를 포함하는, 감광소자 패키징 방법.
  65. 제57항 내지 제63항 중 어느 한항에 있어서,
    상기 보상부의 높이는 상기 감광소자의 높이 미만인 것을 특징으로 하는, 감광소자 패키징 방법.
  66. 제65항에 있어서,
    상기 보상부는 다층 구조인 것을 특징으로 하는, 감광소자 패키징 방법.
KR1020197032766A 2017-04-07 2018-04-04 화상처리모듈 및 성형 프로세스에 기반한 감광소자 패키징 방법 KR102353891B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
CN201720365419.6 2017-04-07
CN201720365419 2017-04-07
CN201710224073.2 2017-04-07
CN201710224073 2017-04-07
CN201721042055.4 2017-08-17
CN201710709097.7 2017-08-17
CN201710709097.7A CN108695165A (zh) 2017-04-07 2017-08-17 基于模制工艺的半导体封装方法和半导体装置
CN201721042055.4U CN207664026U (zh) 2017-04-07 2017-08-17 基于模制工艺的半导体装置及包含该半导体装置的图像处理组件、摄像装置和电子设备
PCT/CN2018/081954 WO2018184572A1 (zh) 2017-04-07 2018-04-04 基于模制工艺的半导体封装方法和半导体装置

Publications (2)

Publication Number Publication Date
KR20200003818A true KR20200003818A (ko) 2020-01-10
KR102353891B1 KR102353891B1 (ko) 2022-01-19

Family

ID=62935742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197032766A KR102353891B1 (ko) 2017-04-07 2018-04-04 화상처리모듈 및 성형 프로세스에 기반한 감광소자 패키징 방법

Country Status (5)

Country Link
EP (1) EP3608952A4 (ko)
JP (1) JP7041167B2 (ko)
KR (1) KR102353891B1 (ko)
CN (2) CN108695165A (ko)
TW (2) TWI698940B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021141460A1 (ko) 2020-01-10 2021-07-15 주식회사 엘지에너지솔루션 인조흑연, 인조흑연의 제조방법, 이를 포함하는 음극 및 리튬 이차전지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695165A (zh) * 2017-04-07 2018-10-23 宁波舜宇光电信息有限公司 基于模制工艺的半导体封装方法和半导体装置
US20240170357A1 (en) * 2022-11-23 2024-05-23 Nxp Usa, Inc. Two-part molding of device packages with spacers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050452A (ja) * 2008-08-11 2010-03-04 Sensirion Ag 応力緩和層を備えたセンサ装置の製造方法
KR20120112070A (ko) * 2011-03-31 2012-10-11 소니 주식회사 고체 촬상 유닛, 고체 촬상 유닛을 제조하는 방법, 및 전자 기기
US20160163884A1 (en) * 2014-12-09 2016-06-09 Stmicroelectronics (Grenoble 2) Sas Process of fabrication of electronic devices and electronic device with a double encapsulation ring

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321182A (ja) * 1996-05-29 1997-12-12 Shiaru:Kk 樹脂封止型半導体装置
US6570245B1 (en) * 2000-03-09 2003-05-27 Intel Corporation Stress shield for microelectronic dice
JP4303550B2 (ja) 2003-09-30 2009-07-29 豊田合成株式会社 発光装置
JP4319591B2 (ja) 2004-07-15 2009-08-26 株式会社日立製作所 半導体パワーモジュール
US20060071305A1 (en) 2004-09-24 2006-04-06 Kai-Kuang Ho Electrical package structure including chip with polymer thereon
JP2009081346A (ja) 2007-09-27 2009-04-16 Panasonic Corp 光学デバイスおよびその製造方法
KR20100109042A (ko) * 2009-03-31 2010-10-08 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조방법
CN102651350B (zh) * 2011-02-25 2015-01-28 精材科技股份有限公司 晶片封装体
JP2012216678A (ja) 2011-03-31 2012-11-08 Fujitsu Ltd 電子部品、電子機器、及びはんだペースト
KR20130114352A (ko) * 2012-04-09 2013-10-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2014013836A (ja) 2012-07-04 2014-01-23 Ps4 Luxco S A R L 半導体装置
JP2015032653A (ja) * 2013-08-01 2015-02-16 株式会社東芝 固体撮像装置
JP2016025183A (ja) 2014-07-18 2016-02-08 パナソニックＩｐマネジメント株式会社 回路モジュール及びモータ
JP2016100573A (ja) 2014-11-26 2016-05-30 株式会社東芝 電子モジュール、及びカメラモジュール
US10908324B2 (en) * 2016-03-12 2021-02-02 Ningbo Sunny Opotech Co., Ltd. Molded photosensitive assembly of array imaging module
EP3468165B1 (en) * 2016-03-28 2023-12-20 Ningbo Sunny Opotech Co., Ltd. Camera module and molded photosensitive assembly and manufacturing method therefor, and electronic device
CN105681640B (zh) * 2016-03-28 2019-12-27 宁波舜宇光电信息有限公司 摄像模组及其制造方法
CN108695165A (zh) * 2017-04-07 2018-10-23 宁波舜宇光电信息有限公司 基于模制工艺的半导体封装方法和半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050452A (ja) * 2008-08-11 2010-03-04 Sensirion Ag 応力緩和層を備えたセンサ装置の製造方法
KR20120112070A (ko) * 2011-03-31 2012-10-11 소니 주식회사 고체 촬상 유닛, 고체 촬상 유닛을 제조하는 방법, 및 전자 기기
US20160163884A1 (en) * 2014-12-09 2016-06-09 Stmicroelectronics (Grenoble 2) Sas Process of fabrication of electronic devices and electronic device with a double encapsulation ring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021141460A1 (ko) 2020-01-10 2021-07-15 주식회사 엘지에너지솔루션 인조흑연, 인조흑연의 제조방법, 이를 포함하는 음극 및 리튬 이차전지

Also Published As

Publication number Publication date
TW201842597A (zh) 2018-12-01
TWM578875U (zh) 2019-06-01
CN108695165A (zh) 2018-10-23
EP3608952A1 (en) 2020-02-12
EP3608952A4 (en) 2020-05-06
JP2020513157A (ja) 2020-04-30
CN207664026U (zh) 2018-07-27
JP7041167B2 (ja) 2022-03-23
KR102353891B1 (ko) 2022-01-19
TWI698940B (zh) 2020-07-11

Similar Documents

Publication Publication Date Title
JP4620515B2 (ja) インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP4304163B2 (ja) 撮像モジュールおよびその製造方法
US7863101B2 (en) Stacking semiconductor device and production method thereof
JP6214337B2 (ja) 電子部品、電子機器および電子部品の製造方法。
KR102353891B1 (ko) 화상처리모듈 및 성형 프로세스에 기반한 감광소자 패키징 방법
JP5445695B2 (ja) 半導体モジュール、モールド装置及びモールド成形方法
US20130307163A1 (en) Semiconductor device and method of manufacturing the same
US11728368B2 (en) Semiconductor packaging method and semiconductor device based on molding process
EP1473775B1 (en) Method for producing solid-state imaging device
JP2015084378A (ja) 電子部品、電子機器、実装部材の製造方法、電子部品の製造方法
US10461013B2 (en) Heat sink and electronic component device
CN210016540U (zh) 摄像模组、电子设备和感光组件
CN210016541U (zh) 摄像模组、复合基板和感光组件
JP7059237B2 (ja) 電子部品、電子モジュールおよびこれらの製造方法
US8169793B2 (en) Electronic device and fabrication method thereof
WO2017134972A1 (ja) 撮像素子パッケージ及び撮像装置
CN116246542A (zh) 一种用于拼接的led显示模组及其制作方法
CN112333350A (zh) 摄像模组、复合基板、感光组件及其制作方法
JP5549501B2 (ja) 半導体装置及びその製造方法
WO2019033961A1 (zh) 感光组件、成像模组、智能终端及制造感光组件的方法和模具
CN112399030A (zh) 摄像模组、电子设备、感光组件及其制作方法
US20180358320A1 (en) Electronic device, electronic device manufacturing method, and electronic apparatus
KR100795601B1 (ko) 카메라 모듈 및 이의 제조 방법
JP2006100312A (ja) 光半導体装置および測距モジュール
CN112399029A (zh) 摄像模组、复合基板、感光组件及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant