DE112012006692B4 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112012006692B4
DE112012006692B4 DE112012006692.8T DE112012006692T DE112012006692B4 DE 112012006692 B4 DE112012006692 B4 DE 112012006692B4 DE 112012006692 T DE112012006692 T DE 112012006692T DE 112012006692 B4 DE112012006692 B4 DE 112012006692B4
Authority
DE
Germany
Prior art keywords
semiconductor
resin layer
semiconductor elements
resin
stress relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012006692.8T
Other languages
English (en)
Other versions
DE112012006692T5 (de
Inventor
c/o Mitsubishi Electric Corporat Terai Mamoru
c/o Mitsubishi Electric Corporat Idaka Shiori
c/o Mitsubishi Electric Corp. Nakaki Yoshiyuki
Yoshiyuki c/o Mitsubishi Electric Corpor Suehiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112012006692T5 publication Critical patent/DE112012006692T5/de
Application granted granted Critical
Publication of DE112012006692B4 publication Critical patent/DE112012006692B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren folgende Schritte aufweist:- Ausbilden einer Vielzahl von Halbleiterelementen (PD) zur Leistungssteuerung auf einem Halbleitersubstrat (S);- Bilden von das Halbleitersubstrat (S) bedeckenden Spannungsabbau-Harzschichten (7) in einem Kreuzungsbereich, in dem sich bandförmige Vereinzelungsbereiche kreuzen, die die einander benachbarten Halbleiterelemente (PD) voneinander trennen;- Ausführen einer Vereinzelung in dem Kreuzungsbereich unter Trennung der Spannungsabbau-Harzschichten (7) mittels eines Messers;- Ausführen einer Vereinzelung in den Vereinzelungsbereichen zwischen den Spannungsabbau-Harzschichten (7);- Verbinden der durch die Vereinzelung getrennten Halbleiterelemente (PD) miteinander; und- Einkapseln der Halbleiterelemente (PD) im miteinander verbundenen Zustand mittels eines unter Wärme aushärtenden Harzmaterials, wobei die Schichtdicke der Spannungsabbau-Harzschichten (7) kleiner als oder gleich 15 µm ist, und wobei eine isolierende Harzschicht (2) einen äußeren peripheren Teil einer Hauptelektrode (1) auf einer Oberfläche der Halbleiterelemente (PD) bedeckt, und wobei jedes der Halbleiterelemente (PD) vier Ecken aufweist, und wobei die vier Ecken von den Spannungsabbau-Harzschichten (7) bedeckt sind, welche eine kontinuierliche Harzschicht aus dem identischen Material wie die isolierende Harzschicht (2) sind.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Ein Halbleiterelement zur Leistungssteuerung kann auch als Leistungshalbleiterelement bezeichnet werden, und eine Halbleitervorrichtung zur Leistungssteuerung, bei der ein solches Element verwendet wird, kann auch als Leistungsmodul bezeichnet werden. Eine Halbleitervorrichtung zur Leistungs-steuerung hat die Funktion, einen relativ hohen Strom zu steuern, und wird für eine Steuervorrichtung für einen Motor oder dergleichen verwendet.
  • Derzeit verwendete Leistungssteuerungs-Halbleitervorrichtungen beinhalten einen in ein Formmaterial eingekapselten Typ, bei dem Halbleiterelemente in ein unter Wärme aushärtendes Harz, wie z.B. ein Epoxyharz, eingekapselt sind, sowie einen in ein Gel eingekapselten Typ, bei dem Halbleiterelemente in ein Gel-Harz eingekapselt sind.
  • Insbesondere Halbleitervorrichtungen vom in Formmaterial eingekapselten Typ werden wegen ihrer Kompaktheit, ihrer ausgezeichneten Zuverlässigkeit und einfachen Handhabbarkeit zum Steuern von Klimaanlagen oder dergleichen häufig verwendet. In den letzten Jahren sind sie auch zur Leistungssteuerung für Fahrzeuge eingesetzt worden, bei denen ein Antriebsvorgang mittels eines Elektromotors ausgeführt wird.
  • Eine in Formmaterial eingekapselte Halbleitervorrichtung wird gebildet, indem zuerst ein Chip-Bondvorgang zum haftenden Verbinden von Halbleiterelementen mit einem Rahmen ausgeführt wird und anschließend eine Zwischenverbindung direkt mit Leitungen oder entsprechenden Leitungsteilen mit Drähten ausgeführt wird.
  • Die Halbleiterelemente werden gebildet, indem ein dünner plattenartiger kristalliner Wafer in rechteckige, separate Stücke zerteilt wird, die daher auch als Halbleiterchips bezeichnet werden. Nach der Zwischenverbindung erfolgt ein Einkapseln in Formmaterial mittels eines Einkapselungsharzes, wie z.B. Epoxyharz, unter Verwendung einer solchen Technik, wie etwa Spritzpressen oder Vergießen.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung entstehen in den Halbleiterchips Wärmespannungen aufgrund der Differenz der Wärmeausdehnungskoeffizienten zwischen den Halbleiterchips und dem Einkapselungsharz (Formharz) oder aufgrund von Schrumpfung beim Aushärten des Einkapselungsharzes. Da beim Betrieb der Halbleitervorrichtung die Halbleiterelemente in intermittierender Weise mit Strom beaufschlagt werden, werden die Halbleiterelemente bei jedem Anlegen von elektrischem Strom wiederholt den zyklischen Temperaturänderungen eines Temperaturanstiegs und eines Temperaturabfalls ausgesetzt.
  • Wenn aufgrund der vorstehend beschriebenen Wärmebelastung ein Defekt in der Adhäsions-Grenzfläche zwischen dem Einkapselungsharz und den Halbleiterchips entsteht und es dadurch zu einem Abschälen des Harzmaterials oder zu Mikrorissen in dem Harzmaterial kommt, entstehen möglicherweise Beeinträchtigungen hinsichtlich der Zuverlässigkeit aufgrund einer verminderten Stehspannung, Schwankungen bei den charakteristischen Eigenschaften der Elemente oder dergleichen.
  • Selbst wenn kein Abschälen hervorgerufen wird, kann es möglicherweise zu einer Verformung von Zwischenverbindungsleitungen oder zu einem Bruch der Halbleiterchips kommen. Da die vorstehend beschriebene Wärmebelastung am Ende des jeweiligen Halbleiterchips ihr Maximum hat, beginnt das Abschälen des Harzmaterials in vielen Fällen vom Ende des jeweiligen Halbleiterchips her.
  • Bei einer herkömmlichen Halbleitervorrichtung wird ein Polyamidharz auf die gesamte Oberfläche einer der Zwischenverbindung zugeordneten Anordnung aufgebracht, die eine Wärmesenke, Halbleiterchips, einen Elektrodenblock und dergleichen beinhaltet, um dadurch die haftende Verbindung mit einem Einkapselungsharz steigern (siehe z.B. Patentdokument 1).
  • In ähnlicher Weise wird die Oberfläche einer Anordnung (Gehäusekomponente) dünn mit einem Abdeckharz auf Polyimid- oder Polyamid-Basis beschichtet, und darauf wird ein Einkapselungsharz aufgebracht und ausgehärtet, um dadurch die Widerstandsfähigkeit gegen zyklische Temperaturbelastungen sowie die Beständigkeit gegen Feuchtigkeit zu verbessern (siehe z.B. Patentdokument 2).
  • Das Patentdokument 3 ( JP 2006-318 988 A ) offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, das folgende Schritte aufweist:
    • - Ausbilden einer Vielzahl von Halbleiterelementen auf einem Halbl eitersub strat;
    • - Ausbilden einer das Halbleitersubstrat bedeckenden Harzschicht in einem Kreuzungsbereich, in dem sich bandförmige Vereinzelungsbereiche kreuzen, die die einander benachbarten Halbleiterelemente voneinander trennen;
    • - Ausführen einer Vereinzelung in dem Kreuzungsbereich;
    • - Ausführung einer Vereinzelung in den Vereinzelungsbereichen zwischen den Harzschichten; und
    • - Einkapseln der Halbleiterelemente im miteinander verbundenen Zustand mittels eines unter wärmeaushärtenden Harzmaterials.
  • Das Patentdokument 4 ( US 2012 / 0 138 951 A1 ) offenbart einen Halbleiterchip, der eine hexagonale Halbleiterschicht umfasst, wobei die Halbleiterschicht bei Betrachtung aus einer Richtung senkrecht zur Halbleiterschicht eine Viereckform aufweist, die eine erste Seite und eine zweite Seite umfasst, die im Wesentlichen orthogonal zur ersten Seite ist und sich von der ersten Seite im linearen Ausdehnungskoeffizienten unterscheidet, und wobei ein Betrag der thermischen Verformung in einer Richtung, in der sich die erste Seite erstreckt, und ein Betrag der thermischen Verformung in einer Richtung, in der sich die zweite Seite erstreckt, im Wesentlichen einander gleich sind.
  • LISTE ZUM STAND DER TECHNIK
  • PATENTDOKUMENTE
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2003-124 406 A
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2006-032 617 A
    • Patentdokument 3: JP 2006-318 988 A
    • Patentdokument 4: US 2012 / 0 138 951 A1
  • KURZBESCHREIBUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • Bei der herkömmlichen Halbleitervorrichtung wird die Anordnung, bei der das Chip-Bonden, die Zwischenverbindung und dergleichen abgeschlossen worden sind, mit einer Harzschicht bedeckt. Daher ist es schwierig, die Dicke der Harzschicht an der Oberfläche der eine komplexe Formgebung aufweisenden Anordnung gleichmäßig zu machen. Beispielsweise kann ein Versuch zum dünnen Aufbringen der Harzschicht, so dass die Dicke einen Wert besitzt, der kleiner als oder gleich 10 µm ist, zu einem partiell dicken Bereich oder einer Region führen, in der die Harzschicht nicht aufgebracht worden ist.
  • Aufgrund der Unebenheit der Harzschicht wird der Effekt einer Verminderung der Wärmebelastung nicht ausgeübt, und Temperaturwechselbeanspruchungen akkumulieren sich und führen zu einem Abschälen eines Einkapselungsharzes.
  • Die vorliegende Erfindung ist zum Lösen der vorstehend geschilderten Probleme erfolgt, und ihre Aufgabe besteht in der Schaffung einer Halbleitervorrichtung, die eine ausgezeichnete Zuverlässigkeit hinsichtlich der Haftung zwischen einem Einkapselungsharz und Halbleiterelementen aufweist, sowie in der Schaffung eines Verfahrens zum Herstellen der Halbleitervorrichtung.
  • LÖSUNG DER AUFGABE
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 1 der vorliegenden Erfindung weist folgende Schritte auf:
    • Ausbilden einer Vielzahl von Halbleiterelementen zur Leistungssteuerung auf einem Halbleitersubstrat,
    • Bilden von das Halbleitersubstrat bedeckenden Spannungsabbau-Harzschichten in einem Kreuzungsbereich, in dem sich bandförmige Vereinzelungsbereiche kreuzen, die die einander benachbarten Halbleiterelemente voneinander trennen, Ausführen einer Vereinzelung in dem Kreuzungsbereich unter Trennung der Spannungsabbau-Harzschichten mittels eines Messers,
    • Ausführen einer Vereinzelung der Vereinzelungsbereiche zwischen den Spannungsabbau-Harzschichten,
    • Verbinden der durch die Vereinzelung getrennten Halbleiterelemente miteinander, und
    • Einkapseln der Halbleiterelemente im miteinander verbundenen Zustand mittels eines unter Wärme aushärtenden Harzmaterials,
    wobei die Schichtdicke der Spannungsabbau-Harzschichten kleiner als oder gleich 15 µm ist, und wobei eine isolierende Harzschicht einen äußeren peripheren Teil einer Hauptelektrode auf einer Oberfläche der Halbleiterelemente bedeckt, und wobei jedes der Halbleiterelemente vier Ecken aufweist, und wobei die vier Ecken von den Spannungsabbau-Harzschichten bedeckt sind, welche eine kontinuierliche Harzschicht aus dem identischen Material wie die isolierende Harzschicht sind.
  • Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen 2 und 3 angegeben.
  • VORTEILHAFTE WIRKUNGEN DER ERFINDUNG
  • Da die Spannungsabbau-Harzschichten an den vier Ecken jedes Elements gebildet werden, wird ein Abschälen durch Wärmebelastung aufgrund von zyklischen Temperaturwechseln während des Betriebs unterbunden, so dass eine Halbleitervorrichtung mit ausgezeichneter Zuverlässigkeit hinsichtlich der Haftung zwischen einem Einkapselungsharz und Halbleiterelementen erzielt werden kann.
  • Figurenliste
  • In den Zeichnungen zeigen:
    • 1 eine Perspektivansicht eines Halbleiterelements bei einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
    • 2 eine Draufsicht auf das Halbleiterelement bei der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
    • 3 eine Schnittdarstellung zur Erläuterung einer exemplarischen Struktur der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
    • 4 eine Draufsicht zur Erläuterung eines Beispiels eines Halbleitersubstrats;
    • 5 eine Draufsicht zur Erläuterung eines ersten Herstellungsverfahrens für Halbleiterelemente gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
    • 6 eine Schnittdarstellung zur Erläuterung des ersten Herstellungsverfahrens für das Halbleiterelement gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
    • 7 eine Schnittdarstellung zur Erläuterung des ersten Herstellungsverfahrens für das Halbleiterelement gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
    • 8 eine Schnittdarstellung zur Erläuterung des Herstellungsverfahrens für das Halbleiterelement gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
    • 9 eine Draufsicht zur Erläuterung eines Herstellungsverfahrens für Halbleiterelemente gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
    • 10 eine Draufsicht zur Erläuterung des Halbleiterelements gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
    • 11 eine Draufsicht zur Erläuterung eines Herstellungsverfahrens für Halbleiterelemente gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung; und
    • 12 eine Draufsicht zur Erläuterung eines Halbleiterelements gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung.
  • BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • Erstes Ausführungsbeispiel
  • 1 zeigt eine Perspektivansicht eines Leistungssteuerungs-Halbleiterelements PD in einer Leistungssteuerungs-Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung und veranschaulicht in schematischer Weise die Struktur auf der Seite der oberen Oberfläche des Halbleiterelements PD.
  • Nach dem Ausbilden der Halbleiterelemente PD auf einem Halbleitersubstrat in Wafer-Form werden die Halbleiterelemente PD von dem Halbleitersubstrat in rechteckige, separate Stücke vereinzelt. In 1 dient eine auf einem Halbleitersubstrat S gebildete Hauptelektrode 1 als Hauptstromweg des Stroms, mit dem die Leistungssteuerung durch das Halbleiterelement PD ausgeführt wird.
  • Auf der Seite der rückwärtigen Oberfläche des Halbleiterelements PD ist eine rückseitige Elektrode gebildet, die eine Polarität aufweist, die sich von der der Hauptelektrode 1 unterscheidet. Zum Gewährleisten der Stehspannung zwischen der rückwärtigen Elektrode und der Hauptelektrode 1 ist eine isolierende Harzschicht 2 ausgebildet, die den äußeren Umfangsrands der Hauptelektrode 1 bedeckt.
  • Die isolierende Harzschicht 2 ist aus einem wärmebeständigen Harzmaterial gebildet, wie z.B. Polyimid oder Polyamid. In den vier Eckregionen, die Bestandteil der äußersten Peripherie der Oberfläche des Halbleitersubstrats S bilden, sind Spannungsabbau-Harzschichten 7 gebildet. Die Spannungsabbau-Harzschichten 7 können die isolierende Harzschicht 2 teilweise bedecken.
  • 2 zeigt eine Draufsicht auf ein Halbleiterelement bei der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel. Zum Verhindern eines Zusetzens eines Messers während der Vereinzelung ist die isolierende Harzschicht 2 unter Umgehung bzw. Auslassung eines Vereinzelungsbereichs im Wafer-Zustand gebildet. Die äußere periphere Seite der isolierenden Harzschicht 2 reicht somit nicht bis zum Ende des Halbleitersubstrats S, so dass vier den Seiten benachbarte Regionen auf dem Halbleitersubstrat S nicht von der isolierenden Harzschicht 2 bedeckt sind.
  • Dagegen ist in den vier Eckregionen, in denen die Spannungsabbau-Harzschichten 7 gebildet sind, die Oberfläche an dem Ende des Halbleitersubstrats S von der isolierenden Harzschicht 2 bedeckt. Zum Verbessern der Produktivität ist es wünschenswert, eine Beschichtung aus Spannungsabbau-Harzschichten 7 kollektiv an der Gruppe der in dem Wafer gebildeten Elemente zu bilden, bevor eine Vereinzelung der Halbleiterelemente PD von dem Wafer stattfindet.
  • Bei der kollektiven Ausbildung, wie sie vorstehend beschrieben worden ist, entstehen jedoch folgende Probleme. Beim Zerteilen eines Wafers, auf dem eine weiche Schicht, beispielsweise aus Harz, gebildet ist, kommt es im Allgemeinen zu einem Anhaften der Substanz, aus der die weiche Schicht gebildet ist, an einem Vereinzelungsmesser sowie zu einer Akkumulation dieser Substanz, so dass es zu einem Zusetzen des Messers kommt.
  • Ein Zusetzen des Messers führt zu verminderter Schneidspannung, so dass kleine Risse verursacht werden können, die als Abplatzungen an Elementen bezeichnet werden können. Beim Schneiden der Spannungsabbau-Harzschichten 7 ist es erforderlich, dass der Gesamtwert der Breiten w1 und w2 der beiden Spannungsabbau-Harzschichten 7 auf einer Seite kleiner als oder gleich 5 % einer Länge wS von einer Seite des Halbleitersubstrats S pro Element beträgt, um ein Zusetzen des Messers zu verhindern.
  • Innerhalb dieses Bereichs sind die Spannungsabbau-Harzschichten 7 entlang einer Vereinzelungslinie verteilt vorgesehen, wobei sie ein ausreichend kleines Verhältnis relativ zu einer bestimmten Vereinzelungslänge aufweisen.
  • Auf diese Weise wird eine Selbstreinigung des Messers im Verlauf des Vereinzelungsvorgangs möglich, so dass das Problem des Zusetzens in der Praxis gelöst ist. Man ist der Ansicht, dass der Selbstreinigungseffekt dadurch hervorgerufen wird, dass Fragmente eines Schleifsubstrats zwischen Schleifsteine gelangen und dadurch Harzmaterial weg befördert wird.
  • Zum Erreichen eines Spannungsabbau-Effekts bei der durch ein Einkapselungsharz erzeugten Wärmebelastung muss ferner die Spannungsabbau-Harzschicht 7 eine Breite von mehr als oder gleich 0,73 % der Länge wS von einer Seite aufweisen. Diese numerischen Beispiele werden später noch beschrieben.
    Unter Bezugnahme auf 2 werden die vorstehend beschriebenen Bedingungen folgendermaßen ausgedrückt: 0,05 wS ≥ w 1 + w 2 w 1 ≥ 0,00365 wS w 2 ≥ 0,00365 wS
    Figure DE112012006692B4_0001
  • In ähnlicher Weise gilt 0,05 dS ≥ d 2 + d 3 d 1 ≥ 0,00365 dS d 2 ≥ 0,00365 dS
    Figure DE112012006692B4_0002
  • Das Halbleiterelement PD wird mit einem stromführenden Element, beispielsweise einem Rahmen, durch Bonden verbunden, und ein Leitungselement wird mit der Hauptelektrode 1 durch Bonden verbunden, so dass eine Rahmenanordnung gebildet wird. Die Rahmenanordnung wird in ein unter Wärme aushärtendes Einkapselungsharz eingekapselt, das aus einem Epoxyharz oder dergleichen besteht.
  • 3 zeigt eine Schnittdarstellung zur Erläuterung einer exemplarischen Struktur der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung, bei dem zwei Leistungshalbleiterelemente PD1 und PD2 parallel zueinander angeschlossen sind. Die Halbleiterelemente PD1 und PD2 weisen eine ähnliche Oberflächenstruktur wie in 1 und 2 auf, deren Hauptelektroden unter Zwischenanordnung eines Bondverbindungsmaterials 104 mit einem Leitungselement 112 verbunden sind.
  • Auf der Seite der rückwärtigen Oberfläche der Halbleiterelemente PD1 und PD2 sind nicht dargestellte rückwärtige Elektroden mit einem ebenfalls als stromführendes Element dienenden Wärmeverteiler 110 unter Zwischenanordnung eines Bondverbindungsmaterials 105 durch Bonden verbunden. Diese Anordnungen sind in ein Formharz R eingegossen bzw. gekapselt, um dadurch die Halbleitervorrichtung zu bilden.
  • Es ist darauf hinzuweisen, dass ein aus einem isolierenden Material gebildeter isolierender Flächenkörper 111 an der rückwärtigen Oberfläche des Wärmeverteilers 110 angebracht sein kann, um eine Isolierung des Wärmeverteilers 110 zu erzielen. Der Wärmeverteiler 110 ist mit einem Leitungselement 113 verbunden, wobei dem Wärmeverteiler 110 Strom zugeführt wird. Nicht eingekapselte Bereiche der Leitungselemente 112 und 113 bilden externe Anschlüsse und dienen als Leitungen zur Verbindung mit einer externen Schaltung.
  • Es ist bekannt, dass ein Halbleiterelement, das unter Verwendung eines Halbleitersubstrats aus SiC (Siliciumcarbid), GaN (Galliumnitrid) oder dergleichen mit einer größeren Bandlücke als der von Si (Silicium) gebildet ist, eine extrem hohe Obergrenze einer Betriebstemperatur im Vergleich mit einem Si-Halbleiterelement aufweist. Beispielsweise wird ein Leistungsmodul mit daran angebrachten SiC-Halbleiterchips auch bei einer derart hohen Temperatur eingesetzt, dass die Temperatur der Halbleiterchips während des Betriebs 150 °C überschreitet, wobei z.B. auch eine Verwendung bei 200 °C möglich ist.
  • Wenn die Betriebstemperatur der Halbleiterchips erhöht wird, nimmt auch die Temperaturdifferenz gegenüber der normalen Temperatur zu. Somit steigt die Wärmebelastung bei der Adhäsionsgrenzfläche mit dem Einkapselungsharz weiter an, so dass die Wahrscheinlichkeit besteht, dass es zu einer beachtlichen Beeinträchtigung der Adhäsionsgrenzfläche kommt.
  • Ein Galvanoplastik-Messer mit Diamantpartikeln, kubischem Bornitrid oder dergleichen zur Verwendung als Schleifpartikel wird üblicherweise zum Schneiden eines Halbleiter-Wafers verwendet, wenn Letzterer aus Si gebildet ist. Im Fall eines Sic-Halbleitersubstrats ist ein Messer mit hoher Konzentration wünschenswert, das eine derartige Schleifkorndichte aufweist, dass das von einer Schleifkornschicht eingenommene Volumenverhältnis 20 % übersteigt, da SiC sehr hart ist.
  • Aufgrund der hohen Konzentration der Schleifpartikel besteht jedoch die Wahrscheinlichkeit eines Zusetzens, wenn eine Harzschicht durchgeschnitten wird. Der Einsatz eines zugesetzten Messers führt in problematischer Weise zu Abplatzungen oder häufiger Messerbeschädigung.
  • Im Folgenden wird ein Verfahren zum Bilden von Spannungsabbau-Harzschichten beschrieben. 4 zeigt eine Draufsicht zur Erläuterung eines Beispiels eines Halbleitersubstrats vor dem Bilden von Spannungsabbau-Harzschichten 7. Eine Vielzahl von Hauptelektroden 1 ist in einer Matrix-Form in regelmäßigen Intervallen gebildet, und eine isolierende Harzschicht 2 ist einen Außenumfangsrand 4 jeder Hauptelektrode 1 bedeckend angeordnet.
  • Die isolierende Harzschicht 2 ist in Form eines rechteckigen Rahmens ausgebildet, und Spannungsabbau-Harzschichten 7 werden die vier Ecken desselben überdeckend gebildet. Ein Muster für die isolierende Harzschicht 2 wird durch einen photolithographischen Schritt nach dem Abdecken der vorderen Oberfläche derselben gebildet.
  • Wenn ein den Umfang der Hauptelektrode 1 umgebender Schutzring gebildet ist, überdeckt die isolierende Harzschicht 2 auch den Schutzring. Ein hinsichtlich der Isolierung ausgezeichnetes Polyimidharz oder dergleichen wird für die isolierende Harzschicht 2 verwendet. Zwischen den isolierenden Harzschichten 2 gibt es Bereiche, die sich vertikal und horizontal in Form eines Bands erstrecken, in dem eine Vereinzelung möglich ist, wobei diese im Folgenden als Vereinzelungsbereiche DA bezeichnet werden.
  • 5 zeigt eine Draufsicht zur Erläuterung eines ersten Herstellungsverfahrens für Halbleiterelemente gemäß dem ersten Ausführungsbeispiel unter Veranschaulichung der Oberflächenstruktur des Halbleitersubstrats S vor der Vereinzelung. In der Struktur der 5 ist jede Region, in der sich die vorstehend beschriebenen Vereinzelungsbereiche kreuzen, einzeln von einer Spannungsabbau-Harzschicht 7 bedeckt, und jede der Spannungsabbau-Harzschichten 7 ist dazu ausgebildet, eine der vier Ecken von einander benachbarten Halbleiterelementen einzunehmen.
  • Zwischen einander benachbarten Spannungsabbau-Harzschichten 7 ist die Substratoberfläche 3 unbedeckt. Wenn die Vereinzelung in 5 in horizontaler und vertikaler Richtung stattfindet, werden somit die von Spannungsabbau-Harzschichten 7 bedeckten Kreuzungsbereiche sowie die nicht von Spannungsabbau-Harzschichten 7 bedeckten Bereiche in einander abwechselnder Weise durchgeschnitten, während sich das Vereinzelungsmesser mit einer konstanten Geschwindigkeit bewegt.
  • Es ist darauf hinzuweisen, dass eine Dünnschicht oder dergleichen, die keinen Einfluss auf die Vereinzelung hat, in dem Bereich der Substratoberfläche 3 gebildet werden kann. Die abwechselnd mit kurzen und langen Strichen dargestellte Linie zeigt die virtuelle Position eines Trennungsabschnitts 6 nach der Vereinzelung.
  • 6 zeigt eine Schnittdarstellung zur Erläuterung des Herstellungsverfahrens für das Halbleiterelement gemäß dem ersten Ausführungsbeispiel und veranschaulicht in schematischer Weise einen Trennungsabschnitt entlang eines Liniensegments ab in 5. Die isolierende Harzschicht 2 ist derart gebildet, dass sie den äußeren Umfangsrand 4 der Hauptelektrode 1 bedeckt.
  • Die isolierende Harzschicht 2 wird nach dem Bilden der Hauptelektrode 1 in einem Mal auf die gesamte Oberfläche des Halbleitersubstrats S aufgebracht und wird dann mittels einer photolithographischen Technik in eine Rahmenform gebracht.
  • Als Verfahren zum Aufbringen der isolierenden Harzschicht können Spin-Beschichtung, Spritz-Beschichtung oder dergleichen verwendet werden. Die gebildete Struktur liegt derart vor, dass sie die Hauptelektrode 1 und den die Hauptelektrode 1 umgebenden Schutzring überdeckt.
  • Bei einem Spalt G handelt es sich um die Distanz zwischen einander benachbarten isolierenden Harzschichten 2, wobei diese in der Praxis 50 bis 200 µm beträgt. Bei dem Spalt G handelt es sich im Wesentlichen um die Breite eines Bereichs, in dem eine Vereinzelung möglich ist. 7 zeigt eine Schnittdarstellung zur Erläuterung des ersten Herstellungsverfahrens für das Halbleiterelement gemäß dem ersten Ausführungsbeispiel und veranschaulicht in schematischer Weise den Zustand, in dem die Vereinzelung in dem Schnitt der 6 ausgeführt worden ist. In dem Vereinzelungsschritt wird das Halbleitersubstrat S pro Halbleiterelement PD zerteilt, wobei ein Vereinzelungsgraben 5 für die Trennung gebildet wird.
  • Die Breite des Vereinzelungsgrabens 5 ist in Abhängigkeit von den Vereinzelungsverfahren unterschiedlich. Bei dem durch die Vereinzelung gebildeten Trennungsabschnitt 6 handelt es sich um einen äußeren Umfangsrand des Halbleiterelements PD.
  • 8 zeigt eine Schnittdarstellung zur Erläuterung des ersten Herstellungsverfahrens für das Halbleiterelement gemäß dem ersten Ausführungsbeispiel und veranschaulicht in schematischer Weise den Trennungsabschnitt entlang eines Liniensegments cd in 5. Die Spannungsabbau-Harzschicht 7 bedeckt in kontinuierlicher Weise die Oberfläche des Halbleitersubstrats S zwischen den isolierenden Harzschichten 2 von der Oberseite der Enden der isolierenden Harzschichten 2 her.
  • Die Spannungsabbau-Harzschicht 7 wird nach dem Bilden der isolierenden Harzschicht 2 auf die gesamte Oberfläche des Halbleitersubstrats S aufgebracht und wird dann unter Verwendung eines photolithographischen Verfahrens rahmenförmig ausgebildet. Wenn ein photoempfindliches Material für die Spannungsabbau-Harzschicht 7 verwendet wird, ist eine direkte Strukturierung der Spannungsabbau-Harzschicht 7 möglich.
  • Ist die Spannungsabbau-Harzschicht 7 nicht photoempfindlich, wird sie separat Schritten unterzogen, in denen ein Resist aufgebracht wird, eine Belichtungsentwicklung, ein Ätzvorgang sowie ein Entfernen des Resist erfolgen, so dass eine Bearbeitung zu einer gewünschten Struktur erfolgt.
  • Die Spannungsabbau-Harzschicht 7 kann aus einem identischen Material wie dem der isolierenden Harzschicht bestehen, jedoch ist auch ein Harzmaterial mit einer niedrigeren Stehspannung als der der isolierenden Harzschicht verwendbar. Somit können Polyimid, ein Harz auf Polyamid-Basis, ein Acrylharz, ein Silikonharz, ein Harz auf Silsesquioxan-Basis, ein Harz auf Silanol-Basis oder dergleichen verwendet werden.
  • In dem Vereinzelungsschritt erfolgt die Trennung der Spannungsabbau-Harzschicht 7, so dass zerteilte Spannungsabbau-Harzschichten 7 die vier Ecken der Oberfläche des Halbleiterelements PD bedecken.
  • Die isolierende Harzschicht unterliegt keinen besonderen Einschränkungen, solange sie eine gewünschte dielektrische Festigkeit aufweist, wobei jedoch Polyimid, Acrylharz für hohe Spannungen oder dergleichen verwendet werden.
  • Die Spannungsabbau-Harzschicht 7 kann aus einem identischen Material wie die isolierende Harzschicht bestehen, jedoch kann auch ein als isolierende Harzschicht nicht geeignetes Material verwendet werden, da Harzmaterial mit einer geringeren dielektrischen Festigkeit als die dielektrische Harzschicht verwendbar ist.
  • Beispielsweise können Polyimid, ein Harz auf Polyamid-Basis, ein Acrylharz, ein Silikonharz, ein Harz auf Silsesquioxan-Basis, ein Harz auf Silanol-Basis oder dergleichen für die Spannungsabbau-Harzschicht 7 eingesetzt werden. Alternativ kann als Harz für die Spannungsabbau-Harzschicht 7 auch eine Mischung aus einer Vielzahl von Harzen oder ein hinsichtlich des Elastizitätsmoduls durch Zugeben eines Füllstoffs zu diesem eingestelltes Harzmaterial verwendet werden.
  • Wenn die Schichtdicke der Spannungsabbau-Harzschicht 7 eine bestimmte Dicke überschreitet, kommt es selbst bei Verwendung des Verfahrens gemäß dem vorliegenden Ausführungsbeispiel zu einem Zusetzen des Vereinzelungsmessers und damit zu Abplatzungen oder Rissbildungen. Daher muss die Schichtdicke der Spannungsabbau-Harzschicht 7 kleiner als oder gleich 15 µm sein, wobei sie wünschenswerterweise weniger als oder gleich 3 µm betragen sollte.
  • Der lineare Ausdehnungskoeffizient des jeweiligen, eine Leiterplatte bildenden Elements beträgt 3 bis 5 ppm/K im Fall eines Halbleiterelements, bei dem SiC für das Substrat verwendet wird, 17 ppm/K wenn ein Anschlusselement oder ein Zwischenverbindungselement aus Kupfer gebildet ist, und 23 ppm/K im Fall von Aluminium.
  • Zum effizienten Abstrahlen von von Halbleiterelementen erzeugter Wärme besitzt ein isolierender Flächenkörper eine verbesserte Wärmeleitfähigkeit, indem einem Harzmaterial, wie z.B. Epoxy, ein Füllstoff aus anorganischem Pulvermaterial mit ausgezeichneter Wärmeleitfähigkeit mit einer hohen Zugaberate von ungefähr 70 Vol.-% zugesetzt wird, wobei dieser einen auf etwa. 10 ppm bis 20 ppm reduzierten linearen Wärmeausdehnungskoeffizienten aufweist.
  • Ein isolierender Füllstoff wird geeigneterweise als Füllmaterial verwendet, das in ein Einkapselungsharz oder ein Abdeckharz eingebracht wird. Als isolierender Füllstoff wird anorganisches Pulvermaterial mit einem niedrigen linearen Ausdehnungskoeffizienten, wie z.B. synthetisches Quarzglas, Aluminiumoxid mit ausgezeichneter Wärmeleitfähigkeit oder dergleichen verwendet. Ferner können auch kristallines Siliciumdioxid, Glas, Bornitrid, Aluminiumnitrid, Siliciumcarbid, Material auf der Basis natürlicher Materialien oder dergleichen verwendet werden.
  • Es kann auch eine Kombination aus mehreren Füllstoffen verwendet werden, da der Bereich der Teilchendurchmesser und die Formgebung in Abhängigkeit von der erforderlichen Anwendung ausgewählt werden kann, wie z.B. zur Farbgebung, zur Viskositätseinstellung, für Schmierzwecke und dergleichen.
  • Es wird ein drahtförmiges oder plattenförmiges Leitungselement verwendet, wobei ein aus Aluminium oder Kupfer gebildetes Element mit hoher Leitfähigkeit geeignet ist.
  • Bei der Halbleitervorrichtung mit der vorstehend beschriebenen Struktur, die in ein Einkapselungsharz eingekapselt ist, sind die Spannungsabbau-Harzschichten 7 an der Grenzfläche an den vier Ecken platziert, an denen die maximale Wärmebelastung auf das Halbleiterelement PD ausgeübt wird. Ein Abschälen oder eine Rissbildung des Einkapselungsharzes und der Halbleiterelemente aufgrund von Wärme, die während des Betriebs oder einer Zuverlässigkeitsbewertung erzeugt wird, kann somit eingeschränkt werden.
  • Auf diese Weise kann die Isolierungseigenschaft des Halbleiterelements PD aufrechterhalten werden, während die Oberfläche des Halbleiterelements PD geschützt ist, so dass sich eine Halbleitervorrichtung mit ausgezeichneter Zuverlässigkeit erzielen lässt.
  • Zweites Ausführungsbeispiel
  • 9 zeigt eine Draufsicht zur Erläuterung eines Herstellungsverfahrens für Halbleiterelemente gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Wie in 9 gezeigt, unterscheiden sich in den Kreuzungsregionen von Vereinzelungsbereichen DA gebildete Spannungsabbau-Harzschichten 7 von denen des ersten Ausführungsbeispiels dadurch, dass sie kreisförmig sind.
  • Obwohl sich diese Struktur mit dem Verfahren des ersten Ausführungsbeispiels erzielen lässt, wird hier davon ausgegangen, dass die Spannungsabbau-Harzschichten 7 durch ein Auftragsverfahren, elektrostatische Beschichtung, Tintenstrahltechnik oder dergleichen anstatt eines photolithographischen Verfahrens implementiert werden.
  • Mit diesen Formgebungsverfahren ist es schwierig, eine solche Form, wie etwa ein Viereck zu bilden, jedoch sind diese Verfahren geeignet zum Bilden eines im Wesentlichen kreisförmigen Musters. Mit Hilfe dieser Formgebungsverfahren kann die Menge an verwendetem Harzmaterial reduziert werden, und ein Kostenanstieg kann unterdrückt werden.
  • 10 zeigt eine Draufsicht zur Erläuterung des Halbleiterelements gemäß dem zweiten Ausführungsbeispiel. Fächerförmige Spannungsabbau-Harzschichten 7 sind an den vier Ecken des Halbleiterelements PD angeordnet. Selbst wenn die Spannungsabbau-Harzschichten 7 im Wesentlichen kreisförmig sind, ist dennoch eine Abdeckung der vier Eckbereiche des Halbleiterelements PD nach der Vereinzelung möglich. Auf diese Weise kann eine Halbleitervorrichtung mit ausgezeichneter Produktivität unter Verwendung dieser einfachen und relativ kostengünstigen Prozesse erzielt werden.
  • Es ist darauf hinzuweisen, dass das Verfahren zum Bilden der Spannungsabbau-Harzschichten 7 keinen besonderen Einschränkungen unterliegt, solange die Struktur an einer gewünschten Stelle gebildet werden kann.
  • Ein Abschälen oder Rissbildungen des Einkapselungsharzes und der Halbleiterelemente werden durch die Spannungsabbau-Harzschichten 7 unterbunden, so dass eine Halbleitervorrichtung mit ausgezeichneter Zuverlässigkeit erzielt werden kann.
  • Drittes Ausführungsbeispiel
  • 11 zeigt eine Draufsicht zur Erläuterung eines Herstellungsverfahrens für Halbleiterelemente gemäß einem dritten Ausführungsbeispiel. Harzmaterial, das sowohl als isolierende Harzschicht als auch als Spannungsabbau-Harzschicht dient, wird vor der Vereinzelung für das Halbleitersubstrat verwendet, wobei die Struktur gemäß 11 durch einen photolithographischen Schritt gebildet wird. Da die Spannungsabbau-Harzschicht 7 auch als isolierende Harzschicht 2 auf dem Schutzring dient, können die isolierende Harzschicht und die Spannungsabbau-Harzschicht gleichzeitig kollektiv gebildet werden.
  • 12 zeigt eine Draufsicht zur Erläuterung eines Halbleiterelements gemäß dem dritten Ausführungsbeispiel. Als Resultat der Vereinzelung lässt sich ein Halbleiterelement PD erzielen, dessen vier Ecken von einer kontinuierlichen Spannungsabbau-Harzschicht bedeckt sind, die aus einem mit der isolierenden Harzschicht identischen Material gebildet ist. Ein Abschälen oder Rissbildungen des Einkapselungsharzes und des Halbleiterelements werden durch die Spannungsabbau-Harzschicht 7 unterbunden, so dass eine Halbleitervorrichtung mit ausgezeichneter Zuverlässigkeit erzielt werden kann.
  • Durch Weglassen des Schrittes, in dem die Spannungsabbau-Harzschicht 7 in unabhängiger Weise gebildet wird, wird der Prozess einfacher und kostengünstiger. Hierdurch kann eine Halbleitervorrichtung mit ausgezeichneter Produktivität geschaffen werden.
  • Es ist darauf hinzuweisen, dass die Vereinzelung typischerweise durch ein Verfahren erfolgt, in dem ein mechanischer Schneidvorgang mittels eines Vereinzelungsmessers stattfindet, jedoch kann auch ein Verfahren, das ein Vereinzelungsmesser und Ultraschallwellen in Kombination verwendet, eine Laser-Vereinzelung mittels eines Lasers oder dergleichen eingesetzt werden.
  • Bei der Laser-Vereinzelung ist die Verwendung einer Spannungsabbau-Harzschicht, die auf die vier Ecken eines Halbleiterchips begrenzt ist, auch bei einer Technik zur Polykristallisation der Innenseite des Halbleitersubstrats S mittels Laserstrahlen von Nutzen.
  • Der Grund hierfür besteht darin, dass beim Ausüben einer externen Kraft ein lineares Rissbildungs-Fortschreiten erzielt werden kann, da der größte Teil der Regionen in dem Vereinzelungsbereich mit Laserstrahlen bestrahlt werden kann, die die Breite der Spannungsabbau-Harzschicht in extrem begrenzter Weise definieren.
  • Ferner kann nach der Polykristallisation eines Ritzbereichs mittels Laser die Spannungsabbau-Harzschicht gebildet werden, und der Halbleiterchip kann durch externe Kraft oder thermische Belastung zerteilt werden. In diesem Fall kann die Vereinzelung in effizienter Weise ausgeführt werden, da das Zerteilen in Chips unter Begrenzung der Breite der Spannungsabbau-Harzschicht problemlos voranschreitet.
  • BEISPIELE
  • Es wurde eine Halbleitervorrichtung unter Verwendung der in 3 gezeigten Struktur der Halbleitervorrichtung PM erzeugt, und es wurde eine Zuverlässigkeitsbewertung derselben ausgeführt. Bei der Halbleitervorrichtung PM sind ein Wärmeverteiler 110 und ein Halbleiterelement mittels Lötmaterials verbunden, wobei ein Silberpartikel-Sintermaterial oder dergleichen als Bondverbindungsmaterial verwendet wird. Dabei erfolgte die Herstellung unter Verwendung von Silber-Sinterpartikeln. Ein isolierender Flächenkörper mit einer an der rückseitigen Oberfläche angebrachten Metallfolie wurde mit der Oberfläche auf der anderen Seite des Wärmeverteilers verbunden.
  • Für das Halbleiterelement wird ein solches Schaltelement, wie etwa ein IGBT (Bipolar-Transistor mit isoliertem Gate) oder MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) oder ein Gleichrichterelement, wie z.B. eine Schottky-Barrierendiode verwendet. Bei Verwendung eines MOSFET werden eine Sourceelektrode, eine Gateelektrode und ein Schutzring auf der Seite des Leitungselements gebildet. Eine Drainelektrode wird auf der Seite des Wärmeverteilers gebildet.
  • Das Leitungselement, das einen Hauptstrom leitet, wird mit der Sourceelektrode durch Bonden verbunden. Bei dem Leitungselement kann es sich um einen metallischen Draht oder ein metallisches Band handeln. Im vorliegenden Fall wurden ein MOSFET, der mit einem SiC-Substrat als Basis ausgebildet war, ein Leitungselement in Form einer dünnen Kupferplatte sowie ein Wärmeverteiler aus Kupfer verwendet.
  • Die Einkapselung in Harzmaterial erfolgt in einer derartigen Weise, dass das Ende des Leitungselements (ein äußerer Leitungsbereich) und ein Metallfolienbereich des isolierenden Flächenkörpers als Wärmeabstrahlungsflächen freiliegen bzw. unbedeckt sind. Eine Einkapselung erfolgte dabei durch Spritzpressen mit einem Epoxyharz, in dem ein Füllstoff verteilt ist. Bei dem Halbleiterelement wurden eine isolierende Harzschicht, die einen Schutzringbereich bedeckt, und Spannungsabbau-Harzschichten an den vier Eckregionen außenseitig von dem Schutzring gebildet.
  • Nicht-photoempfindliches Polyimid (PIX3400 erhältlich von HD MicroSystems, Ltd.) wurde für die isolierende Harzschicht verwendet, und photoempfindliches Polyimid (HD8930 erhältlich von HD MicroSystems, Ltd.) wurde für die Spannungsabbau-Harzschichten verwendet.
  • Die Spezifikationen von Halbleiterelementen, die unter Verwendung von in 3 veranschaulichten Parametern erzielt wurden, sind in den Tabellen 1 und 2 veranschaulicht. Da ein quadratischer MOSFET für das Halbleiterelement verwendet wurde, gilt die Beziehung wS = dS. Für die Spannungsabbau-Harzschicht gilt w1 + w2 = d2 + d3.
  • Ein Erweiterungsfaktor X ist durch den nachfolgenden Ausdruck definiert: X = ( w 1 + w 2 ) / wS
    Figure DE112012006692B4_0003
  • Obwohl der Vorgang zum Erfüllen der Vorgabe w1 = w2 ausgebildet ist, war eine dimensionsmäßige Abweichung innerhalb von einigen Mikrometern unter Berücksichtigung einer Fehlausrichtung bei der Vereinzelung oder dergleichen zulässig.
  • Zur Zuverlässigkeitsbewertung der jeweiligen Halbleitervorrichtung wurden ein Wärmezyklustest und ein Leistungszyklustest ausgeführt. Der Wärmezyklustest wurde ausgeführt, indem die gesamte Halbleitervorrichtung in ein isothermes Bad gesetzt wurde, dessen Temperatur steuerbar war, und die Temperatur des isothermen Bades wiederholt zwischen -60 C und 180 °C variiert wurde.
  • Der Leistungszyklustest erfolgte unter Anlegen von elektrischem Strom, bis die Temperatur des jeweiligen Halbleiterelements 200 °C erreichte, Stoppen der Stromanlegung bei Erreichen der Temperatur, Abkühlen des Halbleiterelements bis die Temperatur 120 °C erreichte, sowie nach dem Abkühlen das erneute Anlegen von elektrischem Strom.
  • Die Tabellen 1 und 2 veranschaulichen die Anzahl der Zyklen, die zum Abschälen zwischen einem Halbleiterelement und einem Formharz bei dem jeweiligen Test führen sowie das Vorhandensein/Nichtvorhandensein von Rissen nach dem Test. Tabelle 1
    Vergleichsbeispiel 1 Beispiel 1 Beispiel 2 Beispiel 3 Beispiel 4 Beispiel 5
    wS (µm) 5500 5500 5500 5500 5500 5500
    w1 + w2 (µm) 0 20 40 100 275 400
    X (%) 0 0,36 0,73 1,82 5,00 7,27
    Leistungszyklus (Anzahl der Zyklen bis zum Abschälen) 50k 80k >200k >200k >200k 180k
    Wärmezyklus (Anzahl der Zyklen bis zum Abschälen) 0-300 100-500 >1800 >1800 >1800 >1800
    Mikrorisse im Element keine keine keine keine gering viele
    Tabelle 2
    Vergleichsbeispiel 2 Beispiel 6 Beispiel 7 Beispiel 8 Beispiel 9 Beispiel 10
    wS (µm) 12000 12000 12000 12000 12000 12000
    w1 + w2 (µm) 0 20 40 85 600 1000
    X (%) 0 1,67 0,33 0,71 5,00 8,33
    Leistungszyklus (Anzahl der Zyklen bis zum Abschälen) 20k 50k 150k >200k >200k 150k
    Wärmezyklus (Anzahl der Zyklen bis zum Abschälen) 0-50 0-350 300-1000 >1800 >1800 500-1200
    Mikrorisse im Element keine keine keine keine gering viele
  • Bei dem Vergleichsbeispiel 1 in Tabelle 1 handelt es sich um ein Halbleiterelement mit einer Spezifikation, bei der keine Spannungsabbau-Harzschichten in einem Halbleiterelement mit einer Länge von 5,5 mm an jeder Seite gebildet sind, wobei dieses Vergleichsbeispiel zeigt, dass ein Abschälen des Formharzes nach 50k Zyklen (50.000 Zyklen) des Leistungszyklustests zu beobachten war. Bei dem Wärmezyklustest war ein Abschälen innerhalb von 300 Zyklen ausgehend von dem Anfangsstadium zu beobachten.
  • Bei den Beispielen 1 bis 5 dagegen stieg die Anzahl der Zyklen bis zu einem Abschälen aufgrund der Ausbildung der Spannungsabbau-Harzschichten an. In den Beispielen 2 bis 4, die jeweils einen Erweiterungsfaktor X von mehr als oder gleich 0,73 % besaßen, wurden Elemente erzielt, die mehr als 200k Zyklen in dem Leistungszyklustest und 1,8k Zyklen in dem Wärmezyklustest erreichten, wobei diese Werte als praktikable Werte für die Lebensdauer erachtet werden.
  • In Beispiel 4 mit einem Erweiterungsfaktor X von 5 %, entstanden geringfügige Mikrorisse an den Enden des jeweiligen Halbleiterelements in dem Messer-Vereinzelungsschritt, und in Beispiel 5 mit einem Erweiterungsfaktor X von 7,27 % wurden viele Mikrorisse erzeugt. Von einem praktischen Standpunkt her wurde die Obergrenze des Erweiterungsfaktors X mit 5 % ermittelt.
  • Bei dem Vergleichsbeispiel 1 in der Tabelle 2 handelt es sich um ein Halbleiterelement mit einer Spezifikation, bei der keine Spannungsabbau-Harzschichten an einem Halbleiterelement mit einer Länge von 12 mm an jeder Seite gebildet sind, wobei dieses Beispiel zeigt, dass ein Abschälen des Formharzes nach 20k Zyklen (20.000 Zyklen) des Leistungszyklustests zu beobachten war. Im Wärmezyklus wurde ein Abschälen innerhalb von 50 Zyklen ausgehend von dem Anfangsstadium beobachtet.
  • Dagegen stieg in den Beispielen 6 bis 10 die Anzahl der Zyklen bis zu einem Abschälen durch Ausbilden der Spannungsabbau-Harzschichten an. In den Beispielen 8 und 9 jeweils mit einem Erweiterungsfaktor X von mehr als oder gleich 0,71 % wurden Elemente mit mehr als 200k Zyklen in dem Leistungszyklustest und 1,8k Zyklen in dem Wärmezyklustest erzielt, wobei diese Werte als praktikable Werte für die Lebensdauer erachtet werden.
  • In Beispiel 9 mit einem Erweiterungsfaktor X von 5 % entstanden geringfügige Mikrorisse an den Enden des jeweiligen Halbleiterelements in dem Messer-Vereinzelungsschritt, und in Beispiel 10 mit einem Erweiterungsfaktor X von 8,33 % wurden viele Mikrorisse erzeugt. Von einem praktischen Standpunkt her wurde die Obergrenze des Erweiterungsfaktors X mit 5 % ermittelt.
  • Die vorstehenden Resultate zeigen, dass der Erweiterungsfaktor X eine Untergrenze von 0,76 % und eine Obergrenze von 5 % aufweisen sollte.
  • Bezugszeichenliste
    • 1
    Hauptelektrode
    2
    isolierende Harzschicht
    3
    Substratoberfläche
    7
    Spannungsabbau-Harzschicht
    S
    Halbleitersubstrat
    PD
    Halbleiterelement
    104
    Bondverbindungsmaterial
    110
    Wärmeverteiler
    111
    isolierender Flächenkörper
    112
    Leitungselement
    113
    Leitungselement

Claims (3)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren folgende Schritte aufweist: - Ausbilden einer Vielzahl von Halbleiterelementen (PD) zur Leistungssteuerung auf einem Halbleitersubstrat (S); - Bilden von das Halbleitersubstrat (S) bedeckenden Spannungsabbau-Harzschichten (7) in einem Kreuzungsbereich, in dem sich bandförmige Vereinzelungsbereiche kreuzen, die die einander benachbarten Halbleiterelemente (PD) voneinander trennen; - Ausführen einer Vereinzelung in dem Kreuzungsbereich unter Trennung der Spannungsabbau-Harzschichten (7) mittels eines Messers; - Ausführen einer Vereinzelung in den Vereinzelungsbereichen zwischen den Spannungsabbau-Harzschichten (7); - Verbinden der durch die Vereinzelung getrennten Halbleiterelemente (PD) miteinander; und - Einkapseln der Halbleiterelemente (PD) im miteinander verbundenen Zustand mittels eines unter Wärme aushärtenden Harzmaterials, wobei die Schichtdicke der Spannungsabbau-Harzschichten (7) kleiner als oder gleich 15 µm ist, und wobei eine isolierende Harzschicht (2) einen äußeren peripheren Teil einer Hauptelektrode (1) auf einer Oberfläche der Halbleiterelemente (PD) bedeckt, und wobei jedes der Halbleiterelemente (PD) vier Ecken aufweist, und wobei die vier Ecken von den Spannungsabbau-Harzschichten (7) bedeckt sind, welche eine kontinuierliche Harzschicht aus dem identischen Material wie die isolierende Harzschicht (2) sind.
  2. Verfahren nach Anspruch 1, das folgende Schritte aufweist: - Bilden der Hauptelektrode (1) in jedem der Vielzahl der Halbleiterelemente (PD) vor der Vereinzelung; und - Bilden der Harzschicht an dem Außenumfangsbereich der Hauptelektrode (1) und des Kreuzungsbereichs, wobei ein den Außenumfangsbereich und den Kreuzungsbereich überdeckendes Muster der Harzschicht gleichzeitig kollektiv gebildet wird.
  3. Verfahren zum nach Anspruch 1 oder 2, wobei das Halbleitersubstrat (S) ein Wafer aus Siliciumcarbid ist.
DE112012006692.8T 2012-07-11 2012-07-11 Verfahren zum Herstellen einer Halbleitervorrichtung Active DE112012006692B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/004472 WO2014009997A1 (ja) 2012-07-11 2012-07-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112012006692T5 DE112012006692T5 (de) 2015-04-16
DE112012006692B4 true DE112012006692B4 (de) 2023-04-20

Family

ID=49915502

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012006692.8T Active DE112012006692B4 (de) 2012-07-11 2012-07-11 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9385007B2 (de)
JP (1) JP6029667B2 (de)
CN (1) CN104428889B (de)
DE (1) DE112012006692B4 (de)
WO (1) WO2014009997A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502365B2 (en) * 2013-12-31 2016-11-22 Texas Instruments Incorporated Opening in a multilayer polymeric dielectric layer without delamination
JP2015177116A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体装置
US9755105B2 (en) * 2015-01-30 2017-09-05 Nichia Corporation Method for producing light emitting device
JP6524809B2 (ja) * 2015-06-10 2019-06-05 富士電機株式会社 半導体装置
WO2017115435A1 (ja) * 2015-12-28 2017-07-06 オリンパス株式会社 半導体ウエハ、半導体チップ、および半導体チップの製造方法
TWI611577B (zh) * 2016-03-04 2018-01-11 矽品精密工業股份有限公司 電子封裝件及半導體基板
US20180015569A1 (en) * 2016-07-18 2018-01-18 Nanya Technology Corporation Chip and method of manufacturing chips
JP6988219B2 (ja) * 2017-07-14 2022-01-05 富士電機株式会社 半導体装置、半導体モジュール及び半導体装置の試験方法
US10497690B2 (en) 2017-09-28 2019-12-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package, method for forming semiconductor package, and method for forming semiconductor assembly
JP6980124B2 (ja) * 2018-09-20 2021-12-15 三菱電機株式会社 パワー半導体モジュール、および、複合モジュール
JP6851557B1 (ja) 2020-05-25 2021-03-31 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
KR20220087179A (ko) 2020-12-17 2022-06-24 삼성전자주식회사 반도체 장치 및 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124406A (ja) 2001-08-06 2003-04-25 Denso Corp 半導体装置
JP2006032617A (ja) 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
JP2006318988A (ja) 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd 半導体装置
US20120138951A1 (en) 2010-05-18 2012-06-07 Panasonic Corporation Semiconductor chip and process for production thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253678A (ja) * 2003-02-21 2004-09-09 Renesas Technology Corp 半導体装置の製造方法
JP2006156863A (ja) 2004-12-01 2006-06-15 Hitachi Ltd 半導体装置及びその製造方法
JP2006179542A (ja) * 2004-12-21 2006-07-06 Renesas Technology Corp 半導体装置
JP2011040611A (ja) 2009-08-12 2011-02-24 Fujikura Ltd 半導体装置および半導体装置の製造方法
JP2011228336A (ja) * 2010-04-15 2011-11-10 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
CN103250242B (zh) * 2010-11-25 2016-03-30 三菱电机株式会社 半导体装置以及半导体装置的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124406A (ja) 2001-08-06 2003-04-25 Denso Corp 半導体装置
JP2006032617A (ja) 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
JP2006318988A (ja) 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd 半導体装置
US20120138951A1 (en) 2010-05-18 2012-06-07 Panasonic Corporation Semiconductor chip and process for production thereof

Also Published As

Publication number Publication date
US9385007B2 (en) 2016-07-05
WO2014009997A1 (ja) 2014-01-16
JP6029667B2 (ja) 2016-11-24
CN104428889A (zh) 2015-03-18
US20150162219A1 (en) 2015-06-11
DE112012006692T5 (de) 2015-04-16
CN104428889B (zh) 2017-05-10
JPWO2014009997A1 (ja) 2016-06-20

Similar Documents

Publication Publication Date Title
DE112012006692B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012006690B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
DE102014101076B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE112015006112B4 (de) Halbleitervorrichtung
DE102015115999B4 (de) Elektronische Komponente
DE112014007221B4 (de) Halbleitervorrichtung, Verfahren zur Herstellung selbiger und Halbleitermodul
DE112016001142T5 (de) Leistungs-Halbleitervorrichtung
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE112015002024B4 (de) Halbleitervorrichtung
DE102014114517B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102014110266B4 (de) Verfahren zum herstellen von halbleiterbauelementen
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
DE102015121044A1 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
DE112017002961T5 (de) Leistungs-halbleitereinheit
DE102013113103A1 (de) Halbleiterbausteine und Verfahren für deren Ausbildung
DE102013113232A1 (de) Gehäuste Halbleitervorrichtung mit Zugspannung und Verfahren zur Herstellung einer gehäusten Halbleitervorrichtung mit Zugspannung
DE112014006397B4 (de) Leistungshalbleitermodul und Leistungseinheit
DE102012102124B4 (de) Leistungshalbleitervorrichtung
DE102011053362A1 (de) Leistungs-halbleiterchip-verkapselung
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102018100958B3 (de) Verfahren zum bilden einer chipanordnung, chipanordnung, verfahren zum bilden eines chipbausteins und chipbaustein

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MEISSNER, BOLTE & PARTNER GBR, DE

Representative=s name: MEISSNER BOLTE PATENTANWAELTE RECHTSANWAELTE P, DE

R083 Amendment of/additions to inventor(s)
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final