JP6524809B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6524809B2 JP6524809B2 JP2015117264A JP2015117264A JP6524809B2 JP 6524809 B2 JP6524809 B2 JP 6524809B2 JP 2015117264 A JP2015117264 A JP 2015117264A JP 2015117264 A JP2015117264 A JP 2015117264A JP 6524809 B2 JP6524809 B2 JP 6524809B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- circuit board
- semiconductor device
- semiconductor element
- cooling plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 157
- 239000000758 substrate Substances 0.000 claims description 51
- 238000001816 cooling Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Geometry (AREA)
Description
本発明は、半導体装置に関する。
半導体装置であるパワー半導体モジュールは、シリコン（Ｓｉ）で構成されるスイッチング素子と共に、ワイドバンドギャップ半導体である例えば炭化シリコン（ＳｉＣ）で構成されるダイオード素子を含み、電力変換装置として用いられている。このような半導体装置では、金属で構成された冷却板上に、回路板と、絶縁板と、金属板とが積層して構成された積層基板が、はんだを用いて接合されている。さらに、積層基板の回路板上に上記のスイッチング素子、ダイオード素子といった半導体素子が配置されている。
この場合において、ＳｉＣダイオード素子は、Ｓｉスイッチング素子よりも、損失が低く、高温にて安定に動作し、耐電圧が高いといった特徴を有する。このため、半導体装置内部の放熱されにくく温度上昇しやすい中央領域にダイオード素子を配置し、当該中央領域の周りにスイッチング素子を配置して、半導体装置の冷却効率を向上させることが可能となる（例えば、特許文献１参照）。
特許文献１の半導体装置では、ヒートサイクルにより、積層基板下のはんだの各角部にクラックが発生する。そして、ヒートサイクルが繰り返し行われると、当該クラックははんだの角部から内側に伸展する。このため、角部に配置された、シリコンで構成されるスイッチング素子の下部に、クラックが進展する。また、クラックには空気が含まれている。このため、スイッチング素子からの熱が積層基板を経由して冷却板側に伝導する際に、はんだにクラックが存在すると、放熱性が低下してしまう。すなわち、ＳｉＣよりも高温で安定に動作しにくいＳｉスイッチング素子の放熱性が低下するため、半導体装置の信頼性が低下する場合がある。
本発明は、このような点に鑑みてなされたものであり、ヒートサイクルが繰り返し行われても十分な信頼性を備えた半導体装置を提供することを目的とする。
本発明の一観点によれば、金属で構成された冷却板と、回路板と、絶縁板と、金属板とが積層して構成され、前記金属板と前記冷却板とが接合材により接合された１以上の積層基板と、ワイドバンドギャップ半導体により構成され、前記回路板の外周端部に設けられた１以上の第１半導体素子と、前記ワイドバンドギャップ半導体よりもバンドギャップが小さい半導体により構成され、前記回路板の中央部に設けられた１以上の第２半導体素子と、を有する半導体装置が提供される。
開示の技術によれば、ヒートサイクルが繰り返し行われても、半導体装置の信頼性を維持できるようになる。
以下、図面を参照して実施の形態について説明する。
［第１の実施の形態］
図１は、第１の実施の形態の半導体装置を説明するための図である。
［第１の実施の形態］
図１は、第１の実施の形態の半導体装置を説明するための図である。
図１（Ａ）は、半導体装置１の側面図、図１（Ｂ）は、半導体装置１の上面図、図１（Ｃ）は、半導体装置１の接合材に対するクラックの発生状況を示す上面図である。
半導体装置１は、図１（Ａ），（Ｂ）に示されるように、冷却板２と、積層基板６と、１以上（図１では４個）の第１半導体素子７とを有する。
半導体装置１は、図１（Ａ），（Ｂ）に示されるように、冷却板２と、積層基板６と、１以上（図１では４個）の第１半導体素子７とを有する。
冷却板２は、銅やアルミニウム等の熱伝導率の良い金属で構成されている。冷却板２には、ニッケル（Ｎｉ）メッキ等の表面膜が形成されていても良い。冷却板２は、半導体装置１の動作時に、第１半導体素子７から発生する熱を半導体装置の外部に放熱し、半導体装置を冷却する機能を有する。
積層基板６は、回路板５ｂと、絶縁板４と、金属板５ａとが積層して構成されている。絶縁板４は、酸化アルミニウム（Ａｌ2Ｏ3）や窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ3Ｎ4）等の熱伝導率が比較的高いセラミックス等で構成されている。また、回路板５ｂ及び金属板５ａは例えば、銅やアルミニウムにより構成されている。また、積層基板６は、金属板５ａを介して、冷却板２に、はんだや金属焼結材等の導電性で熱伝導率の良い接合材３ａにより接合されている。積層基板６は、例えば、ＤＣＢ（Direct Copper Bonding）基板やＡＭＢ（Active Metal Blazed）基板等を用いることができる。
第１半導体素子７は、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）等のバンドギャップがシリコンよりも大きいワイドバンドギャップ半導体により構成されている。第１半導体素子７は、積層基板６の回路板５ｂの外周端部に設けられ、導電性の接合材３ｂで回路板５ｂと接合されている（図１（Ｂ））。なお、一般に、ワイドバンドギャップ半導体により構成される第１半導体素子７は、シリコン半導体により構成される半導体素子と比較して、損失が低く、高温にて安定に動作し、耐電圧が高いといった特性を有する。
次に、第１半導体素子７の積層基板６に対する配置位置について説明する。
ヒートサイクルが繰り返し行われた後の、半導体装置１の接合材３ａに対する超音波探傷装置による観察結果を図１（Ｃ）に示す。超音波探傷装置は、被検査対象物に超音波を当て、当該被検査対象物から反射された超音波を検出して、被検査対象物内の空間の有無を調べることができるものである。なお、図１（Ｃ）では、積層基板６の金属板５ａの配置位置を破線（矩形）で示しており、接合材３ａにはハッチングを付して示している。
ヒートサイクルが繰り返し行われた後の、半導体装置１の接合材３ａに対する超音波探傷装置による観察結果を図１（Ｃ）に示す。超音波探傷装置は、被検査対象物に超音波を当て、当該被検査対象物から反射された超音波を検出して、被検査対象物内の空間の有無を調べることができるものである。なお、図１（Ｃ）では、積層基板６の金属板５ａの配置位置を破線（矩形）で示しており、接合材３ａにはハッチングを付して示している。
半導体装置１は、冷却板２と積層基板６、特に絶縁板４との熱膨張率が異なるために、ヒートサイクルにより、冷却板２と積層基板６との間の接合材３ａに熱応力が繰り返し発生する。このため、接合材３ａは、疲労破壊により、クラック、剥がれ等が接合材３ａの外周縁部、特に、各角部Ｘ１〜Ｘ４付近（楕円状の破線）に発生する。また、ヒートサイクルが繰り返されると、当該クラック、剥がれが接合材３ａの中央部に伸展する。このため、図１（Ｃ）に示されるように、接合材３ａの外周端部、特に、各角部Ｘ１〜Ｘ４付近には空間が発生してしまうことがわかる。このように接合材３ａにクラック、剥がれによる空間が発生してしまうと、空間内に空気が入る。このため、積層基板６から接合材３ａを経由して冷却板２に放熱する場合、接合材３ａの伝熱経路に空気が含まれていれば、当該伝熱経路の熱抵抗が増加する。すなわち、積層基板６の回路板５ｂの外周端部、特に、各角部Ｘ１〜Ｘ４付近は、回路板５ｂの中央部と比較して、放熱性が低下してしまう。
そこで、高温にて安定に動作する第１半導体素子７を、ヒートサイクルにより放熱性が低下する積層基板６の回路板５ｂの外周端部、特に、積層基板６の角部Ｘ１〜Ｘ４付近に配置する。これにより、第１半導体素子７は、動作することで温度が上昇して、適切に放熱されなくても、安定して動作することができる。そのため、半導体装置１のヒートサイクルに対する信頼性を十分に維持することができる。
なお、このような場合において、積層基板６の回路板５ｂの中央部には、例えば、シリコン半導体により構成された半導体素子を配置することができる。これにより、シリコン半導体により構成された半導体素子は、接合材３ａのクラック等の影響が無い中央部で放熱される。このため、半導体装置１全体で冷却効率を維持することができる。
［第２の実施の形態］
第２の実施の形態では、積層基板にワイドバンドギャップ半導体により構成される第１の半導体素子と共に、シリコン半導体により構成される第２半導体素子が配置される場合について図２を用いて説明する。
第２の実施の形態では、積層基板にワイドバンドギャップ半導体により構成される第１の半導体素子と共に、シリコン半導体により構成される第２半導体素子が配置される場合について図２を用いて説明する。
図２は、第２の実施の形態の半導体装置を示す図である。
図２（Ａ）は、半導体装置１０の側面図、図２（Ｂ）は、半導体装置１０の上面図をそれぞれ表している。
図２（Ａ）は、半導体装置１０の側面図、図２（Ｂ）は、半導体装置１０の上面図をそれぞれ表している。
半導体装置１０は、冷却板１１と、２つの積層基板１５Ａ，１５Ｂと、複数の第１半導体素子１６と、複数の第２半導体素子１７とを有する。なお、以下の説明において、第１の実施の形態と同じ名称の部材に対しては、重複する説明を省略する。
積層基板１５Ａ，１５Ｂはいずれも、回路板１４ｂと、絶縁板１３と、金属板１４ａとが積層して設けられている。また、回路板１４ｂは、第１回路板１４ｂ１、第２回路板１４ｂ２及び第３回路板１４ｂ３で構成されている。このような積層基板１５Ａ，１５Ｂが、金属板１４ａを介して、冷却板１１の同じ面に、導電性の接合材１２ａにより接合されている。
第１半導体素子１６は、炭化シリコンにより構成された、ＳＢＤ（Schottky Barrier Diode）等のダイオード素子である。第１半導体素子１６は、積層基板１５Ａ，１５Ｂの回路板１４ｂ（図では第１回路板１４ｂ１及び第３回路板１４ｂ３）に配置され、導電性の接合材１２ｂにより接合されている。
第２半導体素子１７は、シリコンにより構成された、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子である。第２半導体素子１７は、積層基板１５Ａ，１５Ｂの回路板１４ｂ（図では第１回路板１４ｂ１及び第３回路板１４ｂ３）に配置され、導電性の接合材１２ｃにより接合されている。
第２回路板１４ｂ２には、第１半導体素子１６の電極及び第２半導体素子１７の電極にそれぞれ接続されたワイヤ（図示を省略）が接続される。
なお、第１半導体素子１６の面積は、第２半導体素子１７の面積よりも小さい。このため、第１半導体素子１６は、第２半導体素子１７よりも多く配置することができる。
なお、第１半導体素子１６の面積は、第２半導体素子１７の面積よりも小さい。このため、第１半導体素子１６は、第２半導体素子１７よりも多く配置することができる。
また、炭化シリコンで構成される第１半導体素子１６は、シリコンで構成される第２半導体素子１７よりも、損失が低く、高温にて安定に動作し、耐電圧が高いという特性を有する。
半導体装置１０は、冷却板１１と、積層基板１５Ａ，１５Ｂとで熱膨張率が異なる。そのために、ヒートサイクルにより、冷却板１１と積層基板１５Ａ，１５Ｂとの間の接合材１２ａに、熱応力が繰り返し発生する。このため、第１の実施の形態と同様、それぞれの積層基板の接合材１２ａの各角部付近にクラック、剥がれ等が発生し、それらが中央部に伸展する。
そこで、高温にて安定に動作する第１半導体素子１６を、ヒートサイクルにより放熱性が低下する回路板１４ｂの外周端部、特に、回路板１４ｂの角部付近に配置する。また、クラック等の影響が無い中央部に第２半導体素子１７を配置する。これにより、第１半導体素子１６は、動作することで温度が上昇して、適切に放熱されなくても、安定して動作することができる。さらに、第２半導体素子１７はクラック等の影響を受けないので、適切に冷却される。したがって、半導体装置１０のヒートサイクルに対する信頼性を十分に維持することができる。なお、本実施の形態において、回路板１４ｂの外周端部とは、第１回路板１４ｂ１、第２回路板１４ｂ２及び第３回路板１４ｂ３全てを、一体の回路板１４ｂとみなした場合の外周端部のことである。同様に、回路板１４ｂの角部付近とは、第１回路板１４ｂ１、第２回路板１４ｂ２及び第３回路板１４ｂ３全てを、一体の回路板１４ｂとみなした場合の角部付近のことである。なぜなら、ヒートサイクルにより接合材１２ａにクラック等が発生する箇所は、各回路板全てを一体とみなした回路板１４ｂの外周端部の近傍であるからである。
なお、第１半導体素子１６は、その面積が第２半導体素子１７の面積よりも小さいために、放熱性が低下する積層基板１５Ａ，１５Ｂの外周縁部に確実に複数配置でき、第１半導体素子１６を安定して動作させることができる。
［第３の実施の形態］
第３の実施の形態では、第２の実施の形態の半導体装置１０において、第１半導体素子１６が冷却板１１の外側に位置するように、積層基板１５Ａ，１５Ｂを配置させた。この場合について、図３を用いて説明する。
第３の実施の形態では、第２の実施の形態の半導体装置１０において、第１半導体素子１６が冷却板１１の外側に位置するように、積層基板１５Ａ，１５Ｂを配置させた。この場合について、図３を用いて説明する。
図３は、第３の実施の形態の半導体装置を示す上面図である。
半導体装置１０は、第２の実施の形態と同様に、冷却板１１と、２つの積層基板１５Ａ，１５Ｂと、複数の第１半導体素子１６と、複数の第２半導体素子１７とを有する。
半導体装置１０は、第２の実施の形態と同様に、冷却板１１と、２つの積層基板１５Ａ，１５Ｂと、複数の第１半導体素子１６と、複数の第２半導体素子１７とを有する。
そして、第３の実施の形態の半導体装置１０では、第２の実施の形態の半導体装置１０において全ての第１半導体素子１６が冷却板１１の外側（図３中の上側及び下側）に位置するように、積層基板１５Ａ，１５Ｂをそれぞれ左右いずれかに９０度回転させている。
この場合でも、高温にて安定に動作する第１半導体素子１６を、ヒートサイクルにより放熱性が低下する積層基板１５Ａ，１５Ｂの外周端部、特に、積層基板１５Ａ，１５Ｂの角部付近に配置する。さらに、積層基板１５Ａ，１５Ｂの中央部に、第２半導体素子１７を配置する。これにより、第２の実施の形態と同様に、半導体装置１０のヒートサイクルに対する信頼性を十分に維持することができる。
［第４の実施の形態］
第４の実施の形態では、積層基板にワイドバンドギャップ半導体により構成される第１半導体素子と、さらに、ワイドバンドギャップ半導体により構成される第３半導体素子とが配置される場合について、図４を用いて説明する。
第４の実施の形態では、積層基板にワイドバンドギャップ半導体により構成される第１半導体素子と、さらに、ワイドバンドギャップ半導体により構成される第３半導体素子とが配置される場合について、図４を用いて説明する。
図４は、第４の実施の形態の半導体装置を示す図である。
図４（Ａ）は、半導体装置１０ａの側面図、図４（Ｂ）は、半導体装置１０ａの上面図をそれぞれ表している。
図４（Ａ）は、半導体装置１０ａの側面図、図４（Ｂ）は、半導体装置１０ａの上面図をそれぞれ表している。
半導体装置１０ａは、冷却板１１と、２つの積層基板１５Ａ，１５Ｂと、複数の第１半導体素子１６と、複数の第３半導体素子１８とを有する。
第１半導体素子１６は、既述の通り、炭化シリコンにより構成された、ＳＢＤ等のダイオード素子である。第１半導体素子１６は、積層基板１５Ａ，１５Ｂの回路板１４ｂ（図では第１回路板１４ｂ１及び第３回路板１４ｂ３）に配置され、導電性の接合材１２ｂにより接合されている。
第１半導体素子１６は、既述の通り、炭化シリコンにより構成された、ＳＢＤ等のダイオード素子である。第１半導体素子１６は、積層基板１５Ａ，１５Ｂの回路板１４ｂ（図では第１回路板１４ｂ１及び第３回路板１４ｂ３）に配置され、導電性の接合材１２ｂにより接合されている。
第３半導体素子１８は、炭化シリコンにより構成された、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子である。第３半導体素子１８は、積層基板１５Ａ，１５Ｂの回路板１４ｂ（図では第１回路板１４ｂ１及び第３回路板１４ｂ３）に配置され、導電性の接合材１２ｄにより接合されている。
第２回路板１４ｂ２には、第１半導体素子１６の電極及び第３半導体素子１８の電極にそれぞれ接続されたワイヤ（図示を省略）が接続される。
なお、第１半導体素子１６と第３半導体素子１８との面積は、ほぼ同一であり、回路板１４ｂに対して同数の第１半導体素子１６と第３半導体素子１８とが配置されている。
なお、第１半導体素子１６と第３半導体素子１８との面積は、ほぼ同一であり、回路板１４ｂに対して同数の第１半導体素子１６と第３半導体素子１８とが配置されている。
炭化シリコンで構成される第１半導体素子１６及び第３半導体素子１８は、シリコンで構成される第２半導体素子１７よりも、損失が低く、高温にて安定に動作し、耐電圧が高い特性がある。
また、半導体装置１０ａがインバータとして、例えば、モータ駆動に用いられる場合には、インバータ側からモータ側にエネルギーを供給する際に、第３半導体素子１８（スイッチング素子）は、第１半導体素子１６（ダイオード素子）に比べて、通電時間が長くなる。そのため、第３半導体素子１８は、第１半導体素子１６に比べて、損失が大きくなり、素子温度が高くなる。
さらに、半導体装置１０ａは、既述の通り、冷却板１１と、積層基板１５Ａ，１５Ｂとの熱膨張率が異なる。そのために、ヒートサイクルにより、冷却板１１と積層基板１５Ａ，１５Ｂとの間の接合材１２ａに、熱応力が繰り返し発生する。このため、それぞれの積層基板１５Ａ，１５Ｂの接合材１２ａの各角部付近にクラック、剥がれ等が発生し、それらが中央部に伸展する。
そこで、高温にて安定に動作する第１半導体素子１６を、ヒートサイクルにより放熱性が低下する回路板１４ｂの外周端部、特に、回路板１４ｂの角部付近に配置する。さらに、クラック等の影響が無い回路板１４ｂの中央部に、第１半導体素子１６よりも発熱が大きい第３半導体素子１８を配置する。これにより、第１半導体素子１６は、動作することで温度が上昇して、適切に放熱されなくても、安定して動作することができる。さらに、第３半導体素子１８はクラック等の影響を受けないので、適切に冷却される。したがって、半導体装置１０ａのヒートサイクルに対する信頼性を十分に維持することができる。
なお、第４の実施の形態の半導体装置１０ａでも、第３の実施の形態の場合と同様に、冷却板１１に対して積層基板１５Ａ，１５Ｂをそれぞれ（左右いずれかに）９０度回転させて、全ての第１半導体素子１６が冷却板１１の外側に位置するようにすることも可能である。
また、半導体装置１０ａをインバータとし、モータ側からエネルギーが供給される回生運転を行う際には、第１半導体素子１６（ダイオード素子）は、第３半導体素子１８（スイッチング素子）に比べて、通電時間が長く損失が大きくなる。
そこで、積層基板１５Ａ，１５Ｂの熱抵抗の増加により放熱しにくい外周縁部に、高温で安定に動作する第３半導体素子１８を配置する。さらに、積層基板１５Ａ，１５Ｂの放熱しやすい中央部に第３半導体素子１８よりも損失が大きい第１半導体素子１６を配置する。これにより、第３半導体素子１８は、動作することで温度が上昇して、適切に放熱されなくても、安定して動作することができる。さらに、第１半導体素子１６は適切に冷却される。したがって、半導体装置１０ａの冷却効率の低下が抑制され、ヒートサイクルに対する信頼性の低下が抑制される。
１ 半導体装置
２ 冷却板
３ａ，３ｂ 接合材
４ 絶縁板
５ａ 金属板
５ｂ 回路板
６ 積層基板
７ 第１半導体素子
２ 冷却板
３ａ，３ｂ 接合材
４ 絶縁板
５ａ 金属板
５ｂ 回路板
６ 積層基板
７ 第１半導体素子
Claims (4)
- 金属で構成された冷却板と、
回路板と、絶縁板と、金属板とが積層して構成され、前記金属板と前記冷却板とが接合材により接合された１以上の積層基板と、
ワイドバンドギャップ半導体により構成され、前記回路板の外周端部に設けられた１以上の第１半導体素子と、
前記ワイドバンドギャップ半導体よりもバンドギャップが小さい半導体により構成され、前記回路板の中央部に設けられた１以上の第２半導体素子と、
を有する半導体装置。 - 前記第１半導体素子は、前記回路板の角部に設けられている、
請求項１記載の半導体装置。 - 前記冷却板に複数の前記積層基板が接合され、
複数の前記積層基板のそれぞれの前記回路板の外周端部に、複数の前記第１半導体素子がそれぞれ設けられている、
請求項１または２に記載の半導体装置。 - 前記接合材が導電性接合材で構成されている、
請求項１乃至３のいずれか１項に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015117264A JP6524809B2 (ja) | 2015-06-10 | 2015-06-10 | 半導体装置 |
| US15/149,581 US9704814B2 (en) | 2015-06-10 | 2016-05-09 | Semiconductor device |
| CN201610301483.8A CN106252307B (zh) | 2015-06-10 | 2016-05-09 | 半导体装置 |
| DE102016208032.6A DE102016208032A1 (de) | 2015-06-10 | 2016-05-10 | Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015117264A JP6524809B2 (ja) | 2015-06-10 | 2015-06-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017005098A JP2017005098A (ja) | 2017-01-05 |
| JP6524809B2 true JP6524809B2 (ja) | 2019-06-05 |
Family
ID=57517291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015117264A Active JP6524809B2 (ja) | 2015-06-10 | 2015-06-10 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9704814B2 (ja) |
| JP (1) | JP6524809B2 (ja) |
| CN (1) | CN106252307B (ja) |
| DE (1) | DE102016208032A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113707643A (zh) * | 2021-08-30 | 2021-11-26 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种高集成高可靠igbt功率模块及其制造方法 |
| US20230084411A1 (en) * | 2021-09-14 | 2023-03-16 | Analog Power Conversion LLC | Schottky diode integrated with a semiconductor device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2859013B2 (ja) | 1991-11-26 | 1999-02-17 | 信越化学工業株式会社 | セメントモルタル組成物 |
| JPH07114982A (ja) * | 1993-10-15 | 1995-05-02 | Matsushita Electric Ind Co Ltd | パワーｉｃ及びインバータ |
| US20090229864A1 (en) * | 2005-09-15 | 2009-09-17 | Mitsubishi Materials Corporation | Insulating circuit board and insulating circuit board having cooling sink |
| JP2007081200A (ja) * | 2005-09-15 | 2007-03-29 | Mitsubishi Materials Corp | 冷却シンク部付き絶縁回路基板 |
| JP2010010434A (ja) * | 2008-06-27 | 2010-01-14 | Sumitomo Electric Ind Ltd | 半導体装置および半導体モジュール |
| CN202721890U (zh) * | 2009-02-13 | 2013-02-06 | 许廷格电子两合公司 | 用于等离子体供给装置的模块和等离子体供给装置 |
| CN109166833B (zh) | 2010-01-15 | 2022-04-08 | 三菱电机株式会社 | 电力用半导体模块 |
| US8759209B2 (en) * | 2010-03-25 | 2014-06-24 | Stats Chippac, Ltd. | Semiconductor device and method of forming a dual UBM structure for lead free bump connections |
| US9299628B2 (en) | 2011-07-11 | 2016-03-29 | Mitsubishi Electric Corporation | Power semiconductor module |
| JP5863602B2 (ja) * | 2011-08-31 | 2016-02-16 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2013069782A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 半導体装置 |
| US9147637B2 (en) * | 2011-12-23 | 2015-09-29 | Infineon Technologies Ag | Module including a discrete device mounted on a DCB substrate |
| DE112012006692B4 (de) * | 2012-07-11 | 2023-04-20 | Mitsubishi Electric Corporation | Verfahren zum Herstellen einer Halbleitervorrichtung |
| EP2892074B1 (en) * | 2012-08-31 | 2018-01-03 | Mitsubishi Materials Corporation | Power module substrate and power module |
| KR102208961B1 (ko) * | 2013-10-29 | 2021-01-28 | 삼성전자주식회사 | 반도체소자 패키지 및 그 제조방법 |
| CN105531818B (zh) * | 2014-03-11 | 2019-07-05 | 富士电机株式会社 | 半导体装置的制造方法以及半导体装置 |
-
2015
- 2015-06-10 JP JP2015117264A patent/JP6524809B2/ja active Active
-
2016
- 2016-05-09 US US15/149,581 patent/US9704814B2/en active Active
- 2016-05-09 CN CN201610301483.8A patent/CN106252307B/zh active Active
- 2016-05-10 DE DE102016208032.6A patent/DE102016208032A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US20160365320A1 (en) | 2016-12-15 |
| JP2017005098A (ja) | 2017-01-05 |
| CN106252307A (zh) | 2016-12-21 |
| DE102016208032A1 (de) | 2016-12-29 |
| US9704814B2 (en) | 2017-07-11 |
| CN106252307B (zh) | 2021-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5602095B2 (ja) | 半導体装置 | |
| JP6885175B2 (ja) | 半導体装置 | |
| JP4803241B2 (ja) | 半導体モジュール | |
| JP6786416B2 (ja) | 半導体装置 | |
| WO2012165045A1 (ja) | 半導体装置及び配線基板 | |
| JP2007012831A (ja) | パワー半導体装置 | |
| JP5512377B2 (ja) | 回路基板 | |
| US20130112993A1 (en) | Semiconductor device and wiring substrate | |
| JP6125089B2 (ja) | パワー半導体モジュールおよびパワーユニット | |
| JP6524809B2 (ja) | 半導体装置 | |
| JP2001118987A (ja) | 電力用半導体モジュール | |
| WO2018198747A1 (ja) | 半導体装置 | |
| JP6643481B2 (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
| JP2009059821A (ja) | 半導体装置 | |
| JP6116452B2 (ja) | 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置 | |
| JP6759784B2 (ja) | 半導体モジュール | |
| JP2019134018A (ja) | 半導体装置 | |
| JP2008306134A (ja) | 半導体モジュール | |
| JP5840102B2 (ja) | 電力用半導体装置 | |
| CN106992157B (zh) | 半导体装置 | |
| JP2009117701A (ja) | パワーモジュール | |
| US20140138839A1 (en) | Power semiconductor module | |
| JP4992302B2 (ja) | パワー半導体モジュール | |
| JP2020064925A (ja) | 半導体装置、半導体装置の製造方法 | |
| JP6805743B2 (ja) | 絶縁基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190409 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190422 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6524809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |