DE112016001142T5 - Leistungs-Halbleitervorrichtung - Google Patents

Leistungs-Halbleitervorrichtung Download PDF

Info

Publication number
DE112016001142T5
DE112016001142T5 DE112016001142.3T DE112016001142T DE112016001142T5 DE 112016001142 T5 DE112016001142 T5 DE 112016001142T5 DE 112016001142 T DE112016001142 T DE 112016001142T DE 112016001142 T5 DE112016001142 T5 DE 112016001142T5
Authority
DE
Germany
Prior art keywords
layer
power semiconductor
semiconductor device
electrode layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112016001142.3T
Other languages
English (en)
Other versions
DE112016001142B4 (de
Inventor
Shohei Ogawa
Masao Kikuchi
Yuichiro Suzuki
Junji Fujino
Yoshihisa Uchida
Tatsunori YANAGIMOTO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016001142T5 publication Critical patent/DE112016001142T5/de
Application granted granted Critical
Publication of DE112016001142B4 publication Critical patent/DE112016001142B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05005Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05012Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05012Shape in top view
    • H01L2224/05013Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05012Shape in top view
    • H01L2224/05015Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05016Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05022Disposition the internal layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05084Four-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05555Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05557Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06131Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48105Connecting bonding areas at different heights
    • H01L2224/48106Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905Shape
    • H01L2224/49051Connectors having different shapes
    • H01L2224/49052Different loop heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905Shape
    • H01L2224/4909Loop shape arrangement
    • H01L2224/49095Loop shape arrangement parallel in plane
    • H01L2224/49097Loop shape arrangement parallel in plane vertical
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/07Polyamine or polyimide
    • H01L2924/07025Polyimide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10254Diamond [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/206Length ranges
    • H01L2924/2064Length ranges larger or equal to 1 micron less than 100 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • H01L2924/35121Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Bei einer Leistungs-Halbleitervorrichtung (100), wird eine vorderseitige Elektrode (41a) eines Leistungs-Halbleiterelements derart gebildet, dass auf einer Cu-Schicht (81), die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet wird, und eine Vickershärte von 200 bis 350 Hv aufweist, eine Cu-Schicht 82 laminiert wird, die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet wird, und eine Vickershärte von 70 bis 150 Hv aufweist und daher weicher als die Cu-Schicht 81 ist. Die Cu-Schicht 82 und ein Draht 6 aus Cu werden miteinander drahtgebondet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Leistungs-Halbleitervorrichtung, mit der ein Bondingdraht zur elektrischen Verdrahtung zwischen einer vorderseitigen Elektrode eines Leistungs-Halbleiterelements und einer externen Elektrode verbunden ist.
  • HINTERGRUND DER ERFINDUNG
  • Bisher hat man ein Al-Drahtbonden zur elektrischen Verdrahtung einer Leistungs-Halbleitervorrichtung durchgeführt. Allerdings ist es als Reaktion auf Anforderungen hinsichtlich steigender Betriebstemperatur und steigender Zuverlässigkeit notwendig, das Material des Drahtes zu überdenken. Daher ist ein Bonden mit Cu-Draht, der hohe elektrische Leistung und hohe mechanische Festigkeit aufweist und von dem daher eine verbesserte Zuverlässigkeit erwartet wird, in der Entwicklung.
  • Wenn allerdings das Bonden unter Verwendung eines Cu-Drahtes beim Wedge-Bonden ähnlich wie in einem Fall ausgeführt wird, bei dem ein herkömmlicher Al-Draht verwendet wird, gibt es das Problem, dass dem Halbleiterelement zum Zeitpunkt des Bondens Schaden zugefügt wird, da Cu im Vergleich zu Al einen höheren E-Modul aufweist.
  • Es wird eine solche Struktur gefordert, die es einem Cu-Draht ermöglicht, an das Halbleiterelement gebondet zu werden, ohne diesem Schaden zuzufügen.
  • In dem Patentdokument 1 wird eine Technik offenbart, bei der eine Ni/Pd/Au-Schicht auf einer Elektrode des Leistungs-Halbleiterelements gebildet wird, um dadurch das Auftreten eines Schadens an dem Leistungs-Halbleiterelement zu dem Zeitpunkt des Drahtbondens zu verhindern.
  • Ferner ist in dem Patentdokument 2 eine Technik offenbart, bei der eine sehr harte Schutzschicht aus W, Co, Mo, Ti und/oder Ta auf dem Element gebildet wird, und dann auf dieser Schicht eine Cu-Schicht gebildet wird, um dadurch sowohl eine Bondfähigkeit als auch einen schadenreduzierenden Effekt zu erreichen.
  • LITERATURLISTE
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2013-004 781 A (Absatz [0019]; 2)
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2014-082 367 A (Absatz [0020]; 1)
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Durch die Erfindung zu lösende Probleme
  • Bei dem Patentdokument 1, obwohl die Schicht als (nicht-elektrolytisch plattiertes Ni)/Pd/Au gebildet wird, gibt es allerdings, da das plattierte Ni eine hohe Schichtbelastung aufweist, das Problem, dass ein Verziehen bzw. Verbiegen oder ein Ablösen bei der Schicht auftritt, wenn deren Dicke vergrößert wird, um den schadenreduzierenden Effekt im vollen Umfang für das Element mit einem großen Bereich auszuüben, das in einer Leistungs-Halbleitervorrichtung verwendet werden soll. Darüber hinaus gibt es wegen der hohen Schichtbelastung das Problem, dass die plattierte Nickel-Schicht durch eine Belastung zum Zeitpunkt des Bondens aufgerissen wird.
  • Währenddessen wird, bei dem Patentdokument 2, um keinen Schaden bei dem Leistungs-Halbleiterelement zu einem Zeitpunkt des Drahtbondens hervorzurufen, die Schicht aus W oder dergleichen auf der Elektrode des Leistungs-Halbleiterelements gebildet, so dass sie als Puffermaterial fungiert. Allerdings gibt es, außer der Verwendung von Sputtern, keinen Weg, die Metallschicht aus W oder dergleichen zu bilden, so dass das Problem auftritt, dass dann, wenn die Schichtdicke vergrößert wird, um den schadenreduzierenden Effekt zu vergrößern, dies zu einer verringerten Produktivität führt.
  • Wenn darüberhinaus ein Cu-Draht an eine solche Schichtstruktur gebondet wird, gibt es das Problem, dass unter dem Einfluss einer thermischen Beanspruchung aufgrund von Unterschieden in deren Längenausdehnungskoeffizienten, ein Riss in dem Cu-Draht oder ein Ablösen in der Metallschicht auftritt.
  • Die vorliegende Erfindung wurde konzipiert, um die oben beschriebenen Probleme zu lösen, und ihre Aufgabe besteht darin, eine Leistungs-Halbleitervorrichtung anzugeben, die einen Schaden an dem Halbleiterelement verringern kann, wenn das Bonden unter Verwendung eines Cu-Drahtes durchgeführt wird.
  • Lösung des Problems
  • Eine Leistungs-Halbleitervorrichtung gemäß der Erfindung zeichnet sich dadurch aus, dass die Leistungs-Halbleitervorrichtung Folgendes aufweist: ein Leistungs-Halbleiterelement; eine erste Elektrodenschicht, die auf dem Leistungs-Halbleiterelement gebildet ist; eine zweite Elektrodenschicht, die auf der ersten Elektrodenschicht gebildet ist, wobei die zweite Elektrodenschicht hauptsächlich aus Cu besteht, und eine Härte aufweist, die geringer ist als die Härte der ersten Elektrodenschicht; und einen Bondingdraht, der hauptsächlich aus Kupfer besteht, und mit der zweiten Elektrodenschicht verbunden ist.
  • Effekte der Erfindung
  • Gemäß der Erfindung ist es möglich, weil eine Schicht, die eine geringe Härte und bessere Bonding-Fähigkeiten aufweist, als eine äußerste Flächenelektroden-Schicht gebildet ist, selbst dann, wenn das Bonden unter Verwendung eines Cu-Drahtes an das Leistungs-Halbleiterelement angewendet wird, den Draht an das Leistungs-Halbleiterelement mit einem verringerten Schaden zu bonden, um dadurch eine Verdrahtung mit einer besseren Zuverlässigkeit zu erzielen. Ferner ist es möglich, das Auftreten von Ablösungen oder Rissen in der vorderseitigen Elektrode zu unterdrücken, um dadurch die Produktivität zu verbessern.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Zeichnungen zeigen in:
  • 1 eine schematische Schnittansicht, die eine Anordnung einer Leistungs-Halbleitervorrichtung gemäß Ausführungsform 1 der Erfindung zeigt;
  • 2 eine vergrößerte Schnittdarstellung, die eine Anordnung eines Hauptbereiches der Leistungs-Halbleitervorrichtung gemäß Ausführungsform 1 der Erfindung zeigt;
  • 3 eine vergrößerte Schnittansicht, die eine Anordnung eines Hauptbereiches einer Leistungs-Halbleitervorrichtung gemäß Ausführungsform 2 der Erfindung zeigt;
  • 4 eine vergrößerte Schnittansicht, die eine Anordnung eines Hauptbereiches einer Leistungs-Halbleitervorrichtung gemäß Ausführungsform 3 der Erfindung zeigt;
  • 5 eine vergrößerte perspektivische Ansicht, die eine Anordnung eines Hauptbereiches einer Leistungs-Halbleitervorrichtung gemäß Ausführungsform 4 der Erfindung zeigt;
  • 6 eine vergrößerte Schnittansicht, die eine Anordnung eines Hauptbereiches der Leistungs-Halbleitervorrichtung gemäß Ausführungsform 4 der Erfindung zeigt;
  • 7A bis 7D vergrößerte Draufsichten, die jeweils eine andere Anordnung eines Hauptbereiches der Leistungs-Halbleitervorrichtung gemäß Ausführungsform 4 der Erfindung zeigen;
  • 8A bis 8D vergrößerte Schnittansichten, die jeweils eine andere Anordnung eines Hauptbereiches der Leistungs-Halbleitervorrichtung gemäß Ausführungsform 4 der Erfindung zeigen; und
  • 9 eine vergrößerte Schnittansicht, die eine Anordnung eines Hauptbereiches der Leistungs-Halbleitervorrichtung gemäß Ausführungsform 5 der Erfindung zeigt.
  • AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Ausführungsform 1
  • Eine Leistungs-Halbleitervorrichtung gemäß Ausführungsform 1 der Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen beschrieben. 1 ist eine schematische Schnittansicht, die eine Anordnung der Leistungs-Halbleitervorrichtung gemäß Ausführungsform 1 der Erfindung zeigt.
  • Wie in 1 dargestellt, weist eine Leistungs-Halbleitervorrichtung 100 Folgendes auf: eine Basisplatte 1; eine Keramikplatte 2, die auf die Basisplatte 1 gebondet wird; ein Leistungs-Halbleiterelement 4, das auf der Keramikplatte 2 platziert wird; und Drähte 6 zum Bonden zwischen einer vorderseitigen Elektrode 41a des Leistungs-Halbleiterelements 4 und einer Elektrodenschicht 22c, die als Schaltungsmuster auf der Keramikplatte 2 gebildet sind.
  • Die verwendete Basisplatte 1 ist eine Platte, die aus Cu hergestellt wird und als Wärmeabführungsplatte dient. Auf die Basisplatte 1 wird die Keramikplatte 2 unter Verwendung eines Lots 3 (auf Sn-Ag-Cu-Basis) gebondet. Die Basisplatte 1 kann aus irgendeinem Material mit einem hohen Wärmeübergangskoeffizienten sein, und daher kann eine Platte aus Al oder dergleichen verwendet werden.
  • Ferner kann eine Basisplatte integriert mit einer Isolierplatte sein. Für das Lot 3, obwohl ein Lot auf der Basis Sn-Ag-Cu verwendet wird, ist es auch möglich, ein Sn-Ag-Cu-Sb-basiertes Lot, ein Pb-enthaltendes Lot oder dergleichen zu verwenden, solange es die Basisplatte 1 und die Keramikplatte 2 aneinander bonden und die Wärmeabführungsfähigkeit gewährleisten kann. Anstelle davon, kann auch ein Sinterbonden unter Verwendung von Ag oder anderen Partikeln, oder eine Verbindung mittels eines Wärmeabführungs-Flächenkörpers oder eines thermischen Fetts angewendet werden.
  • Die Keramikplatte 2 weist ein Basiselement 21 aus AlN auf, wobei leitfähige Schichten 22a, 22b, 22c aus Cu auf beide Flächen des Basiselements 21 auflaminiert sind. Die Elektrodenschicht 22b auf der Rückseite der Keramikplatte 2 ist auf die Basisplatte 1 mittels des Lots 3 gebondet, und das Leistungs-Halbleiterelement 4 wird auf die leitfähige Schicht 22a auf der Vorderseite platziert. Ferner, wird die Elektrodenschicht 22c, die als Schaltungsmuster auf der Keramikplatte 2 vorgesehen ist, mittels des Drahtes 6 auf die vorderseitige Elektrode 41a des Leistungs-Halbleiterelements 4 gebondet. Das Basiselement 21 kann aus Al2O3, Si3N4 oder dergleichen hergestellt werden, solange es die erforderlichen Isoliereigenschaften gewährleisten kann.
  • Als Leistungs-Halbleiterelement 4 wird ein IGBT (Bipolartransistor mit isolierter Gate-Elektrode bzw. Insulated-Gate Bipolar Transistor) aus Si verwendet, und dessen rückseitige Elektrode 41b wird mittels eines Ag-gesinterten Elements 5 auf die leitfähige Schicht 22a auf der Keramikplatte 2 chip-gebondet bzw. die-gebondet. Die vorderseitige Elektrode 41a wird mittels Wedge-Bondens unter Verwendung des Drahtes 6 mit allen Bereichen der Elektrodenschicht 22c auf die Vorderseite gebondet, die Folgendes aufweist: eine Hauptverdrahtung zu einem Source-Anschluss, eine Gate-Verdrahtung, Verdrahtungen zu einer Vielzahl von Messanschlüssen, die als Schaltungsmuster auf der Keramikplatte 2 vorgesehen sind. Für die jeweiligen Drähte 6 wird ein Draht verwendet, der hauptsächlich aus Cu besteht und einen Durchmesser von ø 400 μm aufweist.
  • Obwohl als Leistungs-Halbleiterelement 4 ein IGBT verwendet wird, kann auch ein IC (Integrierter Schaltkreis bzw. Integrated Circuit), ein Thyristor oder ein MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor bzw. Metal Oxide Semiconductor Field Effect Transistor) verwendet werden. Das Leistungs-Halbleiterelement 4 kann auch eine Diode, wie etwa eine SBD (Schottky-Barriere-Diode), eine JBS (Anschluss-Schottky-Barriere-Diode bzw. Junction Barrier Schottky), oder dergleichen sein. Ferner kann das Leistungs-Halbleiterelement 4 auch bei anderen Halbleitergehäusen als denen für einen Leistungs-Halbleiter angewendet werden. Obwohl dessen Dicke mit 100 μm angegeben wird, ist diese nicht darauf eingeschränkt. Zum Chip-Bonden bzw. Die-Bonden des Leistungs-Halbleiterelements 4 wird Ag-Sintern verwendet; allerdings kann auch Löten dafür verwendet werden. Ferner, kann dafür auch ein Sinter-Bonden unter Verwendung eines anderen Materials als Ag, wie beispielsweise Cu, verwendet werden.
  • Für die jeweiligen Drähte 6, wird ein Draht, der hauptsächlich aus Cu besteht, und einen Durchmesser von ø 400 μm aufweist, verwendet; allerdings sind die Drähte nicht darauf einschränkt. Unterschiedliche Drahtdurchmesser können dabei verwendet werden, und zwar auf eine solche Weise, dass unter diesen nur der Draht 6 für die Gate-Verdrahtung und die Drähte 6 für die Verdrahtungen zu den Messanschlüssen im Drahtdurchmesser kleiner gemacht werden.
  • Ferner, kann nur für den Draht 6 für die Gate-Verdrahtung, der herkömmliche Al-Draht oder AL-Legierungs-Draht, der hauptsächlich aus Al besteht, verwendet werden. Wedge-Bonden wird zum Bonden der Drähte 6 verwendet; allerdings kann dafür auch Al-Bonden oder Ultraschall-Bonden verwendet werden. Ferner kann, mit Bezug auch auf die Hauptverdrahtung zu dem Source-Anschluss, nicht nur ein Draht 6, der hauptsächlich aus Cu besteht, sondern auch ein Draht aus einem reinen Metall oder einer Legierung verwendet werden, die hauptsächlich aus Al oder Ag besteht. Darüber hinaus kann anstelle des Drahtes 6 ein Band oder ein Leiterrahmen Ultraschall-gebondet werden.
  • 2 ist eine schematische Ansicht, die eine Anordnung eines Hauptbereiches der Leistungs-Halbleitervorrichtung 100 gemäß Ausführungsform 1 der Erfindung zeigt, was einer vergrößerten Schnittansicht der Region A in 1 entspricht. Wie in 2 dargestellt, ist die vorderseitige Elektrode 41a des Leistungs-Halbleiterelements 4 mit mehreren Metallschichten aus einer Cu-Schicht 8 und einer Al-Schicht 7 ausgebildet. Ferner, weist die Cu-Schicht 8 Folgendes auf: eine weiche Cu-Schicht 82, die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet wird und eine Vickershärte von 70 bis 150 Hv aufweist; und eine harte Cu-Schicht 81, die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet wird und eine Vickershärte von 200 bis 350 Hv aufweist.
  • Und zwar wird die äußerste Fläche dieser mehreren Metallschichten als die weiche Cu-Schicht 82 vorgesehen bzw. ausgebildet, die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet wird und eine Vickershärte von 70 bis 150 Hv aufweist, und unter dieser Schicht wird die harte Cu-Schicht 81 platziert, die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet wird und eine Vickershärte von 200 bis 350 Hv aufweist.
  • Ferner wird unter dieser Schicht die Al-Schicht 7 gebildet, die hauptsächlich aus Al besteht, und zwar als eine Schicht mittels eines Sputterverfahrens. Deren jeweilige Schichtdicken liegen bei 0,1 μm bis 5 μm für die Al-Schicht 7, bei 5 μm bis 20 μm für die Cu-Schicht 81 und bei 5 μm bis 20 μm für die Cu-Schicht 82. Der Draht 6 wird durch Wedge-Bonden auf der Cu-Schicht 82 gebondet, die derart gebildet wird, dass sie die äußerste Fläche der vorderseitigen Elektrode 41a bietet bzw. ausbildet.
  • Der Unterschied in ihren Vickershärten spiegelt sich in den Korngrößen wider, so dass Folgendes gilt: je höher die Härte, desto kleiner die Korngröße. Der Unterschied in den Korngrößen kann mittels einer Ionen-Konzentration etc. in der Plattierungslösung gesteuert werden. Die harte Cu-Schicht 81 weist eine durchschnittliche Korngröße von 1 μm oder kleiner auf, und die weiche Cu-Schicht 82 weist eine durchschnittliche Korngröße von 5 μm oder größer auf. Die Korngröße kann auch mittels einer Wärmebehandlung nach dem Plattieren gesteuert werden.
  • Obwohl die Schichtenbildung der Al-Schicht 7 als eine Plattierungs-Unterlage durch Sputtern hergestellt wird, ist die Plattierungs-Unterlagen nicht auf die Al-Schicht 7 eingeschränkt, und dies kann auch eine Cu-Schicht, eine Ni-Schicht oder dergleichen sein. Ferner sind die Cu-Schicht 81 und die Cu Schicht 82 nicht eingeschränkt auf nicht-elektrolytisch plattierte Schichten, und können auch durch elektrolytisches Plattieren oder Sputtern gebildet werden. Für den Fall, dass sie durch Sputtern gebildet werden, kann auf die Al-Schicht 7 als Basis verzichtet werden.
  • Der Grund, weshalb eine solche Anordnung angewendet wird, wird nachfolgend beschrieben. In der Tabelle 1 wird, unter Bezugnahme auf die Vickershärte von jeder plattierten Cu-Schicht, ein Evaluationsergebnis ihrer Bonding-Fähigkeit mit dem Draht 6 dargestellt, welches von den Erfindern festgestellt wurde. Die Leistung der Ultraschallwellen, die in Tabelle 1 dargestellt wird, ist ein Wert, der systemspezifisch ist (in der Tabelle wird jeder Wert als willkürliche Einheit [a. u.] angegeben), und es wird davon ausgegangen, dass je niedriger die bondfähige Leistung der Ultraschallwellen ist, desto kleiner ist der Schaden, der an dem Leistungs-Halbleiterelement 4 verursacht wird. Ferner wird davon ausgegangen, dass dann, wenn die Breite der bondfähigen Leistung der Ultraschallwellen breiter wird, die Bandbreite der Bonding-Bedingungen breiter wird, so dass es erwartet wird, dass das Ergebnis verbessert wird. Es ist zu beachten, dass in diesem Experiment die Schichtdicke immer mit 30 μm angegeben wird.
    Figure DE112016001142T5_0002
  • Als Ergebnis wird, wie in Tabelle 1 dargestellt ist, wenn die Vickershärte zwischen 70 und 150 Hv liegt, der Draht 6 derart gebondet, dass es zu einem Erreichen der elektrischen Eigenschaften (o) führt, selbst wenn die Leistung der Ultraschallwellen eine geringe Leistung ist. Im Gegensatz dazu ist es schwer, wenn die Vickershärte 160 Hv oder höher ist, den Draht 6 bei geringer Leistung zu bonden (-), so dass der Bedingungsspielraum kleiner wird.
  • Ferner erfolgt bei hoher Leistung, wenn die Vickershärte 160 Hv oder weniger ist, ein Bruch bei dem Leistungs-Halbleiterelement 4, und im Ergebnis wird keine elektrische Eigenschaft erreicht (x). Auf der anderen Seite, wenn die Vickershärte 200 Hv übersteigt, wird der Draht 6 verbunden, um die elektrischen Eigenschaften zu erreichen (o) und ein schadenreduzierender Effekt wird festgestellt. Allerdings tritt, wenn die Vickershärte 450 Hv oder höher ist, ein Riss (Δ) in der plattierten Fläche auf.
  • Als nächstes werden in Tabelle 2 und Tabelle 3, mit Bezug auf die Dicke von jeder plattierten Kupfer-Schicht, Evaluierungsergebnisse ihrer Bonding-Fähigkeit mit dem Draht 6 dargestellt, welche von den Erfindern festgestellt wurden. Tabelle 2 stellt die Ergebnisse dar, wenn die Vickershärte des plattierten Cu 120 Hv ist, und Tabelle 3 stellt die Ergebnisse dar, wenn die Vickershärte des plattierten Cu 250 Hv ist.
    Figure DE112016001142T5_0003
    Figure DE112016001142T5_0004
  • Im Ergebnis führt dies in dem Fall gemäß Tabelle 2, bei dem die Vickershärte des plattierten Kupfers 120 Hv ist, wenn die plattierte Dicke geringer als 20 μm ist, und außer wenn die Leistung der Ultraschallwellen 30 [a. u.] ist, dazu, dass ein Bruch bei dem Leistungs-Halbleiterelement 4 auftritt und so keine elektrische Eigenschaft erzielt wird (x). Wenn die plattierte Dicke 20 μm oder größer ist, wird der Draht 6 verbunden, so dass er elektrische Eigenschaften erzielt (o) und ein schadenreduzierender Effekt festgestellt wird. Allerdings erfolgt ein Bruch bei dem Leistungs-Halbleiterelement 4 bei hoher Leistung, und so wird keine elektrische Eigenschaft erzielt (x).
  • Auf der anderen Seite kann in dem Fall gemäß Tabelle 3, bei dem die Vickershärte des plattierten Cu 250 Hv ist, wenn die Schichtdicke 5 μm oder kleiner ist, der Draht 6 nicht gebondet werden (-), und selbst dann, wenn die Schichtdicke 110 μm oder größer ist, kann der Draht 6 bei geringer Leistung nicht gebondet werden (-); allerdings erfolgt in jedem dieser Fälle kein Bruch bei dem Leistungs-Halbleiterelement 4. Bei hoher Leistung wird der Draht 6 verbunden, so dass er elektrische Eigenschaften erzielt (o).
  • Von den oben beschriebenen Ergebnissen ausgehend, wird angenommen, dass dann, wenn diese Plattierungen kombiniert werden, nämlich, wenn die Cu-Schicht 82, die hauptsächlich aus Cu besteht, und durch nicht-elektrolytisches Plattieren gebildet wird und die relativ weich und daher bei niedriger Leistung der Ultraschallwellen bondfähig ist, und die Cu-Schicht 81 zusammenlaminiert werden, die hauptsächlich aus Cu besteht, und durch nicht-elektrolytisches Plattieren gebildet wird, und durch die das Leistungs-Halbleiterelement 4 kaum einem Bruch unterliegen kann, der Draht 6 an das Leistungs-Halbleiterelement 4 wedge-gebondet werden kann, und zwar ohne diesem Schaden zuzufügen. Ferner, wenn sie kombiniert werden, kann die gesamte Dicke der Cu-Schicht 8 dünner sein, so dass sie dadurch eine solche Plattierung bietet, die besser in ihrer Produktivität ist.
  • Wenn Abweichungen bei der Herstellung und Massenproduktion in Betracht gezogen werden, ist es im Hinblick auf die Vickershärte bevorzugt, wenn die Cu-Schicht 82 durch nicht-elektrolytisches Plattieren in einem Bereich von 70 bis 150 Hv gebildet wird, wobei die Härte von weniger als 70 Hv eine untere Grenze der Härte von Cu ist, und wobei es schwierig ist, wenn die Härte 150 Hv übersteigt, den Draht 6 bei geringer Leistung zu bonden.
  • Im Gegensatz dazu ist es bevorzugt, wenn die Cu-Schicht 81 durch nicht-elektrolytisches Plattieren in einem Bereich von 200 bis 350 Hv gebildet wird, wobei wenn die Härte weniger als 200 Hv ist, das Leistungs-Halbleiterelement 4 bei hoher Leistung einem Bruch unterliegt und so keine elektrische Eigenschaft erreicht wird, und wobei es wahrscheinlich ist, wenn sie 350 Hv übersteigt, dass in der Cu-Schicht 81 Risse auftreten.
  • Ferner ist es mit Bezug auf die Schichtdicke bevorzugt, wenn die Cu-Schicht 82 in einem Bereich von 5 μm bis 20 μm liegt; und zwar wird, wenn die Dicke kleiner als 5 μm ist, das Leistungs-Halbleiterelement 4 einem Bruch unterliegen und so wird keine elektrische Eigenschaft erreicht, und wenn sie 20 μm übersteigt, führt dies zu einer verringerten Produktivität. Es ist auch bevorzugt, wenn die Cu-Schicht 81 in einem Bereich von 5 μm bis 20 μm liegt; und zwar wird, wenn die Dicke kleiner als 5 μm ist, das Leistungs-Halbleiterelement 4 einem Bruch unterliegen, und so wird keine elektrische Eigenschaft erreicht, und wenn sie 20 μm übersteigt, führt dies zu einer verringerten Produktivität.
  • Da ferner der Bonding-Bereich zwischen der vorderseitigen Elektrode 41a des Leistungs-Halbleiterelements 4 und dem Draht 6 mittels eines Cu-an-Cu-Bondens ausgebildet wird, liegen darin folgende Vorteile, wenn diese Anordnung angewendet wird: es ist möglich, die Inkonsistenz in deren Längenausdehnungskoeffizienten zu verringern; darüber hinaus werden Kirkendall-Leerstellen bzw. Kirkendall-Voids aufgrund von Diffusion wegen des gleichen Metalltyps nicht gebildet. Darüber hinaus ist Cu im Vergleich zu Al ein Metall, das einen höheren E-Modul aufweist, einen geringeren Längenausdehnungskoeffizienten aufweist und somit näher bei dem Leistungs-Halbleiterelement 4 liegt, und das eine höhere Festigkeit aufweist, und somit ist es weniger wahrscheinlich, dass es plastisch verformt wird.
  • Dies schafft den Effekt, dass ein Ablösen der Cu-Schicht 8 vermieden wird, selbst wenn eine thermische Beanspruchung aufgrund eines Temperaturzyklus hergestellt wird, so dass dadurch eine Verdrahtung mit höherer Zuverlässigkeit erzielt wird. Da ferner die Verarbeitung nur durch nicht-elektrolytisches Plattieren fertiggestellt wird, ist es einfacher, die Schichtdicke zu vergrößern als durch Sputtern.
  • Es sei angemerkt, dass die Schichtdicke der weichen Cu-Schicht 82, die durch nicht-elektrolytisches Plattieren gebildet wird, vergrößert werden kann, und zwar in einem solchen Maße, dass diese Schicht einen Schaden an dem Leistungs-Halbleiterelement 4 reduzieren kann, so dass dadurch eine Struktur ohne die harte Cu-Schicht 81, die durch nicht-elektrolytisches Plattieren gebildet wird, aufgebaut wird. In diesem Fall, ist die Cu-Schicht 82, die durch nicht-elektrolytisches Plattieren gebildet wird, eine Schicht, die hauptsächlich aus Cu besteht, und die somit einfach oxidiert wird.
  • Wenn die oxidierte Schicht dick wird, besteht ein Problem darin, dass ein schädlicher Effekt auf die Bonding-Fähigkeit des Drahtes 6 ausgeübt wird. Daher wird zwischen dem Schritt der Schichtbildung der Cu-Schicht 82 und dem Schritt des Bondens des Cu-Drahtes 6, ein zusätzlicher Schritt des Bildens einer Anti-Oxidationsschicht mittels eines organischen Lösemittels durchgeführt. Dies ermöglicht es, den Einfluss durch eine solche Lagerung auf die Drahtbond-Fähigkeit zu verringern.
  • Die Vickershärte bei einem nicht-elektrolytischen Plattieren ist anpassbar, und zwar durch Ändern der Additive in der Plattierungslösung oder der Verarbeitungstemperatur. Ferner ist es, anders als beim Messen der Vickershärte, möglich, einfach zu erkennen, dass die unterschiedlichen Schichten gebildet werden, und zwar durch Beobachten von deren Querschnitten, weil deren Korngrößen unterschiedlich voneinander sind.
  • Wie oben beschrieben, wird bei der Leistungs-Halbleitervorrichtung 100 gemäß Ausführungsform 1 der Erfindung bei der vorderseitigen Elektrode 41a des Leistungs-Halbleiterelements 4 Folgendes vorgesehen: als eine erste Elektrodenschicht die Al-Schicht 7 und die Cu-Schicht 81, die darauf platziert ist, und die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet ist und eine Vickershärte von 200 bis 350 Hv aufweist; und als eine zweite Elektrodenschicht die Cu-Schicht 82, die auf eine laminierte Weise auf der Cu-Schicht 81 vorgesehen ist, und die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet ist und eine Vickershärte von 70 bis 150 Hv aufweist und daher weicher als die Cu-Schicht 81 ist, wobei die Cu-Schicht 82 und der Draht 6, der aus Cu hergestellt wird, miteinander drahtgebondet werden.
  • Somit ist es möglich, selbst wenn ein Bonding-Vorgang unter Verwendung eines Cu-Drahtes an dem Leistungs-Halbleiterelement 4 angewendet wird, den Draht an das Leistungs-Halbleiterelement zu bonden, und zwar mit einem verringerten Schaden, so dass eine Verdrahtung mit besserer Zuverlässigkeit erzielt wird. Ferner ist es möglich zu verhindern, dass ein Ablösen oder Risse in der vorderseitigen Elektrode auftreten, so dass die Produktivität verbessert wird.
  • Ausführungsform 2
  • Bei der Ausführungsform 1 wird eine solche Anordnung angewendet, bei der in der vorderseitigen Elektrode 41a des Leistungs-Halbleiterelements 4 auf die Cu-Schicht 81, die durch nicht-elektrolytisches Plattieren gebildet wird, die Cu-Schicht 82, die durch nicht-elektrolytisches Plattieren gebildet wird und weicher als die Cu-Schicht 81 ist, laminiert wird, während bei der Ausführungsform 2 ein solcher Fall beschrieben wird, bei dem zwischen die Cu-Schicht 81 und die Cu-Schicht 82 eine Metallschicht zum Verbessern derer Adhäsionskraft vorgesehen wird.
  • 3 ist eine vergrößerte Querschnittsansicht, die eine Anordnung eines Hauptbereiches einer Leistungs-Halbleitervorrichtung gemäß Ausführungsform 2 der Erfindung zeigt. Wie in 3 dargestellt, wird bei der vorderseitigen Elektrode 41a des Leistungs-Halbleiterelements 4 sowohl zwischen beiden oder zwischen jeweils einer aus: zwischen der Cu-Schicht 81, die durch nicht-elektrolytisches Plattieren gebildet wird und der Cu-Schicht 82, die durch nicht-elektrolytisches Plattieren gebildet wird und weicher als die Cu-Schicht 81 ist, und/oder zwischen der Cu-Schicht 81, die durch nicht-elektrolytisches Plattieren gebildet wird, und der Al-Schicht 7, eine Metallschicht 83, die aus Au besteht, gebildet, und zwar als eine Schicht zum Verbessern von deren Adhäsionskraft.
  • Es ist zu beachten, dass Au nicht einschränkend zu verstehen ist, und Pd oder dergleichen an dessen Stelle verwendet werden können, solange die Adhäsionskraft verbessert werden kann. Die weitere Anordnung ist ähnlich wie bei der der Leistungs-Halbleitervorrichtung 100 gemäß Ausführungsform 1, so dass eine Beschreibung hiervon weggelassen wird.
  • Es sei angemerkt, dass, obwohl es abhängig von einer Kombination dieser Metallschichten ist, ein Problem besteht, eine metallische Verbundschicht zu bilden, so dass zusätzlich eine Anti-Diffusionsschicht, die aus Ni oder dergleichen aufgebaut ist, gebildet werden kann. Ferner kann, um die Schichtbildung der Cu-Schicht 81 und der Cu-Schicht 82 durch nicht-elektrolytisches Plattieren zu vereinfachen, eine Ausgangsschicht von 0,1 μm oder kleiner, die hauptsächlich aus Cu besteht, im Voraus als eine Schicht unter jeder dieser Schichten gebildet werden.
  • Wie oben beschrieben, wird bei der Leistungs-Halbleitervorrichtung gemäß Ausführungsform 2 der Erfindung, bei der vorderseitigen Elektrode 41a des Leistungs-Halbleiterelements 4, zwischen beiden oder zwischen jeweils einer von der Gruppe zwischen der Cu-Schicht 81 und der Cu-Schicht 82, die weicher als die Cu-Schicht 81 ist, und/oder zwischen der Cu-Schicht 81 und der Al-Schicht 7, die Metallschicht 83 gebildet, die aus Au aufgebaut ist.
  • Somit ist es möglich, selbst wenn ein Bonding-Vorgang unter Verwendung eines Cu-Drahtes an dem Leistungs-Halbleiterelement vorgenommen wird, nicht nur einen Schaden an dem Leistungs-Halbleiterelement zu verringern, sondern auch die Adhäsionskraft bei der vorderseitigen Elektrode zu vergrößern, so dass die Produktivität verbessert werden kann und eine Verdrahtung mit viel besserer Zuverlässigkeit erzielt werden kann.
  • Ausführungsform 3
  • Bei der Ausführungsform 1 wird eine solche Anordnung verwendet, bei der, bei der vorderseitigen Elektrode 41a des Leistungs-Halbleiterelements 4, auf der Cu-Schicht 81, die durch nicht-elektrolytisches Plattieren gebildet wird, die Cu-Schicht 82, die durch nicht-elektrolytisches Plattieren gebildet wird und die weicher als die Cu-Schicht 81 ist, laminiert wird, während bei der Ausführungsform 3 ein Fall beschrieben wird, bei dem eine harte Ni-Schicht unter der weichen Cu-Schicht platziert wird.
  • 4 ist eine vergrößerte Querschnittsansicht, die eine Anordnung eines Hauptbereiches einer Leistungs-Halbleitervorrichtung gemäß Ausführungsform 3 der Erfindung darstellt. Wie in 4 dargestellt, wird bei der vorderseitigen Elektrode 41a des Leistungs-Halbleiterelements 4, unter der weichen Cu-Schicht 82, die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet wird und eine Vickershärte von 70 bis 150 Hv aufweist, anstelle der Cu-Schicht 81 eine Ni-Schicht 84 gebildet, die hauptsächlich aus Ni besteht, durch nicht-elektrolytisches Plattieren gebildet wird und härter als die Cu-Schicht 82 ist. Die Schichtdicke der Ni-Schicht 84 wird mit 5 μm bis 20 μm angegeben. Die weitere Anordnung ist ähnlich der Anordnung in der Leistungs-Halbleitervorrichtung 100 gemäß Ausführungsform 1, so dass deren Beschreibung hier weggelassen wird.
  • Wenn diese Anordnung verwendet wird, ist es möglich, einen Schaden an dem Leistungs-Halbleiterelement 4 mittels der Ni-Schicht 84 zu verringern, die durch nicht-elektrolytisches Plattieren gebildet wird, und die Bonding-Fähigkeiten mittels der Cu-Schicht 82 zu gewährleisten, die durch nicht-elektrolytisches Plattieren gebildet wird. Ferner, es wird zwischen der Al-Schicht 7 und der Cu-Schicht 82 Ni als eine Schicht gebildet, so dass sie als eine Barriereschicht zum Verhindern deren Diffusion fungiert.
  • Es wird angemerkt, dass auch bei der Ausführungsform 3, wie in Bezug auf die Ausführungsform 2 beschrieben, entweder zwischen beiden oder zwischen jeweils einer aus: zwischen der Ni-Schicht 84, die durch nicht-elektrolytisches Plattieren gebildet wird, und der Cu-Schicht 82, die durch nicht-elektrolytisches Plattieren gebildet wird, und/oder zwischen der Ni-Schicht 84 und der Al-Schicht 7, die Metallschicht 83, die aus Au, Pd oder dergleichen zusammengesetzt ist, zum Verbessern derer Adhäsionskraft, als eine Schicht von 0,1 μm oder kleiner gebildet werden kann.
  • Wie oben beschrieben, wird bei der Leistungs-Halbleitervorrichtung gemäß Ausführungsform 3 der Erfindung bei der vorderseitigen Elektrode 41a des Leistungs-Halbleiterelements 4 unter der weichen Cu-Schicht 82, die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet wird und eine Vickershärte von 70 bis 150 Hv aufweist, die Ni-Schicht 84 gebildet, die hauptsächlich aus Ni besteht, durch nicht-elektrolytisches Plattieren gebildet wird und härter als die Cu-Schicht 82 ist.
  • Somit ist es möglich, selbst wenn ein Bonding-Vorgang unter Verwendung eines Cu-Drahtes auf das Leistungs-Halbleiterelement angewendet wird, den Draht an das Leistungs-Halbleiterelement mit einem verringerten Schaden daran zu bonden, um dadurch eine Verdrahtung mit höherer Zuverlässigkeit zu erzielen. Ferner ist es möglich zu vermeiden, dass eine Ablösung oder ein Riss in der vorderseitigen Elektrode auftritt, um dadurch die Produktivität zu verbessern.
  • Ausführungsform 4
  • Bei der Ausführungsform 1 wird eine solche Anordnung angewendet, bei der mehrere Drähte 6 an eine (einzige) vorderseitige Elektrode 41a gebondet werden, während bei der Ausführungsform 4 ein solcher Fall beschrieben wird, bei dem vorderseitige Elektroden ausgebildet werden, und zwar derart, dass sie jeweils den mehreren Drähten 6 entsprechend zugehörig sind.
  • 5 ist eine perspektivische Ansicht, die eine Anordnung der vorderseitigen Elektroden 41a des Leistungs-Halbleiterelements 4 in einer Leistungs-Halbleitervorrichtung gemäß Ausführungsform 4 der Erfindung zeigt, und 6 ist eine Querschnittsansicht entlang des Schnittes B-B, der durch Pfeile in 5 angedeutet ist. Ferner sind 7 und 8 jeweils Diagramme, die andere Anordnungen der vorderseitigen Elektroden 41a des Leistungs-Halbleiterelements 4 in der Leistungs-Halbleitervorrichtung gemäß Ausführungsform 4 darstellen.
  • Wie in 5 dargestellt, werden die vorderseitigen Elektroden 41a des Leistungs-Halbleiterelements 4 ellipsenförmig gebildet, die jeweils für die mehreren Drähte 6 vorgesehen sind, und von denen jede eine Fläche von etwa 1,2-mal der Fläche des Bonding-Bereiches aufweist. Auf einer gesamten Region, an der die vorderseitigen Elektroden 41a nicht vorhanden sind, wird eine Isolierschicht platziert, die aus Polyimid aufgebaut ist. Bei einem Leistungs-Halbleiterelement wird allgemein, um eine Isoliereigenschaft zu gewährleisten, Polyimid um den Umfang etc. des Leistungs-Halbleiterelements verwendet; allerdings wird es bei der Ausführungsform 4 als eine Schicht gebildet, und zwar auf der ganzen Region, wo die vorderseitigen Elektroden 41a nicht vorhanden sind.
  • Ferner wird, wie es in 6 dargestellt ist und so wie bei der Ausführungsform 1, bei jeder vorderseitigen Elektroden 41a, die äußerste Fläche mittels der weichen Cu-Schicht 82 angeordnet bzw. ausgebildet, die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet wird und eine Vickershärte von 40 bis 150 Hv aufweist, und unter dieser Schicht die harte Cu-Schicht 81 platziert, die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet wird und eine Vickershärte von 200 bis 350 Hv aufweist.
  • Ferner wird unter dieser Schicht die Al-Schicht 7, die hauptsächlich aus Al besteht, als eine Schicht gebildet. Der Draht 6 wird durch Wedge-Bonden auf die Cu-Schicht 82 gebondet, die gebildet wird, um die äußerste Fläche der vorderseitigen Elektrode 41a bereitzustellen. Die weitere Anordnung ist ähnlich zu der bei der Leistungs-Halbleitervorrichtung 100 gemäß Ausführungsform 1, so dass deren Beschreibung hier weggelassen wird.
  • Wenn diese Anordnung verwendet wird, dann ist es unter Bezugnahme auf die Inkonsistenz zwischen einem Material mit einem niedrigen Längenausdehnungskoeffizienten, so wie das Leistungs-Halbleiterelement 4 aus Si, der Keramikplatte 2 aus AlN oder dergleichen, und der vorderseitigen Elektrode 41a, die einen hohen Längenausdehnungskoeffizienten aufweist, möglich, die thermische Belastung abzubauen. Dies ermöglicht es, ein Ablösen zu unterdrücken, um dadurch eine verbesserte Zuverlässigkeit zu erzielen.
  • Weil ferner die Isolierschicht 9, die aus Polyimid zusammengesetzt ist, als Maske fungiert, ist es möglich, ein Muster der vorderseitigen Elektroden 41a zu bilden, ohne einen Schritt hinzuzufügen, wie beispielsweise einen Schritt der Photogravur oder des Ätzens, und zwar zum Anordnen dieser Elektroden in einer gitterartigen Form, so dass die Produktivität besser ist. Darüber hinaus wird die Al-Schicht 7 als eine Schicht über einer gesamten Fläche unter der Cu-Schicht 8 gebildet, so dass verhindert wird, dass sich ein Spalt zwischen der Cu-Schicht 8 und der Isolierschicht 9 bildet.
  • Es ist zu beachten, dass es ausreicht, dass die jeweilige Größe der vorderseitigen Elektroden 41a 1- bis 1,5-mal die Fläche des Bonding-Bereiches an dem Draht 6 ist, und deren Form nicht auf eine Ellipse eingeschränkt ist und als Rechteck wie in 7 (siehe 7B) ausgebildet sein kann. Zu dem Zeitpunkt dieser Formgebung, können, um Belastungs- oder Spannungskonzentrationen zu vermeiden, deren Ecken einem Abrundungs-Schritt (siehe 7C), einem Abfasungs-Schritt (siehe 7D) oder dergleichen unterworfen werden.
  • Ferner wird für die Isolierschicht 9 Polyimid verwendet; allerdings ist dies nicht einschränkend. Das Material der Isolierschicht 9 muss lediglich Isoliereigenschaften gewährleisten und kann auch eine Nitridschicht oder dergleichen sein. Ferner wird eine solche Anordnung verwendet, bei der die Isolierschicht 9 letztendlich verbleibt; allerdings ist es möglich, ein Verfahren zu verwenden, bei dem ein Resist verwendet wird, gefolgt von einer Schichtbildung der vorderseitigen Elektrode 41a, und dann wird der Resist nach der Schichtbildung entfernt.
  • Ferner kann bei der vorderseitigen Elektrode 41a, nur ein Teil der Schichten, der auf der Oberfächenseite platziert ist, gebildet werden, so dass er zu einem jeweiligen Draht 6 gehörtt. Zum Beispiel ist in 8A ein Fall gezeigt, bei dem auf der Al-Schicht 7, nur die Cu-Schicht 8 (Cu-Schicht Si und Cu-Schicht 82) durch Schichtbildung gebildet wird, so dass sie zu dem jeweiligen Draht 6 gehört, und in 8B wird ein Fall gezeigt, bei dem auf der Cu-Schicht Si nur die Cu-Schicht 82 durch Schichtbildung gebildet wird, so dass sie zu dem jeweiligen Draht 6 gehört.
  • Stattdessen kann nach Vollendung der Schichtbildungen bis zur Cu-Schicht 8 nur ein Teil der Schichten in der vorderseitigen Elektrode 41a, die auf der Oberflächenseite platziert ist, derart gebildet sein, dass sie einem jeweiligen Draht 6 zugehörig verbleibt. Zum Beispiel ist in 8C ein Fall gezeigt, bei dem nur die Cu-Schicht 8 (Cu-Schicht Si und Cu-Schicht 82) derart gebildet sind, dass sie einem jedem Draht 6 zugehörig verbleiben, und in 8D ist ein Fall gezeigt, bei dem nur die Cu-Schicht 82 derart gebildet ist, dass sie einem jedem Draht 6 zugehörig verbleibt. In diesen Fällen muss die Al-Schicht 7 0,1 μm oder größer sein.
  • Wie oben beschrieben, wird bei der Leistungs-Halbleitervorrichtung gemäß Ausführungsform 4 der Erfindung, jede der vorderseitigen Elektroden 41a des Leistungs-Halbleiterelements 4, oder ein Teil der Schichten in der vorderseitigen Elektrode 41a, die auf der Oberflächenseite platziert ist, derart gebildet, dass sie zu dem jeweiligen der mehreren Drähte 6 gehört, und die Cu-Schicht 82 der vorderseitigen Elektrode 41a auf der äußersten Fläche und jeder Draht 6, der zu dieser gehört, und aus Cu ist, miteinander drahtgebondet werden.
  • Somit ist es, selbst dann, wenn ein Bonding-Vorgang unter Verwendung eines Cu-Drahtes auf das Leistungs-Halbleiterelement angewendet wird, möglich, nicht nur einen Schaden an dem Leistungs-Halbleiterelement zu verringern, sondern auch die thermische Belastung abzubauen. Somit ist es möglich, zu unterdrücken, dass ein Ablösen bei der vorderseitigen Elektrode auftritt, und somit kann eine Verdrahtung mit einer viel besseren Zuverlässigkeit erzielt werden. Ferner ist es möglich, die Produktivität zu verbessern.
  • Ausführungsform 5
  • Bei der Ausführungsform 4 wird die Cu-Schicht 8 (Cu-Schicht 81 und Cu-Schicht 82) in Übereinstimmung mit der Form der Al-Schicht 7 gebildet, während bei Ausführungsform 5 ein solcher Fall beschrieben wird, bei dem die Cu-Schicht 8 (Cu-Schicht 81 und Cu-Schicht 82) in einer überhängenden bzw. auskragenden Weise gebildet wird.
  • 9 ist eine vergrößerte Querschnittsansicht, die eine Anordnung eines Hauptbereiches der Leistungs-Halbleitervorrichtung gemäß Ausführungsform 5 der Erfindung darstellt. Wie in 9 gezeigt ist, hängt die Cu-Schicht 8 (Cu-Schicht 81 und Cu-Schicht 82) bei jeder der vorderseitigen Elektroden 41a des Leistungs-Halbleiterelements 4 über die Isolierschicht 9 über, und zwar in einem Zustand, dass sie auf der Isolierschicht um etwa 1 μm bis 10 μm hervorsteht, so dass sie die Al-Schicht 7 umgibt.
  • Wie bei der Ausführungsform 4, wird bei der vorderseitigen Elektrode 41a die äußerste Oberfläche mit der weichen Cu-Schicht 82, die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet wird und eine Vickershärte von 70 bis 150 Hv aufweist, ausgebildet und unter dieser Schicht wird die harte Cu-Schicht 81 platziert, die hauptsächlich aus Cu besteht, durch nicht-elektrolytisches Plattieren gebildet wird und eine Vickershärte von 200 bis 350 Hv aufweist.
  • Ferner wird unter dieser Schicht, die Al-Schicht 7, die hauptsächlich aus Al besteht, als eine Schicht gebildet. Da die nicht-elektrolytisch plattierte Schicht 81 auf die nicht-elektrolytisch plattierten Schicht 82 plattiert wird, hängt die nicht-elektrolytisch plattierte Schicht 81 über die Isolierschicht 9 über, und zwar in einem gleichen Maß oder einem größeren Maß als die nicht-elektrolytisch plattierte Schicht 82. Die weitere Anordnung ist ähnlich wie bei der Anordnung bei der Leistungs-Halbleitervorrichtung gemäß Ausführungsform 4, so dass deren Beschreibung hier weggelassen wird.
  • Wie oben beschrieben, hängt bei der Leistungs-Halbleitervorrichtung gemäß Ausführungsform 5 der Erfindung die Cu-Schicht 8 (Cu-Schicht 81 und Cu-Schicht 82) bei jeder der vorderseitigen Elektroden 41a des Leistungs-Halbleiterelements 4 über die Isolierschicht 9 über, und zwar in einem Zustand, bei dem sie auf dieser Isolierschicht vorsteht, so dass sie die Al-Schicht 7 umgibt. Somit ist es möglich, selbst wenn ein Bonding-Vorgang unter Verwendung eines Cu-Drahtes an das Leistungs-Halbleiterelement angewendet wird, nicht nur einen Schaden an dem Leistungs-Halbleiterelement zu verringern und die thermische Belastung abzubauen, um es dadurch zu vermeiden, dass ein Ablösen in der vorderseitigen Elektrode auftritt, sondern um auch zu verhindern, dass Al galvanisch korrodiert, weil Al nicht der Umgebung ausgesetzt ist, so dass eine Verdrahtung mit sehr viel besserer Zuverlässigkeit erzielt werden kann. Ferner ist es möglich, die Produktivität zu verbessern.
  • Bei den Leistungs-Halbleitervorrichtungen gemäß den jeweiligen oben beschriebenen Ausführungsformen, wird ein Drahtbonding-Vorgang ausgeführt unter Verwendung des Drahtes 6 aus Cu, so dass die Verdrahtung einen geringeren elektrischen Widerstand und eine höhere Stromdurchflusskapazität aufweist als diejenige mit einem Draht aus Al. So kann als das Leistungs-Halbleiterelement 4, ein Leistungs-Halbleiterelement verwendet werden, das aus einem Halbleiter mit großem Bandabstand gebildet wird, der einen größeren Bandabstand aufweist als ein Halbleiter aus Si. Beispiele von Halbleitern mit großem Bandabstand weisen beispielsweise Silciumcarbid (SiC), Galliumnitrid (GaN), Diamant und dergleichen auf.
  • Das Leistungs-Halbleiterelement, das aus einem solchen Halbleiter mit großem Bandabstand gebildet ist, weist eine hohe Stehspannung auf und auch eine hohe zulässige Stromdichte. Darüber hinaus weist es auch einen hohen Wärmewiderstand auf. So können die Kühlungsrippen als Wärmeabführungselemente in ihren Abmessungen verkleinert werden oder durch eine Bauform vom Luft-Kühl-Typ ersetzt werden, so dass es möglich wird, die Abmessungen der Leistungs-Halbleitervorrichtung weiter zu verkleinern.
  • Mit dem Fortschritt des Verkleinerns der Abmessungen der Leistungs-Halbleitervorrichtungen, wird eine vergrößerte Nachfrage entstehen, um die Wärmeabführungsfähigkeiten und die Langzeit-Zuverlässigkeit gegen thermische Belastung zu gewährleisten. Selbst bei solchen Anforderungen bietet die Leistungs-Halbleitervorrichtung gemäß der Erfindung überlegene Eigenschaften.
  • Es sollte beachtet werden, dass uneingeschränkte Kombinationen der jeweiligen Ausführungsformen und geeignete Anpassungen oder Weglassungen bei den Ausführungsformen der vorliegenden Erfindung vorgenommen werden können, ohne den Schutzumfang der Erfindung zu verlassen.
  • Bezugszeichenliste
  • 4
    Leistungs-Halbleiterelement
    6
    Draht
    7
    Al-Schicht
    8
    Cu-Schicht
    9
    Isolierschicht
    41a
    vorderseitige Elektrode
    81
    Cu-Schicht
    82
    Cu-Schicht
    83
    Metallschicht
    100
    Leistungs-Halbleitervorrichtung

Claims (22)

  1. Leistungs-Halbleitervorrichtung, die Folgendes aufweist: – ein Leistungs-Halbleiterelement; – eine erste Elektrodenschicht, die auf dem Leistungs-Halbleiterelement gebildet ist; – eine zweite Elektrodenschicht, die auf der ersten Elektrodenschicht gebildet ist, wobei die zweite Elektrodenschicht hauptsächlich aus Kupfer besteht und eine geringere Härte als die erste Elektrodenschicht aufweist; und – einen Bondingdraht, der hauptsächlich aus Kupfer besteht und der mit der zweiten Elektrodenschicht verbunden ist.
  2. Leistungs-Halbleitervorrichtung nach Anspruch 1, wobei die erste Elektrodenschicht eine Vickershärte von 200 bis 350 Hv aufweist, und die zweite Elektrodenschicht eine Vickershärte von 70 bis 150 Hv aufweist.
  3. Leistungs-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die erste Elektrodenschicht eine Schicht ist, die hauptsächlich aus Cu besteht.
  4. Leistungs-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die erste Elektrodenschicht Folgendes aufweist: – eine Unterlage; und – eine Schicht, die hauptsächlich aus Cu besteht, und die auf der Unterlage durch nicht-elektrolytisches Plattieren gebildet ist.
  5. Leistungs-Halbleitervorrichtung nach Anspruch 4, wobei die zweite Elektrodenschicht eine Schicht ist, die hauptsächlich aus Kupfer besteht und die durch nicht-elektrolytisches Plattieren unter Verwendung der ersten Elektrodenschicht als Basis gebildet ist.
  6. Leistungs-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die erste Elektrodenschicht nur eine Unterlage aufweist und die zweite Elektrodenschicht eine Schicht ist, die hauptsächlich aus Kupfer besteht und die durch nicht-elektrolytisches Plattieren gebildet ist, und zwar unter Verwendung der ersten Elektrodenschicht als Basis.
  7. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die erste Elektrodenschicht eine durchschnittliche Korngröße von 1 μm oder kleiner aufweist.
  8. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die zweite Elektrodenschicht eine durchschnittliche Korngröße von 5 μm oder größer aufweist.
  9. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die erste Elektrodenschicht eine Schichtdicke von 5 μm bis 20 μm aufweist.
  10. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei die zweite Elektrodenschicht eine Schichtdicke von 5 μm bis 20 μm aufweist.
  11. Leistungs-Halbleitervorrichtung nach Anspruch 4 oder 5, wobei die Unterlage der ersten Elektrodenschicht eine Schichtdicke von 0,1 μm bis 5 μm aufweist.
  12. Leistungs-Halbleitervorrichtung nach Anspruch 11, wobei die Unterlage aus Al, Cu oder Ni gebildet ist.
  13. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht eine Metallschicht, die zumindest eines aus Au und Pd aufweist, mit einer Schichtdicke von 0,1 μm oder kleiner gebildet ist.
  14. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, wobei mehrere Bondingdrähte ausgebildet sind, von denen jeder als Bondingdraht angeordnet ist, und mehrere zweite Elektrodenschichten, von denen jede eine zweite Elektrodenschicht ist, jeweils entsprechend den Bondingdrähten ausgebildet sind.
  15. Leistungs-Halbleitervorrichtung nach Anspruch 14, wobei zumindest die zweiten Elektrodenschichten jeweils derart gebildet sind, dass sie eine Fläche aufweisen, die 1-mal bis 1,5-mal die Fläche von deren Verbindungsbereich mit dem Bondingdraht ist.
  16. Leistungs-Halbleitervorrichtung nach Anspruch 14 oder 15, wobei zumindest die zweiten Elektrodenschichten jeweils in einer Ellipsenform oder einer Rechteckform gebildet sind.
  17. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 14 bis 16, wobei eine Isolierschicht um einen Umfang der ersten Elektrodenschicht und/oder der zweiten Elektrodenschicht gebildet ist.
  18. Leistungs-Halbleitervorrichtung nach Anspruch 17, wobei die Isolierschicht aus einer Polyimidschicht oder einer Nitridschicht gebildet ist.
  19. Leistungs-Halbleitervorrichtung nach Anspruch 17 oder 18, wobei die erste Elektrodenschicht und/oder die zweite Elektrodenschicht überhängend über die Isolierschicht um den Umfang ausgebildet ist.
  20. Leistungs-Halbleitervorrichtung nach Anspruch 19, wobei eine Fläche, bei der die Elektrode überhängend über die Isolierschicht ausgebildet ist, eine Breite von 1 μm bis 10 μm entlang des Umfangs aufweist.
  21. Leistungs-Halbleitervorrichtung nach einem der Ansprüche 1 bis 20, wobei das Leistungs-Halbleiterelement aus einem Halbleitermaterial mit großem Bandabstand gebildet ist.
  22. Leistungs-Halbleitervorrichtung nach Anspruch 21, wobei das Halbleitermaterial mit großem Bandabstand eines der Folgenden ist: Siliciumcarbid, ein Galliumnitrid-basiertes Material und Diamant.
DE112016001142.3T 2015-03-10 2016-02-26 Leistungs-Halbleitervorrichtung Active DE112016001142B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015046846 2015-03-10
JP2015-046846 2015-03-10
PCT/JP2016/055803 WO2016143557A1 (ja) 2015-03-10 2016-02-26 パワー半導体装置

Publications (2)

Publication Number Publication Date
DE112016001142T5 true DE112016001142T5 (de) 2017-11-30
DE112016001142B4 DE112016001142B4 (de) 2020-01-16

Family

ID=56880102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016001142.3T Active DE112016001142B4 (de) 2015-03-10 2016-02-26 Leistungs-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20180053737A1 (de)
JP (2) JP6250864B2 (de)
CN (1) CN107210241B (de)
DE (1) DE112016001142B4 (de)
WO (1) WO2016143557A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017002530B4 (de) 2016-05-18 2022-08-18 Mitsubishi Electric Corporation Halbleitereinheit und verfahren zur herstellung derselben

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143557A1 (ja) * 2015-03-10 2016-09-15 三菱電機株式会社 パワー半導体装置
WO2018015156A1 (en) * 2016-07-19 2018-01-25 Danfoss Silicon Power Gmbh Electrical assembly comprising a metal body arranged on a semiconductor chip and a connecting material arranged between the semiconductor chip and the metal body and connecting them
JP6698499B2 (ja) * 2016-11-15 2020-05-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019110247A (ja) * 2017-12-19 2019-07-04 トヨタ自動車株式会社 半導体装置
US10872861B2 (en) * 2018-02-07 2020-12-22 Advanced Semiconductor Engineering, Inc. Kaohsiung, Taiwan Semiconductor packages
JP7437582B2 (ja) 2018-04-11 2024-02-26 ヒタチ・エナジー・リミテッド パワー半導体チップ上の材料減少金属板
CN112385047B (zh) * 2018-07-12 2023-11-07 罗姆股份有限公司 半导体元件和半导体装置
WO2020144790A1 (ja) * 2019-01-10 2020-07-16 三菱電機株式会社 電力用半導体装置
WO2021176996A1 (ja) * 2020-03-04 2021-09-10 ローム株式会社 半導体装置および半導体装置の製造方法
JP7267963B2 (ja) * 2020-03-11 2023-05-02 株式会社 日立パワーデバイス 半導体装置
WO2021205517A1 (ja) * 2020-04-06 2021-10-14 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20230253349A1 (en) 2020-08-03 2023-08-10 Mitsubishi Electric Corporation Semiconductor device, manufacturing method thereof and power converter
CN112201628A (zh) * 2020-08-24 2021-01-08 株洲中车时代半导体有限公司 一种功率模块封装结构及其制备方法
JP2023058346A (ja) 2021-10-13 2023-04-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2023182429A (ja) * 2022-06-14 2023-12-26 三菱重工業株式会社 パワーモジュール用基板
WO2024009722A1 (ja) * 2022-07-05 2024-01-11 ローム株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148649A (ja) * 1986-12-12 1988-06-21 Mitsubishi Electric Corp 半導体装置の電極構造
JPH077783B2 (ja) * 1988-03-18 1995-01-30 株式会社東芝 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置
JPH07302811A (ja) * 1994-05-10 1995-11-14 Hitachi Ltd 大電流通電用Alワイヤ及びこれを用いた半導体モジュール
JP2000208548A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置
US6515373B2 (en) * 2000-12-28 2003-02-04 Infineon Technologies Ag Cu-pad/bonded/Cu-wire with self-passivating Cu-alloys
WO2005071735A1 (ja) * 2004-01-22 2005-08-04 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに接合装置
CN101612694A (zh) * 2004-04-21 2009-12-30 日本电气株式会社 焊锡及使用该焊锡的安装品
CN100468065C (zh) * 2004-05-19 2009-03-11 Jsr株式会社 片状探针及其制造方法和应用
DE102007018914B4 (de) * 2007-04-19 2019-01-17 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
US8378231B2 (en) * 2008-07-31 2013-02-19 Ibiden Co., Ltd. Semiconductor device and method for manufacturing the same
JP5326481B2 (ja) * 2008-10-14 2013-10-30 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2013004781A (ja) 2011-06-17 2013-01-07 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
WO2013018504A1 (ja) * 2011-08-04 2013-02-07 三菱電機株式会社 半導体装置とその製造方法
JP5970316B2 (ja) * 2012-09-26 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014082367A (ja) * 2012-10-17 2014-05-08 Nippon Micrometal Corp パワー半導体装置
CN105190858B (zh) * 2013-04-25 2018-11-06 富士电机株式会社 半导体装置及半导体装置的制造方法
TWI600129B (zh) * 2013-05-06 2017-09-21 奇景光電股份有限公司 玻璃覆晶接合結構
WO2016143557A1 (ja) * 2015-03-10 2016-09-15 三菱電機株式会社 パワー半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017002530B4 (de) 2016-05-18 2022-08-18 Mitsubishi Electric Corporation Halbleitereinheit und verfahren zur herstellung derselben

Also Published As

Publication number Publication date
US20180053737A1 (en) 2018-02-22
DE112016001142B4 (de) 2020-01-16
WO2016143557A1 (ja) 2016-09-15
CN107210241B (zh) 2019-12-31
CN107210241A (zh) 2017-09-26
JP6250864B2 (ja) 2017-12-20
JP2018037684A (ja) 2018-03-08
JPWO2016143557A1 (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
DE112016001142B4 (de) Leistungs-Halbleitervorrichtung
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE112012003228B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112017002961T5 (de) Leistungs-halbleitereinheit
DE112016002967T5 (de) Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE112015006112B4 (de) Halbleitervorrichtung
DE112016002608T5 (de) Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung
DE102016201071B4 (de) Halbleitervorrichtung
DE112014003203B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE112017007098T5 (de) Halbleitervorrichtung
DE112017000426T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE112020003763T5 (de) Halbleiterbauteil
DE112018008167T5 (de) Halbleiterbaugruppe und Herstellungsverfahren dafür und Halbleitervorrichtung
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE112016006777T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102017209119B4 (de) Halbleitermodul und Leistungswandler
DE102004048688A1 (de) Halbleitervorrichtung
DE102020122125A1 (de) Halbleitermodul
DE112019005844T5 (de) Halbleiterbauteil
DE112018006382T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102021128100A1 (de) Halbleitervorrichtung, Leistungsmodul und Herstellungsverfahren der Halbleitervorrichtung
DE112021004922T5 (de) Halbleiterbauelement
DE102007002807B4 (de) Chipanordnung
DE112016006717T5 (de) Leistungs-halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021600000

Ipc: H01L0023490000

R020 Patent grant now final
R084 Declaration of willingness to licence