JP2000208548A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000208548A
JP2000208548A JP427999A JP427999A JP2000208548A JP 2000208548 A JP2000208548 A JP 2000208548A JP 427999 A JP427999 A JP 427999A JP 427999 A JP427999 A JP 427999A JP 2000208548 A JP2000208548 A JP 2000208548A
Authority
JP
Japan
Prior art keywords
film
plating
semiconductor device
plating film
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP427999A
Other languages
English (en)
Inventor
Masahiro Koizumi
正博 小泉
Ryoichi Kajiwara
良一 梶原
Kazuya Takahashi
和弥 高橋
Toshiaki Morita
俊章 守田
Asao Nishimura
朝雄 西村
Chuichi Miyazaki
忠一 宮崎
Masahiro Ichitani
昌弘 一谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP427999A priority Critical patent/JP2000208548A/ja
Publication of JP2000208548A publication Critical patent/JP2000208548A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】ビッカース硬度が略１００以下の硬度を有する
金属膜上に無電解Ａｕメッキ膜を形成して、Ａｕワイヤ
との接合性の良好な外部電極を得る。 【解決手段】絶縁基板１上に形成した外部電極と半導体
素子６と、前記外部電極と半導体素子間を接続するＡｕ
ワイヤ８とからなり、前記外部電極は前記絶縁基板上に
形成したＣｕ配線膜２と、該配線膜上に形成した多層金
属膜からなる半導体装置において、前記多層金属膜は最
表面層に形成した無電解Ａｕメッキ膜４と、該無電解Ａ
ｕメッキ膜と前記Ｃｕ配線膜間に形成した下地金属膜３
からなり、該下地金属膜のビッカース硬度は略１００以
下である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁基板上に形成
した外部電極と半導体素子とをＡｕワイヤで接続した半
導体装置に係り、特にＡｕワイヤとの接合性の良好な外
部電極を備えた半導体装置に関する。
【０００２】
【従来の技術】近年半導体素子の高集積化が急速に進展
し、半導体素子を収容するパッケージの多ピン化が加速
度的に進行している。半導体素子を収容するパッケージ
は、従来のリードをパッケージの周辺に配列したＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ ｐａｃｋａｇｅ）あ
るいはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａ
ｇｅ）では多ピン化に対応できず、リードをパッケージ
の下面にエリアアレイ状に配置したＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）パッケージが開発され、広く利
用されている。
【０００３】図９は従来のＢＧＡパッケージを示す図で
あり、図９ａはその断面図、図９ｂは外部電極部分の詳
細断面図である。
【０００４】これらの図において、２１は絶縁基板、２
２は厚さ１２μｍ程度のＣｕ配線膜、２３はＡｕメッキ
膜の下地金属膜であるＮｉメッキ膜であり、Ｎｉメッキ
膜２３はＣｕ配線膜２２中のＣｕが熱拡散により上層の
Ａｕメッキ面へ達することを防止する。２４は厚さ１μ
ｍ程度のＡｕメッキ膜、２５は接着剤、２６は半導体素
子、２７はＡｌパッド、２８はＡｕワイヤ、２９は半田
ボール、３０はモールド樹脂である。また、３１はＣｕ
配線膜２２、Ｎｉメッキ膜２３およびＡｕ膜２４により
構成した外部電極である。
【０００５】絶縁基板２１の上面には半導体素子２６を
接着剤２５により接着する。また、外部電極は、Ｃｕ配
線膜２２、Ａｕメッキの下地金属膜であるＮｉ膜２３お
よびＡｕメッキ膜２４からなる。また、外部電極と半導
体素子２６上のＡｌパッドとは直径数十μｍのＡｕワイ
ヤ２８によって電気的に接続される。
【０００６】前記絶縁基板２１の下面には、下面電極を
形成し、該下面電極の表面にはマザーボードと接続する
ための半田ボール２９を搭載する。そして前記外部電極
と半田ボール２９を搭載した下面電極とはスルーホール
構造により接続する。
【０００７】前記ＢＧＡパッケージの組立に際しては、
メッキ法により形成したＣｕ配線膜２２を絶縁基板２１
上に貼付し、該配線膜上に前記外部電極を形成する。ま
た前記絶縁基板の下面には下面電極をメッキ法により形
成する。
【０００８】次に、絶縁基板上２１に半導体素子２６を
接着剤２５で接着し、半導体素子２６上に形成したＡｌ
パッド２７と外部電極とをＡｕワイヤのボ−ルボンデイ
ングによって接続する。次いで、半田ボ−ルを下面電極
上に搭載し、前記絶縁基板上面の全体をモ−ルド樹脂に
より被覆して組立を完成する。なお前記絶縁基板２１に
はエポキシ系樹脂が使用され、その厚さは０．６ｍｍ程
度である。
【０００９】また、前記ボ−ルボンディングは、Ａｕワ
イヤ２８の先端をト−チおよび短絡放電によって溶融し
てボ−ル状にし、該ボ−ルをキャピラリを介して荷重お
よび超音波を同時に印加しながら半導体素子上のＡｌパ
ッド２７上に接続する。次いで、Ａｌパッド２７に接続
したＡｕワイヤ２８の他端を、Ａｌパッド２７への接続
と同様に荷重および超音波を同時に印加しながら外部電
極３１に接続する。
【００１０】
【発明が解決しようとする課題】半導体素子の高性能
化、高速化、小型化が急速に進展し、半導体素子に形成
するパットのサイズおよび外部電極のサイズは縮小化
し、前記パットおよび外部回路を接続するＡｕワイヤお
よびＡｕワイヤを配線接続するキャピラリの先端径のサ
イズも小さくなっている。
【００１１】前記Ａｕワイヤおよびキャピラリの先端径
サイズの縮小化はＡｕワイヤの接合面積の減少をもたら
し、Ａｕメッキ膜等との接合性が減少する。
【００１２】また、前記Ａｕメッキ膜はＡｕワイヤに対
して好適な接合を得るために使用されるが、一つのパッ
ケ−ジでワイヤ数が数百本になるためＡｕワイヤの接合
には高い信頼性が要求される。
【００１３】さらに、前記外部電極は電解メッキ法ある
いは無電解メッキ法により形成している。電解メッキ法
はメッキ配線が必要なため配線密度の向上には限度があ
る。一方、無電解メッキ法はメッキ配線の必要がないた
め配線密度を向上することができる。
【００１４】例えば、社団法人プリント学会誌「サ−キ
ットテクノロジ−」（１９９３年Ｖｏｌ．８，Ｎｏ．
５，３６８〜３７２頁）には、Ｃｕ配線膜上にＮｉメッ
キ膜、置換Ａｕメッキ膜および無電解Ａｕメッキ膜を順
次形成した電極が記載されている。また、特開平９−８
４３３号公報には、Ｃｕ配線膜上に無電解Ｎｉメッキ
膜、無電解Ｐｄメッキ膜および無電解Ａｕメッキ膜を順
次形成した電極が記載されている。
【００１５】しかし、無電解メッキ法で形成した電極
は、Ａｕワイヤとの接合性が電解法のそれと比べて低い
ため、電解メッキ法で形成した場合より膜厚を厚くしな
ければならない。メッキ膜を厚くすることは、高価なＡ
ｕを多量に必要とする。また、無電解メッキ膜は膜形成
速度が小さいため、メッキに長時間を要することから低
コスト化に対応できないという問題がある。さらにＮｉ
メッキ膜とＡｕメッキ膜との間にＰｄメッキ膜を設ける
前記電極構造では、プロセスコストが大きいという問題
がある。
【００１６】本発明は、前記種々の問題点に鑑みてなさ
れたもので、ビッカース硬度が略１００以下の硬度を有
する金属膜上に無電解Ａｕメッキ膜を形成して、Ａｕワ
イヤとの接合性の良好な外部電極を得る。
【００１７】
【課題を解決するための手段】本発明は、上記の課題を
解決するために次のような手段を採用した。
【００１８】絶縁基板上に形成した外部電極と半導体素
子と、前記外部電極と半導体素子間を接続するＡｕワイ
ヤとからなり、前記外部電極は前記絶縁基板上に形成し
たＣｕ配線膜と、該配線膜上に形成した多層金属膜から
なる半導体装置において、前記多層金属膜は最表面層に
形成した無電解Ａｕメッキ膜と、該無電解Ａｕメッキ膜
と前記Ｃｕ配線膜間に形成した下地金属膜からなり、該
下地金属膜のビッカース硬度は略１００以下であること
を特徴とする。
【００１９】また、前記半導体装置において、前記下地
金属膜はＰｄ、Ａｇ、Ａｌ、Ｃｕ、Ｐｔ、Ｓｎから選ば
れた１の金属膜からなることを特徴とする。
【００２０】また、前記半導体装置において、前記下地
金属膜はＰｄ、Ａｇ、Ａｌ、Ｃｕ、Ｐｔ、Ｓｎから選ば
れた２以上の金属膜からなることを特徴とする。
【００２１】また、前記半導体装置において、前記Ａｕ
メッキ膜の膜厚は０．３μｍ以下であることを特徴とす
る。
【００２２】また、前記半導体装置において、前記Ａｕ
膜の膜厚と前記下地金属膜の膜厚の和は１μｍ以下であ
ることを特徴とする半導体装置。
【００２３】また、前記半導体装置において、前記下地
膜は無電解メッキ法で形成したことを特徴とする半導体
装置。
【００２４】また、絶縁基板上に形成した外部電極と半
導体素子と、前記外部電極と半導体素子間を接続するＡ
ｕワイヤとからなり、前記外部電極は前記絶縁基板上に
形成したＣｕ配線膜と、該配線膜上に形成した無電解Ａ
ｕメッキ膜からなる半導体装置において、前記Ｃｕ配線
膜は圧延で薄膜化したＣｕ薄膜を加熱処理したビッカー
ス硬度が略１００以下のＣｕ薄膜であることを特徴とす
る。
【００２５】
【発明の実施の形態】以下に、本発明の第１の実施形態
を図１ないし図６を用いて説明する。図１はＡｕメッキ
膜とＮｉメッキ膜の硬度をビッカ−ス硬度計を用いて測
定した結果である。Ａｕメッキ膜のビッカ−ス硬度は７
０ないし９０であるのに対し、Ｎｉメッキ膜のビッカー
ス硬度は２００ないし４００であり、硬度が高い。
【００２６】図２は、Ｃｕ配線膜、Ｎｉメッキ膜および
Ａｕメッキ膜の３層構造電極におけるＡｕワイヤの接合
部の強度をＮｉメッキ膜の厚さとの関係で示したもので
ある。Ｎｉメッキ膜は、厚いほど接合性を低下させるこ
とが分かる。
【００２７】ＡｕワイヤとＡｕメッキ膜との良好な接合
は、接合時に両者が十分に変形することによって達成で
きる。膜の変形は膜厚と相関があり、Ａｕメッキ膜が厚
いほど変形しやすい。Ａｕメッキ膜が薄くなるとメッキ
膜そのものの変形が起こりにくくなる。また、下層の硬
度の高いＮｉメッキ膜が影響して前記Ａｕ膜の変形を阻
害するため、前記ＡｕワイヤとＡｕメッキ膜との接合性
は低下することになる。
【００２８】以上の結果から、Ａｕメッキ膜の下地膜の
硬度が前記Ａｕメッキ膜と同等以下の硬度であれば前記
Ａｕメッキ膜を薄膜化してもＡｕワイヤとＡｕメッキ膜
との接合強度は低下しないものと推定できる。
【００２９】図３は該推定に基づいて作成した本実施形
態に係る電極Ａの接合強度と、従来のＣｕ配線膜、Ｎｉ
メッキ膜およびＡｕメッキ膜からなる３層構造の電極Ｂ
との接合強度を比較する図である。前記電極ＡはＣｕ配
線膜、無電解Ａｕメッキ膜と同等の硬度を有するＰｄメ
ッキ膜および厚さが０．３μｍの無電解Ａｕメッキ膜を
順次形成して３層電極を形成した。また接合強度は該電
極上に先端の直径が１００μｍのキャピラリを用いて直
径２７μｍのＡｕワイヤを接合したときの接合強度を示
したものである。図から分かるように、前記電極Ａは従
来の電極Ｂに比して接合強度が著しく向上する。
【００３０】すなわち、Ａｕメッキ層の下層にＡｕメッ
キ膜と同等以下の硬度の金属膜を形成することにより、
Ａｕメッキ膜を薄膜にしても接合性が低下しない電極を
得ることができる。
【００３１】Ａｕメッキ膜の硬度は７０ないし９０であ
るのでＡｕメッキ膜の下層の下地金属膜はビッカース硬
度で略１００以下の膜が適当である。前記下地金属膜と
しての適切な金属はＰｄ、Ａｇ、Ａｌ、Ｃｕ、Ｐｔおよ
びＳｎである。
【００３２】また、Ａｕメッキ膜の下層の下地金属膜の
硬度がビッカース硬度で略１００以下であれば所要の効
果を得られるので、前記Ｃｕ配線膜を、後述するように
ビッカース硬度が１００以下の硬度になるように形成し
ても同様の効果を得ることができる。
【００３３】次に、Ａｕメッキ膜および下地金属膜の最
適厚さについて説明する。
【００３４】図４はＡｕメッキ膜の膜厚とＡｕワイヤの
接合強度との関係を示す図である。図に示すようにＡｕ
ワイヤとＡｕメッキ膜との接合強度はＡｕメッキ膜の膜
厚の増加とともに強くなるが、Ａｕメッキの膜厚が１μ
ｍ以上で飽和する。したがって、Ａｕメッキ膜厚、ある
いはＡｕメッキ膜とその下層のビッカース硬度が略１０
０以下の下地金属膜との合計の膜厚は１μｍあればよ
い。
【００３５】図５は本実施形態に係る電極の効果を説明
する図である。図の曲線ａは、Ａｕメッキ膜およびその
下層に形成した下地金属膜からなり、前記Ａｕメッキ膜
および前記下地金属膜の合計の膜厚を１μｍに形成した
外部電極におけるＡｕメッキ膜厚とＡｕワイヤとの接合
強度の関係を示す曲線である。曲線ｂは、従来のＣｕ配
線膜、Ｎｉメッキ膜およびＡｕメッキ膜からなる外部電
極におけるＡｕメッキ膜厚とＡｕワイヤとの接合強度の
関係を示す曲線である。
【００３６】図に示されるように、本発明の電極はすべ
てのＡｕメッキ膜の膜厚において、従来よりも高い接合
強度を有し、Ａｕ膜厚が０．３μｍ以上において飽和強
度に達することが分かる。
【００３７】図６は本発明の第１の実施形態に係るＢＧ
Ａパッケージを示す図であり、図６ａはその断面図、図
６ｂは外部電極部分の詳細断面図である。
【００３８】図において、１は厚さ０．６ｍｍの絶縁基
板、２は厚さ１２μｍのＣｕ配線膜、３は厚さ０．７μ
ｍでビッカース硬度１００以下の下地金属膜であり、該
下地金属としてはＰｄ、Ａｇ、Ａｌ、Ｃｕ、Ｐｔおよび
Ｓｎのいずれか１の金属が用いられる。
【００３９】４は厚さ０．３μｍのＡｕメッキ膜、５は
接着剤、６は半導体素子、７はＡｌパッド、８はＡｕワ
イヤ、９は半田ボール、１０はモールド樹脂である。１
１はＣｕ配線膜２，下地金属膜３およびＡｕメッキ膜４
により構成した外部電極である。
【００４０】絶縁基板１の上面には半導体素子６を接着
剤５により接着する。また、外部電極は、Ｃｕ配線膜
２、厚さ０．７μｍでビッカース硬度１００以下の下地
金属膜３、およびＡｕメッキ膜４からなる。また、外部
電極と半導体素子６上のＡｌパッドとは直径２７μｍの
Ａｕワイヤ８によるボールボンディング法によって接続
される。
【００４１】前記絶縁基板１の下面には、下面電極を形
成し、該下面電極の表面にはマザーボードと接続するた
めの半田ボール９を搭載する。そして前記外部電極と半
田ボール２９を搭載した下面電極とはスルーホール構造
により接続する。
【００４２】前記ＢＧＡパッケージの組立に際しては、
メッキ法により形成したＣｕ配線膜２を絶縁基板１上に
貼付し、該配線膜上に前記外部電極１１を形成する。
【００４３】外部電極を構成する下地金属の膜は、メッ
キ法、スパッタ法あるいは真空蒸着法に等によって形成
する。
【００４４】また前記絶縁基板の下面には下面電極をメ
ッキ法により形成する。
【００４５】次に、絶縁基板１上に半導体素子６を接着
剤５で接着し、半導体素子６上に形成したＡｌパッド７
と外部電極とをＡｕワイヤのボ−ルボンデイングによっ
て接続する。次いで、半田ボ−ルを下面電極上に搭載
し、前記絶縁基板上面の全体をモ−ルド樹脂により被覆
して組立を完成する。なお前記絶縁基板１にはエポキシ
系樹脂が使用される。
【００４６】本実施形態によればＡｕメッキ膜の下地金
属としてビッカース硬度が１００以下のＰｄ、Ａｇ、Ａ
ｌ、Ｃｕ、ＰｔおよびＳｎのいずれか１の金属の単層膜
を用いるので、Ａｕワイヤのボ−ルボンデイング時に
０．３μｍの厚さのＡｕ膜でも容易に変形し、Ａｕワイ
ヤとの接合性に優れた信頼性の高い半導体装置を得るこ
とができる。
【００４７】次に、本発明の第２の実施形態を図７を用
いて説明する。図７は外部電極部分の詳細断面図であ
る。図において、２は厚さ１２μｍのＣｕ配線膜、３ａ
はビッカース硬度１００以下の金属を２層組み合わせた
下地金属膜であり、該下地金属膜としてはＰｄ、Ａｇ、
Ａｌ、Ｃｕ、ＰｔおよびＳｎのいずれか２の金属を２
層、両者の厚みの和が０．７μｍになるように組み合わ
せて用いられる。４は厚さ０．３μｍのＡｕメッキ膜、
８はＡｕワイヤである。
【００４８】前記下地金属膜３ａは、メッキ法、スパッ
タ法あるいは真空蒸着法等によって形成する。
【００４９】本実施形態によればＡｕメッキ膜の下地金
属としてビッカース硬度が１００以下のＰｄ、Ａｇ、Ａ
ｌ、Ｃｕ、ＰｔおよびＳｎのいずれか２の金属の組み合
わせて用いるので、下地金属膜を低コストで構成するこ
とができる。またＡｕワイヤのボ−ルボンデイング時に
０．３μｍの厚さのＡｕ膜でも容易に変形し、Ａｕワイ
ヤとの接合性に優れた信頼性の高い半導体装置を得るこ
とができる。
【００５０】なお、本実施形態では下地金属膜は２層膜
で構成したが、３層以上の膜で構成することもできる。
【００５１】次に、本発明の第３の実施形態を図８を用
いて説明する。図において、２ａはＣｕ配線膜である。
Ｃｕ配線膜２ａは、従来のメッキ法によって形成すると
ビッカース硬度で１００以上の硬度になるので、圧延で
薄膜化したＣｕ膜を加熱処理して硬度を１００以下にし
たＣｕ膜を用いる。４は厚さ０．３μｍのＡｕメッキ
膜、８はＡｕワイヤである。
【００５２】本実施形態によればＡｕメッキ膜の下地金
属としてビッカース硬度が１００以下のＣｕ配線膜を用
いるので、Ａｕワイヤのボ−ルボンデイング時に０．３
μｍの厚さのＡｕ膜でも容易に変形し、Ａｕワイヤとの
接合性に優れた信頼性の高い半導体装置を得ることがで
きる。
【００５３】なお、本実施形態ではＡｕメッキ膜４の厚
さを０．３μｍとしたが、Ａｕメッキ膜４の厚さは半導
体装置の使用条件によって増減することが可能である。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
Ｃｕ配線膜上にビッカ−ス硬度が略１００以下の多層ま
たは単層の下地金属膜を形成し、あるいは前記前記Ｃｕ
配線膜をビッカ−ス硬度が略１００以下に形成し、この
膜上にＡｕメッキ層を形成して外部電極を構成したの
で、Ａｕワイヤとの接合性に優れ信頼性の高い半導体装
置を得ることができる。
【図面の簡単な説明】
【図１】Ａｕメッキ膜とＮｉメッキ膜の硬度をビッカー
ス高度計を用いて測定した結果を示す図である。
【図２】３層構造電極におけるＡｕワイヤの接合強度を
示す図である。
【図３】第１の実施形態に係る電極Ａと従来の電極Ｂと
の接合強度を比較する図である。
【図４】Ａｕメッキ膜の膜厚とＡｕワイヤの接合強度と
の関係を示す図である。
【図５】第１の実施形態に係る電極による効果を示す図
である。
【図６】第１の実施形態に係るＢＧＡパッケージを示す
図である。
【図７】第２の実施形態に係る外部電極を示す図であ
る。
【図８】第３の実施形態に係る外部電極を説明する図で
ある。
【図９】従来のＢＧＡパッケージを示す図である。
【符号の説明】
１ 絶縁基板 ２，２ａ Ｃｕ配線板 ３，３ａ 下地金属膜 ４ Ａｕメッキ膜 ５ 接着剤 ６ 半導体素子 ７ Ａｌパッド ８ Ａｕワイヤ ９ 半田ボール １０ モールド樹脂 １１ 外部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 和弥 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 守田 俊章 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 (72)発明者 宮崎 忠一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 (72)発明者 一谷 昌弘 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 Ｆターム(参考） 5F044 AA03 FF04

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板上に形成した外部電極と半導体
    素子と、前記外部電極と半導体素子間を接続するＡｕワ
    イヤとからなり、 前記外部電極は前記絶縁基板上に形成したＣｕ配線膜
    と、該配線膜上に形成した多層金属膜からなる半導体装
    置において、 前記多層金属膜は最表面層に形成した無電解Ａｕメッキ
    膜と、該無電解Ａｕメッキ膜と前記Ｃｕ配線膜間に形成
    した下地金属膜からなり、該下地金属膜のビッカース硬
    度は略１００以下であることを特徴とする半導体装置。
  2. 【請求項２】 請求項１の記載において、前記下地金属
    膜はＰｄ、Ａｇ、Ａｌ、Ｃｕ、Ｐｔ、Ｓｎから選ばれた
    １の金属膜からなることを特徴とする半導体装置。
  3. 【請求項３】 請求項１の記載において、前記下地金属
    膜はＰｄ、Ａｇ、Ａｌ、Ｃｕ、Ｐｔ、Ｓｎから選ばれた
    ２以上の金属膜からなることを特徴とする半導体装置。
  4. 【請求項４】 請求項１ないし請求項３の何れか１の記
    載において、前記Ａｕメッキ膜の膜厚は０．３μｍ以下
    であることを特徴とする半導体装置。
  5. 【請求項５】 請求項１ないし請求項４の何れか１の記
    載において、前記Ａｕ膜の膜厚と前記下地金属膜の膜厚
    の和は１μｍ以下であることを特徴とする半導体装置。
  6. 【請求項６】 請求項１ないし請求項５の何れか１の記
    載において、前記下地膜は無電解メッキ法で形成したこ
    とを特徴とする半導体装置。
  7. 【請求項７】 絶縁基板上に形成した外部電極と半導体
    素子と、前記外部電極と半導体素子間を接続するＡｕワ
    イヤとからなり、 前記外部電極は前記絶縁基板上に形成したＣｕ配線膜
    と、該配線膜上に形成した無電解Ａｕメッキ膜からなる
    半導体装置において、 前記Ｃｕ配線膜は圧延で薄膜化したＣｕ薄膜を加熱処理
    したビッカース硬度が略１００以下のＣｕ薄膜であるこ
    とを特徴とする半導体装置。
JP427999A 1999-01-11 1999-01-11 半導体装置 Pending JP2000208548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP427999A JP2000208548A (ja) 1999-01-11 1999-01-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP427999A JP2000208548A (ja) 1999-01-11 1999-01-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2000208548A true JP2000208548A (ja) 2000-07-28

Family

ID=11580112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP427999A Pending JP2000208548A (ja) 1999-01-11 1999-01-11 半導体装置

Country Status (1)

Country Link
JP (1) JP2000208548A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645606B2 (en) 2001-06-06 2003-11-11 Denso Corporation Electrical device having metal pad bonded with metal wiring and manufacturing method thereof
JP2011199119A (ja) * 2010-03-23 2011-10-06 Panasonic Corp 発光素子および発光装置
JPWO2016143557A1 (ja) * 2015-03-10 2017-05-25 三菱電機株式会社 パワー半導体装置
CN107039382A (zh) * 2016-02-02 2017-08-11 英飞凌科技股份有限公司 功率半导体器件负载端子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645606B2 (en) 2001-06-06 2003-11-11 Denso Corporation Electrical device having metal pad bonded with metal wiring and manufacturing method thereof
JP2011199119A (ja) * 2010-03-23 2011-10-06 Panasonic Corp 発光素子および発光装置
JPWO2016143557A1 (ja) * 2015-03-10 2017-05-25 三菱電機株式会社 パワー半導体装置
CN107039382A (zh) * 2016-02-02 2017-08-11 英飞凌科技股份有限公司 功率半导体器件负载端子
CN107039382B (zh) * 2016-02-02 2019-07-12 英飞凌科技股份有限公司 功率半导体器件负载端子

Similar Documents

Publication Publication Date Title
JP3879033B2 (ja) 積層型半導体パッケージ及びその製造方法
US20020050397A1 (en) Semiconductor module and method of manufacturing the same
JPH077121A (ja) 多層リードフレームアセンブリを有する半導体デバイスおよびそのパッケージ方法
US6781849B2 (en) Multi-chip package having improved heat spread characteristics and method for manufacturing the same
JP3589109B2 (ja) スティフナ付きｔａｂテープおよびｂｇａパッケージ
US20020041022A1 (en) Radiation substrate and semiconductor module
JP2000208548A (ja) 半導体装置
JP2620611B2 (ja) 電子部品搭載用基板
JP2002057238A (ja) 集積回路パッケージ
JP3297959B2 (ja) 半導体装置
JP3508478B2 (ja) 半導体装置の製造方法
JPS61150253A (ja) 半導体リ−ドフレ−ム
JP3230384B2 (ja) 半導体装置
JP3462591B2 (ja) 混成集積回路装置
JP2612468B2 (ja) 電子部品搭載用基板
JP2652222B2 (ja) 電子部品搭載用基板
JP2006032871A (ja) 半導体装置
JP2970595B2 (ja) Ｂｇａ型半導体装置
JPH11204565A (ja) 半導体装置
JP2518145B2 (ja) 放熱板付き多層リ―ドフレ―ム
JP4123719B2 (ja) テープキャリアおよびこれを用いた半導体装置
JPH03206633A (ja) 半導体装置
JP2784209B2 (ja) 半導体装置
JP3177934B2 (ja) マルチチップ半導体装置
JP4134512B2 (ja) 半導体装置用テープキャリア