JP3589109B2 - スティフナ付きｔａｂテープおよびｂｇａパッケージ - Google Patents
スティフナ付きｔａｂテープおよびｂｇａパッケージ Download PDFInfo
- Publication number
- JP3589109B2 JP3589109B2 JP24152499A JP24152499A JP3589109B2 JP 3589109 B2 JP3589109 B2 JP 3589109B2 JP 24152499 A JP24152499 A JP 24152499A JP 24152499 A JP24152499 A JP 24152499A JP 3589109 B2 JP3589109 B2 JP 3589109B2
- Authority
- JP
- Japan
- Prior art keywords
- stiffener
- tab tape
- insulating film
- layer
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、多層配線のＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープおよびこのＴＡＢテープを用いたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージに関し、特にＴＡＢテープの上面にスティフナを有するスティフナ付きＴＡＢテープ、およびこのスティフナ付きＴＡＢテープに半導体素子を搭載するとともにＴＡＢテープの底面に外部接続用のはんだボールを設けたＢＧＡパッケージに関するものである。
【０００２】
【従来の技術】
最近、パソコン、コンピュータ、高速デジタル・データ処理機器等のパッケージ（半導体装置）においては、パッケージの小型化、高密度実装化の要求に伴って、高密度の配線と製造が容易なＴＡＢテープおよびこれを用いたＢＧＡ構造の小型パッケージが注目されている。
【０００３】
パッケージが小型化されると、半導体素子から発生する熱の放散性が半導体素子の動作特性に大きく影響するため、熱放散性の良好なパッケージを構成して半導体素子の動作特性と信頼性の確保を図ることが極めて重要になる。
【０００４】
図４は、熱放散性を考慮した従来のサーマルビア付きＰ（Ｐｌａｓｔｉｃ）ＢＧＡパッケージの構成を示している。
このサーマルビア付きＰＢＧＡパッケージは、配線回路１６を有するマザーボード１７上に配置され、配線パターン９とサーマルビア１２を有する絶縁フイルム６によって形成された多層配線基板１３と、多層配線基板１３の絶縁フイルム６の中央に接着剤を介して搭載された半導体素子２０を備えている。
多層配線基板１３は、はんだボール１１を介してマザーボード１７の配線回路１６の上に載置され、はんだボール１１と配線回路１６は電気的に接合されている。
半導体素子２０は、接着剤を介して絶縁フイルム６に接着され固定されているとともに、半導体素子２０はモールドレジン２４により気密に封止されており、半導体素子２０の素子電極と配線パターン９は図示しないボンディングワイヤ等によって電気的に接合されてパッケージに仕上げられている。
【０００５】
図４のサーマルビア付きＢＧＡパッケージによると、半導体素子２０から発生した熱は、多層配線基板１３の配線パターン９と半導体素子２０の下のサーマルビア１２を経由して、多層配線基板１３の底面に形成したはんだボール１１の方に伝わり放散することが可能である。この場合、半導体素子２０からの熱放散量は、半導体素子の容量あるいはパッケージの構成により多少の差異はあるが、概ね３〜３．５Ｗ程度である。
【０００６】
【発明が解決しようとする課題】
しかし、従来のサーマルビア付きＰＢＧＡパッケージによると、半導体素子は底面からサーマルビアを介して放熱することができるが、半導体素子の他の面は熱伝導率の低いモールドレジンによって被われているので、放熱性の向上に限界がある。一方、放熱性を向上させるためにスティフナを設けたＢＧＡパッケージも提案されているが、ＴＡＢテープとスティフナを接着する接着剤層がワイヤボンディング時の振動エネルギーを吸収するため、ワイヤボンディング性が低下し、また、スティフナがリフロー時に発生した熱を放散するため、リフロー特性が低下する。
【０００７】
それ故、本発明の目的は、ボンディング特性とリフロー特性を向上させ、しかも半導体素子から発生する熱の放散性が良好で半導体素子の動作特性とパッケージの信頼性を高めたスティフナ付きＴＡＢテープおよびＢＧＡパッケージを提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、上記の目的を達成するため、金属板からなるスティフナと、
絶縁フイルムと、前記絶縁フイルムの片面の上に貼り付けられた銅箔から形成された配線パターンと、前記配線パターンの上に被覆されたソルダーレジスト層とからなるＴＡＢテープと、
前記スティフナの第１の面が黒化酸化皮膜によって被覆されており、
前記ＴＡＢテープの前記絶縁フイルム側が前記スティフナの第１の面に被覆された黒化酸化皮膜に対し接着剤を介して接着された構成からなるスティフナ付きＴＡＢテープにおいて、
前記スティフナの第１の面に被覆されている黒化酸化皮膜の生成量は、０．０８ｍｇ／ｃｍ 2 〜０．８ｍｇ／ｃｍ 2 であることを特徴とするスティフナ付きＴＡＢテープを提供する。
【０００９】
さらに、本発明は、上記の目的を達成するために、前記接着剤は、前記所定の硬さとして１５０℃において１×１０5 ｄｙｎ／ｃｍ2 以上の硬さを有し、前記所定の厚さとして３０μｍ〜５０μｍの厚さを有する熱硬化性接着剤層であることを特徴とし、前記ＴＡＢテープは、前記絶縁フイルムと、前記銅箔と、前記絶縁フイルムに前記銅箔を接着する４μｍ〜２５μｍの厚さの熱硬化性接着剤を有する３層ＴＡＢテープの構成であることを特徴とし、前記ＴＡＢテープは、前記銅箔上にキャスティング方法によって前記絶縁フイルムが形成された接着剤レス２層ＴＡＢテープの構成であることを特徴とするスティフナ付きＴＡＢテープを提供する。
【００１０】
また、この発明は、上記の目的を達成するため、金属板からなるスティフナと、
絶縁フイルムと、前記絶縁フイルムの片面の上に貼り付けられた銅箔から形成された配線パターンと、前記配線パターンの上に被覆されたソルダーレジスト層とからなるＴＡＢテープと、
前記スティフナの第１の面が黒化酸化皮膜によって被覆されており、
前記ＴＡＢテープの前記絶縁フイルム側が前記スティフナの第１の面に被覆された黒化酸化皮膜に対し接着剤を介して接着された構成からなるスティフナ付きＴＡＢテープと、
前記スティフナの第１の面に接着された半導体素子と、
前記半導体素子の素子電極と、前記配線パターンとを電気的に接続するボンディングワイヤと、
前記ＴＡＢテープのソルダーレジスト層から露出する前記配線パターンの上に搭載された複数の外部回路接続用はんだボールと、
前記半導体素子および前記ボンディングワイヤとを封止するためのモールドレジンとからなるＢＧＡパッケージにおいて、
前記スティフナの第１の面に被覆されている黒化酸化皮膜の生成量は、０．０８ｍｇ／ｃｍ 2 〜０．８ｍｇ／ｃｍ 2 であることを特徴とするＢＧＡパッケージを提供する。
【００１１】
さらに、この発明は、上記の目的を達成するために、前記スティフナの第２の面が黒色エポキシ樹脂により被覆されており、前記スティフナの前記黒化酸化皮膜に接着される前記半導体素子は高放熱性ペーストによって接着されていることを特徴とし、
前記スティフナに前記ＴＡＢテープを接着する前記接着剤は、１５０℃において１×１０5 ｄｙｎ／ｃｍ2 以上の硬さを有し、３０μｍ〜５０μｍの厚さを有する熱硬化性接着剤層であることを特徴とし、前記ＴＡＢテープは、前記絶縁フイルムと、前記ソルダーレジスト層によって被覆されている前記銅箔と、前記絶縁フイルムに前記銅箔を接着する４μｍ〜２５μｍの厚さの熱硬化性接着剤を有する３層ＴＡＢテープの構成であることを特徴とし、前記ＴＡＢテープは、前記ソルダーレジスト層によって被覆されている前記銅箔上にキャスティング方法によって前記絶縁フイルムが形成された接着剤レス２層ＴＡＢテープの構成であることを特徴とするＢＧＡパッケージを提供する。
【００１２】
【発明の実施の形態】
図１は、本発明の実施の形態によるスティフナ付き３層ＴＡＢテープおよびＢＧＡパッケージの構成を示している。
（スティフナ付き３層ＴＡＢテープの実施の形態）
図１により、スティフナ付き３層ＴＡＢテープの構成を説明する。
３層のＴＡＢテープ１５は、ポリイミド等の絶縁フイルム６と、絶縁フイルム６と接着される接着面がＶＬＰ（Ｖｅｒｙ Ｌｏｗ Ｐｒｏｆｉｌｅ），ＳＬＰ（Ｓｕｐｅｒ Ｌｏｗ Ｐｒｏｆｉｌｅ）等の粗化面に加工されている銅箔８と、絶縁フイルム６に銅箔８を接着する４μｍ〜２５μｍの厚さの熱硬化性接着剤層７より構成され、スティフナ２は、第１の面が黒化酸化皮膜４によって被覆されているとともに反対の第２の面が黒色エポキシ樹脂層１によって被覆され、スティフナ２に３層のＴＡＢテープ１５を接着する熱硬化性接着剤層５は、ボンディング特性とリフロー特性を考慮した所定の硬さと所定の厚さを有する熱硬化性接着剤によって構成されている。換言すれば、所定の硬さと厚さを有する熱硬化性接着剤層を介してＴＡＢテープと接着したため、ワイヤボンディング時の振動エネルギーの吸収を緩和することによってワイヤボンディング特性を改善することができ、スティフナの放熱面を黒色エポキシ樹脂層によって被覆したため、リフロー時のスティフナからの放熱を抑えることによってリフロー特性を改善することができるのである。
【００１３】
図１のスティフナ付き３層ＴＡＢテープの実施の形態においては、ポリイミドフイルムとしての厚さ７５μｍのユーピレックス（宇部興産株式会社製、商品名）の絶縁フイルム６に、厚さ１２μｍの巴川接着剤タイプＸ（巴川製紙株式会社製、型番）、または東レ接着剤８５００（東レ株式会社製、型番）の接着剤層７を介して１８μｍＳＬＰの銅箔８が接着されている。この絶縁フイルム６と銅箔８を接着する熱硬化性の接着剤層７の厚さは、４μｍ〜２５μｍの厚さが適している。
また、銅箔８は、配線パターン９として形成され、その表面にＰＳＲ４０００／バージョン１０（商品型番）を使用した厚さ２０μｍのソルダーレジスト層１０と、複数のはんだボール１１を有している。
スティフナ２は、厚さ０．８ｍｍのＣ１５１５０（１／２Ｈ銅製）の銅板製で、第１の面は生成量０．２ｍｇ／ｃｍ２ の第１酸化銅（ＣｕＯ）よりなる黒化酸化物（ｂｌａｃｋ ｏｘｉｄｅ）、望ましくは皮膜量０．０８ｍｇ／ｃｍ２ 〜０．８ｍｇ／ｃｍ２ の黒化酸化物を持つ黒化酸化皮膜４によって被覆されているとともに、反対の第２の面が厚さ１０μｍ、好ましくは５μｍ〜２０μｍ厚さのフッ素を含有しない黒色のエポキシ樹脂コートによる黒色エポキシ樹脂層１が被覆されている。
スティフナ２の黒化酸化皮膜４とＴＡＢテープ１５のポリイミド絶縁フイルム６を接着する熱硬化性接着剤層５は、ボンディング特性とリフロー特性を考慮して、３０μｍ厚さの熱硬化性の接着剤ＴＳＡ−６１０３（東レ株式会社製、商品型番）によって接着され、所定の硬さと所定の厚さを有している。
この熱硬化性接着剤層５は、所定の硬さとして１５０℃の近辺において１×１０５ ｄｙｎ／ｃｍ２ 以上の硬さを有し、前記所定の厚さとして３０μｍ〜５０μｍの厚さを有する熱硬化性接着剤であり、全体としてスティフナ付き３層ＴＡＢテープが構成されている。
【００１４】
（ＢＧＡパッケージの実施の形態）
図１により、前述のスティフナ付き３層ＴＡＢテープを用いたＢＧＡパッケージの構成を説明する。
図１のＢＧＡパッケージは、スティフナ２と、複数のはんだボール１１を有する３層配線ＴＡＢテープ１５と、スティフナ２の中央ホール３に高放熱性ペースト層２３によって接着され配置された半導体素子２０を備えている。
半導体素子２０の素子電極２１は、ボンディングワイヤ２２（Ａｕワイヤ）により銅箔８の配線パターン９と接続され、配線パターン９に外部回路接続用のはんだボール１１を設けたＴＡＢテープ１５は、マザーボード１７の配線回路１６の上にはんだボール１１を介して載置され接続されている。
さらに半導体素子２０は、素子電極２１を保護する封止用のモールドレジン２４により気密に封止されて、実施の形態のスティフナ付きＢＧＡパッケージに仕上げられている。
【００１５】
図２は、本発明の実施の形態によるスティフナ付き２層ＴＡＢテープおよびＢＧＡパッケージの構成を示している。
（スティフナ付き２層ＴＡＢテープの実施の形態）
図２により、スティフナ付き２層ＴＡＢテープの構成を説明する。
２層のＴＡＢテープ１５は、ポリイミド等の絶縁フイルム６と、絶縁フイルム６と接着される接着面がＶＬＰ（Ｖｅｒｙ Ｌｏｗ Ｐｒｏｆｉｌｅ），ＳＬＰ（Ｓｕｐｅｒ Ｌｏｗ Ｐｒｏｆｉｌｅ）等の粗化面に加工されている銅箔８とを有し、銅箔８上にキャスティング方法（焼き付け法）によって絶縁フイルム６を接着して形成された接着剤を有しない２層のＴＡＢテープより構成され、スティフナ２は、第１の面が黒化酸化皮膜４によって被覆されるとともに反対の第２の面が黒色エポキシ樹脂層１によって被覆され、スティフナ２に２層のＴＡＢテープ１５を接着する熱硬化性接着剤層５は、ボンディング特性とリフロー特性を考慮した所定の硬さと所定の厚さを有する熱硬化性接着剤によって構成されている。
【００１６】
図２のスティフナ付き２層ＴＡＢテープの実施の形態においては、ポリイミドフイルムとしての厚さ４０μｍのエスバネックス（新日鉄化学株式会社製、商品名）の絶縁フイルム６を、キャスティング方法（焼き付け法）によって１８μｍのＶＬＰ銅箔８に貼り合わせて、ポリイミド絶縁フイルム６と１８μｍＶＬＰ銅箔８の２層ＴＡＢテープ１５を形成している。また、銅箔８から形成された配線パターン９は、その表面に、ボール端子用ランドのパターンを形成するためのＰＳＲ４０００／バージョン１０（商品型番）を使用した厚さ２０μｍのソルダーレジスト層１０と、複数のはんだボール１１を有している。スティフナ２は、厚さ０．８ｍｍのＣ１５１５０（１／２Ｈ銅製）の銅板製で、第１の面は生成量０．２ｍｇ／ｃｍ2 の第１酸化銅（ＣｕＯ）よりなる黒化酸化物（ｂｌａｃｋ ｏｘｉｄｅ）、望ましくは皮膜量０．０８ｍｇ／ｃｍ2 〜０．８ｍｇ／ｃｍ2 の黒化酸化物を持つ黒化酸化皮膜４によって被覆されているとともに、反対の第２の面が厚さ１０μｍ、好ましくは５μｍ〜２０μｍ厚さのフッ素を含有しない黒色のエポキシ樹脂コートによる黒色エポキシ樹脂層１が被覆されている。スティフナ２の黒化酸化皮膜４とＴＡＢテープ１５のポリイミド絶縁フイルム６を接着する熱硬化性接着剤層５としては、ボンディング特性とリフロー特性を考慮して３０μｍ厚さの熱硬化性の接着剤ＴＳＡ−６１０３（東レ株式会社製、商品型番）によって接着され所定の硬さと所定の厚さを有している。この熱硬化性接着剤層５は、所定の硬さとして１５０℃の近辺において１×１０5 ｄｙｎ／ｃｍ2 以上の硬さを有し、前記所定の厚さとして３０μｍ〜５０μｍの厚さを有する熱硬化性接着剤である。
【００１７】
（ＢＧＡパッケージの実施の形態）
図２により、前述のスティフナ付き２層ＴＡＢテープを用いたＢＧＡパッケージの構成を説明する。
図２のＢＧＡパッケージは、スティフナ２と、複数のはんだボール１１を有する２層配線ＴＡＢテープ１５と、スティフナ２の中央ホール３に高放熱性ペースト層２３によって接着され配置された半導体素子２０を備えている。
半導体素子２０の素子電極２１は、ボンディングワイヤ２２（Ａｕワイヤ）により銅箔８の配線パターン９と接続され、外部回路接続用のはんだボール１１を接続した配線パターン９は、マザーボード１７の配線回路１６と接続されている。
さらに半導体素子２０は、素子電極２１を保護する封止用モールドレジン２４により気密に封止されて、実施の形態のスティフナ付きＢＧＡパッケージに仕上げられている。
【００１８】
図３は、本発明の実施の形態によるスティフナの黒化酸化皮膜の、皮膜生成量と接着強度の関係を示す特性図である。
この黒化処理は、酸化性アルカリ液中で酸化処理を施こして酸化第１銅（ＣｕＯ）を生成させた場合であり、黒化酸化皮膜の生成量（ｍｇ／ｃｍ２ ）と、接着強度（ｋｇｆ／ｃｍ２ ）の関係を示している。
図３によると、酸化皮膜量が０．０８ｍｇ／ｃｍ２ に達すると、接着強度は２．１ｋｇｆ／ｃｍ２ を示し、酸化皮膜量０．３ｍｇ／ｃｍ２ で接着強度は３．８ｋｇｆ／ｃｍ２ を示すが、酸化皮膜量０．８５ｍｇ／ｃｍ２ を超えると、接着強度は１．２ｋｇｆ／ｃｍ２ に低下している。
黒化酸化物（ｂｌａｃｋ ｏｘｉｄｅ）を持つ黒化酸化皮膜の皮膜量が、０．０８ｍｇ／ｃｍ２ 〜０．８ｍｇ／ｃｍ２ の範囲が望まれる理由は、黒化酸化皮膜の皮膜量を０．０８ｍｇ／ｃｍ２ 〜０．８ｍｇ／ｃｍ２ の範囲にすると、黒化酸化皮膜の接着強度が２．１ｋｇｆ／ｃｍ２ 〜３．８ｋｇｆ／ｃｍ２ という比較的高い数値の接着強度を有する黒化酸化皮膜が得られるからである。
【００１９】
【発明の効果】
以上説明した通り、本発明のスティフナ付きＴＡＢテープおよびＢＧＡパッケージによると、金属板からなるスティフナと、絶縁フイルムと、絶縁フイルムの片面の上に貼り付けられた銅箔から形成された配線パターンと、配線パターンの上に被覆されたソルダーレジスト層とからなるＴＡＢテープと、スティフナの第１の面が黒化酸化皮膜によって被覆されており、ＴＡＢテープの絶縁フイルム側がスティフナの第１の面に被覆された黒化酸化皮膜に対し接着剤を介して接着された構成からなるスティフナ付きＴＡＢテープにおいて、スティフナの第１の面に被覆されている黒化酸化皮膜の生成量は、０．０８ｍｇ／ｃｍ 2 〜０．８ｍｇ／ｃｍ 2 であるため、高い接着強度を確保することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるスティフナ付き３層ＴＡＢテープおよびＢＧＡパッケージの構成を示す断面説明図である。
【図２】本発明の他の実施の形態によるスティフナ付き２層ＴＡＢテープおよびＢＧＡパッケージの構成を示す断面説明図である。
【図３】本発明の実施の形態による黒化酸化皮膜の生成量と接着強度の関係を示す特性図である。
【図４】従来のサーマルビア付きＰｌａｓｔｉｃＢＧＡパッケージの構成を示す断面説明図である。
【符号の説明】
１ 黒色エポキシ樹脂層
２ スティフナ
３ 中央ホール
４ 黒化酸化皮膜
５ 熱硬化性接着剤層
６ 絶縁フイルム（ポリイミドフイルム）
７ 接着剤層
８ 銅箔
９ 配線パターン
１０ ソルダーレジスト層
１１ はんだボール
１２ サーマルビア
１３ 多層配線基板
１４ 弾性体（エラトマ接着剤）
１５ ＴＡＢテープ
１６ 配線回路
１７ マザーボード
２０ 半導体素子
２１ 素子電極
２２ ボンディングワイヤ（Ａｕワイヤ）
２３ 高放熱性ペースト層
２４ モールドレジン
【発明の属する技術分野】
この発明は、多層配線のＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープおよびこのＴＡＢテープを用いたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージに関し、特にＴＡＢテープの上面にスティフナを有するスティフナ付きＴＡＢテープ、およびこのスティフナ付きＴＡＢテープに半導体素子を搭載するとともにＴＡＢテープの底面に外部接続用のはんだボールを設けたＢＧＡパッケージに関するものである。
【０００２】
【従来の技術】
最近、パソコン、コンピュータ、高速デジタル・データ処理機器等のパッケージ（半導体装置）においては、パッケージの小型化、高密度実装化の要求に伴って、高密度の配線と製造が容易なＴＡＢテープおよびこれを用いたＢＧＡ構造の小型パッケージが注目されている。
【０００３】
パッケージが小型化されると、半導体素子から発生する熱の放散性が半導体素子の動作特性に大きく影響するため、熱放散性の良好なパッケージを構成して半導体素子の動作特性と信頼性の確保を図ることが極めて重要になる。
【０００４】
図４は、熱放散性を考慮した従来のサーマルビア付きＰ（Ｐｌａｓｔｉｃ）ＢＧＡパッケージの構成を示している。
このサーマルビア付きＰＢＧＡパッケージは、配線回路１６を有するマザーボード１７上に配置され、配線パターン９とサーマルビア１２を有する絶縁フイルム６によって形成された多層配線基板１３と、多層配線基板１３の絶縁フイルム６の中央に接着剤を介して搭載された半導体素子２０を備えている。
多層配線基板１３は、はんだボール１１を介してマザーボード１７の配線回路１６の上に載置され、はんだボール１１と配線回路１６は電気的に接合されている。
半導体素子２０は、接着剤を介して絶縁フイルム６に接着され固定されているとともに、半導体素子２０はモールドレジン２４により気密に封止されており、半導体素子２０の素子電極と配線パターン９は図示しないボンディングワイヤ等によって電気的に接合されてパッケージに仕上げられている。
【０００５】
図４のサーマルビア付きＢＧＡパッケージによると、半導体素子２０から発生した熱は、多層配線基板１３の配線パターン９と半導体素子２０の下のサーマルビア１２を経由して、多層配線基板１３の底面に形成したはんだボール１１の方に伝わり放散することが可能である。この場合、半導体素子２０からの熱放散量は、半導体素子の容量あるいはパッケージの構成により多少の差異はあるが、概ね３〜３．５Ｗ程度である。
【０００６】
【発明が解決しようとする課題】
しかし、従来のサーマルビア付きＰＢＧＡパッケージによると、半導体素子は底面からサーマルビアを介して放熱することができるが、半導体素子の他の面は熱伝導率の低いモールドレジンによって被われているので、放熱性の向上に限界がある。一方、放熱性を向上させるためにスティフナを設けたＢＧＡパッケージも提案されているが、ＴＡＢテープとスティフナを接着する接着剤層がワイヤボンディング時の振動エネルギーを吸収するため、ワイヤボンディング性が低下し、また、スティフナがリフロー時に発生した熱を放散するため、リフロー特性が低下する。
【０００７】
それ故、本発明の目的は、ボンディング特性とリフロー特性を向上させ、しかも半導体素子から発生する熱の放散性が良好で半導体素子の動作特性とパッケージの信頼性を高めたスティフナ付きＴＡＢテープおよびＢＧＡパッケージを提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、上記の目的を達成するため、金属板からなるスティフナと、
絶縁フイルムと、前記絶縁フイルムの片面の上に貼り付けられた銅箔から形成された配線パターンと、前記配線パターンの上に被覆されたソルダーレジスト層とからなるＴＡＢテープと、
前記スティフナの第１の面が黒化酸化皮膜によって被覆されており、
前記ＴＡＢテープの前記絶縁フイルム側が前記スティフナの第１の面に被覆された黒化酸化皮膜に対し接着剤を介して接着された構成からなるスティフナ付きＴＡＢテープにおいて、
前記スティフナの第１の面に被覆されている黒化酸化皮膜の生成量は、０．０８ｍｇ／ｃｍ 2 〜０．８ｍｇ／ｃｍ 2 であることを特徴とするスティフナ付きＴＡＢテープを提供する。
【０００９】
さらに、本発明は、上記の目的を達成するために、前記接着剤は、前記所定の硬さとして１５０℃において１×１０5 ｄｙｎ／ｃｍ2 以上の硬さを有し、前記所定の厚さとして３０μｍ〜５０μｍの厚さを有する熱硬化性接着剤層であることを特徴とし、前記ＴＡＢテープは、前記絶縁フイルムと、前記銅箔と、前記絶縁フイルムに前記銅箔を接着する４μｍ〜２５μｍの厚さの熱硬化性接着剤を有する３層ＴＡＢテープの構成であることを特徴とし、前記ＴＡＢテープは、前記銅箔上にキャスティング方法によって前記絶縁フイルムが形成された接着剤レス２層ＴＡＢテープの構成であることを特徴とするスティフナ付きＴＡＢテープを提供する。
【００１０】
また、この発明は、上記の目的を達成するため、金属板からなるスティフナと、
絶縁フイルムと、前記絶縁フイルムの片面の上に貼り付けられた銅箔から形成された配線パターンと、前記配線パターンの上に被覆されたソルダーレジスト層とからなるＴＡＢテープと、
前記スティフナの第１の面が黒化酸化皮膜によって被覆されており、
前記ＴＡＢテープの前記絶縁フイルム側が前記スティフナの第１の面に被覆された黒化酸化皮膜に対し接着剤を介して接着された構成からなるスティフナ付きＴＡＢテープと、
前記スティフナの第１の面に接着された半導体素子と、
前記半導体素子の素子電極と、前記配線パターンとを電気的に接続するボンディングワイヤと、
前記ＴＡＢテープのソルダーレジスト層から露出する前記配線パターンの上に搭載された複数の外部回路接続用はんだボールと、
前記半導体素子および前記ボンディングワイヤとを封止するためのモールドレジンとからなるＢＧＡパッケージにおいて、
前記スティフナの第１の面に被覆されている黒化酸化皮膜の生成量は、０．０８ｍｇ／ｃｍ 2 〜０．８ｍｇ／ｃｍ 2 であることを特徴とするＢＧＡパッケージを提供する。
【００１１】
さらに、この発明は、上記の目的を達成するために、前記スティフナの第２の面が黒色エポキシ樹脂により被覆されており、前記スティフナの前記黒化酸化皮膜に接着される前記半導体素子は高放熱性ペーストによって接着されていることを特徴とし、
前記スティフナに前記ＴＡＢテープを接着する前記接着剤は、１５０℃において１×１０5 ｄｙｎ／ｃｍ2 以上の硬さを有し、３０μｍ〜５０μｍの厚さを有する熱硬化性接着剤層であることを特徴とし、前記ＴＡＢテープは、前記絶縁フイルムと、前記ソルダーレジスト層によって被覆されている前記銅箔と、前記絶縁フイルムに前記銅箔を接着する４μｍ〜２５μｍの厚さの熱硬化性接着剤を有する３層ＴＡＢテープの構成であることを特徴とし、前記ＴＡＢテープは、前記ソルダーレジスト層によって被覆されている前記銅箔上にキャスティング方法によって前記絶縁フイルムが形成された接着剤レス２層ＴＡＢテープの構成であることを特徴とするＢＧＡパッケージを提供する。
【００１２】
【発明の実施の形態】
図１は、本発明の実施の形態によるスティフナ付き３層ＴＡＢテープおよびＢＧＡパッケージの構成を示している。
（スティフナ付き３層ＴＡＢテープの実施の形態）
図１により、スティフナ付き３層ＴＡＢテープの構成を説明する。
３層のＴＡＢテープ１５は、ポリイミド等の絶縁フイルム６と、絶縁フイルム６と接着される接着面がＶＬＰ（Ｖｅｒｙ Ｌｏｗ Ｐｒｏｆｉｌｅ），ＳＬＰ（Ｓｕｐｅｒ Ｌｏｗ Ｐｒｏｆｉｌｅ）等の粗化面に加工されている銅箔８と、絶縁フイルム６に銅箔８を接着する４μｍ〜２５μｍの厚さの熱硬化性接着剤層７より構成され、スティフナ２は、第１の面が黒化酸化皮膜４によって被覆されているとともに反対の第２の面が黒色エポキシ樹脂層１によって被覆され、スティフナ２に３層のＴＡＢテープ１５を接着する熱硬化性接着剤層５は、ボンディング特性とリフロー特性を考慮した所定の硬さと所定の厚さを有する熱硬化性接着剤によって構成されている。換言すれば、所定の硬さと厚さを有する熱硬化性接着剤層を介してＴＡＢテープと接着したため、ワイヤボンディング時の振動エネルギーの吸収を緩和することによってワイヤボンディング特性を改善することができ、スティフナの放熱面を黒色エポキシ樹脂層によって被覆したため、リフロー時のスティフナからの放熱を抑えることによってリフロー特性を改善することができるのである。
【００１３】
図１のスティフナ付き３層ＴＡＢテープの実施の形態においては、ポリイミドフイルムとしての厚さ７５μｍのユーピレックス（宇部興産株式会社製、商品名）の絶縁フイルム６に、厚さ１２μｍの巴川接着剤タイプＸ（巴川製紙株式会社製、型番）、または東レ接着剤８５００（東レ株式会社製、型番）の接着剤層７を介して１８μｍＳＬＰの銅箔８が接着されている。この絶縁フイルム６と銅箔８を接着する熱硬化性の接着剤層７の厚さは、４μｍ〜２５μｍの厚さが適している。
また、銅箔８は、配線パターン９として形成され、その表面にＰＳＲ４０００／バージョン１０（商品型番）を使用した厚さ２０μｍのソルダーレジスト層１０と、複数のはんだボール１１を有している。
スティフナ２は、厚さ０．８ｍｍのＣ１５１５０（１／２Ｈ銅製）の銅板製で、第１の面は生成量０．２ｍｇ／ｃｍ２ の第１酸化銅（ＣｕＯ）よりなる黒化酸化物（ｂｌａｃｋ ｏｘｉｄｅ）、望ましくは皮膜量０．０８ｍｇ／ｃｍ２ 〜０．８ｍｇ／ｃｍ２ の黒化酸化物を持つ黒化酸化皮膜４によって被覆されているとともに、反対の第２の面が厚さ１０μｍ、好ましくは５μｍ〜２０μｍ厚さのフッ素を含有しない黒色のエポキシ樹脂コートによる黒色エポキシ樹脂層１が被覆されている。
スティフナ２の黒化酸化皮膜４とＴＡＢテープ１５のポリイミド絶縁フイルム６を接着する熱硬化性接着剤層５は、ボンディング特性とリフロー特性を考慮して、３０μｍ厚さの熱硬化性の接着剤ＴＳＡ−６１０３（東レ株式会社製、商品型番）によって接着され、所定の硬さと所定の厚さを有している。
この熱硬化性接着剤層５は、所定の硬さとして１５０℃の近辺において１×１０５ ｄｙｎ／ｃｍ２ 以上の硬さを有し、前記所定の厚さとして３０μｍ〜５０μｍの厚さを有する熱硬化性接着剤であり、全体としてスティフナ付き３層ＴＡＢテープが構成されている。
【００１４】
（ＢＧＡパッケージの実施の形態）
図１により、前述のスティフナ付き３層ＴＡＢテープを用いたＢＧＡパッケージの構成を説明する。
図１のＢＧＡパッケージは、スティフナ２と、複数のはんだボール１１を有する３層配線ＴＡＢテープ１５と、スティフナ２の中央ホール３に高放熱性ペースト層２３によって接着され配置された半導体素子２０を備えている。
半導体素子２０の素子電極２１は、ボンディングワイヤ２２（Ａｕワイヤ）により銅箔８の配線パターン９と接続され、配線パターン９に外部回路接続用のはんだボール１１を設けたＴＡＢテープ１５は、マザーボード１７の配線回路１６の上にはんだボール１１を介して載置され接続されている。
さらに半導体素子２０は、素子電極２１を保護する封止用のモールドレジン２４により気密に封止されて、実施の形態のスティフナ付きＢＧＡパッケージに仕上げられている。
【００１５】
図２は、本発明の実施の形態によるスティフナ付き２層ＴＡＢテープおよびＢＧＡパッケージの構成を示している。
（スティフナ付き２層ＴＡＢテープの実施の形態）
図２により、スティフナ付き２層ＴＡＢテープの構成を説明する。
２層のＴＡＢテープ１５は、ポリイミド等の絶縁フイルム６と、絶縁フイルム６と接着される接着面がＶＬＰ（Ｖｅｒｙ Ｌｏｗ Ｐｒｏｆｉｌｅ），ＳＬＰ（Ｓｕｐｅｒ Ｌｏｗ Ｐｒｏｆｉｌｅ）等の粗化面に加工されている銅箔８とを有し、銅箔８上にキャスティング方法（焼き付け法）によって絶縁フイルム６を接着して形成された接着剤を有しない２層のＴＡＢテープより構成され、スティフナ２は、第１の面が黒化酸化皮膜４によって被覆されるとともに反対の第２の面が黒色エポキシ樹脂層１によって被覆され、スティフナ２に２層のＴＡＢテープ１５を接着する熱硬化性接着剤層５は、ボンディング特性とリフロー特性を考慮した所定の硬さと所定の厚さを有する熱硬化性接着剤によって構成されている。
【００１６】
図２のスティフナ付き２層ＴＡＢテープの実施の形態においては、ポリイミドフイルムとしての厚さ４０μｍのエスバネックス（新日鉄化学株式会社製、商品名）の絶縁フイルム６を、キャスティング方法（焼き付け法）によって１８μｍのＶＬＰ銅箔８に貼り合わせて、ポリイミド絶縁フイルム６と１８μｍＶＬＰ銅箔８の２層ＴＡＢテープ１５を形成している。また、銅箔８から形成された配線パターン９は、その表面に、ボール端子用ランドのパターンを形成するためのＰＳＲ４０００／バージョン１０（商品型番）を使用した厚さ２０μｍのソルダーレジスト層１０と、複数のはんだボール１１を有している。スティフナ２は、厚さ０．８ｍｍのＣ１５１５０（１／２Ｈ銅製）の銅板製で、第１の面は生成量０．２ｍｇ／ｃｍ2 の第１酸化銅（ＣｕＯ）よりなる黒化酸化物（ｂｌａｃｋ ｏｘｉｄｅ）、望ましくは皮膜量０．０８ｍｇ／ｃｍ2 〜０．８ｍｇ／ｃｍ2 の黒化酸化物を持つ黒化酸化皮膜４によって被覆されているとともに、反対の第２の面が厚さ１０μｍ、好ましくは５μｍ〜２０μｍ厚さのフッ素を含有しない黒色のエポキシ樹脂コートによる黒色エポキシ樹脂層１が被覆されている。スティフナ２の黒化酸化皮膜４とＴＡＢテープ１５のポリイミド絶縁フイルム６を接着する熱硬化性接着剤層５としては、ボンディング特性とリフロー特性を考慮して３０μｍ厚さの熱硬化性の接着剤ＴＳＡ−６１０３（東レ株式会社製、商品型番）によって接着され所定の硬さと所定の厚さを有している。この熱硬化性接着剤層５は、所定の硬さとして１５０℃の近辺において１×１０5 ｄｙｎ／ｃｍ2 以上の硬さを有し、前記所定の厚さとして３０μｍ〜５０μｍの厚さを有する熱硬化性接着剤である。
【００１７】
（ＢＧＡパッケージの実施の形態）
図２により、前述のスティフナ付き２層ＴＡＢテープを用いたＢＧＡパッケージの構成を説明する。
図２のＢＧＡパッケージは、スティフナ２と、複数のはんだボール１１を有する２層配線ＴＡＢテープ１５と、スティフナ２の中央ホール３に高放熱性ペースト層２３によって接着され配置された半導体素子２０を備えている。
半導体素子２０の素子電極２１は、ボンディングワイヤ２２（Ａｕワイヤ）により銅箔８の配線パターン９と接続され、外部回路接続用のはんだボール１１を接続した配線パターン９は、マザーボード１７の配線回路１６と接続されている。
さらに半導体素子２０は、素子電極２１を保護する封止用モールドレジン２４により気密に封止されて、実施の形態のスティフナ付きＢＧＡパッケージに仕上げられている。
【００１８】
図３は、本発明の実施の形態によるスティフナの黒化酸化皮膜の、皮膜生成量と接着強度の関係を示す特性図である。
この黒化処理は、酸化性アルカリ液中で酸化処理を施こして酸化第１銅（ＣｕＯ）を生成させた場合であり、黒化酸化皮膜の生成量（ｍｇ／ｃｍ２ ）と、接着強度（ｋｇｆ／ｃｍ２ ）の関係を示している。
図３によると、酸化皮膜量が０．０８ｍｇ／ｃｍ２ に達すると、接着強度は２．１ｋｇｆ／ｃｍ２ を示し、酸化皮膜量０．３ｍｇ／ｃｍ２ で接着強度は３．８ｋｇｆ／ｃｍ２ を示すが、酸化皮膜量０．８５ｍｇ／ｃｍ２ を超えると、接着強度は１．２ｋｇｆ／ｃｍ２ に低下している。
黒化酸化物（ｂｌａｃｋ ｏｘｉｄｅ）を持つ黒化酸化皮膜の皮膜量が、０．０８ｍｇ／ｃｍ２ 〜０．８ｍｇ／ｃｍ２ の範囲が望まれる理由は、黒化酸化皮膜の皮膜量を０．０８ｍｇ／ｃｍ２ 〜０．８ｍｇ／ｃｍ２ の範囲にすると、黒化酸化皮膜の接着強度が２．１ｋｇｆ／ｃｍ２ 〜３．８ｋｇｆ／ｃｍ２ という比較的高い数値の接着強度を有する黒化酸化皮膜が得られるからである。
【００１９】
【発明の効果】
以上説明した通り、本発明のスティフナ付きＴＡＢテープおよびＢＧＡパッケージによると、金属板からなるスティフナと、絶縁フイルムと、絶縁フイルムの片面の上に貼り付けられた銅箔から形成された配線パターンと、配線パターンの上に被覆されたソルダーレジスト層とからなるＴＡＢテープと、スティフナの第１の面が黒化酸化皮膜によって被覆されており、ＴＡＢテープの絶縁フイルム側がスティフナの第１の面に被覆された黒化酸化皮膜に対し接着剤を介して接着された構成からなるスティフナ付きＴＡＢテープにおいて、スティフナの第１の面に被覆されている黒化酸化皮膜の生成量は、０．０８ｍｇ／ｃｍ 2 〜０．８ｍｇ／ｃｍ 2 であるため、高い接着強度を確保することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるスティフナ付き３層ＴＡＢテープおよびＢＧＡパッケージの構成を示す断面説明図である。
【図２】本発明の他の実施の形態によるスティフナ付き２層ＴＡＢテープおよびＢＧＡパッケージの構成を示す断面説明図である。
【図３】本発明の実施の形態による黒化酸化皮膜の生成量と接着強度の関係を示す特性図である。
【図４】従来のサーマルビア付きＰｌａｓｔｉｃＢＧＡパッケージの構成を示す断面説明図である。
【符号の説明】
１ 黒色エポキシ樹脂層
２ スティフナ
３ 中央ホール
４ 黒化酸化皮膜
５ 熱硬化性接着剤層
６ 絶縁フイルム（ポリイミドフイルム）
７ 接着剤層
８ 銅箔
９ 配線パターン
１０ ソルダーレジスト層
１１ はんだボール
１２ サーマルビア
１３ 多層配線基板
１４ 弾性体（エラトマ接着剤）
１５ ＴＡＢテープ
１６ 配線回路
１７ マザーボード
２０ 半導体素子
２１ 素子電極
２２ ボンディングワイヤ（Ａｕワイヤ）
２３ 高放熱性ペースト層
２４ モールドレジン
Claims (9)
- 金属板からなるスティフナと、
絶縁フイルムと、前記絶縁フイルムの片面の上に貼り付けられた銅箔から形成された配線パターンと、前記配線パターンの上に被覆されたソルダーレジスト層とからなるＴＡＢテープと、
前記スティフナの第１の面が黒化酸化皮膜によって被覆されており、
前記ＴＡＢテープの前記絶縁フイルム側が前記スティフナの第１の面に被覆された黒化酸化皮膜に対し接着剤を介して接着された構成からなるスティフナ付きＴＡＢテープにおいて、
前記スティフナの第１の面に被覆されている黒化酸化皮膜の生成量は、０．０８ｍｇ／ｃｍ 2 〜０．８ｍｇ／ｃｍ 2 であることを特徴とするスティフナ付きＴＡＢテープ。 - 前記接着剤は、１５０℃において１×１０5 ｄｙｎ／ｃｍ2 以上の硬さを有し、３０μｍ〜５０μｍの厚さを有する熱硬化性接着剤層である請求項１記載のスティフナ付きＴＡＢテープ。
- 前記ＴＡＢテープは、前記絶縁フイルムと、前記銅箔と、前記絶縁フイルムに前記銅箔を接着する４μｍ〜２５μｍの厚さの熱硬化性接着剤を有する３層ＴＡＢテープである構成の請求項１記載のスティフナ付きＴＡＢテープ。
- 前記ＴＡＢテープは、前記銅箔上にキャスティング方法によって前記絶縁フイルムが形成された接着剤レス２層ＴＡＢテープである構成の請求項１記載のスティフナ付きＴＡＢテープ。
- 金属板からなるスティフナと、
絶縁フイルムと、前記絶縁フイルムの片面の上に貼り付けられた銅箔から形成された配線パターンと、前記配線パターンの上に被覆されたソルダーレジスト層とからなるＴＡＢテープと、
前記スティフナの第１の面が黒化酸化皮膜によって被覆されており、
前記ＴＡＢテープの前記絶縁フイルム側が前記スティフナの第１の面に被覆された黒化酸化皮膜に対し接着剤を介して接着された構成からなるスティフナ付きＴＡＢテープと、
前記スティフナの第１の面に接着された半導体素子と、
前記半導体素子の素子電極と、前記配線パターンとを電気的に接続するボンディングワイヤと、
前記ＴＡＢテープのソルダーレジスト層から露出する前記配線パターンの上に搭載された複数の外部回路接続用はんだボールと、
前記半導体素子および前記ボンディングワイヤとを封止するためのモールドレジンとからなるＢＧＡパッケージにおいて、
前記スティフナの第１の面に被覆されている黒化酸化皮膜の生成量は、０．０８ｍｇ／ｃｍ 2 〜０．８ｍｇ／ｃｍ 2 であることを特徴とするＢＧＡパッケージ。 - 前記スティフナの第２の面が黒色エポキシ樹脂により被覆されており、前記スティフナの前記黒化酸化皮膜に接着される前記半導体素子は高放熱性ペーストによって接着されている構成の請求項５記載のＢＧＡパッケージ。
- 前記スティフナに前記ＴＡＢテープを接着する前記接着剤は、１５０℃において１×１０5 ｄｙｎ／ｃｍ2 以上の硬さを有し、３０μｍ〜５０μｍの厚さを有する熱硬化性接着剤層である請求項５記載のＢＧＡパッケージ。
- 前記ＴＡＢテープは、前記絶縁フイルムと、前記ソルダーレジスト層によって被覆されている前記銅箔と、前記絶縁フイルムに前記銅箔を接着する４μｍ〜２５μｍの厚さの熱硬化性接着剤を有する３層ＴＡＢテープである構成の請求項５記載のＢＧＡパッケージ。
- 前記ＴＡＢテープは、前記ソルダーレジスト層によって被覆されている前記銅箔上にキャスティング方法によって前記絶縁フイルムが形成された接着剤レス２層ＴＡＢテープである構成の請求項５記載のＢＧＡパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24152499A JP3589109B2 (ja) | 1999-08-27 | 1999-08-27 | スティフナ付きｔａｂテープおよびｂｇａパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24152499A JP3589109B2 (ja) | 1999-08-27 | 1999-08-27 | スティフナ付きｔａｂテープおよびｂｇａパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068512A JP2001068512A (ja) | 2001-03-16 |
| JP3589109B2 true JP3589109B2 (ja) | 2004-11-17 |
Family
ID=17075636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24152499A Expired - Fee Related JP3589109B2 (ja) | 1999-08-27 | 1999-08-27 | スティフナ付きｔａｂテープおよびｂｇａパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3589109B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259448B2 (en) * | 2001-05-07 | 2007-08-21 | Broadcom Corporation | Die-up ball grid array package with a heat spreader and method for making the same |
| US6879039B2 (en) | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
| US6858932B2 (en) * | 2002-02-07 | 2005-02-22 | Freescale Semiconductor, Inc. | Packaged semiconductor device and method of formation |
| US6876553B2 (en) | 2002-03-21 | 2005-04-05 | Broadcom Corporation | Enhanced die-up ball grid array package with two substrates |
| KR100471413B1 (ko) * | 2002-03-27 | 2005-02-21 | 주식회사 칩팩코리아 | 테이프 볼 그리드 어레이 패키지 |
| JP2003297966A (ja) * | 2002-03-29 | 2003-10-17 | Mitsubishi Electric Corp | 半導体装置 |
| JP2003303928A (ja) | 2002-04-10 | 2003-10-24 | Elpida Memory Inc | 半導体装置実装用パッケージ |
| KR100475079B1 (ko) * | 2002-06-12 | 2005-03-10 | 삼성전자주식회사 | 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법 |
| JP4599891B2 (ja) * | 2004-05-28 | 2010-12-15 | 凸版印刷株式会社 | 半導体装置用基板並びに半導体装置 |
| TWI437930B (zh) * | 2011-05-03 | 2014-05-11 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
-
1999
- 1999-08-27 JP JP24152499A patent/JP3589109B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068512A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100532179B1 (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| US5739588A (en) | Semiconductor device | |
| JP3879033B2 (ja) | 積層型半導体パッケージ及びその製造方法 | |
| KR20110085481A (ko) | 적층 반도체 패키지 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| TW200818453A (en) | Semiconductor package on which a semiconductor device is stacked and production method thereof | |
| JP3589109B2 (ja) | スティフナ付きｔａｂテープおよびｂｇａパッケージ | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JPH0831868A (ja) | Ｂｇａ型半導体装置 | |
| KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JP2007103614A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| TW200929479A (en) | Packaging substrate and method for menufacturing the same | |
| JPH08330355A (ja) | 半導体装置 | |
| JP3666462B2 (ja) | 半導体装置の製造方法 | |
| US20010005051A1 (en) | Semiconductor package and semiconductor device | |
| JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
| JP3768653B2 (ja) | 半導体装置 | |
| JP2003224228A (ja) | 半導体装置用パッケージ並びに半導体装置及びその製造方法 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JP2017084962A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
| JPH11204565A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040210 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20040409 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040511 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20040702 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090827 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100827 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120827 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |