JP2003303928A - 半導体装置実装用パッケージ - Google Patents

半導体装置実装用パッケージ

Info

Publication number
JP2003303928A
JP2003303928A JP2002107452A JP2002107452A JP2003303928A JP 2003303928 A JP2003303928 A JP 2003303928A JP 2002107452 A JP2002107452 A JP 2002107452A JP 2002107452 A JP2002107452 A JP 2002107452A JP 2003303928 A JP2003303928 A JP 2003303928A
Authority
JP
Japan
Prior art keywords
package
semiconductor device
mounting
exposed surface
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002107452A
Other languages
English (en)
Inventor
Morihiko Mori
守彦 毛利
Yoshiyuki Okuma
禎幸 大熊
Yasushi Takahashi
康 高橋
Takao Ono
隆夫 大野
Yoshihiro Sakaguchi
良寛 坂口
Atsushi Nakamura
淳 中村
Toshio Miyazawa
敏生 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Micron Memory Japan Ltd
Original Assignee
Hitachi Ltd
Elpida Memory Inc
Renesas Eastern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Elpida Memory Inc, Renesas Eastern Japan Semiconductor Inc filed Critical Hitachi Ltd
Priority to JP2002107452A priority Critical patent/JP2003303928A/ja
Priority to KR1020030022748A priority patent/KR100573386B1/ko
Priority to US10/409,929 priority patent/US6975026B2/en
Publication of JP2003303928A publication Critical patent/JP2003303928A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 ＬＳＩの放熱性を改善することが可能な半導
体装置実装用パッケージを提供する。 【解決手段】 雰囲気に対して露出面を有する半導体装
置（ＬＳＩ）１５を実装するためのパッケージ１０であ
って、露出面を塗料、テープあるいはシールなどの被覆
材１６で覆った。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、露出面を有する半
導体装置を実装するためのパッケージに関し、特に、テ
ープキャリアパッケージ（ＴＣＰ）あるいはチップサイ
ズパッケージ（ＣＳＰ）に好適な半導体装置実装用パッ
ケージに関する。
【０００２】
【従来の技術】図６を参照して、従来のテープキャリア
パッケージ（ＴＣＰ）の構成について説明する。
【０００３】図６において、テープキャリアパッケージ
６０は、レジン６１、圧着部６２、リード６３及びテー
プ６４を有し、このテープキャリアパッケージ６０にＬ
ＳＩ６５が実装されるように成っている。
【０００４】次に、図７を参照して、テープキャリアパ
ッケージ６０の組立方法を説明する。
【０００５】まず、ウェハを準備し（ステップ７０
１）、ウェハの裏面を研磨する（ステップ７０２）。
【０００６】次に、研磨したウェハをダイシングして
（ステップ７０３）、その後、組立てを行う（ステップ
７０４）。最後に、ＬＳＩ６５に対して所望のマーキン
グを行う（ステップ７０５）。
【０００７】このようにして組立てられたテープキャリ
アパッケージ６０において、ＬＳＩ６５の露出面６６
（図６参照）は鏡面仕上げ等で形成されているためにそ
の熱放射率は低かった。
【０００８】このように、ＬＳＩ６５の露出面６６の熱
放射率が低いため、ＬＳＩ６５の内部の温度が上昇しや
すかった。これは、露出面６６が鏡面であり、熱反射率
が高い即ち熱放射率が低くなり放熱性が悪くなってしま
うからである。
【０００９】具体的には、図８に示されているように、
従来の鏡面仕上げの場合、熱反射率≧０．９なので熱吸
収率＝熱放射率≦０．１となり、ＬＳＩ６５の内部から
露出面６６に到達した熱の大部分は反射されていた。つ
まり、熱放射に比較して熱反射の割合がかなり多かっ
た。これが、ＬＳＩの放熱性悪化の原因である。
【００１０】
【発明が解決しようとする課題】そこで、本発明は、従
来技術の問題点に鑑みて成されたものであり、その目的
とするところは、ＬＳＩの放熱性を改善することが可能
な半導体装置実装用パッケージを提供することにある。
【００１１】
【課題を解決するための手段】本発明では、雰囲気に対
して露出面を有する半導体装置を実装するためのパッケ
ージにおいて、上記露出面の少なくとも一部を被覆材で
覆ったことを特徴とする。
【００１２】好ましくは、前記被覆材は、前記露出面の
全部を覆う。例えば、前記露出面は、鏡面仕上げにより
構成されている。
【００１３】ここで、前記被覆材は、たとえば、塗料で
ある。この場合、塗料の熱伝導率が実質的に０．１の場
合には、塗料の厚さは４．５μｍより薄く設定される。
【００１４】また、前記被覆材は、テープあるいはシー
ルでも良い。
【００１５】また、前記パッケージは、例えば、テープ
キャリアパッケージあるいはチップサイズパッケージで
ある。
【００１６】前記被覆材は、０．８以上の熱放射率を有
することが望ましい。
【００１７】また、前記被覆材は前記露出面の一部のみ
を覆い、かつ残された露出面はマーク部を構成するよう
にしても良い。
【００１８】
【発明の実施の形態】本発明の実施の形態を、図面を参
照しながら以下に詳述する。
【００１９】（第１の実施の形態）図１を参照して、テ
ープキャリアパッケージ（ＴＣＰ）を例に取って、本発
明の半導体装置実装用パッケージの構成について説明す
る。ここで、本発明は、テープキャリアパッケージ（Ｔ
ＣＰ）に限定されず、チップサイズパッケージ（ＣＳ
Ｐ）等の他のパッケージにも適用可能である。
【００２０】図１において、テープキャリアパッケージ
１０は、レジン１１、圧着部１２、リード１３及びテー
プ１４を有し、このテープキャリアパッケージ１０にＬ
ＳＩ１５が実装されるように成っている。このような構
成の下、鏡面仕上げされているＬＳＩ１５の露出面は被
覆材１６で覆われている。
【００２１】このように、雰囲気に対して熱放射率の低
い物質が露出しているテープキャリアパッケージ（ＴＣ
Ｐ）１０に対して、熱放射率の高い物質、例えば熱放射
率０．８以上の塗料、テープあるいはシールでＬＳＩ１
５の露出面の全面を覆う。図１では、被覆材１６はＬＳ
Ｉ１５の露出面の全面を覆っているが、後述するよう
に、露出面の一部を覆うようにしても良い。
【００２２】ここで、被覆材１６の被覆厚は熱伝導率に
よって変わってくるが、例えば、熱伝導率が０．１
［Ｗ／ｍ・Ｋ］の塗料の場合では４．５μｍより薄くす
る。
【００２３】被覆方法は様々あるが、例えば、裏面研磨
後、裏面全面に塗料の塗布、テープあるいはシールの貼
付けをし、その後ダイシング工程を経て組立するという
方法が考えられる。このテープキャリアパッケージ１０
組立て方法を、図２を参照して説明する。
【００２４】まず、ウェハを準備し（ステップ２０
１）、ウェハの裏面を研磨する（ステップ２０２）。
【００２５】続いて、裏面研磨後、裏面全面に塗料の塗
布する（ステップ２０３ａ）か、あるいはテープ又はシ
ールの貼付けをする（ステップ２０３ｂ）。
【００２６】その後、ウェハをダイシングして（ステッ
プ２０４）、その後、組立てを行う（ステップ２０
５）。最後に、ＬＳＩ１５に対して所望のマーキングを
行う（ステップ２０５）。
【００２７】この組立方法では、一度に多数のＬＳＩ６
５に対して効率良く被覆を行うことができるという利点
がある。ちなみに、通常は、ＬＳＩはウェハ状態で裏面
研磨→ダイシング工程を経て組立てられる（図７参
照）。
【００２８】露出面を塗料の塗布、テープ又はシール等
で被覆することによってＬＳＩ１５の放熱性が高まり温
度低下が期待できる。
【００２９】一般的には、物質表面に熱（電磁波）が入
射した場合、一部のエネルギーが反射され、残りが吸収
される。この割合をそれぞれ熱反射率、熱吸収率と言
い、反射率＋吸収率＝１である（不透明体の場合）。ま
た、物質から熱を発散する割合を熱放射率と言い、熱放
射率＝熱吸収率であることが解っている（キルヒホッフ
の法則）。
【００３０】上述のように、従来の鏡面仕上げの場合、
熱反射率≧０．９なので熱吸収率＝熱放射率≦０．１と
なり、ＬＳＩチップ内部から露出面に到達した熱の大部
分は反射されていた（図８参照）。
【００３１】そこで、本発明では、図３に示されている
ように、熱放射率≧０．８の物質で、ＬＳＩ１５を被覆
することにより、多くの熱が露出面から放射されるため
放熱効果が得られる。つまり、図８に示す従来技術とは
逆に、熱反射に比較して熱放射の割合がかなり多くな
る。
【００３２】ここで、裏面塗装による副作用は、熱抵抗
の増加である。塗料の種類によって異なるが、例えば熱
伝導率が０．１ ［Ｗ／ｍ・Ｋ］の塗料の場合、Ｓｉの
１７０［Ｗ／ｍ・Ｋ］に比べて１０００倍以上であり、
熱抵抗が大きくなる。
【００３３】チップ厚３００［μｍ］、露出面の面積８
０．５［ｍｍ２］で塗料無しの場合、熱抵抗は３００
［μｍ］／８０．５［ｍｍ２］・１／１７０［Ｗ／ｍ・
Ｋ］＝２１．９［ｍＫ／Ｗ］となる。
【００３４】塗料厚４．５［μｍ］の場合、熱抵抗はＳ
ｉ分２１．９［ｍＫ／Ｗ］＋塗料分４．５［μｍ］／８
０．５［ｍｍ２］・１／０．１［Ｗ／ｍ・Ｋ］＝５８
０．９［ｍＫ／Ｗ］と２５倍以上になる。
【００３５】しかし、１００Ｗの熱量が発生し、表面温
度が１００［Ｋ］まで上昇したと仮定すると、発熱部と
表面の温度差はそれぞれ、２．２［Ｋ］（塗装無し），
５８．１［Ｋ］（塗装有り）となる。外気が０［Ｋ］と
仮定すると、熱放射率から、表面温度はそれぞれ、８０
［Ｋ］，２０［Ｋ］まで低下する。この結果、先の温度
差から発熱部の温度がそれぞれ８２．２［Ｋ］，７８．
１［Ｋ］となり、塗装有りの方が放熱性が良くなってい
る。
【００３６】（第２の実施の形態）図４及び図５を参照
して、テープキャリアパッケージ（ＴＣＰ）を例に取っ
て、本発明の第２の実施形態の半導体装置実装用パッケ
ージの構成について説明する。
【００３７】第１の実施形態の半導体装置実装用パッケ
ージ（図１）との相違点は、鏡面仕上げされているＬＳ
Ｉ１５の露出面の一部が、被覆材１６で覆われている点
である。その他の構成は、図１に示された半導体装置実
装用パッケージと同じなのでその説明は省略する。
【００３８】具体的には，製品名等のマーク部１７（文
字あるいは記号）を白抜きにして塗料等を塗布する。こ
の方法では一部、熱放射率の低い部分が残るものの、マ
ーク部１７と塗料等の塗布を一括で行うことができるの
で工程数を増加させないというメリットがある。
【００３９】
【発明の効果】本発明によれば、ＬＳＩの放熱性を改善
することが可能な半導体装置実装用パッケージを提供す
ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置実
装用パッケージ（テープキャリアパッケージ）の構成を
示す断面図である。
【図２】本発明の第１の実施の形態による半導体装置実
装用パッケージ（テープキャリアパッケージ）の組立て
方法を説明するフローチャートである。
【図３】本発明の熱伝導モデルを示す断面図である。
【図４】本発明の第２の実施の形態による半導体装置実
装用パッケージ（テープキャリアパッケージ）の構成を
示す断面図である。
【図５】本発明の第１の実施の形態による半導体装置実
装用パッケージ（テープキャリアパッケージ）の構成を
示す平面図である。
【図６】従来のテープキャリアパッケージの構成を示す
断面図である。
【図７】従来のテープキャリアパッケージの組立て方法
を説明するフローチャートである。
【図８】本発明の熱伝導モデルを示す断面図である。
【符号の説明】
１０ テープキャリアパッケージ １１ レジン １２ 圧着部 １３ リード １４ テープ １５ ＬＳＩ １６ 被覆材 １７ マーク部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 毛利 守彦 東京都中央区八重洲二丁目２番１号 エル ピーダメモリ株式会社内 (72)発明者 大熊 禎幸 東京都中央区八重洲二丁目２番１号 エル ピーダメモリ株式会社内 (72)発明者 高橋 康 東京都中央区八重洲二丁目２番１号 エル ピーダメモリ株式会社内 (72)発明者 大野 隆夫 東京都中央区八重洲二丁目２番１号 エル ピーダメモリ株式会社内 (72)発明者 坂口 良寛 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内 (72)発明者 中村 淳 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内 (72)発明者 宮澤 敏生 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内 Ｆターム(参考） 4M109 BA05 EE05 GA06 GA10

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 雰囲気に対して露出面を有する半導体装
    置を実装するためのパッケージにおいて、 上記露出面の少なくとも一部を被覆材で覆ったことを特
    徴とする半導体装置実装用パケージ。
  2. 【請求項２】 前記被覆材は、前記露出面の全部を覆う
    ことを特徴とする請求項１に記載の半導体装置実装用パ
    ッケージ。
  3. 【請求項３】 前記露出面は、鏡面仕上げにより構成さ
    れていることを特徴とする請求項１に記載の半導体装置
    実装用パッケージ。
  4. 【請求項４】 前記被覆材は、塗料であることを特徴と
    する請求項１に記載の半導体装置実装用パッケージ。
  5. 【請求項５】 前記塗料の熱伝導率が実質的に０．１の
    場合には、塗料の厚さは４．５μｍより薄く設定される
    ことを特徴とする請求項４に記載の半導体装置実装用パ
    ッケージ。
  6. 【請求項６】 前記被覆材は、テープであることを特徴
    とする請求項１に記載の半導体装置実装用パッケージ。
  7. 【請求項７】 前記被覆材は、シールであることを特徴
    とする請求項１に記載の半導体装置実装用パッケージ。
  8. 【請求項８】 前記パッケージは、テープキャリアパッ
    ケージであることを特徴とする請求項１に記載の半導体
    装置実装用パッケージ。
  9. 【請求項９】 前記パッケージは、チップサイズパッケ
    ージであることを特徴とする請求項１に記載の半導体装
    置実装用パッケージ。
  10. 【請求項１０】 前記被覆材は、０．８以上の熱放射率
    を有することを特徴とする請求項１に記載の半導体装置
    実装用パッケージ。
  11. 【請求項１１】 前記被覆材は前記露出面の一部のみを
    覆い、かつ残された露出面はマーク部を構成することを
    特徴とする請求項１に記載の半導体装置実装用パッケー
    ジ。
JP2002107452A 2002-04-10 2002-04-10 半導体装置実装用パッケージ Pending JP2003303928A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002107452A JP2003303928A (ja) 2002-04-10 2002-04-10 半導体装置実装用パッケージ
KR1020030022748A KR100573386B1 (ko) 2002-04-10 2003-04-10 반도체장치를 실장하기 위한 패키지
US10/409,929 US6975026B2 (en) 2002-04-10 2003-04-10 Package for mounting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002107452A JP2003303928A (ja) 2002-04-10 2002-04-10 半導体装置実装用パッケージ

Publications (1)

Publication Number Publication Date
JP2003303928A true JP2003303928A (ja) 2003-10-24

Family

ID=29391469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002107452A Pending JP2003303928A (ja) 2002-04-10 2002-04-10 半導体装置実装用パッケージ

Country Status (3)

Country Link
US (1) US6975026B2 (ja)
JP (1) JP2003303928A (ja)
KR (1) KR100573386B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093295A (ja) * 2010-01-25 2010-04-22 Rohm Co Ltd 半導体装置
JP2010212724A (ja) * 2010-05-17 2010-09-24 Rohm Co Ltd 半導体装置
US7911050B2 (en) 2007-04-19 2011-03-22 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2021044429A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 磁気記憶装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026344B1 (ko) * 2004-03-30 2011-04-04 오끼 덴끼 고오교 가부시끼가이샤 반도체 장치의 방열 구조, 및 그 제조방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204127A (en) * 1981-06-10 1982-12-14 Hitachi Ltd Drawing method for pattern of electron-ray drawing device
US4716396A (en) * 1986-07-10 1987-12-29 Dale Electronics, Inc. High power density, low corona resistor
US4849857A (en) * 1987-10-05 1989-07-18 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
JPH04206858A (ja) 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体パッケージ
JP3018554B2 (ja) * 1991-04-25 2000-03-13 株式会社日立製作所 半導体モジュ−ル及びその製造方法
US5831836A (en) * 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
US5285350A (en) * 1992-08-28 1994-02-08 Aavid Engineering, Inc. Heat sink plate for multiple semi-conductors
JP3454888B2 (ja) * 1993-11-24 2003-10-06 富士通株式会社 電子部品ユニット及びその製造方法
US5650918A (en) * 1993-11-25 1997-07-22 Nec Corporation Semiconductor device capable of preventing occurrence of a shearing stress
JPH0817951A (ja) 1994-06-27 1996-01-19 Nec Corp 半導体装置
US5777847A (en) * 1995-09-27 1998-07-07 Nec Corporation Multichip module having a cover wtih support pillar
US5854511A (en) * 1995-11-17 1998-12-29 Anam Semiconductor, Inc. Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads
US5905299A (en) * 1996-01-05 1999-05-18 Texas Instruments, Inc. Thermally enhanced thin quad flatpack package
US5891753A (en) * 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
JPH1167998A (ja) 1997-08-19 1999-03-09 Matsushita Electric Ind Co Ltd Ｃｓｐとｂｇａと半導体装置
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
JP2000091474A (ja) 1998-09-09 2000-03-31 Oki Electric Ind Co Ltd 半導体装置
US6215180B1 (en) * 1999-03-17 2001-04-10 First International Computer Inc. Dual-sided heat dissipating structure for integrated circuit package
JP2001057402A (ja) 1999-08-17 2001-02-27 Futou Denshi Kogyo Kk 半導体パッケージおよび基板
JP3589109B2 (ja) 1999-08-27 2004-11-17 日立電線株式会社 スティフナ付きｔａｂテープおよびｂｇａパッケージ
US6288900B1 (en) * 1999-12-02 2001-09-11 International Business Machines Corporation Warpage compensating heat spreader
US6568535B1 (en) * 2000-01-14 2003-05-27 Peak International Ltd. Apparatus and methods for improving uniform cover tape adhesion on a carrier tape
US6661661B2 (en) * 2002-01-07 2003-12-09 International Business Machines Corporation Common heatsink for multiple chips and modules

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911050B2 (en) 2007-04-19 2011-03-22 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2010093295A (ja) * 2010-01-25 2010-04-22 Rohm Co Ltd 半導体装置
JP2010212724A (ja) * 2010-05-17 2010-09-24 Rohm Co Ltd 半導体装置
JP2021044429A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 磁気記憶装置

Also Published As

Publication number Publication date
KR20030081150A (ko) 2003-10-17
US6975026B2 (en) 2005-12-13
US20040007383A1 (en) 2004-01-15
KR100573386B1 (ko) 2006-04-25

Similar Documents

Publication Publication Date Title
US6882041B1 (en) Thermally enhanced metal capped BGA package
US20100151631A1 (en) Fabrication method of semiconductor package having heat dissipation device
TW200807652A (en) Thermal isolation of electronic devices in submount used for LEDs lighting applications
TW201815265A (zh) 散熱結構及其製作方法及電子設備
JPH04303946A (ja) 半導体装置
JP2007067007A (ja) 放熱基材とそれを応用した放熱構造
JP2003303928A (ja) 半導体装置実装用パッケージ
CN111164769B (zh) 制造发光器件的方法
JP2004158814A (ja) 発熱体の放熱実装構造
TW200922425A (en) Structure and manufacturing method of circuit substrate board
US10224264B1 (en) High performance evaporation-condensation thermal spreading chamber for compute packages
JPH01201941A (ja) 樹脂封止型半導体装置及びその製造方法
JP2007157961A (ja) 半導体レーザ装置の製造方法および半導体レーザ装置
JP3339572B2 (ja) 半導体装置及びその製造方法
US7977162B2 (en) Semiconductor device, method for the same, and heat radiator
US7211890B2 (en) Integrating thermoelectric elements into wafer for heat extraction
JPH06252299A (ja) 半導体装置及びこの半導体装置を実装した基板
JP2635933B2 (ja) 半導体装置の製造方法
JPH1065072A (ja) 放熱電極構造
JPH11135692A (ja) 集積回路
JP2001093916A (ja) 半導体装置及びその製造方法
JPH06291217A (ja) 熱放散型リードフレーム
JPH11168159A (ja) 空間的にパターン化された素子を生成する処理方法
JPH10233475A (ja) シリコンウェハーと炭素材との複合材
TWI255512B (en) Thermally enhanced chip package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061018