JPH04206858A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH04206858A JPH04206858A JP33746690A JP33746690A JPH04206858A JP H04206858 A JPH04206858 A JP H04206858A JP 33746690 A JP33746690 A JP 33746690A JP 33746690 A JP33746690 A JP 33746690A JP H04206858 A JPH04206858 A JP H04206858A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- resistance
- increased
- heat dissipation
- conductive ink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000017525 heat dissipation Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000011347 resin Substances 0.000 abstract description 2
- 229920005989 resin Polymers 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000012216 screening Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体パッケージにおける放熱性、耐湿性お
よび耐ノイズ性の向上に関するものである。
よび耐ノイズ性の向上に関するものである。
第３図は従来の半導体バ・ソヶージを示す断面図で、図
において・、（１）はモールド、（２）はリードである
。
において・、（１）はモールド、（２）はリードである
。
ＴＣのデツプはモールｌ＝’ ｍによって保護されてお
り、チップ上で発生した熱はモー４Ｆ（１）を伝って放
出される。そして、熱抵抗の小さいモールド（１）程そ
の放熱特性が良い。
り、チップ上で発生した熱はモー４Ｆ（１）を伝って放
出される。そして、熱抵抗の小さいモールド（１）程そ
の放熱特性が良い。
従来の半導体パッケージは以上の様に構成されていたの
で、熱抵抗が小さいモールドを用いると、必ずしもその
モールドがリードとの密着性が良いとは限らず、またリ
ードとの密着性が良いモールドを用いると、必ずしも熱
抵抗が小さいと８よ限らないので、−度に熱抵抗を下げ
また耐湿性を上げるのは困難であるという問題点があり
、また耐ノイズ性を上げるためには、ＩＣに金属のシー
ルドを貼り付けることが必要でニス１−的に困難である
などの問題点があった。
で、熱抵抗が小さいモールドを用いると、必ずしもその
モールドがリードとの密着性が良いとは限らず、またリ
ードとの密着性が良いモールドを用いると、必ずしも熱
抵抗が小さいと８よ限らないので、−度に熱抵抗を下げ
また耐湿性を上げるのは困難であるという問題点があり
、また耐ノイズ性を上げるためには、ＩＣに金属のシー
ルドを貼り付けることが必要でニス１−的に困難である
などの問題点があった。
この発明は上記の様な問題点を解消するためになされた
もので、モールドの熱抵抗が小さく、耐湿性の大きい、
また耐ノイズ性の高い半導体パッケージを１得る乙とを
目的とする。
もので、モールドの熱抵抗が小さく、耐湿性の大きい、
また耐ノイズ性の高い半導体パッケージを１得る乙とを
目的とする。
この発明に係る半導体パッケージは、熱抵抗の小さいモ
ールドでパッケージを作り、放熱性を上げるとともにさ
らに、そのパッケージにシルクスクリンにて伝導性のイ
ンキを塗り付け、ＧＮＤに接続し、耐７ノイズ性を上げ
るとともに、さらにリー ドとの密着性の良い、モール
ドにて全体を覆い耐ノイズ性を上げて３つの特性を同時
に上げろ様にしたものである。
ールドでパッケージを作り、放熱性を上げるとともにさ
らに、そのパッケージにシルクスクリンにて伝導性のイ
ンキを塗り付け、ＧＮＤに接続し、耐７ノイズ性を上げ
るとともに、さらにリー ドとの密着性の良い、モール
ドにて全体を覆い耐ノイズ性を上げて３つの特性を同時
に上げろ様にしたものである。
この発明における半導体パッケージは、熱抵抗の小さい
モールドシールドを行うための伝導性のインキ、リード
との密着性の良いモールドを組み合わせることにより、
放熱性の良い耐ノイズ性の高い耐湿性の大きい３特性を
同時に実現するものであり、シールドを行うためのイン
キはシルクスクリンにより塗り付けられたので、大量生
産が容易でコスト的にも安価となる。
モールドシールドを行うための伝導性のインキ、リード
との密着性の良いモールドを組み合わせることにより、
放熱性の良い耐ノイズ性の高い耐湿性の大きい３特性を
同時に実現するものであり、シールドを行うためのイン
キはシルクスクリンにより塗り付けられたので、大量生
産が容易でコスト的にも安価となる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第１
図において、（１）は熱抵抗の小さいモールド、（２）
はリード、（３）は伝導性のインキにより作ったシール
ド、（４）はリード（３）との密着性の良いモールドで
ある。
図において、（１）は熱抵抗の小さいモールド、（２）
はリード、（３）は伝導性のインキにより作ったシール
ド、（４）はリード（３）との密着性の良いモールドで
ある。
次に製造工程について説明する。
熱抵抗の小さいモールド（１）によりＩＣの放熱性を上
げることができる。次に、そのまわりに、伝導性インキ
を塗布し、これを第２図の様にＧＮＤに接続することに
より、耐ノイズ性を上げることができる。さらにリード
との密着性の良いモールドで全体を覆うことによりリー
ドとモールドの界面からの水の侵入を防ぐことができ耐
湿性を上げることができる。
げることができる。次に、そのまわりに、伝導性インキ
を塗布し、これを第２図の様にＧＮＤに接続することに
より、耐ノイズ性を上げることができる。さらにリード
との密着性の良いモールドで全体を覆うことによりリー
ドとモールドの界面からの水の侵入を防ぐことができ耐
湿性を上げることができる。
なお、」−記、実施例では伝導性インキをシルクスクリ
ンにより塗布する様にしているが、他にインキジット、
プリント配線等の技術を用いてもよく、モールドの組み
合わせも、熱膨張率、硬度等、を考慮したものを用いて
も良い。
ンにより塗布する様にしているが、他にインキジット、
プリント配線等の技術を用いてもよく、モールドの組み
合わせも、熱膨張率、硬度等、を考慮したものを用いて
も良い。
以上のように乙の発明によれば、シールドを作るのにシ
ルクスクリンの技術を利用したので生産コス１−が安価
になり、また、パッケージに使うモールド樹脂を２種類
用いることにより、放熱性の向上耐湿性の上昇および耐
ノイズの増大の３つの特性向上を同時に実現することが
でき、パッケージの組み立て工程も、２工程増えるだけ
なのでコスト的にも安価でできるなどの効果がある。
ルクスクリンの技術を利用したので生産コス１−が安価
になり、また、パッケージに使うモールド樹脂を２種類
用いることにより、放熱性の向上耐湿性の上昇および耐
ノイズの増大の３つの特性向上を同時に実現することが
でき、パッケージの組み立て工程も、２工程増えるだけ
なのでコスト的にも安価でできるなどの効果がある。
第１図はこの発明の一実施例である半導体パッケージの
断面図、第２図は伝導性インキをシールドとして使いＧ
ＮＤへ接続した状態を示す斜視図、第３図は従来の半導
体パッケージの断面図である。 図において、（１）は熱抵抗の小さいモールド、（２）
はリード、（３）は伝導性のインキを利用したシールド
、（４）はリード（２）との密着性の高いモールドを示
す。 なお、図中、同一符号は同一、又は相当部分を示す。
断面図、第２図は伝導性インキをシールドとして使いＧ
ＮＤへ接続した状態を示す斜視図、第３図は従来の半導
体パッケージの断面図である。 図において、（１）は熱抵抗の小さいモールド、（２）
はリード、（３）は伝導性のインキを利用したシールド
、（４）はリード（２）との密着性の高いモールドを示
す。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 熱抵抗の小さいモールドにて、パッケージを作った後
、その表面にシルクスクリーンにて、伝導性のインキを
塗り、このインキをＧＮＤピンに接続させ、さらに、そ
のパッケージをリードとの密着性の良いモールドにて、
全体を囲んだ３層構造にしたことを特徴とする半導体パ
ッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33746690A JPH04206858A (ja) | 1990-11-30 | 1990-11-30 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33746690A JPH04206858A (ja) | 1990-11-30 | 1990-11-30 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04206858A true JPH04206858A (ja) | 1992-07-28 |
Family
ID=18308908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33746690A Pending JPH04206858A (ja) | 1990-11-30 | 1990-11-30 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04206858A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6975026B2 (en) | 2002-04-10 | 2005-12-13 | Elpida Memory, Inc. | Package for mounting semiconductor device |
| US7625781B2 (en) | 2005-02-15 | 2009-12-01 | Infineon Technologies Ag | Semiconductor device having a plastic housing and external connections and method for producing the same |
| US8884424B2 (en) | 2010-01-13 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
| US9349611B2 (en) | 2010-03-22 | 2016-05-24 | Advanced Semiconductor Engineering, Inc. | Stackable semiconductor package and manufacturing method thereof |
| US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
-
1990
- 1990-11-30 JP JP33746690A patent/JPH04206858A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6975026B2 (en) | 2002-04-10 | 2005-12-13 | Elpida Memory, Inc. | Package for mounting semiconductor device |
| US7625781B2 (en) | 2005-02-15 | 2009-12-01 | Infineon Technologies Ag | Semiconductor device having a plastic housing and external connections and method for producing the same |
| US8884424B2 (en) | 2010-01-13 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
| US9196597B2 (en) | 2010-01-13 | 2015-11-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
| US9349611B2 (en) | 2010-03-22 | 2016-05-24 | Advanced Semiconductor Engineering, Inc. | Stackable semiconductor package and manufacturing method thereof |
| US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5545922A (en) | Dual sided integrated circuit chip package with offset wire bonds and support block cavities | |
| US20050146057A1 (en) | Micro lead frame package having transparent encapsulant | |
| KR930020649A (ko) | 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법 | |
| JPH04206858A (ja) | 半導体パッケージ | |
| JPS59163841A (ja) | 樹脂封止型半導体装置 | |
| JPS611042A (ja) | 半導体装置 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JPH06216313A (ja) | 樹脂封止半導体装置 | |
| JPH01146376A (ja) | チップｌｅｄ | |
| JP2614495B2 (ja) | 電子部品搭載用基板 | |
| JPH02144946A (ja) | 半導体装置 | |
| KR100206941B1 (ko) | 버틈 리드 패키지 및 그 제조방법 | |
| JP2752950B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05291345A (ja) | 半導体装置 | |
| JPH06191184A (ja) | Ｉｃカード | |
| JPH05166871A (ja) | 半導体装置 | |
| JP2904175B2 (ja) | 集積回路装置の実装構造および集積回路実装用ケース | |
| JPH0497550A (ja) | 半導体チップの封止構造 | |
| JPH0358453A (ja) | 樹脂封止型半導体集積回路装置 | |
| JPH05129469A (ja) | 樹脂封止型半導体装置 | |
| JPH02205351A (ja) | 樹脂封止型半導体装置 | |
| KR970013137A (ko) | 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법 | |
| JPH10335355A (ja) | 半導体製造装置 | |
| JPH09121003A (ja) | 半導体パッケージ | |
| JPS63119557A (ja) | 半導体装置用リ−ドフレ−ム |