JP2021044429A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2021044429A
JP2021044429A JP2019166174A JP2019166174A JP2021044429A JP 2021044429 A JP2021044429 A JP 2021044429A JP 2019166174 A JP2019166174 A JP 2019166174A JP 2019166174 A JP2019166174 A JP 2019166174A JP 2021044429 A JP2021044429 A JP 2021044429A
Authority
JP
Japan
Prior art keywords
magnetic material
magnetoresistive element
magnetic
ferromagnet
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019166174A
Other languages
English (en)
Inventor
澤田 和也
Kazuya Sawada
和也 澤田
永ミン 李
Youngmin Eeh
永ミン 李
英二 北川
Eiji Kitagawa
英二 北川
大河 磯田
Taiga Isoda
大河 磯田
及川 忠昭
Tadaaki Oikawa
忠昭 及川
吉野 健一
Kenichi Yoshino
健一 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019166174A priority Critical patent/JP2021044429A/ja
Priority to CN202010120714.1A priority patent/CN112490262A/zh
Priority to TW109106232A priority patent/TWI750599B/zh
Priority to US16/816,961 priority patent/US11329215B2/en
Publication of JP2021044429A publication Critical patent/JP2021044429A/ja
Priority to US17/717,518 priority patent/US11832528B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Abstract

【課題】異なる層に形成される磁気抵抗効果素子間の特性ばらつきを抑制する。【解決手段】一実施形態の磁気記憶装置は、第1磁気抵抗効果素子を含む第1メモリセルと、上記第1メモリセルの上方において、第2磁気抵抗効果素子を含む第2メモリセルと、を備える。上記第1磁気抵抗効果素子の熱吸収率は、上記第2磁気抵抗効果素子の熱吸収率より小さい。【選択図】図11

Description

実施形態は、磁気記憶装置に関する。
磁気抵抗効果素子を記憶素子として用いた磁気記憶装置(MRAM:Magnetoresistive Random Access Memory)が知られている。
米国特許第9305576号明細書
異なる層に形成される磁気抵抗効果素子間の特性ばらつきを抑制する。
実施形態の磁気記憶装置は、第1磁気抵抗効果素子を含む第1メモリセルと、上記第1メモリセルの上方において、第2磁気抵抗効果素子を含む第2メモリセルと、を備える。上記第1磁気抵抗効果素子の熱吸収率は、上記第2磁気抵抗効果素子の熱吸収率より小さい。
第1実施形態に係る磁気記憶装置の構成を説明するためのブロック図。 第1実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための回路図。 第1実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための断面図。 第1実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための断面図。 第1実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図。 第1実施形態に係る磁気記憶装置におけるメモリセルアレイの製造方法を説明するための模式図。 第1実施形態に係る磁気記憶装置におけるメモリセルアレイの製造方法を説明するための模式図。 第1実施形態に係る磁気記憶装置におけるメモリセルアレイの製造方法を説明するための模式図。 第1実施形態に係る磁気記憶装置におけるメモリセルアレイの製造方法を説明するための模式図。 第1実施形態に係る磁気記憶装置におけるメモリセルアレイの製造方法を説明するための模式図。 第1実施形態に係る効果を説明するための模式図。 第1実施形態の第1変形例に係る磁気記憶装置における磁気抵抗効果素子の構成を説明するための模式図。 第1実施形態の第2変形例に係る磁気記憶装置における磁気抵抗効果素子の構成を説明するための模式図。 第2実施形態に係る磁気記憶装置における磁気抵抗効果素子の構成を説明するための模式図。 第2実施形態の第1変形例に係る磁気記憶装置における磁気抵抗効果素子の構成を説明するための模式図。 第2実施形態の第2変形例に係る磁気記憶装置における磁気抵抗効果素子の構成を説明するための模式図。
以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、共通する参照符号を有する複数の構成要素を区別する場合、当該共通する参照符号に添え字を付して区別する。なお、複数の構成要素について特に区別を要さない場合、当該複数の構成要素には、共通する参照符号のみが付され、添え字は付さない。ここで、添え字は、下付き文字や上付き文字に限らず、例えば、参照符号の末尾に添加される小文字のアルファベット、及び配列を意味するインデックス等を含む。
1.第1実施形態
第1実施形態に係る磁気記憶装置について説明する。第1実施形態に係る磁気記憶装置は、例えば、磁気トンネル接合(MTJ:Magnetic Tunnel Junction)によって磁気抵抗効果(Magnetoresistive effect)を有する素子(MTJ素子、又はmagnetoresistive effect elementとも言う。)を抵抗変化素子として用いた、垂直磁化方式による磁気記憶装置である。
1.1 構成
まず、第1実施形態に係る磁気記憶装置の構成について説明する。
1.1.1 磁気記憶装置の構成
図1は、第1実施形態に係る磁気記憶装置の構成を示すブロック図である。図1に示すように、磁気記憶装置1は、メモリセルアレイ10、ロウ選択回路11、カラム選択回路12、デコード回路13、書込み回路14、読出し回路15、電圧生成回路16、入出力回路17、及び制御回路18を備えている。
メモリセルアレイ10は、各々が行(row)、及び列(column)の組に対応付けられた複数のメモリセルMCを備えている。具体的には、同一行にあるメモリセルMCは、同一のワード線WLに接続され、同一列にあるメモリセルMCは、同一のビット線BLに接続される。
ロウ選択回路11は、ワード線WLを介してメモリセルアレイ10と接続される。ロウ選択回路11には、デコード回路13からのアドレスADDのデコード結果(ロウアドレス)が供給される。ロウ選択回路11は、アドレスADDのデコード結果に基づいた行に対応するワード線WLを選択状態に設定する。以下において、選択状態に設定されたワード線WLは、選択ワード線WLと言う。また、選択ワード線WL以外のワード線WLは、非選択ワード線WLと言う。
カラム選択回路12は、ビット線BLを介してメモリセルアレイ10と接続される。カラム選択回路12には、デコード回路13からのアドレスADDのデコード結果(カラムアドレス)が供給される。カラム選択回路12は、アドレスADDのデコード結果に基づいた列を選択状態に設定する。以下において、選択状態に設定されたビット線BLは、選択ビット線BLと言う。また、選択ビット線BL以外のビット線BLは、非選択ビット線BLと言う。
デコード回路13は、入出力回路17からのアドレスADDをデコードする。デコード回路13は、アドレスADDのデコード結果を、ロウ選択回路11、及びカラム選択回路12に供給する。アドレスADDは、選択されるカラムアドレス、及びロウアドレスを含む。
書込み回路14は、メモリセルMCへのデータの書込みを行う。書込み回路14は、例えば、書込みドライバ(図示せず)を含む。
読出し回路15は、メモリセルMCからのデータの読出しを行う。読出し回路15は、例えば、センスアンプ(図示せず)を含む。
電圧生成回路16は、磁気記憶装置1の外部(図示せず)から提供された電源電圧を用いて、メモリセルアレイ10の各種の動作のための電圧を生成する。例えば、電圧生成回路16は、書込み動作の際に必要な種々の電圧を生成し、書込み回路14に出力する。また、例えば、電圧生成回路16は、読出し動作の際に必要な種々の電圧を生成し、読出し回路15に出力する。
入出力回路17は、磁気記憶装置1の外部からのアドレスADDを、デコード回路13に転送する。入出力回路17は、磁気記憶装置1の外部からのコマンドCMDを、制御回路18に転送する。入出力回路17は、種々の制御信号CNTを、磁気記憶装置1の外部と、制御回路18と、の間で送受信する。入出力回路17は、磁気記憶装置1の外部からのデータDATを書込み回路14に転送し、読出し回路15から転送されたデータDATを磁気記憶装置1の外部に出力する。
制御回路18は、制御信号CNT及びコマンドCMDに基づいて、磁気記憶装置1内のロウ選択回路11、カラム選択回路12、デコード回路13、書込み回路14、読出し回路15、電圧生成回路16、及び入出力回路17の動作を制御する。
1.1.2 メモリセルアレイの構成
次に、第1実施形態に係る磁気記憶装置のメモリセルアレイの構成について図2を用いて説明する。図2は、第1実施形態に係る磁気記憶装置のメモリセルアレイの構成を示す回路図である。図2では、ワード線WLが2つの小文字のアルファベット(“u”及び“d”)と、インデックス(“<>”)と、を含む添え字によって分類されて示されている。
図2に示すように、メモリセルMC(MCu及びMCd)は、メモリセルアレイ10内でマトリクス状に配置され、複数のビット線BL(BL<0>、BL<1>、…、BL<N>))のうちの1本と、複数のワード線WLd(WLd<0>、WLd<1>、…、WLd<M>)及びWLu(WLu<0>、WLu<1>、…、WLu<M>)のうちの1本と、の組に対応付けられる(M及びNは、任意の整数)。すなわち、メモリセルMCd<i、j>(0≦i≦M、0≦j≦N)は、ワード線WLd<i>とビット線BL<j>との間に接続され、メモリセルMCu<i、j>は、ワード線WLu<i>とビット線BL<j>との間に接続される。
なお、添え字の“d”及び“u”はそれぞれ、複数のメモリセルMCのうちの、(例えば、ビット線BLに対して)下方に設けられたもの、及び上方に設けられたもの、を便宜的に識別するものである。メモリセルアレイ10の立体的な構造の例については、後述する。
メモリセルMCd<i、j>は、直列に接続されたスイッチング素子SELd<i、j>及び磁気抵抗効果素子MTJd<i、j>を含む。メモリセルMCu<i、j>は、直列に接続されたスイッチング素子SELu<i、j>及び磁気抵抗効果素子MTJu<i、j>を含む。
スイッチング素子SELは、対応する磁気抵抗効果素子MTJへのデータ書込み及び読出し時において、磁気抵抗効果素子MTJへの電流の供給を制御するスイッチとしての機能を有する。より具体的には、例えば、或るメモリセルMC内のスイッチング素子SELは、当該メモリセルMCに印加される電圧が閾値電圧Vthを下回る場合、抵抗値の大きい絶縁体として電流を遮断し(オフ状態となり)、閾値電圧Vthを上回る場合、抵抗値の小さい導電体として電流を流す(オン状態となる)。すなわち、スイッチング素子SELは、流れる電流の方向に依らず、メモリセルMCに印加される電圧の大きさに応じて、電流を流すか遮断するかを切替え可能な機能を有する。
スイッチング素子SELは、例えば2端子型のスイッチング素子であってもよい。2端子間に印加する電圧が閾値以下の場合、そのスイッチング素子は”高抵抗”状態、例えば電気的に非導通状態である。2端子間に印加する電圧が閾値以上の場合、スイッチング素子は”低抵抗”状態、例えば電気的に導通状態に変わる。スイッチング素子は、電圧がどちらの極性でもこの機能を有していてもよい。例えば、このスイッチング素子には、Te(テルル)、Se(セレン)及びS(硫黄)からなる群より選択された少なくとも1種以上のカルコゲン元素を含んでもよい。または、上記カルコゲン元素を含む化合物であるカルコゲナイドを含んでいてもよい。このスイッチング素子は他にも、B(ボロン)、Al(アルミニウム)、Ga(ガリウム)、In(インジウム)、C(炭素)、Si(ケイ素)、Ge(ゲルマニウム)、Sn(スズ)、As(ヒ素)、P(リン)、Sb(アンチモン)、チタン(Ti)、及びビスマス(Bi)からなる群より選択された少なくとも1種以上の元素を含んでもよい。より具体的には、このスイッチング素子は、ゲルマニウム(Ge)、アンチモン(Sb)、テルル(Te)、チタン(Ti)、ヒ素(As)、インジウム(In)、及びビスマス(Bi)から選択される少なくとも2つの元素を含んでいてもよい。更に、このスイッチング素子は他にも、チタン(Ti)、バナジウム(V)、クロム(Cr)、ニオブ(Nb)、モリブデン(Mo)、ハフニウム(Hf)、及びタングステン(W)から選択された少なくとも1種の元素の酸化物を含んでいてもよい。
磁気抵抗効果素子MTJは、スイッチング素子SELによって供給を制御された電流により、抵抗値を低抵抗状態と高抵抗状態とに切替わることができる。磁気抵抗効果素子MTJは、その抵抗状態の変化によってデータを書込み可能であり、書込まれたデータを不揮発に保持し、読出し可能である記憶素子として機能する。
次に、メモリセルアレイ10の断面構造について図3及び図4を用いて説明する。図3及び図4は、第1実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための断面図の一例を示している。図3及び図4はそれぞれ、メモリセルアレイ10を互いに交差する異なる方向から見た断面図である。
図3及び図4に示すように、メモリセルアレイ10は、半導体基板20上に設けられている。以下の説明では、半導体基板20の表面と平行な面をXY平面とし、XY平面に垂直な軸をZ軸とする。また、XY平面内において、ワード線WLに沿う軸をX軸とし、ビット線BLに沿う軸をY軸とする。すなわち、図3及び図4はそれぞれ、メモリセルアレイ10をY軸及びX軸に沿って見た場合の断面図である。
半導体基板20の上面上には、例えば、複数の導電体21が設けられる。複数の導電体21は、導電性を有し、ワード線WLdとして機能する。複数の導電体21は、例えば、Y軸に沿って並んで設けられ、各々がX軸に沿って延びる。なお、図3及び図4では、複数の導電体21が半導体基板20上に設けられる場合について説明したが、これに限られない。例えば、複数の導電体21は、半導体基板20に接することなく、上方に離れて設けられてもよい。
1つの導電体21の上面上には、各々が磁気抵抗効果素子MTJdとして機能する複数の素子22が設けられる。1つの導電体21の上面上に設けられる複数の素子22は、例えば、X軸に沿って並んで設けられる。すなわち、1つの導電体21の上面には、X軸に沿って並ぶ複数の素子22が共通して接続される。なお、素子22の構成の詳細については、後述する。
複数の素子22の各々の上面上には、スイッチング素子SELdとして機能する素子23が設けられる。複数の素子23の各々の上面は、複数の導電体24のいずれか1つに接続される。複数の導電体24は、導電性を有し、ビット線BLとして機能する。複数の導電体24は、例えば、X軸に沿って並んで設けられ、各々がY軸に沿って延びる。すなわち、1つの導電体24には、Y軸に沿って並ぶ複数の素子23が共通して接続される。なお、図3及び図4では、複数の素子23の各々が素子22上、及び導電体24上に設けられる場合について説明したが、これに限られない。例えば、複数の素子23の各々は、導電性のコンタクトプラグ(図示せず)を介して、素子22、及び導電体24と接続されていてもよい。
1つの導電体24の上面上には各々が磁気抵抗効果素子MTJuとして機能する複数の素子25が設けられる。1つの導電体24の上面上に設けられる複数の素子25は、例えば、Y軸に沿って並んで設けられる。すなわち、1つの導電体24の上面には、Y軸に沿って並ぶ複数の素子25が共通して接続される。なお、素子25は、例えば、素子22と同等の構成を有する。
複数の素子25の各々の上面上には、スイッチング素子SELuとして機能する素子26が設けられる。複数の素子26の各々の上面は、複数の導電体27のいずれか1つに接続される。複数の導電体27は、導電性を有し、ワード線WLuとして機能する。複数の導電体27は、例えば、Y軸に沿って並んで設けられ、各々がX軸に沿って延びる。すなわち、1つの導電体27には、X軸に沿って並ぶ複数の素子26が共通して接続される。なお、図3及び図4では、複数の素子26の各々が素子25上、及び導電体27上に設けられる場合について説明したが、これに限られない。例えば、複数の素子26の各々は、導電性のコンタクトプラグ(図示せず)を介して、素子25、及び導電体27と接続されていてもよい。
以上のように構成されることにより、メモリセルアレイ10は、1本のビット線BLに対して、2本のワード線WLd及びWLuの組が対応する構造となる。そして、メモリセルアレイ10は、ワード線WLdとビット線BLとの間にメモリセルMCdが設けられ、ビット線BLとワード線WLuとの間にメモリセルMCuが設けられる。つまり、メモリセルアレイ10は、複数のメモリセルMCがZ軸に沿って異なる高さに設けられる構造を有する。図3及び図4において示されたセル構造においては、メモリセルMCdが下層に対応付けられ、メモリセルMCuが上層に対応付けられる。すなわち、1つのビット線BLに共通に接続される2つのメモリセルMCのうち、ビット線BLの上層に設けられるメモリセルMCは添え字“u”が付されたメモリセルMCuに対応し、下層に設けられるメモリセルMCは添え字“d”が付されたメモリセルMCdに対応する。
1.1.3 磁気抵抗効果素子
次に、第1実施形態に係る磁気装置の磁気抵抗効果素子の構成について図5を用いて説明する。図5は、第1実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を示す断面図である。図5では、例えば、図3及び図4に示された磁気抵抗効果素子MTJu及びMTJdの各々をZ軸に垂直な平面(例えば、XZ平面)に沿って切った断面の一例が示される。磁気抵抗効果素子MTJu及びMTJdはそれぞれ、図5(A)及び図5(B)に対応する。
図5に示すように、磁気抵抗効果素子MTJuは、例えば、キャップ層CAP1(Capping layer)として機能する非磁性体31u、熱吸収層HAL(Heat absorption layer)として機能する非磁性体32u、磁気異方性強化層HkEL(Hk enhancement layer)として機能する非磁性体33u、キャップ層CAP2として機能する非磁性体34u、記憶層SL(Storage layer)として機能する強磁性体35u、トンネルバリア層TB(Tunnel barrier layer)として機能する非磁性体36u、参照層RL(Reference layer)として機能する強磁性体37u、スペーサ層SP(Spacer layer)として機能する非磁性体38u、シフトキャンセル層SCL(Shift cancelling layer)として機能する強磁性体39u、及びバッファ層BUF(Buffer layer)として機能する非磁性体40uを含む。磁気抵抗効果素子MTJdは、例えば、キャップ層CAP1として機能する非磁性体31d、熱吸収層HALとして機能する非磁性体32d、磁気異方性強化層HkELとして機能する非磁性体33d、キャップ層CAP2として機能する非磁性体34d、記憶層SLとして機能する強磁性体35d、トンネルバリア層TBとして機能する非磁性体36d、参照層RLとして機能する強磁性体37d、スペーサ層SPとして機能する非磁性体38d、シフトキャンセル層SCLとして機能する強磁性体39d、及びバッファ層BUFとして機能する非磁性体40dを含む。
キャップ層CAP1及びCAP2、磁気異方性強化層HkEL、記憶層SL、トンネルバリア層TB、参照層RL、スペーサ層SP、シフトキャンセル層SCL、及びバッファ層BUFは、磁気抵抗効果素子MTJuと磁気抵抗効果素子MTJdとの間で同一の構成を有する。一方、熱吸収層HALは、磁気抵抗効果素子MTJuと磁気抵抗効果素子MTJdとの間で互いに異なる構成を有する。
磁気抵抗効果素子MTJuは、例えば、ビット線BL側からワード線WLu側に向けて(Z軸方向に)、非磁性体40u、強磁性体39u、非磁性体38u、強磁性体37u、非磁性体36u、強磁性体35u、非磁性体34u、非磁性体33u、非磁性体32u、及び非磁性体31uの順に、複数の膜が積層される。磁気抵抗効果素子MTJdは、例えば、ワード線WLd側からビット線BL側に向けて(Z軸方向に)、非磁性体40d、強磁性体39d、非磁性体38d、強磁性体37d、非磁性体36d、強磁性体35d、非磁性体34d、非磁性体33d、非磁性体32d、及び非磁性体31dの順に、複数の膜が積層される。磁気抵抗効果素子MTJu及びMTJdは、例えば、磁気抵抗効果素子MTJu及びMTJdを構成する磁性体の磁化方向がそれぞれ膜面に対して垂直方向を向く、垂直磁化型のMTJ素子として機能する。
なお、磁気抵抗効果素子MTJu及びMTJdは、上述したように、一部の層において互いに異なる構成(例えば、材料や膜厚等)を有するが、例えば、同じ層数で構成される。また、上述した構成の例に限らず、同じ層数で構成される範囲内において、磁気抵抗効果素子MTJu及びMTJdはそれぞれ、上述の各層31u〜40uの間及び31d〜40uの間に、図示しない更なる層を含んでいてもよい。
非磁性体31u及び31dは、非磁性の導電膜であり、それぞれワード線WLu及びビット線BLとの電気的な接続性を向上させる上部電極としての機能を有する。また、非磁性体31u及び31dは、例えば、高融点金属を含む。高融点金属とは、例えば、鉄(Fe)及びコバルト(Co)より融点が高い材料を示し、例えば、ジルコニウム(Zr)、ハフニウム(Hf)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、ニオブ(Nb)、チタン(Ti)、タンタル(Ta)、バナジウム(V)、ルテニウム(Ru)、及び白金(Pt)から選択される少なくとも1つの元素を含む。
非磁性体32u及び32dは、メモリセルアレイ10を製造する際に、それぞれ磁気抵抗効果素子MTJu及びMTJdに流入する熱量を調整する非磁性体であり、それぞれ異なる熱吸収率を有する。より具体的には、非磁性体32uの熱吸収率は、非磁性体32dの熱吸収率よりも大きくなるように設定される。すなわち、メモリセルアレイ10に或る大きさの熱量が加えられた場合、非磁性体32uが非磁性体32dよりも多くの熱量を吸収することにより、磁気抵抗効果素子MTJuの温度が磁気抵抗効果素子MTJdの温度よりも高くなる。非磁性体32u及び32dは、磁気抵抗効果素子MTJu及びMTJdの抵抗値の増加を抑制する観点から、非磁性体31u及び31dと同程度の抵抗率を有する材料を含むことが好ましい。このため、非磁性体32u及び32dの各々は、例えば、ジルコニウム(Zr)、ハフニウム(Hf)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、ニオブ(Nb)、チタン(Ti)、タンタル(Ta)、バナジウム(V)、ルテニウム(Ru)、及び白金(Pt)から選択される少なくとも1つの元素を含み得る。
なお、非磁性体36dが形成される層から非磁性体32dがn層異なる層内に形成される場合、非磁性体32uも同様に、非磁性体36uが形成される層からn層異なる層内に形成される(nは、2以上の整数)。図5の例では、非磁性体32u及び32dはそれぞれ、非磁性体36u及び36dが形成される層から、Z軸に沿って上方に4層異なる層内に形成される場合が示される。
非磁性体33u及び33dは、例えば、イリジウム(Ir)、ルテニウム(Ru)、ロジウム(Rh)、モリブデン(Mo)、鉄(Fe)、及びコバルト(Co)から選択される少なくとも1つの元素を含み、それぞれ強磁性体35u及び35dの垂直磁気異方性を強化する機能を有する非磁性体である。
上述のように、非磁性体32u及び32dは、互いに異なる熱吸収率を有するように設計されるため、選択される元素及び膜厚のいずれもが互いに同一とはならず、元素及び/又は膜厚が互いに異なるように設計され得る。例えば、非磁性体31d、非磁性体32d、及び非磁性体33dがいずれも主にルテニウム(Ru)を含む場合、非磁性体31u、非磁性体32u、及び非磁性体33uはそれぞれ、ルテニウム(Ru)、タンタル(Ta)、及びルテニウム(Ru)を主に含み得る。ここで、タンタル(Ta)は、ルテニウム(Ru)より熱吸収率が大きいため、磁気抵抗効果素子MTJuの熱吸収率を磁気抵抗効果素子MTJdの熱吸収率よりも大きくすることができる。
非磁性体34u及び34dはそれぞれ、非磁性の酸化物を含み、強磁性体35u及び35dの垂直磁気異方性を強化する機能、強磁性体35u及び35dにおけるダンピング定数の上昇を抑制する機能、並びに強磁性体35u及び35dの結晶化処理において強磁性体35u及び35d内への不純物の拡散を抑制する機能を有する。具体的には、例えば、非磁性体34u及び34dは、酸化マグネシウム(MgO)、又は希土類酸化物を含む。酸化マグネシウム(MgO)を含む場合、非磁性体34u及び34dはそれぞれ、体心立方(bcc:Body − centered cubic)系の結晶構造(膜面が(001)面に配向したNaCl結晶構造)を有することで、強磁性体35u及び35dとの界面から結晶質の膜を成長させるための核となるシード材として良質に機能し得る。また、希土類酸化物を含む場合、非磁性体34u及び34dはそれぞれ、強磁性体35u及び35d内に含まれるボロン(B)を吸収し、強磁性体35u及び35dの良質な結晶化に寄与し得る。なお、一般的に、酸化物は絶縁性を有するため、抵抗を低減する観点から、非磁性体34u及び34dの膜厚は、高々数ナノメートル(nm)であることが望ましい。
強磁性体35u及び35dは、膜面に垂直な方向に磁化容易軸方向を有し、Z軸に沿って、ビット線BL側、ワード線WL側のいずれかの方向に向かう磁化方向を有する強磁性体である。強磁性体35u及び35dは、鉄(Fe)、コバルト(Co)、及びニッケル(Ni)のうちの少なくともいずれか1つを含み、ボロン(B)を更に含み得る。より具体的には、例えば、強磁性体35u及び35dは、鉄コバルトボロン(FeCoB)又はホウ化鉄(FeB)を含み、体心立方系の結晶構造を有し得る。
非磁性体36u及び36dは、非磁性の絶縁体であり、例えば酸化マグネシウム(MgO)を含む。非磁性体36u及び36dはそれぞれ、強磁性体35u及び35dの結晶化処理において、強磁性体35uとの界面及び強磁性体35dとの界面から、結晶質の膜を成長させるための核となるシード材として機能する。非磁性体36u及び36dはそれぞれ、強磁性体35uと強磁性体37uとの間、及び強磁性体35dと強磁性体37dとの間に設けられて、これら2つの強磁性体と共に磁気トンネル接合を形成する。
強磁性体37u及び37dは、膜面に垂直な方向に磁化容易軸方向を有し、Z軸に沿って、ビット線BL側、ワード線WL側のいずれかの方向に向かう磁化方向を有する強磁性体である。強磁性体37u及び37dは、例えば、鉄(Fe)、コバルト(Co)、及びニッケル(Ni)のうちの少なくともいずれか1つを含み、ボロン(B)を更に含んでいてもよい。より具体的には、例えば、強磁性体37u及び37dは、鉄コバルトボロン(FeCoB)又はホウ化鉄(FeB)を含み、体心立方系の結晶構造を有し得る。強磁性体37u及び37dの磁化方向は、固定されており、図5の例では、それぞれ強磁性体39u及び39dの方向を向いている。なお、「磁化方向が固定されている」とは、強磁性体35u及び35dの磁化方向を反転させ得る大きさの電流(スピントルク)によって、磁化方向が変化しないことを意味する。
なお、図5では図示を省略しているが、強磁性体37u及び37dは、複数の層からなる積層体であってもよい。具体的には例えば、強磁性体37u及び37dを構成する積層体はそれぞれ、上述の材料を含む層を非磁性体36u及び36dとの界面層として有しつつ、非磁性の導電体を介して、更なる強磁性体が積層される構造であってもよい。当該非磁性の導電体は、例えば、タンタル(Ta)、ハフニウム(Hf)、タングステン(W)、ジルコニウム(Zr)、モリブデン(Mo)、ニオブ(Nb)、及びチタン(Ti)から選択される少なくとも1つの金属、又は当該金属の窒化物若しくは酸化物を含み得る。当該更なる強磁性体は、例えば、コバルト(Co)と白金(Pt)との多層膜(Co/Pt多層膜)、コバルト(Co)とニッケル(Ni)との多層膜(Co/Ni多層膜)、及びコバルト(Co)とパラジウム(Pd)との多層膜(Co/Pd多層膜)から選択される少なくとも1つの多層膜を含み得る。
非磁性体38u及び38dは、非磁性の導電体であり、例えばルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、バナジウム(V)、及びクロム(Cr)から選択される少なくとも1つの元素を含む。
強磁性体39u及び39dは、膜面に垂直な方向に磁化容易軸方向を有し、Z軸に沿って、ビット線BL側、ワード線WL側のいずれかの方向に向かう磁化方向を有する強磁性体である。強磁性体39u及び39dの磁化方向は、強磁性体37u及び37dと同様に固定されており、図5の例では、それぞれ強磁性体37u及び37dの方向を向いている。強磁性体39u及び39dは、例えばコバルト白金(CoPt)、コバルトニッケル(CoNi)、及びコバルトパラジウム(CoPd)から選択される少なくとも1つの合金を含む。強磁性体39u及び39dは、強磁性体37u及び37dと同様、複数の層からなる積層体であってもよい。その場合、強磁性体39u及び39dは、例えば、コバルト(Co)と白金(Pt)との多層膜(Co/Pt多層膜)、コバルト(Co)とニッケル(Ni)との多層膜(Co/Ni多層膜)、及びコバルト(Co)とパラジウム(Pd)との多層膜(Co/Pd多層膜)から選択される少なくとも1つの多層膜を含み得る。
強磁性体37u及び39u、並びに強磁性体37d及び39dはそれぞれ、非磁性体38u及び38dによって反強磁性的に結合される。すなわち、強磁性体37u及び39u、並びに強磁性体37d及び39dは、互いに反平行な磁化方向を有するように結合される。このため、図5の例では、強磁性体37u及び39uの磁化方向、並びに強磁性体37d及び39dの磁化方向は、互いに向かい合う方向を向いている。このような強磁性体37u、非磁性体38u、及び強磁性体39uの結合構造、並びに強磁性体37u、非磁性体38u、及び強磁性体39uの結合構造を、SAF(Synthetic Anti-Ferromagnetic)構造という。これにより、強磁性体39uは、強磁性体37uの漏れ磁場が強磁性体35uの磁化方向に与える影響を相殺することができ、強磁性体39dは、強磁性体37dの漏れ磁場が強磁性体35dの磁化方向に与える影響を相殺することができる。
非磁性体40u及び40dは、非磁性の導電体であり、それぞれビット線BL及びワード線WLdとの電気的な接続性を向上させる電極としての機能を有する。また、非磁性体38は、例えば、ジルコニウム(Zr)、ハフニウム(Hf)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、ニオブ(Nb)、チタン(Ti)、タンタル(Ta)、バナジウム(V)、イリジウム(Ir)、ルテニウム(Ru)、ロジウム(Rh)、及び白金(Pt)から選択される少なくとも1つの元素を含み、ボロン(B)を更に含んでいてもよい。
第1実施形態では、このような磁気抵抗効果素子MTJに直接書込み電流を流し、この書込み電流によって記憶層SL及び参照層RLにスピントルクを注入し、記憶層SLの磁化方向及び参照層RLの磁化方向を制御するスピン注入書込み方式を採用する。磁気抵抗効果素子MTJは、記憶層SL及び参照層RLの磁化方向の相対関係が平行か反平行かによって、低抵抗状態及び高抵抗状態のいずれかを取ることが出来る。
磁気抵抗効果素子MTJに、図5における矢印A1の方向、即ち記憶層SLから参照層RLに向かう方向に、或る大きさの書込み電流Ic0を流すと、記憶層SL及び参照層RLの磁化方向の相対関係は、平行になる。この平行状態の場合、磁気抵抗効果素子MTJの抵抗値は最も低くなり、磁気抵抗効果素子MTJは低抵抗状態に設定される。この低抵抗状態は、「P(Parallel)状態」と呼ばれ、例えばデータ“0”の状態と規定される。
また、磁気抵抗効果素子MTJに、図5における矢印A2の方向、即ち参照層RLから記憶層SLに向かう方向(矢印A1と反対方向)に、書込み電流Ic0より大きい書込み電流Ic1を流すと、記憶層SL及び参照層RLの磁化方向の相対関係は、反平行になる。この反平行状態の場合、磁気抵抗効果素子MTJの抵抗値は最も高くなり、磁気抵抗効果素子MTJは高抵抗状態に設定される。この高抵抗状態は、「AP(Anti-Parallel)状態」と呼ばれ、例えばデータ“1”の状態と規定される。
なお、以下の説明では、上述したデータの規定方法に従って説明するが、データ“1”及びデータ“0”の規定の仕方は、上述した例に限られない。例えば、P状態をデータ“1”と規定し、AP状態をデータ“0”と規定してもよい。
1.2 磁気抵抗効果素子の製造方法
次に、第1実施形態に係る磁気記憶装置のメモリセルアレイの製造方法について説明する。
図6乃至図10は、第1実施形態に係る磁気記憶装置のメモリセルアレイの製造方法を説明するための模式図である。
まず、図6に示すように、半導体基板20の上方にX軸に沿って延びる複数の導電体21がY軸に沿って並ぶように形成される。複数の導電体21の間が図示しない絶縁体によって埋め込まれた後、複数の導電体21の各々の上面上に複数の素子22が形成される。複数の素子22の各々は、例えば、図5(B)を参照して説明した磁気抵抗効果素子MTJdに対応する積層膜を含む。なお、図6に対応する工程において形成される当該積層膜内において、強磁性体35dは、アモルファス状態で成膜される。
次に、図7に示すように、複数の素子22の各々の上面上に、素子23が形成される。そして、Y軸に沿って並ぶ複数の素子23の各々の上面上が電気的に接続されるように、各々がY軸に沿って延び、かつX軸に沿って並ぶ複数の導電体24が形成される。なお、複数の素子22の間、複数の素子23の間、及び複数の導電体24の間には、層間絶縁膜INSdとして機能する絶縁体28が適宜形成される。
図7に沿って説明した工程により、磁気抵抗効果素子MTJdの形成工程直後から磁気抵抗効果素子MTJuの形成工程直前までにおける、その他の構造BEOLdを形成する工程が終了する。当該工程によって、複数の素子22には、熱履歴T_BEOLdが入力される。
次に、図8に示すように、複数の導電体24の各々の上面上に複数の素子25が形成される。複数の素子25の各々は、例えば、図5(A)を参照して説明した磁気抵抗効果素子MTJuに対応する積層膜を含む。なお、図8に対応する工程において形成される当該積層膜内において、強磁性体35uは、アモルファス状態で成膜される。
次に、図9に示すように、複数の素子25の各々の上面上に、素子26が形成される。そして、X軸に沿って並ぶ複数の素子26の各々の上面上が電気的に接続されるように、各々がX軸に沿って延び、かつY軸に沿って並ぶ複数の導電体27が形成される。なお、複数の素子25の間、複数の素子26の間、複数の導電体27の間、及び複数の導電体27の上方には、層間絶縁膜INSuとして機能する絶縁体29が適宜形成される。
図9に沿って説明した工程により、磁気抵抗効果素子MTJuの形成工程直後からアニーリング工程直前までにおける、その他の構造BEOLuを形成する工程が終了する。当該工程によって、複数の素子22及び複数の素子25には、熱履歴T_BEOLuが入力される。
なお、上述の通り、複数の素子22及び複数の素子25は、互いに熱吸収率が異なるように形成される。しかしながら、熱履歴T_BEOLu(及びT_BEOLd)は、短期間に急激に大きな熱量を与えるランプアニールのような加熱手法とは異なり、比較的長時間にわたって半導体基板20上の積層体が加熱される。このため、構造BEOLuの形成工程において、複数の素子22と複数の素子25との間で、熱吸収率の差異に伴って生じる熱履歴の差異は、無視できる程度に小さい。このため、複数の素子22及び複数の素子25に入力される熱履歴T_BEOLuは、熱吸収率の差異に依らず、同等であると見なすことができる。
次に、図10に示すように、上述して工程によって形成された構造がアニーリング工程によって加熱される。これにより、複数の素子22内の強磁性体35d(及び37d)、並びに複数の素子25内の強磁性体35u(及び37u)は、アモルファス状態から結晶質に変換される。これにより、複数の素子22及び複数の素子25はそれぞれ、磁気抵抗効果素子MTJd及びMTJuとしての特性を得ることができる。
なお、当該アニーリング工程は、短期間に急激に大きな熱量を与えるランプアニールである。このため、複数の素子22及び複数の素子25にはそれぞれ、熱吸収率の大きさに相関する熱履歴T_postd及びT_postuが入力される。すなわち、複数の素子22に入力される熱履歴T_postdは、複数の素子25に入力される熱履歴T_postuよりも小さくなる。
以上により、複数の素子22には総熱履歴Td(=T_BEOLd+T_BEOLu+T_postd)が入力され、複数の素子25には総熱履歴Tu(=T_BEOLu+T_postu)が入力され、メモリセルアレイ10の製造が終了する。
1.3 本実施形態に係る効果
第1実施形態によれば、異なる層に形成される磁気抵抗効果素子間の特性ばらつきを抑制することができる。本効果について以下に説明する。
磁気抵抗効果素子MTJdは、磁気抵抗効果素子MTJuよりも下層に形成される。これにより、磁気抵抗効果素子MTJdには、磁気抵抗効果素子MTJdの形成後かつ磁気抵抗効果素子MTJuの形成までに形成される他の構造の成膜処理の際に入力される熱履歴T_BEOLdが、磁気抵抗効果素子MTJuよりも余分に入力される。このため、磁気抵抗効果素子MTJu及びMTJdが同等の熱吸収率となるように設計すると、アニーリング処理までに入力される総熱履歴Tu及びTdに、熱履歴T_BEOLd分の差が発生してしまい、当該差によって、磁気抵抗効果素子MTJu及びMTJdの特性に差が生じてしまう可能性がある。
第1実施形態によれば、非磁性体32dの熱吸収率は、非磁性体32uの熱吸収率よりも小さくなるように設計される。具体的には、非磁性体32dが主にルテニウム(Ru)を含むように形成される場合、非磁性体32uは、ルテニウム(Ru)より熱吸収率が大きい材料であるタンタル(Ta)が主に含まれるように形成される。これにより、アニーリング処理によって短時間に同じ熱量が印加された場合に、磁気抵抗効果素子MTJdに入力される熱履歴T_postdは、磁気抵抗効果素子MTJuに入力される熱履歴T_postuよりも小さくなる(T_postd<T_postu)。このため、熱履歴T_postdと熱履歴T_postuとの差を適切な大きさ(例えば、T_BEOLd程度)に設定することにより、メモリセルアレイ10を製造する際に磁気抵抗効果素子MTJdに入力される総熱履歴Td(=T_BEOLd+T_BEOLu+T_postd)と、磁気抵抗効果素子MTJuに入力される総熱履歴Tu(=T_BEOLu+T_postu)とを、同等にすることができる。
以下、図11を用いて、説明を補足する。
図11は、第1実施形態に係る効果を説明するためのダイアグラムである。図11では、アニーリング処理の際に磁気抵抗効果素子MTJに印加される温度が横軸に示され、当該アニーリング温度をT1からT3まで変化させた場合における、熱吸収率が互いに異なる2つの磁気抵抗効果素子MTJの特性が縦軸に示される。具体的には、図11(A)には、熱吸収率が大きい方の磁気抵抗比TMRuの変化が線Lu1として示され、熱吸収率が小さい方の磁気抵抗比TMRdの変化が線Ld1として示される。図11(B)には、熱吸収率が大きい方の反強磁性結合力Hexuの変化が線Lu2として示され、熱吸収率が小さい方の反強磁性結合力Hexdの変化が線Ld2として示される。なお、図11では、磁気抵抗効果素子MTJu及びMTJdには、成膜時に同一の熱履歴T_BEOLが入力された場合が示される(つまり、アニーリング処理以外の熱履歴は考慮していない)。
図11(A)に示すように、磁気抵抗比TMRdの変化を示す線Ld1は、磁気抵抗比TMRuの変化を示す線Lu1に対して、アニーリング温度に対する応答が遅れるように、紙面右側(横軸の正方向)にシフトしている。具体的には、アニーリング温度T2が印加された場合における磁気抵抗比TMRdは、アニーリング温度(T2−Δ)が印加された場合における磁気抵抗比TMRuと同等となり、アニーリング温度(T2+Δ)が印加された場合における磁気抵抗比TMRdは、アニーリング温度T2が印加された場合における磁気抵抗比TMRuと同等となる(Δ>0)。
また、図11(B)に示すように、反強磁性結合力Hexdの変化を示す線Ld2は、反強磁性結合力Hexuの変化を示す線Lu2に対して、アニーリング温度に対する応答が遅れるように、紙面右側(横軸の正方向)にシフトしている。具体的には、アニーリング温度T2が印加された場合における反強磁性結合力Hexdは、アニーリング温度(T2−Δ)が印加された場合における反強磁性結合力Hexuと同等となり、アニーリング温度(T2+Δ)が印加された場合における反強磁性結合力Hexdは、アニーリング温度T2が印加された場合における反強磁性結合力Hexuと同等となる。
このように、磁気抵抗効果素子MTJu及びMTJdの熱吸収率を互いに異ならせることによって、アニーリング処理に際して入力される熱履歴を互いに異ならせることができる。これにより、異なる層に形成される磁気抵抗効果素子MTJの間に生じる熱履歴の差T_BEOLdを相殺することができ、総熱履歴Tu及びTdを同等にすることができる。したがって、磁気抵抗効果素子MTJの間の特性ばらつきを抑制することができる。
1.4 第1変形例
上述の第1実施形態では、記憶層SLが参照層RLよりも上層に形成されるトップフリー構造において、熱吸収層HALが記憶層SLよりも上方に形成される場合について説明したが、これに限られない。例えば、熱吸収層HALは、トップフリー構造において、記憶層SLよりも下方に形成されてもよい。以下では、説明の便宜上、第1実施形態との差異点について主に説明する。
図12は、第1実施形態の第1変形例に係る磁気記憶装置の磁気抵抗効果素子の構成を示す断面図であり、第1実施形態における図5に対応する。
図12に示すように、磁気抵抗効果素子MTJuは、例えば、ビット線BL側からワード線WLu側に向けて(Z軸方向に)、熱吸収層HALとして機能する非磁性体32uA、結晶分断層(Crystal separation layer)CSLとして機能する非磁性体41u、非磁性体40u、強磁性体39u、非磁性体38u、強磁性体37u、非磁性体36u、強磁性体35u、非磁性体34u、非磁性体33u、及び非磁性体31uの順に、複数の膜が積層される。磁気抵抗効果素子MTJdは、例えば、ワード線WLd側からビット線BL側に向けて(Z軸方向に)、熱吸収層HALとして機能する非磁性体32dA、結晶分断層CSLとして機能する非磁性体41d、非磁性体40d、強磁性体39d、非磁性体38d、強磁性体37d、非磁性体36d、強磁性体35d、非磁性体34d、非磁性体33d、及び非磁性体31dの順に、複数の膜が積層される。
非磁性体36dが形成される層から非磁性体32dAがn層異なる層内に形成される場合、非磁性体32uAも同様に、非磁性体36uが形成される層からn層異なる層内に形成される(nは、2以上の整数)。図12の例では、非磁性体32uA及び32dAはそれぞれ、非磁性体36u及び36dが形成される層から、Z軸に沿って下方に6層異なる層内に形成される場合が示される。なお、非磁性体32uA及び32dAは、形成される層が異なる点を除いて第1実施形態における非磁性体32u及び32dと同等であるため、説明を省略する。
非磁性体41u及び41dは、アモルファス状態の層であり、各々の上層と下層との間の結晶構造を分断する機能を有する。なお、非磁性体41u及び41dは、アニーリング処理(例えば、400℃程度の高温下)によって結晶化せずにアモルファス状態を保つことが望ましい。このため、非磁性体41u及び41dは、例えば、ホウ化ハフニウム(HfB)を含み得る。
以上のように構成することにより、熱吸収層HALを記憶層SLの下方に形成した場合においても、磁気抵抗効果素子MTJ内の各層の結晶性を保つことができる。このため、磁気異方性や磁気抵抗比等の特性を維持しつつ、上層の磁気抵抗効果素子MTJuと下層の磁気抵抗効果素子MTJdとの間の熱吸収率を異ならせることができる。
1.5 第2変形例
上述の第1実施形態では、トップフリー構造において、熱吸収層HALの上層にキャップ層CAP1が形成される場合について説明したが、これに限られない。例えば、キャップ層CAP1は形成されなくてもよい。以下では、説明の便宜上、第1実施形態との差異点について主に説明する。
図13は、第1実施形態の第2変形例に係る磁気記憶装置の磁気抵抗効果素子の構成を示す断面図であり、第1実施形態における図5に対応する。
図13に示すように、第1実施形態の第2変形例における磁気抵抗効果素子MTJu及びMTJdはそれぞれ、最上層に非磁性体32u及び32dが形成される。この場合においても、磁気抵抗効果素子MTJu及びMTJdの間の熱吸収率を異ならせることができ、第1実施形態と同等の効果を奏することができる。
2. 第2実施形態
次に、第2実施形態に係る磁気記憶装置について説明する。第1実施形態では、磁気抵抗効果素子MTJがトップフリー構造である場合について説明したが、第2実施形態では、ボトムフリー構造の磁気抵抗効果素子MTJがボトムフリー構造である場合について説明する。ボトムフリー構造の磁気抵抗効果素子MTJは、記憶層SLが参照層よりも下方に形成される。
2.1 磁気抵抗効果素子
第2実施形態に係る磁気装置の磁気抵抗効果素子の構成について図14を用いて説明する。図14は、第2実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を示す断面図であり、第1実施形態における図5に対応する。
図14に示すように、磁気抵抗効果素子MTJuは、例えば、キャップ層CAP1として機能する非磁性体51u、熱吸収層HALとして機能する非磁性体52u、シフトキャンセル層SCLとして機能する強磁性体53u、スペーサ層として機能する非磁性体54u、参照層RLとして機能する強磁性体55u、トンネルバリア層TBとして機能する非磁性体56u、記憶層SLとして機能する強磁性体57u、下地層(Under layer)として機能する非磁性体58u、磁気異方性強化層HkELとして機能する非磁性体59u、及びバッファ層BUFとして機能する非磁性体60uを含む。磁気抵抗効果素子MTJdは、例えば、キャップ層CAP1として機能する非磁性体51d、熱吸収層HALとして機能する非磁性体52d、シフトキャンセル層SCLとして機能する強磁性体53d、スペーサ層として機能する非磁性体54d、参照層RLとして機能する強磁性体55d、トンネルバリア層TBとして機能する非磁性体56d、記憶層SLとして機能する強磁性体57d、下地層として機能する非磁性体58d、磁気異方性強化層HkELとして機能する非磁性体59d、及びバッファ層BUFとして機能する非磁性体60dを含む。
非磁性体56dが形成される層から非磁性体52dがn層異なる層内に形成される場合、非磁性体52uも同様に、非磁性体56uが形成される層からn層異なる層内に形成される(nは、2以上の整数)。図14の例では、非磁性体52u及び52dはそれぞれ、非磁性体56u及び56dが形成される層から、Z軸に沿って上方に4層異なる層内に形成される場合が示される。
キャップ層CAP1、シフトキャンセル層SCL、スペーサ層SP、参照層RL、トンネルバリア層TB、記憶層SL、磁気異方性強化層HkEL、及びバッファ層BUFは、第1実施形態と同等であり、かつ磁気抵抗効果素子MTJuと磁気抵抗効果素子MTJdとの間で同一の構成を有する。また、下地層ULは、第1実施形態におけるキャップ層CAP2と同等であり、かつ磁気抵抗効果素子MTJuと磁気抵抗効果素子MTJdとの間で同一の構成を有する。一方、熱吸収層HALは、磁気抵抗効果素子MTJuの熱吸収率が磁気抵抗効果素子MTJdの熱吸収率よりも大きい。
以上のように構成することにより、磁気抵抗効果素子MTJをボトムフリー構造にした場合においても、熱吸収層HALを記憶層SLの上方に形成することができる。このため、上層の磁気抵抗効果素子MTJuと下層の磁気抵抗効果素子MTJdとの間の熱吸収率を異ならせることができ、層間における特性のばらつきを抑制することができる。
2.2 第1変形例
上述の第2実施形態では、ボトムフリー構造において、熱吸収層HALが記憶層SLよりも上方に形成される場合について説明したが、これに限られない。例えば、熱吸収層HALは、ボトムフリー構造において、記憶層SLよりも下方に形成されてもよい。以下では、説明の便宜上、第2実施形態との差異点について主に説明する。
図15は、第2実施形態の第1変形例に係る磁気記憶装置の磁気抵抗効果素子の構成を示す断面図であり、第2実施形態における図14に対応する。
図15に示すように、磁気抵抗効果素子MTJuは、例えば、ビット線BL側からワード線WLu側に向けて(Z軸方向に)、熱吸収層HALとして機能する非磁性体52uA、結晶分断層CSLとして機能する非磁性体61u、非磁性体60u、非磁性体59u、非磁性体58u、強磁性体57u、非磁性体56u、強磁性体55u、非磁性体54u、強磁性体53u、及び非磁性体51uの順に、複数の膜が積層される。磁気抵抗効果素子MTJdは、例えば、ワード線WLd側からビット線BL側に向けて(Z軸方向に)、熱吸収層HALとして機能する非磁性体52dA、結晶分断層CSLとして機能する非磁性体61d、非磁性体60d、非磁性体59d、非磁性体58d、強磁性体57d、非磁性体56d、強磁性体55d、非磁性体54d、強磁性体53d、及び非磁性体51dの順に、複数の膜が積層される。
非磁性体56dが形成される層から非磁性体52dAがn層異なる層内に形成される場合、非磁性体52uAも同様に、非磁性体56uが形成される層からn層異なる層内に形成される(nは、2以上の整数)。図15の例では、非磁性体52uA及び52dAはそれぞれ、非磁性体56u及び56dが形成される層から、Z軸に沿って下方に4層異なる層内に形成される場合が示される。
非磁性体52uA及び52dAは、形成される層が異なる点を除いて第2実施形態における非磁性体52u及び52dと同等であるため、説明を省略する。
非磁性体61u及び61dは、アモルファス状態の層であり、各々の上層と下層との間の結晶構造を分断する機能を有する。なお、非磁性体61u及び61dは、アニーリング処理(例えば、400℃程度の高温下)によって結晶化せずにアモルファス状態を保つことが望ましい。このため、非磁性体61u及び61dは、例えば、ホウ化ハフニウム(HfB)を含み得る。
以上のように構成することにより、熱吸収層HALを記憶層SLの下方に形成した場合においても、磁気抵抗効果素子MTJ内の各層の結晶性を保つことができる。このため、磁気異方性や磁気抵抗比等の特性を維持しつつ、上層の磁気抵抗効果素子MTJuと下層の磁気抵抗効果素子MTJdとの間の熱吸収率を異ならせることができる。
2.3 第2変形例
上述の第2実施形態では、ボトムフリー構造において、熱吸収層HALの上層にキャップ層CAP1が形成される場合について説明したが、これに限られない。例えば、キャップ層CAP1は形成されなくてもよい。以下では、説明の便宜上、第2実施形態との差異点について主に説明する。
図16は、第2実施形態の第2変形例に係る磁気記憶装置の磁気抵抗効果素子の構成を示す断面図であり、第2実施形態における図14に対応する。
図16に示すように、第2実施形態の第2変形例における磁気抵抗効果素子MTJu及びMTJdはそれぞれ、最上層に非磁性体52u及び52dが形成される。この場合においても、磁気抵抗効果素子MTJu及びMTJdの間の熱吸収率を異ならせることができ、第2実施形態と同等の効果を奏することができる。
3. その他
なお、上述の第1実施形態及び第2実施形態に限らず、種々の変形が適用可能である。
上述の第1実施形態及び第2実施形態では、上層の熱吸収層HALと下層の熱吸収層HALとの間で熱吸収率を異ならせるために、互いに材料を含む場合について説明したが、これに限られない。例えば、上層の熱吸収層HALは、下層の熱吸収層HALと同等の元素を主に含むか否かによらず、下層の熱吸収層HALよりも膜厚が厚く形成され得る。これにより、上層の熱吸収層HALの熱吸収率を下層の熱吸収層HALの熱吸収率よりも大きくすることができる。このため、アニーリング処理に際して、入力される熱履歴を互いに異ならせることができ、当該差によって、異なる層に形成される磁気抵抗効果素子MTJu及びMTJdの間に生じる熱履歴の差T_BEOLdを相殺することができる。したがって、総熱履歴Tu及びTdを同等にすることができ、磁気抵抗効果素子MTJu及びMTJdの間の特性ばらつきを抑制することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…磁気記憶装置、10…メモリセルアレイ、11…ロウ選択回路、12…カラム選択回路、13…デコード回路、14…書込み回路、15…読出し回路、16…電圧生成回路、17…入出力回路、18…制御回路、20…半導体基板、21,24,27…導電体、22,23,25,26…素子、28,29…絶縁体、31,32,32A,33,34,36,38,40,41,51,52,52A,54,56,58,59,60,61…非磁性体、35,37,39,53,55,57…強磁性体。

Claims (20)

  1. 第1磁気抵抗効果素子を含む第1メモリセルと、
    前記第1メモリセルの上方において、第2磁気抵抗効果素子を含む第2メモリセルと、
    を備え、
    前記第1磁気抵抗効果素子の熱吸収率は、前記第2磁気抵抗効果素子の熱吸収率より小さい、
    磁気記憶装置。
  2. 前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々は、
    第1強磁性体と、
    第2強磁性体と、
    前記第1強磁性体と前記第2強磁性体との間において酸化マグネシウム(MgO)を含む第1非磁性体と、
    前記第1非磁性体から、第1方向にn層異なる層内の第2非磁性体と(nは2以上の整数)、
    を含み、
    前記第1磁気抵抗効果素子の前記第2非磁性体の熱吸収率は、前記第2磁気抵抗効果素子の前記第2非磁性体の熱吸収率より小さい、
    請求項1記載の磁気記憶装置。
  3. 前記第1磁気抵抗効果素子の前記第2非磁性体は、前記第2磁気抵抗効果素子の前記第2非磁性体と異なる元素を含む、
    請求項2記載の磁気記憶装置。
  4. 前記第1磁気抵抗効果素子の前記第2非磁性体は、ルテニウム(Ru)を含み、
    前記第2磁気抵抗効果素子の前記第2非磁性体は、タンタル(Ta)を含む、
    請求項3記載の磁気記憶装置。
  5. 前記第1磁気抵抗効果素子の前記第2非磁性体は、前記第2磁気抵抗効果素子の前記第2非磁性体と異なる膜厚を有する、
    請求項2記載の磁気記憶装置。
  6. 前記第1磁気抵抗効果素子の前記第2非磁性体の膜厚は、前記第2磁気抵抗効果素子の前記第2非磁性体の膜厚より薄い、
    請求項5記載の磁気記憶装置。
  7. 前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々において、前記第2非磁性体は、前記第1非磁性体の上方にある、
    請求項2記載の磁気記憶装置。
  8. 前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々において、前記第1強磁性体は、前記第1非磁性体と前記第2非磁性体との間にあり、
    前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々は、
    前記第1強磁性体と前記第2非磁性体との間において、酸化物を含む第3非磁性体と、
    前記第2非磁性体と前記第3非磁性体との間において、ルテニウム(Ru)、イリジウム(Ir)、ロジウム(Rh)、モリブデン(Mo)、鉄(Fe)、及びコバルト(Co)から選択される少なくとも1つの元素を含む第4非磁性体と、
    を更に含む、
    請求項7記載の磁気記憶装置。
  9. 前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々は、前記第4非磁性体との間に前記第2非磁性体を挟み、金属を含む第5非磁性体を更に含む、
    請求項8記載の磁気記憶装置。
  10. 前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々において、前記第2強磁性体は、前記第1非磁性体と前記第2非磁性体との間にあり、
    前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々は、
    前記第2強磁性体と前記第2非磁性体との間の第3強磁性体と、
    前記第2強磁性体と前記第3強磁性体との間において、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、バナジウム(V)、及びクロム(Cr)から選択される少なくとも1つの元素を含む第6非磁性体と、
    を更に含む、
    請求項7記載の磁気記憶装置。
  11. 前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々は、前記第3強磁性体との間に前記第2非磁性体を挟み、金属を含む第5非磁性体を更に含む、
    請求項10記載の磁気記憶装置。
  12. 前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々において、前記第2非磁性体は、前記第1非磁性体の下方にある、
    請求項2記載の磁気記憶装置。
  13. 前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々において、前記第1強磁性体は、前記第1非磁性体と前記第2非磁性体との間にあり、
    前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々は、
    前記第1強磁性体と前記第2非磁性体との間において、酸化物を含む第3非磁性体と、
    前記第2非磁性体と前記第3非磁性体との間において、ルテニウム(Ru)、イリジウム(Ir)、ロジウム(Rh)、モリブデン(Mo)、鉄(Fe)、及びコバルト(Co)から選択される少なくとも1つの元素を含む第4非磁性体と、
    を更に含む、
    請求項12記載の磁気記憶装置。
  14. 前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々は、前記第2非磁性体と前記第4非磁性体との間において、アモルファス状態の第7非磁性体を更に含む、
    請求項13記載の磁気記憶装置。
  15. 前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々において、前記第2強磁性体は、前記第1非磁性体と前記第2非磁性体との間にあり、
    前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々は、
    前記第2強磁性体と前記第2非磁性体との間において、第3強磁性体と、
    前記第2強磁性体と前記第3強磁性体との間において、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、バナジウム(V)、及びクロム(Cr)から選択される少なくとも1つの元素を含む第6非磁性体と、
    を更に含む、
    請求項12記載の磁気記憶装置。
  16. 前記第1磁気抵抗効果素子及び前記第2磁気抵抗効果素子の各々は、前記第2非磁性体と前記第3強磁性体との間において、アモルファス状態の第7非磁性体を更に含む、
    請求項15記載の磁気記憶装置。
  17. 前記第1強磁性体及び前記第2強磁性体は、鉄(Fe)、コバルト(Co)、及びニッケル(Ni)から選択される少なくとも1つの元素を含む、
    請求項2記載の磁気記憶装置。
  18. 前記第1強磁性体は、
    前記第1強磁性体から前記第2強磁性体への第1電流に応じて第1抵抗値となり、
    前記第2強磁性体から前記第1強磁性体への第2電流に応じて第2抵抗値となる、
    請求項2記載の磁気記憶装置。
  19. 前記第1抵抗値は、前記第2抵抗値より小さい、
    請求項18記載の磁気記憶装置。
  20. 前記第1メモリセルは、前記第1磁気抵抗効果素子と直列に接続された2端子型のスイッチング素子を含み、
    前記第2メモリセルは、前記第2磁気抵抗効果素子と直列に接続された2端子型のスイッチング素子を含む、
    請求項1記載の磁気記憶装置。
JP2019166174A 2019-09-12 2019-09-12 磁気記憶装置 Pending JP2021044429A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019166174A JP2021044429A (ja) 2019-09-12 2019-09-12 磁気記憶装置
CN202010120714.1A CN112490262A (zh) 2019-09-12 2020-02-26 磁性存储装置
TW109106232A TWI750599B (zh) 2019-09-12 2020-02-26 磁性記憶裝置
US16/816,961 US11329215B2 (en) 2019-09-12 2020-03-12 Magnetic memory device
US17/717,518 US11832528B2 (en) 2019-09-12 2022-04-11 Magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019166174A JP2021044429A (ja) 2019-09-12 2019-09-12 磁気記憶装置

Publications (1)

Publication Number Publication Date
JP2021044429A true JP2021044429A (ja) 2021-03-18

Family

ID=74864347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019166174A Pending JP2021044429A (ja) 2019-09-12 2019-09-12 磁気記憶装置

Country Status (4)

Country Link
US (2) US11329215B2 (ja)
JP (1) JP2021044429A (ja)
CN (1) CN112490262A (ja)
TW (1) TWI750599B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145347B1 (en) * 2020-05-21 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6411383A (en) * 1987-07-06 1989-01-13 Mitsubishi Electric Corp Metal vapor laser device
JPH04130746A (ja) * 1990-09-21 1992-05-01 Hitachi Ltd ウエハ温度測定用の放射温度計およびウエハ温度測定方法
JP2000258520A (ja) * 1999-03-10 2000-09-22 Sumitomo Electric Ind Ltd 超電導体の冷却装置
JP2003303928A (ja) * 2002-04-10 2003-10-24 Elpida Memory Inc 半導体装置実装用パッケージ
JP2004152893A (ja) * 2002-10-29 2004-05-27 Sony Corp 半導体装置及び半導体メモリ
JP2005108299A (ja) * 2003-09-29 2005-04-21 Sony Corp 磁気抵抗効果型磁気ヘッドの製造方法
JP2005158270A (ja) * 2003-11-20 2005-06-16 Sumitomo Electric Ind Ltd 被加熱物載置用ヒータ部材及び加熱処理装置
JP2005203443A (ja) * 2004-01-13 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
WO2007119708A1 (ja) * 2006-04-11 2007-10-25 Nec Corporation 磁気ランダムアクセスメモリ
JP2012015513A (ja) * 2010-06-29 2012-01-19 Headway Technologies Inc Tmrデバイスおよびその製造方法
US20120086067A1 (en) * 2010-10-11 2012-04-12 Monolithic 3D Inc. Semiconductor device and structure
JP2016207993A (ja) * 2015-04-16 2016-12-08 友美恵 山口 熱移送テープ。
US20180335486A1 (en) * 2017-05-19 2018-11-22 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
WO2019018051A1 (en) * 2017-07-21 2019-01-24 Applied Materials, Inc. MAGNETIC TUNNEL JUNCTIONS SUITABLE FOR HEAT TREATMENT AT HIGH TEMPERATURE
US20190140022A1 (en) * 2017-11-09 2019-05-09 Samsung Electronics Co., Ltd. Memory devices having crosspoint memory arrays therein with multi-level word line and bit line structures
US20190206932A1 (en) * 2017-12-29 2019-07-04 Spin Memory, Inc. Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59164300A (ja) 1983-03-04 1984-09-17 日本電気株式会社 熱制御機構
EP0685746A3 (en) * 1994-05-30 1996-12-04 Sony Corp Magnetoresistive effect device having improved thermal resistance.
JP3749649B2 (ja) 1999-04-16 2006-03-01 日本電産サンキョー株式会社 磁気抵抗素子
JP4482667B2 (ja) 2004-09-13 2010-06-16 独立行政法人産業技術総合研究所 冷却効果を持つ配線構造
JP4643617B2 (ja) * 2007-06-26 2011-03-02 株式会社東芝 不揮発性半導体記憶装置
KR101584099B1 (ko) * 2009-08-19 2016-01-13 삼성전자주식회사 자성층을 구비한 트랙 및 이를 포함하는 자성소자
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8077559B1 (en) * 2010-06-25 2011-12-13 Tdk Corporation Thermally-assisted magnetic recording head including plasmon generator
US8379352B1 (en) * 2011-09-08 2013-02-19 HGST Netherlands B.V. Thermagnonic spin-torque oscillator(STO) and sensor utilizing same to detect shifts in the free layer magnetization oscillation frequency
JP5734800B2 (ja) * 2011-09-21 2015-06-17 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP5490167B2 (ja) * 2012-03-23 2014-05-14 株式会社東芝 磁気メモリ
CN105122489B (zh) * 2013-11-01 2017-10-13 中国科学院物理研究所 一种用于温度传感器的纳米磁性多层膜及其制造方法
US9305576B2 (en) 2014-09-09 2016-04-05 Kabushiki Kaisha Toshiba Magnetoresistive element
US20160130693A1 (en) * 2014-11-11 2016-05-12 Kazuya Sawada Method of manufacturing magnetoresistive memory device and manufacturing apparatus of the same
CN107112049A (zh) * 2014-12-23 2017-08-29 3B技术公司 采用薄膜晶体管的三维集成电路
JP6130886B2 (ja) * 2015-09-16 2017-05-17 株式会社東芝 磁気素子及び記憶装置
JP6426330B1 (ja) * 2017-02-27 2018-11-21 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
US10468456B2 (en) * 2018-02-17 2019-11-05 Globalfoundries Inc. Integrated circuits including magnetic random access memory structures having reduced switching energy barriers for differential bit operation and methods for fabricating the same
JP2020047703A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 磁気記憶装置
EP3664094B1 (en) * 2018-12-06 2022-08-24 IMEC vzw A magnetic tunnel junction unit and a memory device
DE102019114016B4 (de) * 2019-05-24 2021-02-18 Siempelkamp Maschinen- Und Anlagenbau Gmbh Verfahren und Vorrichtung zur Erwärmung einer Pressgutmatte
EP3839955A1 (en) * 2019-12-18 2021-06-23 Imec VZW Dual stack sot
KR20230057719A (ko) * 2021-10-22 2023-05-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6411383A (en) * 1987-07-06 1989-01-13 Mitsubishi Electric Corp Metal vapor laser device
JPH04130746A (ja) * 1990-09-21 1992-05-01 Hitachi Ltd ウエハ温度測定用の放射温度計およびウエハ温度測定方法
JP2000258520A (ja) * 1999-03-10 2000-09-22 Sumitomo Electric Ind Ltd 超電導体の冷却装置
JP2003303928A (ja) * 2002-04-10 2003-10-24 Elpida Memory Inc 半導体装置実装用パッケージ
JP2004152893A (ja) * 2002-10-29 2004-05-27 Sony Corp 半導体装置及び半導体メモリ
JP2005108299A (ja) * 2003-09-29 2005-04-21 Sony Corp 磁気抵抗効果型磁気ヘッドの製造方法
JP2005158270A (ja) * 2003-11-20 2005-06-16 Sumitomo Electric Ind Ltd 被加熱物載置用ヒータ部材及び加熱処理装置
JP2005203443A (ja) * 2004-01-13 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
WO2007119708A1 (ja) * 2006-04-11 2007-10-25 Nec Corporation 磁気ランダムアクセスメモリ
JP2012015513A (ja) * 2010-06-29 2012-01-19 Headway Technologies Inc Tmrデバイスおよびその製造方法
US20120086067A1 (en) * 2010-10-11 2012-04-12 Monolithic 3D Inc. Semiconductor device and structure
JP2016207993A (ja) * 2015-04-16 2016-12-08 友美恵 山口 熱移送テープ。
US20180335486A1 (en) * 2017-05-19 2018-11-22 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
WO2019018051A1 (en) * 2017-07-21 2019-01-24 Applied Materials, Inc. MAGNETIC TUNNEL JUNCTIONS SUITABLE FOR HEAT TREATMENT AT HIGH TEMPERATURE
US20190140022A1 (en) * 2017-11-09 2019-05-09 Samsung Electronics Co., Ltd. Memory devices having crosspoint memory arrays therein with multi-level word line and bit line structures
US20190206932A1 (en) * 2017-12-29 2019-07-04 Spin Memory, Inc. Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor

Also Published As

Publication number Publication date
US20220238792A1 (en) 2022-07-28
US11329215B2 (en) 2022-05-10
TW202111709A (zh) 2021-03-16
TWI750599B (zh) 2021-12-21
US11832528B2 (en) 2023-11-28
CN112490262A (zh) 2021-03-12
US20210083170A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US10854252B2 (en) Magnetic storage device with a stack of magnetic layers including iron (Fe) and cobalt (co)
JP2018152432A (ja) 磁気記憶装置
US10937947B2 (en) Magnetic memory device with a nonmagnet between two ferromagnets of a magnetoresistive effect element
TWI692095B (zh) 磁性記憶裝置
JP7204549B2 (ja) 磁気装置
CN111724839B (zh) 磁存储装置
CN110890459B (zh) 磁装置
US11832528B2 (en) Magnetic memory device
TWI791141B (zh) 磁性裝置
TWI741506B (zh) 磁性記憶裝置
TWI698865B (zh) 磁性記憶裝置
CN110880344B (zh) 磁存储装置
JP2021144969A (ja) 磁気記憶装置
US10867650B2 (en) Magnetic storage device
US20230309413A1 (en) Magnetic memory device
JP2022049878A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220315

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230905