TWI750599B - 磁性記憶裝置 - Google Patents

磁性記憶裝置 Download PDF

Info

Publication number
TWI750599B
TWI750599B TW109106232A TW109106232A TWI750599B TW I750599 B TWI750599 B TW I750599B TW 109106232 A TW109106232 A TW 109106232A TW 109106232 A TW109106232 A TW 109106232A TW I750599 B TWI750599 B TW I750599B
Authority
TW
Taiwan
Prior art keywords
layer
magnetic
laminate
memory device
mentioned
Prior art date
Application number
TW109106232A
Other languages
English (en)
Other versions
TW202111709A (zh
Inventor
澤田和也
李永珉
北川英二
磯田大河
及川忠昭
吉野健一
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202111709A publication Critical patent/TW202111709A/zh
Application granted granted Critical
Publication of TWI750599B publication Critical patent/TWI750599B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

一實施形態之磁性記憶裝置具備基板、第1積層體及第2積層體。第2積層體相對於上述基板位在與上述第1積層體相同側，且比上述第1積層體自上述基板更遠離。上述第1積層體及上述第2積層體分別包含參照層、隧道勢壘層、記憶層及第1非磁性層。隧道勢壘層相對於上述參照層，設置在垂直於上述基板之方向側。記憶層相對於上述隧道勢壘層，設置於上述方向側。第1非磁性層相對於上述記憶層，設置於上述方向側。上述第1積層體之上述第1非磁性層之熱吸收率小於上述第2積層體之上述第1非磁性層之熱吸收率。

Description

磁性記憶裝置
實施形態係主要關於一種磁性記憶裝置。
已知有將磁阻效應元件用作記憶元件之磁性記憶裝置(MRAM：Magnetoresistive Random Access Memory，磁阻式隨機存取記憶體)。
實施形態提供一種能夠抑制形成於不同層之磁阻效應元件間之特性不均的磁性記憶裝置。
實施形態之磁性記憶裝置具備基板、第1積層體及第2積層體。第2積層體相對於上述基板位在與上述第1積層體相同側，且比上述第1積層體自上述基板更遠離。上述第1積層體及上述第2積層體分別包含參照層、隧道勢壘層、記憶層及第1非磁性層。隧道勢壘層相對於上述參照層，設置在垂直於上述基板之方向側。記憶層相對於上述隧道勢壘層，設置於上述方向側。第1非磁性層相對於上述記憶層，設置於上述方向側。上述第1積層體之上述第1非磁性層之熱吸收率小於上述第2積層體之上述第1非磁性層之熱吸收率。
以下，參照圖式對實施形態進行說明。再者，於以下之說明中，對於具有同一功能及構成之構成要素，標註共通之參照符號。又，於將具有共通之參照符號之複數個構成要素加以區別之情形時，對該共通之參照符號標註添標進行區別。再者，於對於複數個構成要素無需特別區別之情形時，僅對該等複數個構成要素標註共通之參照符號，而不標註添標。此處，添標不限於下標或上標，例如，包含參照符號之末尾添加之小寫之字母、及表示排列之索引等。
1.第1實施形態
對第1實施形態之磁性記憶裝置進行說明。第1實施形態之磁性記憶裝置係例如將藉由磁穿隧接面(MTJ：Magnetic Tunnel Junction)而具有磁阻效應(Magnetoresistive effect)之元件(MTJ元件，或者亦稱為magnetoresistive effect element)用作阻變元件之垂直磁化方式之磁性記憶裝置。
1.1構成
首先，對第1實施形態之磁性記憶裝置之構成進行說明。
1.1.1磁性記憶裝置之構成
圖1係表示第1實施形態之磁性記憶裝置之構成之方塊圖。如圖1所示，磁性記憶裝置1具備記憶胞陣列10、列選擇電路11、行選擇電路12、解碼電路13、寫入電路14、讀出電路15、電壓產生電路16、輸入輸出電路17、及控制電路18。
記憶胞陣列10具備分別與列(row)及行(column)之組建立對應關係之複數個記憶胞MC。具體而言，位於同一列之記憶胞MC連接於同一字元線WL，位於同一行之記憶胞MC連接於同一位元線BL。
列選擇電路11係經由字元線WL而與記憶胞陣列10連接。對列選擇電路11供給來自解碼電路13之位址ADD之解碼結果(列位址)。列選擇電路11將與基於位址ADD之解碼結果之列對應之字元線WL設定為選擇狀態。以下，將設定為選擇狀態之字元線WL稱為選擇字元線WL。又，將選擇字元線WL以外之字元線WL稱為非選擇字元線WL。
行選擇電路12經由位元線BL而與記憶胞陣列10連接。對行選擇電路12供給來自解碼電路13之位址ADD之解碼結果(行位址)。行選擇電路12將基於位址ADD之解碼結果之行設定為選擇狀態。以下，將設定為選擇狀態之位元線BL稱為選擇位元線BL。又，將選擇位元線BL以外之位元線BL稱為非選擇位元線BL。
解碼電路13將來自輸入輸出電路17之位址ADD解碼。解碼電路13將位址ADD之解碼結果供給至列選擇電路11及行選擇電路12。位址ADD包含所選擇之行位址及列位址。
寫入電路14進行資料向記憶胞MC之寫入。寫入電路14例如包含寫入驅動器(未圖示)。
讀出電路15進行資料自記憶胞MC之讀出。讀出電路15例如包含感測放大器(未圖示)。
電壓產生電路16使用自磁性記憶裝置1之外部(未圖示)提供之電源電壓，用於產生記憶胞陣列10之各種動作之電壓。例如，電壓產生電路16產生寫入動作時所需之各種電壓，且輸出至寫入電路14。又，例如，電壓產生電路16產生讀出動作時所需之各種電壓，且輸出至讀出電路15。
輸入輸出電路17將來自磁性記憶裝置1之外部之位址ADD傳輸至解碼電路13。輸入輸出電路17將來自磁性記憶裝置1之外部之指令CMD傳輸至控制電路18。輸入輸出電路17於磁性記憶裝置1之外部與控制電路18之間收發各種控制信號CNT。輸入輸出電路17將來自磁性記憶裝置1之外部之資料DAT傳輸至寫入電路14，並將自讀出電路15傳輸之資料DAT輸出至磁性記憶裝置1之外部。
控制電路18基於控制信號CNT及指令CMD，控制磁性記憶裝置1內之列選擇電路11、行選擇電路12、解碼電路13、寫入電路14、讀出電路15、電壓產生電路16、及輸入輸出電路17之動作。
1.1.2記憶胞陣列之構成
繼而，對於第1實施形態之磁性記憶裝置之記憶胞陣列之構成，使用圖2進行說明。圖2係表示第1實施形態之磁性記憶裝置之記憶胞陣列之構成的電路圖。於圖2中，字元線WL藉由包含2個小寫字母(“u”及“d”)與索引(“＜＞”)之添標而分類表示。
如圖2所示，記憶胞MC(MCu及MCd)於記憶胞陣列10內配置為矩陣狀，且與複數條位元線BL(BL＜0＞、BL＜1＞、…、BL＜N＞))中之1條和複數條字元線WLd(WLd＜0＞、WLd＜1＞、…、WLd＜M＞)及WLu(WLu＜0＞、WLu＜1＞、…、WLu＜M＞)中之1條之組建立對應關係(M及N為任意之整數)。即，記憶胞MCd＜i、j＞(0≦i≦M，0≦j≦N)連接於字元線WLd＜i＞與位元線BL＜j＞之間，記憶胞MCu＜i、j＞連接於字元線WLu＜i＞與位元線BL＜j＞之間。
再者，添標之“d”及“u”係分別方便地識別複數個記憶胞MC中之(例如，相對於位元線BL)設置於下方者、及設置於上方者。對於記憶胞陣列10之立體性的構造之例於下文敍述。
記憶胞MCd＜i、j＞包含串聯連接之開關元件SELd＜i、j＞及磁阻效應元件MTJd＜i、j＞。記憶胞MCu＜i、j＞包含串聯連接之開關元件SELu＜i、j＞及磁阻效應元件MTJu＜i、j＞。
開關元件SEL具有作為於向對應之磁阻效應元件MTJ進行資料寫入及讀出時，控制電流對磁阻效應元件MTJ之供給之開關之功能。更具體而言，例如，某一記憶胞MC內之開關元件SEL於施加至該記憶胞MC之電壓低於閾值電壓Vth之情形時，作為電阻值較大之絕緣體將電流遮斷(成為斷開狀態)，於高於閾值電壓Vth之情形時，作為電阻值較小之導電體使電流流通(成為導通狀態)。即，開關元件SEL具有可不取決於流動電流之方向而根據施加至記憶胞MC之電壓之大小，切換使電流流動或遮斷之功能。
開關元件SEL例如亦可為2端子型之開關元件。於施加至2端子間之電壓為閾值以下之情形時，該開關元件為“高電阻”狀態、例如電性非導通狀態。於施加至2端子間之電壓為閾值以上之情形時，開關元件變為“低電阻”狀態、例如電性導通狀態。開關元件亦可無論電壓為何種極性均具有該功能。例如，該開關元件亦可包含選自由Te(碲)、Se(硒)及S(硫)所組成之群之至少1種以上之硫屬元素。或者，亦可含有作為包含上述硫屬元素之化合物之硫化物。該開關元件除此以外亦可包含選自由B(硼)、Al(鋁)、Ga(鎵)、In(銦)、C(碳)、Si(矽)、Ge(鍺)、Sn(錫)、As(砷)、P(磷)、Sb(銻)、鈦(Ti)、及鉍(Bi)所組成之群之至少1種以上之元素。更具體而言，該開關元件亦可包含選自鍺(Ge)、銻(Sb)、碲(Te)、鈦(Ti)、砷(As)、銦(In)、及鉍(Bi)中之至少2個元素。進而，該開關元件除此以外亦可包含選自鈦(Ti)、釩(V)、鉻(Cr)、鈮(Nb)、鉬(Mo)、鉿(Hf)、及鎢(W)中之至少1種元素之氧化物。
磁阻效應元件MTJ可利用藉由開關元件SEL控制供給之電流，將電阻值切換為低電阻狀態與高電阻狀態。磁阻效應元件MTJ作為能夠藉由該電阻狀態之變化而寫入資料，且能夠將寫入之資料非揮發地保存、讀出之記憶元件發揮功能。
繼而，對於記憶胞陣列10之剖視構造，使用圖3及圖4進行說明。圖3及圖4示出了用以說明第1實施形態之磁性記憶裝置之記憶胞陣列之構成之剖視圖的一例。圖3及圖4係分別自相互交叉之不同方向觀察記憶胞陣列10所得之剖視圖。
如圖3及圖4所示，記憶胞陣列10係設置於半導體基板20上。於以下之說明中，將與半導體基板20之表面平行之面設為XY平面，將與XY平面垂直之軸設為Z軸。於此，Z軸之正方向，除特別明確表示之情況外，以自半導體基板20之表面垂直遠離之方向作為正方向，或者以自半導體基板20之表面垂直靠近之方向作為正方向亦可。又，於XY平面內，將沿著字元線WL之軸設為X軸，將沿著位元線BL之軸設為Y軸。即，圖3及圖4係分別沿著Y軸及X軸觀察記憶胞陣列10之情形時之剖視圖。
於半導體基板20之上表面上，例如設置複數個導電體21。複數個導電體21具有導電性，且作為字元線WLd發揮功能。複數個導電體21例如沿著Y軸排列設置，且分別沿著X軸延伸。再者，於圖3及圖4中，對於複數個導電體21設置於半導體基板20上之情形進行了說明，但並不限定於此。例如，複數個導電體21亦可不與半導體基板20相接而向上方離開地設置。
於1個導電體21之上表面上，設置分別作為磁阻效應元件MTJd發揮功能之複數個元件22。設置於1個導電體21之上表面上之複數個元件22例如沿著X軸排列設置。即，於1個導電體21之上表面，共通地連接有沿著X軸排列之複數個元件22。再者，對於元件22之構成之詳細情況，於下文敍述。
於複數個元件22各自之上表面上，設置作為開關元件SELd發揮功能之元件23。複數個元件23各自之上表面連接於複數個導電體24之任一個。複數個導電體24具有導電性，且作為位元線BL發揮功能。複數個導電體24例如沿著X軸排列設置，且分別沿著Y軸延伸。即，於1個導電體24，共通地連接有沿著Y軸排列之複數個元件23。再者，於圖3及圖4中，對複數個元件23分別設置於元件22上及導電體24上之情形進行了說明，但不限於此。例如，複數個元件23亦可分別經由導電性之接觸插塞(未圖示)而與元件22及導電體24連接。
於1個導電體24之上表面上設置分別作為磁阻效應元件MTJu發揮功能之複數個元件25。設置於1個導電體24之上表面上之複數個元件25例如沿著Y軸排列設置。即，於1個導電體24之上表面，共通地連接有沿著Y軸排列之複數個元件25。再者，元件25例如具有與元件22同等之構成。
於複數個元件25各自之上表面上，設置作為開關元件SELu發揮功能之元件26。複數個元件26各自之上表面連接於複數個導電體27之任一個。複數個導電體27具有導電性，且作為字元線WLu發揮功能。複數個導電體27例如沿著Y軸排列設置，且分別沿著X軸延伸。即，於1個導電體27，共通地連接有沿著X軸排列之複數個元件26。再者，於圖3及圖4中，對複數個元件26分別設置於元件25上及導電體27上之情形進行了說明，但不限於此。例如，複數個元件26亦可分別經由導電性之接觸插塞(未圖示)而與元件25及導電體27連接。
因以如上之方式構成，記憶胞陣列10成為2條字元線WLd及WLu之組對應於1條位元線BL之構造。而且，記憶胞陣列10於字元線WLd與位元線BL之間設置記憶胞MCd，於位元線BL與字元線WLu之間設置記憶胞MCu。即，記憶胞陣列10具有複數個記憶胞MC沿著Z軸設置於不同高度之構造。於圖3及圖4中所示之胞構造中，記憶胞MCd與下層建立對應關係，記憶胞MCu與上層建立對應關係。即，共通連接於1條位元線BL之2個記憶胞MC中設置於位元線BL上層之記憶胞MC與標註有添標“u”之記憶胞MCu對應，設置於下層之記憶胞MC與標註有添標“d”之記憶胞MCd對應。
1.1.3磁阻效應元件
繼而，對於第1實施形態之磁性裝置之磁阻效應元件之構成，使用圖5進行說明。圖5係表示第1實施形態之磁性記憶裝置之磁阻效應元件之構成的剖視圖。於圖5中，例如表示將圖3及圖4所示之磁阻效應元件MTJu及MTJd分別沿著與Z軸垂直之平面(例如，XZ平面)切斷所得之剖面之一例。磁阻效應元件MTJu及MTJd分別與圖5(A)及圖5(B)對應。
如圖5所示，磁阻效應元件MTJu例如包含作為覆蓋層CAP1(Capping layer)發揮功能之非磁體31u、作為熱吸收層HAL(Heat absorption layer)發揮功能之非磁體32u、作為磁各向異性強化層HkEL(Hk enhancement layer)發揮功能之非磁體33u、作為覆蓋層CAP2發揮功能之非磁體34u、作為記憶層SL(Storage layer)發揮功能之強磁體35u、作為隧道勢壘層TB(Tunnel barrier layer)發揮功能之非磁體36u、作為參照層RL(Reference layer)發揮功能之強磁體37u、作為間隔層SP(Spacer layer)發揮功能之非磁體38u、作為移位抵消層SCL(Shift cancelling layer)發揮功能之強磁體39u、及作為緩衝層BUF(Buffer layer)發揮功能之非磁體40u。磁阻效應元件MTJd例如包含作為覆蓋層CAP1發揮功能之非磁體31d、作為熱吸收層HAL發揮功能之非磁體32d、作為磁各向異性強化層HkEL發揮功能之非磁體33d、作為覆蓋層CAP2發揮功能之非磁體34d、作為記憶層SL發揮功能之強磁體35d、作為隧道勢壘層TB發揮功能之非磁體36d、作為參照層RL發揮功能之強磁體37d、作為間隔層SP發揮功能之非磁體38d、作為移位抵消層SCL發揮功能之強磁體39d、及作為緩衝層BUF發揮功能之非磁體40d。
覆蓋層CAP1及CAP2、磁各向異性強化層HkEL、記憶層SL、隧道勢壘層TB、參照層RL、間隔層SP、移位抵消層SCL、及緩衝層BUF於磁阻效應元件MTJu與磁阻效應元件MTJd之間具有同一構成。另一方面，熱吸收層HAL於磁阻效應元件MTJu與磁阻效應元件MTJd之間具有互不相同之構成。
磁阻效應元件MTJu係例如自位元線BL側朝向字元線WLu側(垂直於基板之Z軸方向上)，按照非磁體40u、強磁體39u、非磁體38u、強磁體37u、非磁體36u、強磁體35u、非磁體34u、非磁體33u、非磁體32u、及非磁體31u之順序，積層複數個膜。磁阻效應元件MTJd係例如自字元線WLd側朝向位元線BL側(Z軸方向上)，按照非磁體40d、強磁體39d、非磁體38d、強磁體37d、非磁體36d、強磁體35d、非磁體34d、非磁體33d、非磁體32d、及非磁體31d之順序，積層複數個膜。磁阻效應元件MTJu及MTJd係例如作為構成磁阻效應元件MTJu及MTJd之磁體之磁化方向分別相對於膜面朝向垂直方向之垂直磁化型之MTJ元件發揮功能。
再者，磁阻效應元件MTJu及MTJd係如上所述於一部分之層中具有互不相同之構成(例如，材料或膜厚等)，但例如包含相同之層數。又，並不限定於上述構成之例，亦可於包含相同層數之範圍內，磁阻效應元件MTJu及MTJd分別於上述各層31u～40u之間及31d～40u之間包含未圖示之更多層。
非磁體31u及31d係非磁性之導電膜，且分別具有作為提昇字元線WLu及位元線BL之電性連接性之上部電極之功能。又，非磁體31u及31d例如包含高熔點金屬。所謂高熔點金屬係表示例如熔點高於鐵(Fe)及鈷(Co)之材料，且例如包含選自鋯(Zr)、鉿(Hf)、鎢(W)、鉻(Cr)、鉬(Mo)、鈮(Nb)、鈦(Ti)、鉭(Ta)、釩(V)、釕(Ru)、及鉑(Pt)中之至少1種元素。
非磁體32u及32d係於製造記憶胞陣列10時，分別調整流入磁阻效應元件MTJu及MTJd之熱量之非磁體，且分別具有不同之熱吸收率。更具體而言，非磁體32u之熱吸收率設定為大於非磁體32d之熱吸收率。即，於對記憶胞陣列10施加某種大小之熱量之情形時，因非磁體32u吸收較非磁體32d更多之熱量，故磁阻效應元件MTJu之溫度變得高於磁阻效應元件MTJd之溫度。熱吸收率係與光之反射率一同地定義之比率，且為「(反射率)＋(熱吸收率)＝1」。非磁體32u及32d根據抑制磁阻效應元件MTJu及MTJd之電阻值之增加之觀點，較佳為包含具有與非磁體31u及31d相同程度之電阻率之材料。因此，非磁體32u及32d例如分別可包含選自鋯(Zr)、鉿(Hf)、鎢(W)、鉻(Cr)、鉬(Mo)、鈮(Nb)、鈦(Ti)、鉭(Ta)、釩(V)、釕(Ru)、及鉑(Pt)中之至少1種元素。
再者，於自形成非磁體36d之層將非磁體32d形成於n層不同之層內之情形時，非磁體32u亦相同地自形成非磁體36u之層形成於n層不同之層內(n為2以上之整數)。於圖5之例中，示出了非磁體32u及32d分別自形成非磁體36u及36d之層形成於沿著Z軸於上方4層不同之層內之情形。
非磁體33u及33d係例如包含選自銥(Ir)、釕(Ru)、銠(Rh)、鉬(Mo)、鐵(Fe)、及鈷(Co)中之至少1種元素，且分別具有將強磁體35u及35d之垂直磁各向異性強化之功能之非磁體。
如上所述，非磁體32u及32d以具有互不相同之熱吸收率之方式設計，故而可設計為選擇之元素及膜厚之任一者彼此均不相同，且元素及/或膜厚互不相同。例如，於非磁體31d、非磁體32d、及非磁體33d均主要包含釕(Ru)之情形時，非磁體31u、非磁體32u、及非磁體33u可分別主要包含釕(Ru)、鉭(Ta)、及釕(Ru)。此處，鉭(Ta)係熱吸收率大於釕(Ru)，故可使磁阻效應元件MTJu之熱吸收率大於磁阻效應元件MTJd之熱吸收率。
再者，非磁體31d、非磁體32d、及非磁體33d均主要包含釕(Ru)之情形包括於磁阻效應元件MTJd中，非磁體31d、32d及33d之組成同等，無法將熱吸收層HAL與其他層(上述例為覆蓋層CAP1及磁各向異性強化層HkEL)區別之情形。該狀態包含於磁阻效應元件MTJd中明示地不包含熱吸收層HAL之情形。即，本實施形態包含磁阻效應元件MTJd中不含熱吸收層HAL，且磁阻效應元件MTJu中包含熱吸收層HAL之情形。同樣地，本實施形態包含磁阻效應元件MTJu中不含熱吸收層HAL，且磁阻效應元件MTJd中包含熱吸收層HAL之情形。
非磁體34u及34d分別包含非磁性之氧化物，且具有將強磁體35u及35d之垂直磁各向異性強化之功能、抑制強磁體35u及35d中之阻尼常數之上升之功能、以及於強磁體35u及35d之結晶處理中抑制雜質向強磁體35u及35d內擴散之功能。具體而言，例如非磁體34u及34d包含氧化鎂(MgO)或稀土類氧化物。於包含氧化鎂(MgO)之情形時，非磁體34u及34d分別可藉由具有體心立方(bcc：Body-centered cubic)系之結晶構造(膜面配向於(001)面之NaCl結晶構造)而作為成為用以自與強磁體35u及35d之界面使晶質之膜成長之核之晶種材優質地發揮功能。又，於包含稀土類氧化物之情形時，非磁體34u及34d可分別吸收強磁體35u及35d中包含之硼(B)，從而有助於強磁體35u及35d之優質之結晶。再者，一般而言，氧化物具有絕緣性，故根據降低電阻之觀點，較理想為非磁體34u及34d之膜厚最多為數奈米(nm)。
強磁體35u及35d係於與膜面垂直之方向具有易磁化軸方向，且具有沿著Z軸朝向位元線BL側、字元線WL側之任一方向之磁化方向的強磁體。強磁體35u及35d包含鐵(Fe)、鈷(Co)、及鎳(Ni)中之至少任一個，且可更包含硼(B)。更具體而言，例如強磁體35u及35d包含鐵鈷硼(FeCoB)或者硼化鐵(FeB)，且可具有體心立方系之結晶構造。
非磁體36u及36d係非磁性之絕緣體，且例如包含氧化鎂(MgO)。非磁體36u及36d分別於強磁體35u及35d之結晶處理中，作為成為用以自與強磁體35u之界面及與強磁體35d之界面使晶質之膜成長之核的晶種材發揮功能。非磁體36u及36d分別設置於強磁體35u與強磁體37u之間、及強磁體35d與強磁體37d之間，且與該等2個強磁體一同地形成磁穿隧接面。
強磁體37u及37d係於與膜面垂直之方向具有易磁化軸方向，且具有沿著Z軸朝向位元線BL側、字元線WL側之任一方向之磁化方向的強磁體。強磁體37u及37d例如包含鐵(Fe)、鈷(Co)、及鎳(Ni)中之至少任一個，且亦可更包含硼(B)。更具體而言，例如，強磁體37u及37d包含鐵鈷硼(FeCoB)或者硼化鐵(FeB)，且可具有體心立方系之結晶構造。強磁體37u及37d之磁化方向固定，於圖5之例中，分別朝向強磁體39u及39d之方向。再者，所謂「磁化方向固定」係指因可使強磁體35u及35d之磁化方向反轉之大小之電流(自旋轉矩)，磁化方向不變。
再者，於圖5中雖省略圖示，但強磁體37u及37d亦可為包括複數個層之積層體。具體而言，例如構成強磁體37u及37d之積層體分別亦可為一面具有包含上述材料之層作為與非磁體36u及36d之界面層，一面介隔非磁性之導電體積層更多之強磁體之構造。該非磁性之導電體例如可包含選自鉭(Ta)、鉿(Hf)、鎢(W)、鋯(Zr)、鉬(Mo)、鈮(Nb)、及鈦(Ti)中之至少1個金屬、或者該金屬之氮化物或氧化物。該更多強磁體例如可包含選自鈷(Co)與鉑(Pt)之多層膜(Co/Pt多層膜)、鈷(Co)與鎳(Ni)之多層膜(Co/Ni多層膜)、及鈷(Co)與鈀(Pd)之多層膜(Co/Pd多層膜)中之至少1個多層膜。
非磁體38u及38d係非磁性之導電體，且例如包含選自釕(Ru)、鋨(Os)、銥(Ir)、釩(V)、及鉻(Cr)中之至少1種元素。
強磁體39u及39d係於與膜面垂直之方向具有易磁化軸方向，且具有沿著Z軸朝向位元線BL側、字元線WL側之任一方向之磁化方向的強磁體。強磁體39u及39d之磁化方向與強磁體37u及37d相同地固定，且於圖5之例中，分別朝向強磁體37u及37d之方向。強磁體39u及39d例如包含選自鈷鉑(CoPt)、鈷鎳(CoNi)、及鈷鈀(CoPd)中之至少1個合金。強磁體39u及39d與強磁體37u及37d相同，亦可為包括複數層之積層體。於該情形時，強磁體39u及39d例如可包含選自鈷(Co)與鉑(Pt)之多層膜(Co/Pt多層膜)、鈷(Co)與鎳(Ni)之多層膜(Co/Ni多層膜)、及鈷(Co)與鈀(Pd)之多層膜(Co/Pd多層膜)中之至少1個多層膜。
強磁體37u及39u、以及強磁體37d及39d分別藉由非磁體38u及38d而反強磁性地耦合。即，強磁體37u及39u、以及強磁體37d及39d以具有相互反平行之磁化方向之方式耦合。因此，於圖5之例中，強磁體37u及39u之磁化方向、以及強磁體37d及39d之磁化方向朝向相互面對之方向。將此種強磁體37u、非磁體38u、及強磁體39u之耦合構造、以及強磁體37u、非磁體38u、及強磁體39u之耦合構造稱為SAF(Synthetic Anti-Ferromagnetic，合成反鐵磁)構造。藉此，強磁體39u可抵消強磁體37u之漏磁場對強磁體35u之磁化方向帶來之影響，強磁體39d可抵消強磁體37d之漏磁場對強磁體35d之磁化方向帶來之影響。
非磁體40u及40d係非磁性之導電體，且分別具有作為提昇與位元線BL及字元線WLd之電性連接性之電極之功能。又，非磁體38例如包含選自鋯(Zr)、鉿(Hf)、鎢(W)、鉻(Cr)、鉬(Mo)、鈮(Nb)、鈦(Ti)、鉭(Ta)、釩(V)、銥(Ir)、釕(Ru)、銠(Rh)、及鉑(Pt)中之至少1種元素，亦可更包含硼(B)。
於第1實施形態中，採用對於此種磁阻效應元件MTJ直接流入寫入電流，藉由該寫入電流對記憶層SL及參照層RL注入自旋轉矩，控制記憶層SL之磁化方向及參照層RL之磁化方向之自旋注入寫入方式。磁阻效應元件MTJ可藉由記憶層SL及參照層RL之磁化方向之相對關係平行或反平行而取低電阻狀態及高電阻狀態中之任一者。
若使某種大小之寫入電流Ic0於圖5中之箭頭A1之方向、即自記憶層SL朝向參照層RL之方向流入磁阻效應元件MTJ，則記憶層SL及參照層RL之磁化方向之相對關係成為平行。於該平行狀態之情形時，磁阻效應元件MTJ之電阻值變為最低，磁阻效應元件MTJ被設定為低電阻狀態。將該低電阻狀態稱為「P(Parallel，平行)狀態」，且例如規定為資料“0”之狀態。
又，若較寫入電流Ic0更大之寫入電流Ic1於圖5中之箭頭A2之方向、即自參照層RL朝向記憶層SL之方向(與箭頭A1為相反方向)流入磁阻效應元件MTJ，則記憶層SL及參照層RL之磁化方向之相對關係成為反平行。於該反平行狀態之情形時，磁阻效應元件MTJ之電阻值變為最高，磁阻效應元件MTJ被設定為高電阻狀態。將該高電阻狀態稱為「AP(Anti-Parallel，反平行)狀態」，且例如規定為資料“1”之狀態。
再者，於以下之說明中，根據上述資料之規定方法進行說明，但資料“1”及資料“0”之規定之方法不限於上述例。例如，亦可將P狀態規定為資料“1”，將AP狀態規定為資料“0”。
1.2磁阻效應元件之製造方法
繼而，對第1實施形態之磁性記憶裝置之記憶胞陣列之製造方法進行說明。
圖6至圖10係用以說明第1實施形態之磁性記憶裝置之記憶胞陣列之製造方法的模式圖。
首先，如圖6所示，於半導體基板20之上方，以沿著Y軸排列之方式形成沿著X軸延伸之複數個導電體21。於複數個導電體21之間藉由未圖示之絕緣體填充之後，於複數個導電體21各自之上表面上形成複數個元件22。複數個元件22分別例如包含與參照圖5(B)說明之磁阻效應元件MTJd對應之積層膜。再者，於與圖6對應之步驟中形成之該積層膜內，將強磁體35d以非晶狀態成膜。
繼而，如圖7所示，於複數個元件22各自之上表面上形成元件23。而且，以沿著Y軸排列之複數個元件23各自之上表面上電性連接之方式，形成分別沿著Y軸延伸且沿著X軸排列之複數個導電體24。再者，於複數個元件22之間、複數個元件23之間、及複數個導電體24之間適當形成作為層間絕緣膜INSd發揮功能之絕緣體28。
藉由沿著圖7說明之步驟，自磁阻效應元件MTJd之形成步驟剛結束後至磁阻效應元件MTJu之形成步驟即將開始前之形成其他構造BEOLd的步驟結束。藉由該步驟，對複數個元件22輸入熱歷程T_BEOLd。再者，所謂某一步驟之「熱歷程」係指該步驟之開始至結束為止輸入至對象之總熱量，且熱歷程之單位為焦耳(J)。
繼而，如圖8所示，於複數個導電體24各自之上表面上形成複數個元件25。複數個元件25分別例如包含與參照圖5(A)說明之磁阻效應元件MTJu對應之積層膜。再者，於與圖8對應之步驟中形成之該積層膜內，將強磁體35u以非晶狀態成膜。
繼而，如圖9所示，於複數個元件25各自之上表面上形成元件26。而且，以沿著X軸排列之複數個元件26各自之上表面上電性連接之方式，形成分別沿著X軸延伸且沿著Y軸排列之複數個導電體27。再者，於複數個元件25之間、複數個元件26之間、複數個導電體27之間、及複數個導電體27之上方適當形成作為層間絕緣膜INSu發揮功能之絕緣體29。
藉由沿著圖9說明之步驟，自磁阻效應元件MTJu之形成步驟剛結束後至退火步驟即將開始前之形成其他構造BEOLu的步驟結束。藉由該步驟，對複數個元件22及複數個元件25輸入熱歷程T_BEOLu。
再者，如上所述，複數個元件22及複數個元件25以熱吸收率互不相同之方式形成。然而，熱歷程T_BEOLu(及T_BEOLd)與如短期間急遽地賦予較大之熱量之燈退火般之加熱方法不同，遍及相對長時間將半導體基板20上之積層體加熱。因此，於構造BEOLu之形成步驟中，於複數個元件22與複數個元件25之間，伴隨熱吸收率之差異產生之熱歷程之差異小至可忽視之程度。因此，輸入至複數個元件22及複數個元件25之熱歷程T_BEOLu不取決於熱吸收率之差異而可視為同等。
繼而，如圖10所示，藉由上述步驟而形成之構造藉由退火步驟而加熱。藉此，複數個元件22內之強磁體35d(及37d)、以及複數個元件25內之強磁體35u(及37u)自非晶狀態轉換為晶質。藉此，複數個元件22及複數個元件25分別可獲得作為磁阻效應元件MTJd及MTJu之特性。
再者，該退火步驟係短期間急遽地賦予較大之熱量之燈退火。因此，對複數個元件22及複數個元件25分別輸入與熱吸收率之大小相關之熱歷程T_postd及T_postu。即，輸入至複數個元件22之熱歷程T_postd小於輸入至複數個元件25之熱歷程T_postu。
根據以上，對複數個元件22輸入總熱歷程Td(＝T_BEOLd＋T_BEOLu＋T_postd)，對複數個元件25輸入總熱歷程Tu(＝T_BEOLu＋T_postu)，記憶胞陣列10之製造結束。
再者，於上述例中，對於設置導電體27後執行退火步驟之情形進行了說明，但不限於此。例如，退火步驟亦可於設置複數個元件26之後且設置導電體27之前執行。於該情形時，於退火步驟時，自半導體裝置1之上方對複數個元件22及25分別輸入之熱歷程T_postu及T_postd被導電體27遮斷，藉此，可抑制輸入至複數個元件22及25之熱歷程自所期望之量損失。
1.3本實施形態之效果
根據第1實施形態，可抑制形成於不同層之磁阻效應元件間之特性不均。對於本效果以下進行說明。
磁阻效應元件MTJd形成於較磁阻效應元件MTJu更靠下層。藉此，對磁阻效應元件MTJd較磁阻效應元件MTJu多餘地輸入磁阻效應元件MTJd之形成後且磁阻效應元件MTJu之形成前所形成之其他構造之成膜處理時輸入的熱歷程T_BEOLd。因此，若設計為磁阻效應元件MTJu及MTJd成為同等之熱吸收率，則存在直至退火處理為止輸入之總熱歷程Tu及Td中產生熱歷程T_BEOLd量之差，且因該差而導致磁阻效應元件MTJu及MTJd之特性中產生差異之可能性。
根據第1實施形態，非磁體32d之熱吸收率設計為小於非磁體32u之熱吸收率。具體而言，於非磁體32d以主要包含釕(Ru)之方式形成之情形時，非磁體32u以主要包含作為熱吸收率大於釕(Ru)之材料之鉭(Ta)之方式形成。藉此，於藉由退火處理而短時間施加相同之熱量之情形時，輸入至磁阻效應元件MTJd之熱歷程T_postd小於輸入至磁阻效應元件MTJu之熱歷程T_postu(T_postd＜T_postu)。因此，藉由將熱歷程T_postd與熱歷程T_postu之差設定為適當之大小(例如，T_BEOLd左右)，可使製造記憶胞陣列10時輸入至磁阻效應元件MTJd之總熱歷程Td(＝T_BEOLd＋T_BEOLu＋T_postd)與輸入至磁阻效應元件MTJu之總熱歷程Tu(＝T_BEOLu＋T_postu)同等。
以下，使用圖11，補充說明。
圖11係用以說明第1實施形態之效果之圖。於圖11中，於橫軸表示退火處理時施加至磁阻效應元件MTJ之溫度，於縱軸表示使該退火溫度自T1變為T3之情形時之熱吸收率互不相同之2個磁阻效應元件MTJ之特性。具體而言，於圖11(A)中，熱吸收率較大之磁阻比TMRu之變化表示為線Lu1，熱吸收率較小之磁阻比TMRd之變化表示為線Ld1。於圖11(B)中，熱吸收率較大之反強磁性耦合力Hexu之變化表示為線Lu2，熱吸收率較小之反強磁性耦合力Hexd之變化表示為線Ld2。再者，於圖11中，表示對磁阻效應元件MTJu及MTJd於成膜時輸入相同之熱歷程T_BEOL之情形(即，不考慮退火處理以外之熱歷程)。
如圖11(A)所示，表示磁阻比TMRd之變化之線Ld1相對於表示磁阻比TMRu之變化之線Lu1，以對於退火溫度之應答延遲之方式，移位至紙面右側(橫軸之正方向)。具體而言，施加退火溫度T2之情形時之磁阻比TMRd與施加退火溫度(T2－Δ)之情形時之磁阻比TMRu同等，施加退火溫度(T2＋Δ)之情形時之磁阻比TMRd與施加退火溫度T2之情形時之磁阻比TMRu同等(Δ＞0)。
又，如圖11(B)所示，表示反強磁性耦合力Hexd之變化之線Ld2相對於表示反強磁性耦合力Hexu之變化之線Lu2，以對於退火溫度之應答延遲之方式，移位至紙面右側(橫軸之正方向)。具體而言，施加退火溫度T2之情形時之反強磁性耦合力Hexd與施加退火溫度(T2－Δ)之情形時之反強磁性耦合力Hexu同等，施加退火溫度(T2＋Δ)之情形時之反強磁性耦合力Hexd與施加退火溫度T2之情形時之反強磁性耦合力Hexu同等。
如此，藉由使磁阻效應元件MTJu及MTJd之熱吸收率互不相同，可使退火處理時輸入之熱歷程互不相同。藉此，可抵消形成於不同層之磁阻效應元件MTJ之間所產生之熱歷程之差T_BEOLd，從而可使總熱歷程Tu及Td同等。因此，可抑制磁阻效應元件MTJ之間之特性不均。
1.4第1變化例
於上述第1實施形態中，對於記憶層SL形成於較參照層RL更靠上層之頂端自由構造中，熱吸收層HAL形成於較記憶層SL更靠上方之情形進行了說明，但不限於此。例如，熱吸收層HAL於頂端自由構造中，亦可形成於較記憶層SL更靠下方。以下，為了方便說明，主要對與第1實施形態之差異方面進行說明。
圖12係表示第1實施形態之第1變化例之磁性記憶裝置之磁阻效應元件之構成的剖視圖，且對應於第1實施形態中之圖5。
如圖12所示，磁阻效應元件MTJu例如自位元線BL側朝向字元線WLu側(於Z軸方向)，按照作為熱吸收層HAL發揮功能之非磁體32uA、作為結晶分斷層(Crystal separation layer)CSL發揮功能之非磁體41u、非磁體40u、強磁體39u、非磁體38u、強磁體37u、非磁體36u、強磁體35u、非磁體34u、非磁體33u、及非磁體31u之順序，積層複數個膜。磁阻效應元件MTJd例如自字元線WLd側朝向位元線BL側(於Z軸方向)，按照作為熱吸收層HAL發揮功能之非磁體32dA、作為結晶分斷層CSL發揮功能之非磁體41d、非磁體40d、強磁體39d、非磁體38d、強磁體37d、非磁體36d、強磁體35d、非磁體34d、非磁體33d、及非磁體31d之順序，積層複數個膜。
於自形成非磁體36d之層將非磁體32dA形成於n層不同之層內之情形時，非磁體32uA亦同樣地自形成非磁體36u之層形成於n層不同之層內(n為2以上之整數)。於圖12之例中，表示非磁體32uA及32dA分別自形成非磁體36u及36d之層形成於沿著Z軸於下方6層不同之層內之情形時。再者，非磁體32uA及32dA係除了所形成之層不同之方面以外，與第1實施形態中之非磁體32u及32d同等，故而省略說明。
非磁體41u及41d係非晶狀態之層，且具有將各自之上層與下層之間之結晶構造分斷之功能。再者，非磁體41u及41d較理想為不藉由退火處理(例如，400℃左右之高溫下)結晶而保持非晶狀態。因此，非磁體41u及41d例如可包含硼化鉿(HfB)。
藉由以如上之方式構成，於將熱吸收層HAL形成於記憶層SL之下方之情形時，亦可保持磁阻效應元件MTJ內之各層之結晶質。因此，可一面維持磁各向異性或磁阻比等特性，一面使上層之磁阻效應元件MTJu與下層之磁阻效應元件MTJd之間之熱吸收率不同。
1.5第2變化例
於上述第1實施形態中，對於頂端自由構造中覆蓋層CAP1形成於熱吸收層HAL之上層之情形進行了說明，但不限於此。例如，亦可不形成覆蓋層CAP1。以下，為了方便說明，主要對與第1實施形態之差異方面進行說明。
圖13係表示第1實施形態之第2變化例之磁性記憶裝置之磁阻效應元件之構成的剖視圖，且對應於第1實施形態中之圖5。
如圖13所示，第1實施形態之第2變化例中之磁阻效應元件MTJu及MTJd分別於最上層形成非磁體32u及32d。於該情形時，亦可使磁阻效應元件MTJu及MTJd之間之熱吸收率不同，從而可發揮與第1實施形態同等之效果。
2.第2實施形態
繼而，對第2實施形態之磁性記憶裝置進行說明。於第1實施形態中，對磁阻效應元件MTJ為頂端自由構造之情形進行了說明，而於第2實施形態中，對底端自由構造之磁阻效應元件MTJ為底端自由構造之情形進行說明。底端自由構造之磁阻效應元件MTJ係將記憶層SL形成於較參照層更靠下方。
2.1磁阻效應元件
對於第2實施形態之磁性裝置之磁阻效應元件之構成，使用圖14進行說明。圖14係表示第2實施形態之磁性記憶裝置之磁阻效應元件之構成的剖視圖，且對應於第1實施形態中之圖5。
如圖14所示，磁阻效應元件MTJu例如包含作為覆蓋層CAP1發揮功能之非磁體51u、作為熱吸收層HAL發揮功能之非磁體52u、作為移位抵消層SCL發揮功能之強磁體53u、作為間隔層發揮功能之非磁體54u、作為參照層RL發揮功能之強磁體55u、作為隧道勢壘層TB發揮功能之非磁體56u、作為記憶層SL發揮功能之強磁體57u、作為基底層(Under layer)發揮功能之非磁體58u、作為磁各向異性強化層HkEL發揮功能之非磁體59u、及作為緩衝層BUF發揮功能之非磁體60u。磁阻效應元件MTJd例如包含作為覆蓋層CAP1發揮功能之非磁體51d、作為熱吸收層HAL發揮功能之非磁體52d、作為移位抵消層SCL發揮功能之強磁體53d、作為間隔層發揮功能之非磁體54d、作為參照層RL發揮功能之強磁體55d、作為隧道勢壘層TB發揮功能之非磁體56d、作為記憶層SL發揮功能之強磁體57d、作為基底層發揮功能之非磁體58d、作為磁各向異性強化層HkEL發揮功能之非磁體59d、及作為緩衝層BUF發揮功能之非磁體60d。
於自形成非磁體56d之層將非磁體52d形成於n層不同之層內之情形時，非磁體52u亦同樣地自形成非磁體56u之層形成於n層不同之層內(n為2以上之整數)。於圖14之例中，表示非磁體52u及52d分別自形成非磁體56u及56d之層形成於沿著Z軸於上方4層不同之層內之情形。
覆蓋層CAP1、移位抵消層SCL、間隔層SP、參照層RL、隧道勢壘層TB、記憶層SL、磁各向異性強化層HkEL、及緩衝層BUF與第1實施形態同等，且於磁阻效應元件MTJu與磁阻效應元件MTJd之間具有同一構成。又，基底層UL與第1實施形態中之覆蓋層CAP2同等，且於磁阻效應元件MTJu與磁阻效應元件MTJd之間具有同一構成。另一方面，熱吸收層HAL係磁阻效應元件MTJu之熱吸收率大於磁阻效應元件MTJd之熱吸收率。
藉由以如上之方式構成，於使磁阻效應元件MTJ成為底端自由構造之情形時，亦可將熱吸收層HAL形成於記憶層SL之上方。因此，可使上層之磁阻效應元件MTJu與下層之磁阻效應元件MTJd之間之熱吸收率不同，從而可抑制層間之特性之不均。
2.2第1變化例
於上述第2實施形態中，對於底端自由構造中熱吸收層HAL形成於較記憶層SL更靠上方之情形進行了說明，但不限於此。例如，熱吸收層HAL於底端自由構造中亦可形成於較記憶層SL更靠下方。以下，為了方便說明，主要對與第2實施形態之差異方面進行說明。
圖15係表示第2實施形態之第1變化例之磁性記憶裝置之磁阻效應元件之構成的剖視圖，且對應於第2實施形態中之圖14。
如圖15所示，磁阻效應元件MTJu例如自位元線BL側朝向字元線WLu側(於Z軸方向)，按照作為熱吸收層HAL發揮功能之非磁體52uA、作為結晶分斷層CSL發揮功能之非磁體61u、非磁體60u、非磁體59u、非磁體58u、強磁體57u、非磁體56u、強磁體55u、非磁體54u、強磁體53u、及非磁體51u之順序，積層複數個膜。磁阻效應元件MTJd例如自字元線WLd側朝向位元線BL側(於Z軸方向)，按照作為熱吸收層HAL發揮功能之非磁體52dA、作為結晶分斷層CSL發揮功能之非磁體61d、非磁體60d、非磁體59d、非磁體58d、強磁體57d、非磁體56d、強磁體55d、非磁體54d、強磁體53d、及非磁體51d之順序，積層複數個膜。
於自形成非磁體56d之層將非磁體52dA形成於n層不同之層內之情形時，非磁體52uA亦同樣地自形成非磁體56u之層形成於n層不同之層內(n為2以上之整數)。於圖15之例中，表示非磁體52uA及52dA分別自形成非磁體56u及56d之層形成於沿著Z軸於下方4層不同之層內之情形。非磁體52uA及52dA係除了所形成之層不同之方面以外，與第2實施形態中之非磁體52u及52d同等，故而省略說明。
非磁體61u及61d係非晶狀態之層，且具有將各自之上層與下層之間之結晶構造分斷之功能。再者，非磁體61u及61d較理想為不藉由退火處理(例如，400℃左右之高溫下)結晶而保持非晶狀態。因此，非磁體61u及61d例如可包含硼化鉿(HfB)。
因以如上之方式構成，故即便熱吸收層HAL形成於記憶層SL之下方之情形時，亦可保持磁阻效應元件MTJ內之各層之結晶質。因此，可一面維持磁各向異性或磁阻比等特性，一面使上層之磁阻效應元件MTJu與下層之磁阻效應元件MTJd之間之熱吸收率不同。
2.3第2變化例
於上述第2實施形態中，對於底端自由構造中覆蓋層CAP1形成於熱吸收層HAL之上層之情形進行了說明，但不限於此。例如，亦可不形成覆蓋層CAP1。以下，為了方便說明，主要對與第2實施形態之差異方面進行說明。
圖16係表示第2實施形態之第2變化例之磁性記憶裝置之磁阻效應元件之構成的剖視圖，且對應於第2實施形態中之圖14。
如圖16所示，第2實施形態之第2變化例中之磁阻效應元件MTJu及MTJd分別於最上層形成非磁體52u及52d。於該情形時，亦可使磁阻效應元件MTJu及MTJd之間之熱吸收率不同，從而可發揮與第2實施形態同等之效果。
3.其他
再者，並不限定於上述第1實施形態及第2實施形態，而能夠適用各種變化。
於上述第1實施形態及第2實施形態中，對為了於上層之熱吸收層HAL與下層之熱吸收層HAL之間使熱吸收率不同而彼此包含材料之情形進行了說明，但不限於此。例如，上層之熱吸收層HAL無論是否主要包含與下層之熱吸收層HAL同等之元素，均可形成為膜厚較下層之熱吸收層HAL更厚。藉此，可使上層之熱吸收層HAL之熱吸收率大於下層之熱吸收層HAL之熱吸收率。因此，於退火處理時，可使輸入之熱歷程互不相同，且可藉由該差而抵消形成於不同層之磁阻效應元件MTJu及MTJd之間所產生的熱歷程之差T_BEOLd。因此，可使總熱歷程Tu及Td同等，從而可抑制磁阻效應元件MTJu及MTJd之間之特性不均。
對本發明之若干個實施形態進行了說明，但該等實施形態係作為示例而提出者，並不意圖限定發明之範圍。該等新穎之實施形態能夠以其他各種形態實施，且於不脫離發明之主旨之範圍內，能夠進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍中記載之發明及其均等之範圍中。  [相關申請案]
本申請案享有以日本專利申請案2019-166174號(申請日：2019年9月12日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
1:磁性記憶裝置 10:記憶胞陣列 11:列選擇電路 12:行選擇電路 13:解碼電路 14:寫入電路 15:讀出電路 16:電壓產生電路 17:輸入輸出電路 18:控制電路 20:半導體基板 21:導電體 22:元件 23:元件 24:導電體 25:元件 26:元件 27:導電體 28:絕緣體 29:絕緣體 31d:非磁體 31u:非磁體 32d:非磁體 32dA:非磁體 32u:非磁體 32uA:非磁體 33d:非磁體 33u:非磁體 34d:非磁體 34u:非磁體 35d:強磁體 35u:強磁體 36d:非磁體 36u:非磁體 37d:強磁體 37u:強磁體 38d:非磁體 38u:非磁體 39d:強磁體 39u:強磁體 40d:非磁體 40u:非磁體 41d:非磁體 41u:非磁體 51d:非磁體 51u:非磁體 52d:非磁體 52u:非磁體 52uA:非磁體 53d:強磁體 53u:強磁體 54d:非磁體 54u:非磁體 55d:強磁體 55u:強磁體 56d:非磁體 56u:非磁體 57d:強磁體 57u:強磁體 58d:非磁體 58u:非磁體 59d:非磁體 59u:非磁體 60d:非磁體 60u:非磁體 ADD:位址 BEOLd:其他構造 BEOLu:其他構造 BL:位元線 BL＜0＞～BL＜N＞:位元線 BUF:緩衝層 CAP1:覆蓋層 CAP2:覆蓋層 CMD:指令 CNT:控制信號 CSL:結晶分斷層 DAT:資料 HAL:熱吸收層 HkEL:磁各向異性強化層 INSd:層間絕緣膜 INSu:層間絕緣膜 MC:記憶胞 MCd＜i、j＞:記憶胞 MCu＜i、j＞:記憶胞 MTJd:磁阻效應元件 MTJd＜i、j＞:磁阻效應元件 MTJu:磁阻效應元件 MTJu＜i、j＞:磁阻效應元件 Ld1:線 Ld2:線 Lu1:線 Lu2:線 RL:參照層 SCL:移位抵消層 SELd:開關元件 SELd＜i、j＞:開關元件 SELu:開關元件 SELu＜i、j＞:開關元件 SL:記憶層 SP:間隔層 TB:隧道勢壘層 T_BEOLd:熱歷程 T_BEOLu:熱歷程 T_postd:熱歷程 T_postu:熱歷程 UL:基底層 WL:字元線 WLd:字元線 WLd＜0＞～WLd＜M＞:字元線 WLu:字元線 WLu＜0＞～WLu＜M＞:字元線
圖1係用以說明第1實施形態之磁性記憶裝置之構成之方塊圖。  圖2係用以說明第1實施形態之磁性記憶裝置之記憶胞陣列之構成的電路圖。  圖3係用以說明第1實施形態之磁性記憶裝置之記憶胞陣列之構成的剖視圖。  圖4係用以說明第1實施形態之磁性記憶裝置之記憶胞陣列之構成的剖視圖。  圖5(A)、(B)係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之構成的剖視圖。  圖6係用以說明第1實施形態之磁性記憶裝置中之記憶胞陣列之製造方法的模式圖。  圖7係用以說明第1實施形態之磁性記憶裝置中之記憶胞陣列之製造方法的模式圖。  圖8係用以說明第1實施形態之磁性記憶裝置中之記憶胞陣列之製造方法的模式圖。  圖9係用以說明第1實施形態之磁性記憶裝置中之記憶胞陣列之製造方法的模式圖。  圖10係用以說明第1實施形態之磁性記憶裝置中之記憶胞陣列之製造方法的模式圖。  圖11(A)、(B)係用以說明第1實施形態之效果之模式圖。  圖12(A)、(B)係用以說明第1實施形態之第1變化例之磁性記憶裝置中之磁阻效應元件之構成的模式圖。  圖13(A)、(B)係用以說明第1實施形態之第2變化例之磁性記憶裝置中之磁阻效應元件之構成的模式圖。  圖14(A)、(B)係用以說明第2實施形態之磁性記憶裝置中之磁阻效應元件之構成的模式圖。  圖15(A)、(B)係用以說明第2實施形態之第1變化例之磁性記憶裝置中之磁阻效應元件之構成的模式圖。  圖16(A)、(B)係用以說明第2實施形態之第2變化例之磁性記憶裝置中之磁阻效應元件之構成的模式圖。
Ld1:線
Ld2:線
Lu1:線
Lu2:線

Claims (18)

  1. 一種磁性記憶裝置，其具備：  基板；  第1積層體；及  第2積層體，其相對於上述基板位在與上述第1積層體相同側，且比上述第1積層體自上述基板更遠離；  上述第1積層體及上述第2積層體分別包含：  參照層；  隧道勢壘層，其相對於上述參照層，設置在垂直於上述基板之方向側；  記憶層，其相對於上述隧道勢壘層，設置於上述方向側；及  第1非磁性層，其相對於上述記憶層，設置於上述方向側；  上述第1積層體之上述第1非磁性層之熱吸收率小於上述第2積層體之上述第1非磁性層之熱吸收率。
  2. 如請求項1之磁性記憶裝置，其中  上述第1積層體之上述第1非磁性層包含與上述第2積層體之上述第1非磁性層不同之元素。
  3. 如請求項2之磁性記憶裝置，其中  上述第1積層體之上述第1非磁性層包含釕(Ru)，  上述第2積層體之上述第1非磁性層包含鉭(Ta)。
  4. 如請求項1之磁性記憶裝置，其中  上述第1積層體之上述第1非磁性層具有與上述第2積層體之上述第1非磁性層不同之膜厚。
  5. 如請求項4之磁性記憶裝置，其中  上述第1積層體之上述第1非磁性層之膜厚薄於上述第2積層體之上述第1非磁性層之膜厚。
  6. 如請求項1之磁性記憶裝置，其中  上述第1積層體及上述第2積層體分別更包含：  第2非磁性層，其係設置於上述記憶層與上述第1非磁性層之間，且包含氧化物；及  第3非磁性層，其係設置於上述第1非磁性層與上述第2非磁性層之間，且包含選自釕(Ru)、銥(Ir)、銠(Rh)、鉬(Mo)、鐵(Fe)、及鈷(Co)中之至少1種元素。
  7. 如請求項6之磁性記憶裝置，其中  上述第1積層體及上述第2積層體分別更含有包含金屬之第4非磁性層，且  上述第4非磁性層位於比上述參照層、上述隧道勢壘層、上述記憶層、上述第1非磁性層、上述第2非磁性層及上述第3非磁性層自上述基板更遠離之位置。
  8. 如請求項1之磁性記憶裝置，其中  上述第1積層體及上述第2積層體分別更包含：  移位抵消層及間隔層；且  上述參照層係相對於上述移位抵消層，設置於上述方向側；及  上述間隔層係設置於上述移位抵消層與上述參照層之間，包含選自釕(Ru)、鋨(Os)、銥(Ir)、釩(V)、及鉻(Cr)中之至少1種元素。
  9. 如請求項1之磁性記憶裝置，其中  上述第2積層體係相對於上述第1積層體，設置於上述方向側。
  10. 如請求項1之磁性記憶裝置，其中  上述第1積層體係相對於上述第2積層體，設置於上述方向側。
  11. 一種磁性記憶裝置，其具備：  基板；  第1積層體；及  第2積層體，其相對於上述基板位在與上述第1積層體相同側，且比上述第1積層體自上述基板更遠離；  上述第1積層體及上述第2積層體分別包含：  第1非磁性層；  參照層，其相對於上述第1非磁性層，設置在垂直於上述基板之方向側；  隧道勢壘層，其相對於上述參照層，設置於上述方向側；及  記憶層，其相對於上述隧道勢壘層，設置於上述方向側；  上述第1積層體之上述第1非磁性層之熱吸收率小於上述第2積層體之上述第1非磁性層之熱吸收率。
  12. 如請求項11之磁性記憶裝置，其中  上述第1積層體之上述第1非磁性層包含釕(Ru)，  上述第2積層體之上述第1非磁性層包含鉭(Ta)。
  13. 如請求項11之磁性記憶裝置，其中  上述第1積層體之上述第1非磁性層之膜厚薄於上述第2積層體之上述第1非磁性層之膜厚。
  14. 如請求項11之磁性記憶裝置，其中  上述第1積層體及上述第2積層體分別更包含：  移位抵消層及間隔層；且  上述參照層係相對於上述移位抵消層，設置於上述方向側；及  上述間隔層係設置於上述移位抵消層與上述參照層之間，包含選自釕(Ru)、鋨(Os)、銥(Ir)、釩(V)、及鉻(Cr)中之至少1種元素。
  15. 如請求項1或11之磁性記憶裝置，其中  上述記憶層及上述參照層包含選自鐵(Fe)、鈷(Co)、及鎳(Ni)中之至少1種元素。
  16. 如請求項1或11之磁性記憶裝置，其中  上述第1積層體或第2積層體之電阻值記憶層係  根據自上述記憶層流向上述參照層之第1電流成為第1電阻值，且  根據自上述參照層流向上述記憶層之第2電流成為第2電阻值。
  17. 如請求項16之磁性記憶裝置，其中  上述第1電阻值小於上述第2電阻值。
  18. 如請求項1或11之磁性記憶裝置，其中  上述第1積層體及上述第2積層體分別包含與上述記憶層、上述參照層、及上述隧道勢壘層串聯連接之開關元件。
TW109106232A 2019-09-12 2020-02-26 磁性記憶裝置 TWI750599B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019166174A JP2021044429A (ja) 2019-09-12 2019-09-12 磁気記憶装置
JP2019-166174 2019-09-12

Publications (2)

Publication Number Publication Date
TW202111709A TW202111709A (zh) 2021-03-16
TWI750599B true TWI750599B (zh) 2021-12-21

Family

ID=74864347

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106232A TWI750599B (zh) 2019-09-12 2020-02-26 磁性記憶裝置

Country Status (4)

Country Link
US (2) US11329215B2 (zh)
JP (1) JP2021044429A (zh)
CN (1) CN112490262A (zh)
TW (1) TWI750599B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145347B1 (en) * 2020-05-21 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180335486A1 (en) * 2017-05-19 2018-11-22 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
US20190206932A1 (en) * 2017-12-29 2019-07-04 Spin Memory, Inc. Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59164300A (ja) 1983-03-04 1984-09-17 日本電気株式会社 熱制御機構
JPS6411383A (en) * 1987-07-06 1989-01-13 Mitsubishi Electric Corp Metal vapor laser device
JPH0691144B2 (ja) * 1990-09-21 1994-11-14 株式会社日立製作所 ウエハ温度測定用の放射温度計およびウエハ温度測定方法
EP0685746A3 (en) * 1994-05-30 1996-12-04 Sony Corp Magnetoresistive effect device having improved thermal resistance.
JP2000258520A (ja) * 1999-03-10 2000-09-22 Sumitomo Electric Ind Ltd 超電導体の冷却装置
JP3749649B2 (ja) 1999-04-16 2006-03-01 日本電産サンキョー株式会社 磁気抵抗素子
JP2003303928A (ja) * 2002-04-10 2003-10-24 Elpida Memory Inc 半導体装置実装用パッケージ
JP4403356B2 (ja) * 2002-10-29 2010-01-27 ソニー株式会社 半導体メモリ及びその製造方法
JP2005108299A (ja) * 2003-09-29 2005-04-21 Sony Corp 磁気抵抗効果型磁気ヘッドの製造方法
JP3918806B2 (ja) * 2003-11-20 2007-05-23 住友電気工業株式会社 被加熱物載置用ヒータ部材及び加熱処理装置
JP2005203443A (ja) * 2004-01-13 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP4482667B2 (ja) 2004-09-13 2010-06-16 独立行政法人産業技術総合研究所 冷却効果を持つ配線構造
JP5099368B2 (ja) * 2006-04-11 2012-12-19 日本電気株式会社 磁気ランダムアクセスメモリ
JP4643617B2 (ja) * 2007-06-26 2011-03-02 株式会社東芝 不揮発性半導体記憶装置
KR101584099B1 (ko) * 2009-08-19 2016-01-13 삼성전자주식회사 자성층을 구비한 트랙 및 이를 포함하는 자성소자
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8026521B1 (en) * 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8077559B1 (en) * 2010-06-25 2011-12-13 Tdk Corporation Thermally-assisted magnetic recording head including plasmon generator
US20110318608A1 (en) * 2010-06-29 2011-12-29 Headway Technologies, Inc. TMR device with novel pinned layer
US8379352B1 (en) * 2011-09-08 2013-02-19 HGST Netherlands B.V. Thermagnonic spin-torque oscillator(STO) and sensor utilizing same to detect shifts in the free layer magnetization oscillation frequency
JP5734800B2 (ja) * 2011-09-21 2015-06-17 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP5490167B2 (ja) * 2012-03-23 2014-05-14 株式会社東芝 磁気メモリ
JP6105817B2 (ja) * 2013-11-01 2017-03-29 中国科学院物理研究所 温度センサのためのナノ磁性多層膜とその製造方法
US9305576B2 (en) 2014-09-09 2016-04-05 Kabushiki Kaisha Toshiba Magnetoresistive element
US20160130693A1 (en) * 2014-11-11 2016-05-12 Kazuya Sawada Method of manufacturing magnetoresistive memory device and manufacturing apparatus of the same
WO2016099580A2 (en) * 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
JP2016207993A (ja) * 2015-04-16 2016-12-08 友美恵 山口 熱移送テープ。
JP6130886B2 (ja) * 2015-09-16 2017-05-17 株式会社東芝 磁気素子及び記憶装置
CN108886061B (zh) * 2017-02-27 2021-11-16 Tdk株式会社 自旋流磁化旋转元件、磁阻效应元件及磁存储器
US10255935B2 (en) * 2017-07-21 2019-04-09 Applied Materials, Inc. Magnetic tunnel junctions suitable for high temperature thermal processing
KR102471157B1 (ko) * 2017-11-09 2022-11-25 삼성전자주식회사 메모리 소자
US10468456B2 (en) * 2018-02-17 2019-11-05 Globalfoundries Inc. Integrated circuits including magnetic random access memory structures having reduced switching energy barriers for differential bit operation and methods for fabricating the same
JP2020047703A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 磁気記憶装置
EP3664094B1 (en) * 2018-12-06 2022-08-24 IMEC vzw A magnetic tunnel junction unit and a memory device
DE102019114016B4 (de) * 2019-05-24 2021-02-18 Siempelkamp Maschinen- Und Anlagenbau Gmbh Verfahren und Vorrichtung zur Erwärmung einer Pressgutmatte
EP3839955A1 (en) * 2019-12-18 2021-06-23 Imec VZW Dual stack sot
KR20230057719A (ko) * 2021-10-22 2023-05-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180335486A1 (en) * 2017-05-19 2018-11-22 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
US20190206932A1 (en) * 2017-12-29 2019-07-04 Spin Memory, Inc. Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor

Also Published As

Publication number Publication date
US20210083170A1 (en) 2021-03-18
TW202111709A (zh) 2021-03-16
CN112490262A (zh) 2021-03-12
US11832528B2 (en) 2023-11-28
JP2021044429A (ja) 2021-03-18
US11329215B2 (en) 2022-05-10
US20220238792A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
US10854252B2 (en) Magnetic storage device with a stack of magnetic layers including iron (Fe) and cobalt (co)
JP7204549B2 (ja) 磁気装置
US10937947B2 (en) Magnetic memory device with a nonmagnet between two ferromagnets of a magnetoresistive effect element
TWI692095B (zh) 磁性記憶裝置
CN111724839B (zh) 磁存储装置
CN110890459B (zh) 磁装置
TWI750599B (zh) 磁性記憶裝置
TWI791141B (zh) 磁性裝置
JP2021044444A (ja) 磁気記憶装置
TWI698865B (zh) 磁性記憶裝置
CN110880344B (zh) 磁存储装置
CN113380944A (zh) 磁存储装置
US10867650B2 (en) Magnetic storage device
TW202213341A (zh) 磁性記憶裝置
JP2023140671A (ja) 磁気記憶装置