JP2011040611A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011040611A JP2011040611A JP2009187332A JP2009187332A JP2011040611A JP 2011040611 A JP2011040611 A JP 2011040611A JP 2009187332 A JP2009187332 A JP 2009187332A JP 2009187332 A JP2009187332 A JP 2009187332A JP 2011040611 A JP2011040611 A JP 2011040611A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor device
- semiconductor
- protective
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Laser Beam Processing (AREA)
- Dicing (AREA)
Abstract
【課題】個片化された際のチッピングの発生を防止し、かつ、裏面印字の際の発塵を抑え、信頼性に優れた半導体装置を提供すること。
【解決手段】本発明の半導体装置1A(1)は、チップ状をなし、一面側に回路素子が形成された半導体基板2と、前記半導体基板の他面2bの外周域に配され、かつ側面にわたって開口されている欠切部3Aと、前記欠切部に設けられた保護部4Aとを備えることを特徴とする。
【選択図】図1
【解決手段】本発明の半導体装置1A(1)は、チップ状をなし、一面側に回路素子が形成された半導体基板2と、前記半導体基板の他面2bの外周域に配され、かつ側面にわたって開口されている欠切部3Aと、前記欠切部に設けられた保護部4Aとを備えることを特徴とする。
【選択図】図1
Description
本発明は、半導体装置および半導体装置の製造方法に関する。
近年の半導体パッケージ技術として、いわゆるウエハレベルCSPと呼ばれる新しいパッケージ形態がある。ウエハレベルCSPは、半導体チップ上にパッケージ加工するため実装面積が半導体チップと同等となり、ウエハを個片化した後に樹脂などを用いてモールドして端子などを形成する従来のパッケージ形態に比べ、実装後の基板上に占める面積を小さくすることができる。また、ウエハレベルCSPの加工は、ウエハ状態のまま行われることから、いわゆる半導体前工程分野のフォトリソグラフィ技術や薄膜形成技術が転用でき、微細配線の形成や多層構造の形成が可能である。これらの特徴から、ウエハレベルCSPは、電気電子機器の小型軽量化、高機能化に大きく貢献することができるパッケージ形態だと言える(非特許文献1乃至3)。
ウエハレベルCSPは、半導体ウエハ上にパッケージ加工を施し、最終的にダイシング工程においてチップ状に個片化することによって提供される。得られたチップ状の半導体装置は、半導体パッケージ加工が施された面の他面および側面において基材のSiが剥き出しの状態となっている。そのため、従来のウエハレベルCSPは、取り扱い時や搬送時に受ける外部衝撃によって、半導体装置の基材にクラック(割れ)やチッピング(欠け)が発生しやすい。
従来のウエハレベルCSPを切削によって個片化する場合には、高速回転するダイシングブレードから受ける切削応力によって、半導体装置の基材にクラックやチッピングが発生しやすい。
このように、クラックやチッピングの生じた半導体装置は、半導体装置本体の抗折強度が低下し、応力印加時に半導体装置本体が破損しやすくなる、という問題がある。
この問題に対する対策として、パッケージ加工された面の他面側の全体に樹脂層を形成したウエハレベルCSPがある。しかし、レーザーを用いて樹脂層面に印字加工を行うと、分解して飛散した樹脂成分が再付着して異物となるという問題がある。また、このウエハレベルCSPは、半導体装置の側面は基材が露呈したままであるため、側面に生じるクラックやチッピングの発生を防止するができない。
日経マイクロデバイス、2000年2月号、p.24
日経マイクロデバイス、2000年3月号、p.121
日経マイクロデバイス、2000年4月号、p.114
本発明は、このような従来の実情に鑑みて考案されたものであり、チップ状に個片化された半導体装置の基材に発生するクラックやチッピングが抑制されるとともに、レーザーを用いて他面側に印字加工しても発塵しにくい半導体装置を提供することを第一の目的とする。
本発明は、チップ状に個片化する工程において、ダイシングブレードから受ける切削応力によって生じる半導体装置の基材のクラックやチッピングが抑制される半導体装置の製造方法を提供することを第二の目的とする。
本発明の請求項1に記載の半導体装置は、チップ状をなし、一面側に回路素子が形成された半導体基板と、前記半導体基板の他面の外周域に配され、かつ側面にわたって開口されている欠切部と、前記欠切部に設けられた保護部とを備えることを特徴とする。
本発明の請求項2に記載の半導体装置は、請求項1において、前記保護部が樹脂からなり、該保護部の端部が、前記半導体基板の他面における前記欠切部近傍にまで延設されていることを特徴とする。
本発明の請求項3に記載の半導体装置は、請求項1および請求項2において、前記保護部が、前記欠切部を充填し、かつ前記半導体基板の他面よりも凸設されていることを特徴とする。
本発明の請求項4に記載の半導体装置は、請求項1において、前記保護部が金属からなり、前記欠切部の内面に添ってあることを特徴とする。
本発明の請求項5に記載の半導体装置の製造方法は、一面側に回路素子が形成されたウエハ状の半導体基板を用い、該一面側に保護層を形成する工程と、前記半導体基板の他面側に格子状または点状に凹部を形成する工程と、前記凹部内に保護部を設ける工程と、個片化されたチップの他面側において、外周域に欠切部が形成されているように前記半導体基板を切削し個片化する工程と、を順に備えることを特徴とする。
本発明の請求項6に記載の半導体装置の製造方法は、請求項5において、前記凹部を形成するために、レーザーを用いることを特徴とする。
本発明の半導体装置は、回路素子が形成された一面とは異なる、他面の外周域にある欠切部に保護部が設けられているとともに、前記保護部は、前記半導体装置の他面の外周域のみならず、側面にわたって保護部が設けられた構造となっている。ゆえに、半導体チップの取り扱い時や搬送時において他面および側面から前記半導体装置へ加わる衝撃を保護部によって緩和することが可能となり、クラックやチッピングの発生を抑制することができる。したがって、前記半導体装置の信頼性を向上させることができる。
また、本発明の半導体装置は、保護部が前記半導体装置の他面側の全ての領域を覆うように形成されておらず、外周域にのみ配されている。従来は、保護部に印字加工をする必要があり、分解により飛散し再付着した保護部の成分が、その後の工程において離脱して異物となるおそれがあった。しかし、本発明によれば、保護部に印字加工をする必要がなく、半導体基板自体に印字加工を行うことができる。ゆえに、後工程で不具合とならない。
また、本発明の半導体装置は、保護部が前記半導体装置の他面側の全ての領域を覆うように形成されておらず、外周域にのみ配されている。従来は、保護部に印字加工をする必要があり、分解により飛散し再付着した保護部の成分が、その後の工程において離脱して異物となるおそれがあった。しかし、本発明によれば、保護部に印字加工をする必要がなく、半導体基板自体に印字加工を行うことができる。ゆえに、後工程で不具合とならない。
本発明による半導体装置の製造方法は、一面側に回路素子が形成されたウエハ状の半導体基板を用い、該一面側に保護層を形成する工程と、前記半導体基板の他面側に格子状または点状に凹部を形成する工程と、前記凹部内に保護部を設ける工程と、個片化されたチップの他面側において、外周域に欠切部が形成されているように前記半導体基板を切削し個片化する工程と、を順に備えることを特徴とする。
ゆえに、切削して個片化する工程においては、凹部内に備えられた保護部がダイシングブレードから受ける影響を抑制する。したがって、ダイシングブレードから受ける応力が緩和される。その結果、本発明の半導体装置の製造方法は、切削時に発生する半導体装置の基材のクラックやチッピングを抑制することに寄与する。
ゆえに、切削して個片化する工程においては、凹部内に備えられた保護部がダイシングブレードから受ける影響を抑制する。したがって、ダイシングブレードから受ける応力が緩和される。その結果、本発明の半導体装置の製造方法は、切削時に発生する半導体装置の基材のクラックやチッピングを抑制することに寄与する。
<第一実施形態>
以下、本発明係る半導体装置および半導体装置の製造方法について、それらの第一実施形態を図面に基づいて説明する。
以下、本発明係る半導体装置および半導体装置の製造方法について、それらの第一実施形態を図面に基づいて説明する。
図1は、本発明の半導体装置の第一実施形態を模式的に示すものであり、図1(a)は断面図を、図1(b)は底面図である。図1(a)は、図1(b)のA−A線に沿う断面図である。
この半導体装置1A(1)は、半導体基板2の一面2aに回路素子が形成されている(図示略)。さらに、一面2a上には、絶縁層、再配線層、封止層、金属端子などを備えた半導体パッケージ加工が施されていてもよい(図示略)。
この半導体装置1A(1)は、半導体基板2の一面2aに回路素子が形成されている(図示略)。さらに、一面2a上には、絶縁層、再配線層、封止層、金属端子などを備えた半導体パッケージ加工が施されていてもよい(図示略)。
本発明の半導体装置1A(1)は、チップ状の半導体基板2の他面2bの外周部に配され、かつ半導体基板2の側面にわたって開口されている欠切部3Aを備え、欠切部3Aには保護部4Aが形成されていることを特徴とする。なお、本実施形態における「外周部」とは、半導体基板2の他面2b側にあって、チップ状の半導体基板2の側面近傍の領域を意味する。
本発明の半導体装置1A(1)は、チップ状の半導体基板2の他面2bの外周部にのみ保護部4Aを配することで、チップの裏面側および側面側への衝撃によるチッピングの発生を防止し、信頼性に優れた半導体装置を提供することができる。
また、保護部4Aの端部は、半導体基板2の他面2bにおける欠切部3A近傍にまで延設している。そのため、半導体基板2と保護部4Aとが強固に密着しており、保護部4Aが剥がれる心配がない。
また、保護部4Aは、欠切部3Aの内部充填するとともに、前記半導体基板の他面よりも凸設されている。そのため、前記半導体基板の他面側が損傷するのを防ぐことができる。たとえば、前記半導体基板を平坦な面上に載置する場合、前記半導体基板の他面が直接平坦面に接触せず、保護部4Aによって平坦面上に支持されることとなり、他面に設けたレーザー印字などの損傷を防ぐことができる。
また、本構造では、チップ裏面の外周部以外には保護部4Aが存在しない。よって、半導体基板2の他面2b側の表面を溶融させる印字法(レーザー照射など)を行っても、保護部の飛散と再付着による不具合を避けることができる。これにより本発明による半導体装置1A(1)は、製造環境のクリーン度に悪影響を与えず、裏面印字加工することが可能である。
また、保護部4Aの端部は、半導体基板2の他面2bにおける欠切部3A近傍にまで延設している。そのため、半導体基板2と保護部4Aとが強固に密着しており、保護部4Aが剥がれる心配がない。
また、保護部4Aは、欠切部3Aの内部充填するとともに、前記半導体基板の他面よりも凸設されている。そのため、前記半導体基板の他面側が損傷するのを防ぐことができる。たとえば、前記半導体基板を平坦な面上に載置する場合、前記半導体基板の他面が直接平坦面に接触せず、保護部4Aによって平坦面上に支持されることとなり、他面に設けたレーザー印字などの損傷を防ぐことができる。
また、本構造では、チップ裏面の外周部以外には保護部4Aが存在しない。よって、半導体基板2の他面2b側の表面を溶融させる印字法(レーザー照射など)を行っても、保護部の飛散と再付着による不具合を避けることができる。これにより本発明による半導体装置1A(1)は、製造環境のクリーン度に悪影響を与えず、裏面印字加工することが可能である。
半導体基板2は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断(ダイシング)した半導体チップであってもよい。半導体基板2が半導体チップである場合は、まず、半導体ウエハ上に、各種半導体素子やIC、誘電素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
欠切部3Aは、チップ状の半導体基板2の他面2a側の外周部に配され、かつ半導体基板2の側面にわたって開口されている。この様な欠切部は、個片化されたチップの半導体基板2の他面2b側において、欠切部3Aおよび保護部4Aが残るように、半導体基板2を個片化することで形成できる。溝加工は、ハーフカットダイシング、レーザー、マイクロドリル、エッチングなどの手法により形成できる。
欠切部の深さDA(D)は、半導体基板2の厚さの5〜90%程度とする。欠切部の幅XA(X)は、15〜50μmである。
欠切部の深さDA(D)は、半導体基板2の厚さの5〜90%程度とする。欠切部の幅XA(X)は、15〜50μmである。
欠切部3Aには、樹脂からなる保護部4Aが充填されており、また、前記半導体基板2の他面2bよりも凸設されている。また、保護部4Aの端部は、半導体基板2の他面2bにおける欠切部3A近傍にまで延設されている。具体的には、半導体基板の他面2bからの凸設高さHA(H)が5〜50μm程度、他面2b側から見た保護部4Aのチップエッジからの幅YA(Y)が、他面2b側から見た欠切部3Aのチップエッジからの幅XA(X)の、1.1〜3倍程度が適当である。欠切部3Aのみならず欠切部3A近傍にまで保護部4Aが延設されているため、欠切部3Aにのみ保護部4Aが形成されている場合に比べ、半導体基板2と保護部4Aの密着性が向上し、保護部4Aが剥離、脱落するおそれがない。また、保護部4Aは、半導体基板2の他面2bよりも凸設されているため、他面2b側からの衝撃を保護部4Aによって受け止めることができる。
保護部4Aには、たとえばポリイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂等を適用することができる。
保護部4Aには、たとえばポリイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂等を適用することができる。
次に、本発明の第一実施形態である半導体装置1A(1)の製造方法について説明する。図2は、本発明の半導体装置の製造方法を工程順に模式的に示した図であり、基板上の複数のチップが形成された領域を抜き出して示したものである。図2(a)、(b)、(d)、(e)は、本発明の半導体装置の断面図を、図2(c)は平面図を示したものである。図2(a)、(b)、(d)、(e)は、図2(c)のB−B線に沿う断面図である。
本発明の半導体装置の製造方法は、半導体基板2の一面2a側に保護層5を形成する工程1と、半導体基板2の他面2b側において格子状に凹部6Aを形成する工程2と、凹部6Aを充填する保護部4Aを形成する工程3と、個片化されたチップ状の半導体装置2の他面2b側において、欠切部3Aが形成され、欠切部3Aの内部に保護部4Aが残るように半導体基板2を個片化する工程4と、半導体基板2の一面2a上に設けられた保護層5を除去する工程5、を少なくとも順に備えたことを特徴とする。
本発明の半導体装置の製造方法は、半導体基板2の一面2a側に保護層5を形成する工程1と、半導体基板2の他面2b側において格子状に凹部6Aを形成する工程2と、凹部6Aを充填する保護部4Aを形成する工程3と、個片化されたチップ状の半導体装置2の他面2b側において、欠切部3Aが形成され、欠切部3Aの内部に保護部4Aが残るように半導体基板2を個片化する工程4と、半導体基板2の一面2a上に設けられた保護層5を除去する工程5、を少なくとも順に備えたことを特徴とする。
本発明では、半導体基板2の他面2b側に保護部4aを形成し、外周部のみに保護部4aが残るように前記半導体基板2を個片化している。そのため、ダイシング等の個片化の最中に応力が加わって発生するチッピングや、マザーボード実装時に発生するチッピングを防止することができる。
(工程1)まず、図2(a)に示すように、半導体基板2の一面2aを覆うように保護層5を形成する。
半導体基板2は、シリコンウエハなどの半導体ウエハであり、半導体基板2の一面2a側には回路素子が形成されている(図示略)。
保護層5は、液体状の樹脂の場合は、スピンコート法、キャスティング法、ディスペンス法、スプレー法、スクリーン印刷法等により設けることができる。その後、保護層5に用いる材料に応じて熱処理などを行う場合もある。
半導体基板2は、シリコンウエハなどの半導体ウエハであり、半導体基板2の一面2a側には回路素子が形成されている(図示略)。
保護層5は、液体状の樹脂の場合は、スピンコート法、キャスティング法、ディスペンス法、スプレー法、スクリーン印刷法等により設けることができる。その後、保護層5に用いる材料に応じて熱処理などを行う場合もある。
(工程2)次に、図2(b)に示すように、ウエハ状の半導体基板2の他面2b側に、格子状に配置された凹部6Aを形成する。半導体基板2の一面2a側のスクライブラインと整合する位置で溝加工することで、凹部を形成する。例えばハーフカットダイシング、レーザー、マイクロドリル、エッチングなどの手法により形成できる。特に、レーザーを用いて凹部形成した場合、レーザー光エネルギーによって溶解したシリコンが飛散し、加工面やその周囲に付着する。付着したシリコンは、急激に冷却・凝固することで直径数μm程度の粒子状となって固着し、その結果、凹凸形状の加工面が得られる。凹凸形状となった加工面の粗さは、照射するレーザー光の照射強度、波長、などの諸条件を調整することによって、制御することが可能である。
(工程3)次に、図2(c)に示すように、格子状に配置された凹部6Aを充填する保護部4Aを形成する。また、保護部4Aの端部は、半導体基板2の他面2bにおける凹部6A近傍にまで延設されている。
特に、レーザーを用いて凹部形成した場合、溶解した物質が、急激に冷却・凝固することによって凹部6Aの内面が凹凸形状となるため、半導体基板2と保護部4Aとの接触面積が増加して密着性が向上し、保護部4Aが剥がれる心配が無い。
保護部4Aには、例えばポリイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂等の感光性樹脂を適用できる。液体状の樹脂の場合は、スピンコート法、キャスティング法、ディスペンス法、スプレー法、スクリーン印刷法等により設けることができる。フィルム状の樹脂の場合は、ラミネート法、プレス法等の方法により設けられる。その後、フォトリソグラフィ技術によりパターン加工される。
非感光性樹脂を用いることもできる。その場合は、マスク印刷法やディスペンス法によってパターン加工を行う。
パターン加工後、材料に応じて熱処理などを行う。
特に、レーザーを用いて凹部形成した場合、溶解した物質が、急激に冷却・凝固することによって凹部6Aの内面が凹凸形状となるため、半導体基板2と保護部4Aとの接触面積が増加して密着性が向上し、保護部4Aが剥がれる心配が無い。
保護部4Aには、例えばポリイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂等の感光性樹脂を適用できる。液体状の樹脂の場合は、スピンコート法、キャスティング法、ディスペンス法、スプレー法、スクリーン印刷法等により設けることができる。フィルム状の樹脂の場合は、ラミネート法、プレス法等の方法により設けられる。その後、フォトリソグラフィ技術によりパターン加工される。
非感光性樹脂を用いることもできる。その場合は、マスク印刷法やディスペンス法によってパターン加工を行う。
パターン加工後、材料に応じて熱処理などを行う。
(工程4)次に、図2(d)に示すように、個片化されたチップの他面2b側において欠切部3Aが形成され、欠切部3Aの内部に保護部4Aが残るように、ウエハ状の半導体基板2を個片化する。
(工程5)次に、図2(e)に示すように、個片化されたチップ状の半導体基板2の一面2a側に形成されていた保護層5を除去する。薬液によって保護層5を除去する方法、あるいはプラズマ処理によって除去する方法がある。
以上に述べた(工程1)〜(工程5)を順に実施することによって、本発明の半導体装置1A(1)を形成できる。
以上に述べた(工程1)〜(工程5)を順に実施することによって、本発明の半導体装置1A(1)を形成できる。
<第二実施形態>
次に、本発明の半導体装置の第二実施形態について説明する。なお、以下の説明では、上述した第一実施形態と異なる部分について主に説明し、共通する部分についてはその説明を省略する。
次に、本発明の半導体装置の第二実施形態について説明する。なお、以下の説明では、上述した第一実施形態と異なる部分について主に説明し、共通する部分についてはその説明を省略する。
図3は、本発明の半導体装置の第二実施形態を模式的に示すものであり、図3(a)は断面図を、図3(b)は底面図である。図3(a)は、図3(b)のC−C線に沿う断面図である。
本発明の半導体装置1B(1)は、半導体基板2の他面2bの角部に配され、かつ半導体基板2の側面にわたって開口されている欠切部3Bを備え、欠切部3Bには保護部4Bが形成されていることを特徴とする。
本発明の半導体装置1B(1)は、欠切部と保護部を外周域に配置した第一実施形態の構造を、欠切部と保護部を角部に配置した構造に変更したものである。
なお、本発明における「角部」とは、半導体基板2の他面2b側から見たときの半導体基板2のコーナー部分(通常は4角)を指す。
本発明の半導体装置1B(1)は、欠切部と保護部を外周域に配置した第一実施形態の構造を、欠切部と保護部を角部に配置した構造に変更したものである。
なお、本発明における「角部」とは、半導体基板2の他面2b側から見たときの半導体基板2のコーナー部分(通常は4角)を指す。
上述した第一実施形態では、欠切部3Aおよび保護部4Aは、半導体基板2の他面2bにおいて、外周域に配されていたが、本実施形態の半導体装置1B(1)では、欠切部3Bおよび保護部4Bは、半導体基板2の他面2b上に配されており、半導体基板2の他面2b側において、角部に配されている。
チップ状の半導体装置においては、角部が最もチッピングになりやすいため、半導体基板2の他面2b側の角部にのみ保護部4Bを配されてあっても、十分にチッピングの発生を防止する効果がある。
チップ状の半導体装置においては、角部が最もチッピングになりやすいため、半導体基板2の他面2b側の角部にのみ保護部4Bを配されてあっても、十分にチッピングの発生を防止する効果がある。
欠切部3Bの深さDB(D)は、半導体基板2の厚さの5〜90%程度とする。欠切部の幅XB(X)は、15〜50μmである。
保護部4Bの半導体基板2の他面2bからの凸設高さHB(H)が5〜50μm程度、他面2b側から見た保護部のチップエッジからの幅YB(Y)が、他面2b側から見た欠切部3Bのチップエッジからの幅XB(X)の、1.1〜3倍程度が適当である。
第一実施形態の製造方法を示した図2と同様に、図4において、本発明の第二実施形態である半導体装置1B(1)の製造方法を工程順に模式的に示す。
(工程1)まず、図4(a)に示すように、ウエハ状の半導体基板2の一面2aを覆うように保護層5を形成する。
(工程2)次に、図4(b)に示すように、半導体基板2の他面2b側に、点状に配置された凹部6Bを形成する。半導体基板2の一面2a側のスクライブラインが交差する箇所と整合する位置に凹部6Bを形成する。
(工程3)次に、図4(c)に示すように、点状に配置された凹部6Bを充填する保護部4Bを形成する。保護部4Bの端部は、半導体基板2の他面2bにおける凹部6B近傍にまで延設されている。
(工程4)次に、図4(d)に示すように、個片化されたチップ状の半導体基板2の他面2b側において、欠切部3Bが形成され、欠切部3B内に保護部4Bが残るように、ウエハ状の半導体基板2を個片化する。
(工程5)次に、図4(e)に示すように、個片化されたチップ状の半導体基板2の一面2a側に形成されていた保護層5を除去する。
以上に述べた(工程1)〜(工程5)を順に実施することによって、本発明の半導体装置1B(1)を形成できる。
(工程2)次に、図4(b)に示すように、半導体基板2の他面2b側に、点状に配置された凹部6Bを形成する。半導体基板2の一面2a側のスクライブラインが交差する箇所と整合する位置に凹部6Bを形成する。
(工程3)次に、図4(c)に示すように、点状に配置された凹部6Bを充填する保護部4Bを形成する。保護部4Bの端部は、半導体基板2の他面2bにおける凹部6B近傍にまで延設されている。
(工程4)次に、図4(d)に示すように、個片化されたチップ状の半導体基板2の他面2b側において、欠切部3Bが形成され、欠切部3B内に保護部4Bが残るように、ウエハ状の半導体基板2を個片化する。
(工程5)次に、図4(e)に示すように、個片化されたチップ状の半導体基板2の一面2a側に形成されていた保護層5を除去する。
以上に述べた(工程1)〜(工程5)を順に実施することによって、本発明の半導体装置1B(1)を形成できる。
<第三実施形態>
以下、本発明に係る半導体装置および半導体装置の製造方法について、それらの第三実施形態を図面に基づいて説明する。なお、前述の実施形態と異なる部分について主に説明し、共通する部分についてはその説明を省略する。
以下、本発明に係る半導体装置および半導体装置の製造方法について、それらの第三実施形態を図面に基づいて説明する。なお、前述の実施形態と異なる部分について主に説明し、共通する部分についてはその説明を省略する。
図5は、本発明の半導体装置の第三実施形態を模式的に示すものであり、図5(a)は断面図を、図5(b)は底面図である。図5(a)は、図5(b)のE−E線に沿う断面図である。
本発明の半導体装置1Cは、半導体基板2の他面2bの外周部に配され、かつ半導体基板2の側面にわたって開口されている欠切部3Cを備えており、欠切部3Cには、内面に添って保護部4Cが形成されていることを特徴とする。
本発明の半導体装置1Cは、チップ状の半導体基板2の他面2bの外周部にのみ保護部4Cを配することで、チッピングの発生を防止し、信頼性に優れた半導体装置を提供する。また、半導体基板2の側面にわたって形成された欠切部3Cの内面に添って保護部4Cが形成されており、チップの側面側からのダメージによるチッピングも防ぐことができる。また、保護部4Cは、例えばスパッタ法、蒸着法、めっき法、またはそれらを組み合わせた方法等によって形成された金属膜であり、Siから成る半導体基板2との密着性に優れる。よって、半導体基板2と保護部4Cが剥がれる心配がない。
欠切部3Cの深さDC(D)は、半導体基板2の厚さの5〜90%程度とする。欠切部3Cの幅XC(X)は、15〜50μmである。
欠切部3Cの内面に添って保護部4Cが形成されている。保護部4Cは金属である。例えば、Cu、Ni、Cr、Ti、TiW、Al等が利用できる。前記保護部4Cは、厚さZC(Z)が1〜10μmの範囲で形成される。
次に、図6において、本発明の第三実施形態である半導体装置1Cの製造方法を工程順に模式的に示す。
(工程1)まず、図6(a)に示すように、半導体基板2の一面2aを覆うように保護層5を形成する。
(工程2)次に、図6(b)に示すように、ウエハ状の半導体基板2の他面2b側に、格子状に配置された凹部6Cを形成する。半導体基板2の一面2a側のスクライブラインと整合する位置に溝加工することで、凹部6Cを形成する。
(工程3)次に、図6(c)に示すように、凹部6Cの内面に添ってある保護部4Cを形成する。保護部4Cには、例えばCu、Ni、Cr、Ti、TiW、Al、あるいはそれらを積層した材料を適用できる。半導体基板2の他面2b側に、例えばスパッタ法、蒸着法、めっき法、またはそれらを組み合わせた方法等で成膜し、その後凹部以外の領域をエッチングすることによって、凹部6Cの内面に添った保護部4Cを形成することができる。あるいは、半導体基板2を他面2b側から研磨し、凹部6Cの内面にのみ金属膜を残すことによっても保護部4Cの形成が可能である。
上記の他、半導体基板2の他面2bに、凹部6Cを形成する領域と整合して開口されたレジスト層を形成し、レジスト層をマスクとして半導体基板2をエッチングすることで、凹部6Cを形成する。次に、凹部6Cの内面、およびレジスト層上に金属膜を成膜し、その後リフトオフ法にてレジスト層を金属膜ごと除去する。この方法によっても、凹部3Cの内面に添った保護部4Cを形成することができる。
(工程4)次に、図6(d)に示すように、個片化されたチップの他面2b側において、欠切部3Cが形成され、欠切部3Cの内部に保護部4Cが残るように、ウエハ状の半導体基板2を個片化する。
(工程5)次に、図6(e)に示すように、個片化されたチップ状の半導体基板2の一面2a側に形成されていた保護層5を除去する。
以上の(工程1)〜(工程5)を順に実施することによって、半導体装置1C(1)を形成できる。
以上の(工程1)〜(工程5)を順に実施することによって、半導体装置1C(1)を形成できる。
<第四実施形態>
次に、本発明に係る半導体装置の第四実施形態について説明する。なお、前述の実施形態と異なる部分について主に説明し、共通する部分についてはその説明を省略する。
次に、本発明に係る半導体装置の第四実施形態について説明する。なお、前述の実施形態と異なる部分について主に説明し、共通する部分についてはその説明を省略する。
図7は、本発明の半導体装置の第四実施形態を模式的に示すものであり、図7(a)は断面図を、図7(b)は底面図である。図7(a)は、図7(b)のG−G線に沿う断面図である。
本発明の半導体装置1Dは、半導体基板2の他面2bの角部に配され、かつ半導体基板2の側面にわたって開口されている欠切部3Dを備え、欠切部3Dには保護部4Dが形成されていることを特徴とする。
本発明の半導体装置1Dは、凹部と保護部を外周域に配置した第三実施形態の構造を、凹部と保護部を角部に配置した構造に変更したものである。
本発明の半導体装置1Dは、凹部と保護部を外周域に配置した第三実施形態の構造を、凹部と保護部を角部に配置した構造に変更したものである。
本実施形態の半導体装置1Dでは、欠切部3Dおよび保護部4Dは、半導体基板2の他面2b上に配されており、半導体基板2の他面2b側において、角部に配されている。
欠切部3Dの深さDD(D)は、半導体基板2の厚さの5〜90%程度とする。欠切部3Dの幅XD(X)は、15〜50μmである。
欠切部3Dの内面に添って、保護部4Dが形成されている。保護部4Dは金属である。例えば、Cu、Ni、Cr、Ti、TiW、Al等が利用できる。前記保護部4Dは、厚さZD(Z)が1〜10μmの範囲で形成される。
次に、図8において、半導体装置1Dの製造方法を工程順に模式的に示す。
(工程1)まず、図8(a)に示すように、半導体基板2の一面2aを覆うように保護層5を形成する。
(工程2)次に、図8(b)に示すように、ウエハ状の半導体基板2の他面2b側に、点状に配置された凹部6Dを形成する。半導体基板2の一面2a側のスクライブラインが交差する箇所と整合する位置に凹部6Dを形成する。
(工程3)次に、図8(c)に示すように、凹部6Dの内面に添ってある保護部4Dを形成する。
(工程4)次に、図8(d)に示すように、個片化されたチップ状の他面2bにおいて、欠切部3Dが形成され、欠切部3Dの内部に保護部4Dが残るように、ウエハ状の半導体基板2を個片化する。
(工程5)次に、図8(e)に示すように、個片化されたチップ状の半導体基板2の一面2a側に形成されていた保護層5を除去する。
以上の(工程1)〜(工程5)を順に実施することによって、半導体装置1D(1)を形成できる。
(工程2)次に、図8(b)に示すように、ウエハ状の半導体基板2の他面2b側に、点状に配置された凹部6Dを形成する。半導体基板2の一面2a側のスクライブラインが交差する箇所と整合する位置に凹部6Dを形成する。
(工程3)次に、図8(c)に示すように、凹部6Dの内面に添ってある保護部4Dを形成する。
(工程4)次に、図8(d)に示すように、個片化されたチップ状の他面2bにおいて、欠切部3Dが形成され、欠切部3Dの内部に保護部4Dが残るように、ウエハ状の半導体基板2を個片化する。
(工程5)次に、図8(e)に示すように、個片化されたチップ状の半導体基板2の一面2a側に形成されていた保護層5を除去する。
以上の(工程1)〜(工程5)を順に実施することによって、半導体装置1D(1)を形成できる。
以上、本発明の半導体装置及びその製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で、適宜変更が可能である。
本発明は、半導体装置及びその製造方法について広く適用可能である。
1A、1B、1C、1D(1) 半導体装置、2 半導体基板、3A、3B、3C、3D 欠切部、4A、4B、4C、4D 保護部、5 保護層、6A、6B、6C、6D 凹部。
Claims (6)
- チップ状をなし、一面側に回路素子が形成された半導体基板と、前記半導体基板の他面の外周域に配され、かつ側面にわたって開口されている欠切部と、前記欠切部に設けられた保護部とを備えることを特徴とする半導体装置。
- 前記保護部が樹脂からなり、該保護部の端部が、前記半導体基板の他面における前記欠切部近傍にまで延設されていることを特徴とする請求項1に記載の半導体装置。
- 前記保護部が、前記欠切部を充填し、かつ前記半導体基板の他面よりも凸設されていることを特徴とする請求項1および請求項2に記載の半導体装置。
- 前記保護部が金属からなり、前記欠切部の内面に添ってあることを特徴とする請求項1に記載の半導体装置。
- 一面側に回路素子が形成されたウエハ状の半導体基板を用い、該一面側に保護層を形成する工程と、前記半導体基板の他面側に格子状または点状に凹部を形成する工程と、前記凹部内に保護部を設ける工程と、個片化されたチップの他面側において、外周域に欠切部が形成されているように前記半導体基板を切削し個片化する工程と、を順に備えることを特徴とする半導体装置の製造方法。
- 前記凹部を形成するために、レーザーを用いることを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009187332A JP2011040611A (ja) | 2009-08-12 | 2009-08-12 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009187332A JP2011040611A (ja) | 2009-08-12 | 2009-08-12 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011040611A true JP2011040611A (ja) | 2011-02-24 |
Family
ID=43768066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009187332A Pending JP2011040611A (ja) | 2009-08-12 | 2009-08-12 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011040611A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011124278A (ja) * | 2009-12-08 | 2011-06-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
US9385007B2 (en) | 2012-07-11 | 2016-07-05 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
CN109585368A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 半导体封装结构、半导体封装结构的形成方法以及半导体组装结构的形成方法 |
-
2009
- 2009-08-12 JP JP2009187332A patent/JP2011040611A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011124278A (ja) * | 2009-12-08 | 2011-06-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
US9385007B2 (en) | 2012-07-11 | 2016-07-05 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
CN109585368A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 半导体封装结构、半导体封装结构的形成方法以及半导体组装结构的形成方法 |
US11139285B2 (en) | 2017-09-28 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package |
CN109585368B (zh) * | 2017-09-28 | 2022-08-23 | 台湾积体电路制造股份有限公司 | 半导体封装结构、半导体封装结构的形成方法以及半导体组装结构的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100541084B1 (ko) | 표면 탄성파 필터 패키지 제조방법 및 그에 사용되는패키지 시트 | |
KR100852597B1 (ko) | 반도체 장치의 제조 방법 | |
TWI446512B (zh) | 晶片封裝體及其形成方法 | |
US9349694B2 (en) | Method of manufacturing a semiconductor device | |
TWI529887B (zh) | 晶片封裝體及其形成方法 | |
US8673690B2 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
US8395241B2 (en) | Through silicon via guard ring | |
US9305843B2 (en) | Chip package and method for forming the same | |
JP2007180395A (ja) | 半導体装置の製造方法 | |
JP2006294701A (ja) | 半導体装置及びその製造方法 | |
JP6887326B2 (ja) | 半導体パッケージの形成方法 | |
US9024437B2 (en) | Chip package and method for forming the same | |
JP2007273941A (ja) | 半導体装置の製造方法 | |
JP2018056285A (ja) | 電子装置、電子装置の製造方法及び電子機器 | |
JP2011124277A (ja) | 電子装置の切断方法 | |
EP2648218A1 (en) | Integrated circuit and method of manufacturing the same | |
JP2019102522A (ja) | 半導体装置及び半導体装置の製造方法 | |
TW201630141A (zh) | 晶片封裝 | |
JP2011040611A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010263145A (ja) | 半導体装置及びその製造方法 | |
KR20160013650A (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP2008235573A (ja) | 半導体装置及びその製造方法 | |
WO2011078319A1 (ja) | 半導体装置,半導体ウエハ,及び半導体装置の製造方法 | |
JP2008198766A (ja) | 半導体装置およびその製造方法 | |
JP2007242714A (ja) | 半導体装置及び半導体装置の製造方法 |