CN103250242B - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN103250242B
CN103250242B CN201180056529.XA CN201180056529A CN103250242B CN 103250242 B CN103250242 B CN 103250242B CN 201180056529 A CN201180056529 A CN 201180056529A CN 103250242 B CN103250242 B CN 103250242B
Authority
CN
China
Prior art keywords
semiconductor element
resin
sealing resin
partition wall
spring rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180056529.XA
Other languages
English (en)
Other versions
CN103250242A (zh
Inventor
平松星纪
寺井护
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103250242A publication Critical patent/CN103250242A/zh
Application granted granted Critical
Publication of CN103250242B publication Critical patent/CN103250242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种即使半导体元件反复在高温下动作而承受热循环的情况下也不易在密封树脂中产生龟裂、或者不易从基板引起剥离的可靠性高的半导体装置。具备：半导体元件基板（4），在绝缘基板（1）的一面形成了电极图案（2），在绝缘基板（1）的另一面形成了背面电极（3）；树脂制的应力缓和粘接层（8），在绝缘基板（1）的表面，覆盖未形成电极图案（2）或者背面电极（3）的部分的至少一部分；半导体元件（5、6），经由接合材料（7）固定到电极图案（2）的、与绝缘基板（1）相反一侧的面；以及密封树脂（12、120），覆盖该半导体元件（5、6）以及半导体元件基板（4），将应力缓和粘接层（8）的树脂的弹性率设为小于密封树脂（12、120）的弹性率。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及半导体装置、特别是在高温下动作的半导体装置的安装构造。
背景技术
伴随工业设备、电力铁道、汽车的发展，在它们中使用的半导体元件的使用温度也提高。近年来，在高温下也动作的半导体元件的开发被积极进行，推进了半导体元件的小型化、高耐压化、高电流密度化。特别是，SiC、GaN等宽带隙半导体与Si半导体相比其带隙更大，期待半导体装置的高耐压化、小型化、高电流密度化、高温动作。为了对具有这样的特征的半导体元件进行装置化，即使在半导体元件在150℃以上的高温下动作的情况下，也需要抑制接合材料的破裂、布线的劣化来确保半导体装置的稳定的动作。
另一方面，作为在半导体装置中用树脂对半导体元件进行密封的方法，在专利文献1中，提出了如下方法：使用坝材料来包围半导体元件的周围，并对其内侧部分性地进行树脂密封。另外，在专利文献2中，提出了如下方法：为了防止覆盖半导体元件的树脂流散，在半导体元件的周围设置坝。
专利文献1：日本特开2003－124401号公报
专利文献2：日本特开昭58－17646号公报
发明内容
但是，在专利文献1以及专利文献2公开的方法中，半导体元件成为SiC等宽带隙半导体元件，在比以前高的高温下动作、或者与其对应地热循环试验的温度变为高温，则存在如下课题：在密封树脂中产生龟裂、或者从基板引起剥离，显著损失半导体装置的可靠性。
本发明是为了解决上述那样的问题点而完成的，其目的在于得到一种即使在半导体元件反复在高温下动作而承受热循环的情况下也不易在密封树脂中产生龟裂、或者不易从基板引起剥离的可靠性高的半导体装置。
本发明涉及的半导体装置，具备：半导体元件基板，在绝缘基板的一面形成了电极图案，以及在绝缘基板的另一面形成了背面电极；树脂制的应力缓和粘接层，在绝缘基板的表面，覆盖未形成电极图案或者背面电极的部分的至少一部分、以及电极图案的表面的一部分；半导体元件，经由接合材料固定到与绝缘基板相反一侧的电极图案的面；以及密封树脂，覆盖该半导体元件以及半导体元件基板，第一密封树脂的线膨胀率与绝缘基板的线膨胀率相比更接近电极图案的线膨胀率，将应力缓和粘接层的树脂的弹性率设为比密封树脂的弹性率小。
本发明的半导体装置如上那样构成，所以在高温动作时，通过应力缓和粘接层缓和在密封树脂中产生的应力，能够得到不易引起高温动作所致的动作不良的、可靠性高的半导体装置。
附图说明
图1是示出本发明的实施方式1的半导体装置的基本构造的剖面图。
图2是去掉部件的一部分而示出本发明的实施方式1的半导体装置的基本构造的俯视图。
图3是示出本发明的实施方式2的半导体装置的基本构造的剖面图。
图4是去掉部件的一部分而示出本发明的实施方式2的半导体装置的基本构造的俯视图。
图5是示出本发明的实施方式2的另一半导体装置的基本构造的剖面图。
图6是示出本发明的实施方式2的又一半导体装置的基本构造的剖面图。
图7是示出本发明的实施方式3的半导体装置的基本构造的剖面图。
图8是示出本发明的实施方式4的半导体装置的基本构造的剖面图。
图9是去掉密封树脂、部件的一部分而示出配置多个本发明的实施方式4的半导体装置的模块而作为一个半导体装置的基本构造的立体图。
图10是示出本发明的实施方式5的半导体装置的基本构造的剖面图。
图11是示出本发明的实施方式6的半导体装置的制造方法的示意图。
图12是示出本发明的实施例1的半导体装置的功率循环试验以及热循环试验结果的图。
图13是示出本发明的实施例2的半导体装置的功率循环试验以及热循环试验结果的图。
图14是示出本发明的实施例3的半导体装置的功率循环试验以及热循环试验结果的图。
图15是示出本发明的实施例4的半导体装置的功率循环试验以及热循环试验结果的图。
图16是示出本发明的实施例5的半导体装置的功率循环试验以及热循环试验结果的图。
（符号说明）
1：绝缘基板；2、20：电极图案；3：背面电极；4：半导体元件基板；5、6：半导体元件；7、70：接合材料；8：应力缓和粘接层；9、90、91：划区壁；10：基体板；11：壳体侧板；12、120：第一密封树脂；13：布线；14：端子；121：第二密封树脂；21：上夹具；22：下夹具；23：树脂注入孔。
具体实施方式
实施方式1.
图1是示出本发明的实施方式1的半导体装置的基本构造的剖面图，图2是去掉密封树脂、布线、以及端子而示出的本发明的实施方式1的半导体装置的基本构造的俯视图。图1是在与图2的A－A位置相当的位置切断了的剖面图，包括第一密封树脂12、布线13以及端子14而示出。在绝缘基板1的上表面粘贴了电极图案2、在背面粘贴了背面电极3的半导体元件基板4的电极图案2的表面，用焊锡等接合材料7固定了半导体元件5、6。此处，例如半导体元件5是控制大电流的MOSFET那样的功率半导体元件，半导体元件6是例如与功率半导体元件5并联地设置的回流用的二极管。半导体元件基板4中，背面电极3侧通过焊锡等接合材料70固定于基体板10，该基体板10成为底板，由基体板10和壳体侧板11形成壳体，在该壳体内注入第一密封树脂12而成模。对各半导体元件连接有用于将各半导体元件的电极等电连接到外部的布线13，布线13与端子14连接。
半导体元件基板4是在绝缘基板1的上表面粘贴了电极图案2、在背面粘贴了背面电极3的半导体元件基板，但绝缘基板1未被这些电极图案2和背面电极3完全覆盖，而在半导体元件基板4单体中有露出绝缘基板1的部分。在本实施方式1中，在该半导体元件基板4中，将露出绝缘基板1的部分用弹性率比第一密封树脂12低的低弹性的树脂覆盖。在本发明中，将低弹性的树脂的部分（在图1中符号8所示的部分）称为应力缓和粘接层。
关于本发明，不仅在本实施方式1中，而且在其他实施方式中，如果应用于在150℃以上动作为功率半导体元件的半导体元件，则效果显著。特别是，如果应用于由碳化硅（SiC）、氮化镓（GaN）系材料或者金刚石这样的材料形成的、带隙比硅（Si）大的、所谓宽带隙半导体，则效果显著。另外，在图2中，在一个被成模的半导体装置中仅搭载了4个半导体元件，但不限于此，还能够根据所使用的用途而搭载必要的个数的半导体元件。
电极图案2、背面电极3、基体板10以及端子14通常使用铜，但不限于此，也可以使用铝、铁，也可以使用将它们复合而得到的材料。另外，对于表面通常进行镀镍，但不限于此，也可以进行镀金、镀锡，只要是能够对半导体元件供给必要的电流和电压的构造即可。另外，也可以使用铜/不胀钢（invar）/铜等的复合材料，也可以使用SiCAl、CuMo等合金。另外，端子14以及电极图案2埋设于第一密封树脂12，所以为了提高与树脂的粘着性，也可以在表面设置微小的凹凸，也可以以化学方式结合的方式用硅烷耦合剂等设置粘接辅助层。
半导体元件基板4是指，在Al2O3、SiO2、AlN、BN、Si3N4等陶瓷的绝缘基板1设置铜、铝的电极图案2以及背面电极3而得到的半导体元件基板。半导体元件基板4需要具备散热性和绝缘性，不限于上述，也可以是在分散有陶瓷粉的树脂硬化物、或者埋入有陶瓷板的树脂硬化物那样的绝缘基板1设置电极图案2以及背面电极3的半导体元件基板。另外，绝缘基板1中使用的陶瓷粉使用了Al2O3、SiO2、AlN、BN、Si3N4等，但不限于此，也可以使用金刚石、SiC、B2O3等。另外，也可以使用硅树脂、丙烯酸树脂等树脂制的粉。关于粉形状，使用球状的情况较多，但不限于此，也可以使用粉碎状、粒状、鳞片状、凝集体等。关于粉体的填充量，填充能得到必要的散热性和绝缘性的量即可。绝缘基板1中使用的树脂通常使用环氧树脂，但不限于此，也可以使用聚酰亚胺树脂、硅树脂、丙烯酸树脂等，只要是兼具绝缘性和粘接性的材料即可。
布线13使用由铝或者金形成的剖面为圆形的线体，但不限于此，也可以使用使例如剖面为方形的铜板成为带状而得到的结构。另外，在图1中，在半导体元件中仅实施了3条布线，但不限于此，能够根据半导体元件的电流密度等，设置必要的条数。另外，布线13也可以通过熔融金属来接合铜、锡等金属片，只要是能够对半导体元件供给必要的电流和电压的构造即可。
在应力缓和粘接层8中，使用了例如硅树脂，但不限于此，还能够使用氨基甲酸乙酯树脂、丙烯酸树脂等。另外，虽然还能够添加Al2O3、SiO2等陶瓷粉来使用，但不限于此，也可以添加AlN、BN、Si3N4、金刚石、SiC、B2O3等，也可以添加硅树脂、丙烯酸树脂等树脂制的粉。关于粉形状，使用球状的情况较多，但不限于此，也可以使用粉碎状、粒状、鳞片状、凝集体等。关于粉体的填充量，只要是能得到必要的流动性、绝缘性、粘接性的量即可。但是，应力缓和粘接层8的弹性率必须小于第一密封树脂12的弹性率。
如果半导体元件在高温下动作，则处于半导体元件的周围的第一密封树脂12、半导体元件基板4热膨胀，如果半导体元件停止动作，则引起热收缩。即，产生热循环。第一密封树脂12被调整为成为与半导体元件基板4的材料中的电极图案2、背面电极3的材料（例如铜）的线膨胀系数接近的线膨胀系数，所以线膨胀系数与绝缘基板1不同。在以往的半导体装置中，在半导体元件基板的未形成电极图案2、背面电极3的部分中，第一密封树脂12和绝缘基板1直接接触，所以在反复热循环的过程中，由于两者的线膨胀系数的差异，在第一密封树脂12和绝缘基板1的接触部分中，发生第一密封树脂12的剥离、龟裂，使半导体装置的可靠性显著降低。但是，在图1所示的本发明的实施方式1的半导体装置中，在用第一密封树脂12覆盖之前的半导体元件基板4单体中露出绝缘基板1的部分，设置了弹性率比第一密封树脂12低的树脂的应力缓和粘接层8。因此，在产生了热循环的情况下，在相比于第一密封树脂12低弹性、即软的应力缓和粘接层8的部分中，由于膨胀系数的差异而发生的应力被缓和，不易产生密封树脂12的剥离、龟裂，能够得到可靠性高的半导体装置。
另外，在图1、图2中，应力缓和粘接层8覆盖半导体元件基板4中露出绝缘基板1的全部部分，消除了绝缘基板1与第一密封树脂12接触的部分。但是，无需一定用应力缓和粘接层8覆盖半导体元件基板4中露出绝缘基板1的全部部分，而用应力缓和粘接层8覆盖半导体元件基板4中露出绝缘基板1的部分的一部分即可，优选覆盖所露出的面积的80%以上即可。如果在半导体元件基板4中露出绝缘基板1的部分的面积是20%以下，则防止第一密封树脂12的剥离、龟裂的效果充分。
另外，应力缓和粘接层8覆盖电极图案2的上表面也可以，但应力缓和粘接层8覆盖电极图案2的面积优选为电极图案2的表面积的50%以下。如果超过50%，则第一密封树脂12与电极图案2粘接的面积变少，通过第一密封树脂12按压半导体元件基板4、半导体元件5、6的力变小，有可能在热循环时接合材料70引起剥离，使半导体装置的可靠性降低。
实施方式2.
图3是示出本发明的实施方式2的半导体装置的基本构造的剖面图。在图3中，与图1相同的符号表示相同或者相当的部分。如图3所示，在本实施方式2中，除了实施方式1中的应力缓和粘接层8以外，还以包围半导体元件基板4的周边的方式设置了树脂制的划区壁9。用第一密封树脂120覆盖了用该划区壁9划分的内部。另外，用第二密封树脂121覆盖了第一密封树脂120以及划区壁9的外部。图4示出去掉了第一密封树脂120、第二密封树脂121、端子14以及布线13的基本构造的俯视图。图3是在与图4的B－B位置相当的位置切断了的剖面图，包括第一密封树脂120、第二密封树脂121、端子14以及布线13而示出。
作为划区壁9的材料，例如使用硅树脂，但不限于此，还能够使用氨基甲酸乙酯树脂、丙烯酸树脂等。另外，虽然还能够添加Al2O3、SiO2等陶瓷粉来使用，但不限于此，也可以添加AlN、BN、Si3N4、金刚石、SiC、B2O3等，也可以添加硅树脂、丙烯酸树脂等树脂制的粉。关于粉形状，使用球状的情况较多，但不限于此，也可以使用粉碎状、粒状、鳞片状、凝集体等。关于粉体的填充量，只要是能得到必要的流动性、绝缘性、粘接性的量即可。但是，划区壁9的弹性率必须小于第一密封树脂120。另外，在划区壁9和应力缓和粘接层8中，也可以使用不同的材料，但优选使用相同的材料。在使用不同的材料的情况下，划区壁9和应力缓和粘接层8使用相互粘接的材料。
图5示出由相同的材料构成了划区壁和应力缓和粘接层的情况的构造的剖面图。在图5中，与图1、图3相同的符号表示相同或者相当的部分。在图5的半导体装置中，通过使半导体元件基板4的周边部分的应力缓和粘接层8形成得高而构成划区壁90，从而用相同的材料形成了划区壁和应力缓和粘接层。即，划区壁90的覆盖半导体元件基板4的部分成为兼具应力缓和粘接层的结构。
进而，图6示出在布线中使用了铜板布线130的例子。在图6中，与图1、图3以及图5相同的符号表示相同或者相当的部分。对于铜板布线130的表面，为了防锈也可以使用镀镍，也可以进行防锈剂等的化学处理。另外，为了提高与各密封树脂的粘着性，也可以在表面设置凹凸，也可以进行硅烷耦合剂等的化学处理。此处，示出了作为布线而使用了铜板的例子，但只要是能够与端子进行电连接、还能够与半导体元件进行电连接、能够确保必要的电流容量的材料，则当然也可以使用铜以外的金属。
关于划区壁9、90的高度，只要是半导体元件5、6的高度以上以便第一密封树脂120覆盖半导体元件5、6、且不超过半导体装置的壳体侧板11的高度的高度即可。另外，关于划区壁9、90的宽度，由于绝缘基板1的大小是100mm×100mm以下的尺寸较多，所以也可以是1～2mm程度，但不限于此，只要是对第一密封树脂120进行划区而所需的宽度即可。
在第二密封树脂121中，使用例如硅树脂，但不限于此，还能够使用氨基甲酸乙酯树脂、丙烯酸树脂等。另外，虽然还能够添加Al2O3、SiO2等陶瓷粉来使用，但不限于此，也可以添加AlN、BN、Si3N4、金刚石、SiC、B2O3等，也可以添加硅树脂、丙烯酸树脂等树脂制的粉。关于粉形状，使用球状的情况较多，但不限于此，也可以使用粉碎状、粒状、鳞片状、凝集体等。关于粉体的填充量，只要是能得到必要的流动性、绝缘性、粘接性的量即可。
在本实施方式2中，在半导体元件基板4的周边部分设置划区壁9、90，用第一密封树脂120覆盖划区壁的内部，并以覆盖划区壁9、90以及第一密封树脂120的方式设置了第二密封树脂121。除了应力缓和粘接层8以外，还将划区壁9、90、第二密封树脂121由弹性率比第一密封树脂120低的材料构成。即使在第一密封树脂120发生硬化收缩、热循环时的热应力时，由于通过弹性率低的划区壁进行应力缓和，所以向半导体元件基板4的应力负荷也变小。另外，通过用弹性率低的第二树脂121对半导体元件基板4的外部进行密封，从而相比于用与第一树脂120同等的弹性率的树脂来密封的情况，基体板、半导体元件基板中发生的应力负荷变小。其结果，能够防止第一密封树脂120从半导体元件基板4剥离或者产生龟裂，能够得到可靠性高的半导体装置。
实施方式3.
图7是示出本发明的实施方式3的半导体装置的构造的剖面图。在图7中，与图1、图3以及图5相同的符号表示相同或者相当的部分。如图7所示，在本实施方式3中，以包围半导体元件基板4的周边的方式，设置了弹性率比第一密封树脂12低的树脂制的划区壁90。另外，在本实施方式3中，在半导体元件基板4上表面的没有电极图案2的部分未设置应力缓和粘接层。
这样，在本实施方式3中，不设置应力缓和粘接层，而以包围半导体元件基板4的周边的方式设置划区壁90，用第一密封树脂120覆盖划区壁90的内部，用第二密封树脂121覆盖了外部。由弹性率比第一密封树脂120低的材料构成了划区壁90、第二密封树脂121。由于设置了划区壁，所以用第一密封树脂密封的容量变少，通过在划区壁、第二密封树脂中使用低弹性的树脂，从而能够减少对半导体元件基板、基体板施加的应力负荷，所以能够抑制第一密封树脂120从半导体元件基板4剥离或者产生龟裂。如果不设置应力缓和粘接层，则在第一密封树脂120与绝缘基板1之间发生的热应力变大，所以相比于实施方式2效果稍微降低，但相比于没有划区壁的情况，能够抑制第一密封树脂120从半导体元件基板4剥离或者产生龟裂，能够得到可靠性高的半导体装置。
实施方式4.
图8是示出本发明的实施方式4的半导体装置的构造的剖面图。在图8中，与图1、图3、图5以及图6相同的符号表示相同或者相当的部分。在本实施方式4中，设置了用于对半导体元件5、6连接布线的插口131。插口131被设置成在第一密封树脂120的表面露出，以便能够在用第一密封树脂120覆盖之后从外部对插口131插入布线。
通常，插口通过对管状的金属插入金属的插头（peen）来进行两者的电连接，但不限于该方法，只要是将埋入于第一密封树脂120中的半导体元件5、6和布线电连接的构造即可。另外，对于插口131的表面，为了提高与第一密封树脂120、第二密封树脂121的粘着性，也可以在表面设置凹凸，也可以进行硅烷耦合剂等的化学性的处理。半导体元件5、6和插口131的电连接通常是使用焊锡材料来连接，但不限于此，也可以使用银膏、通过烧结而进行金属结合的材料。在图8中，向插口131的布线使用了铜板布线130，但当然也可以使用通常的线状的布线。
将用图8的虚线所示的部分、即在划区壁90的内部注入第一密封树脂120而对半导体元件5、6进行密封而得到的结构作为模块100，将该模块100在壳体侧板11内配置多个而作为一个半导体装置的结构的概念图如图9所示。在图9中，与图8相同的符号表示相同或者相当的部分。图9是示出去掉第二密封树脂121、端子14以及布线130、进而其一部分还去掉第一密封树脂120而看见半导体元件的状态的立体图。在图9中，设置在各模块之间的杆件（bar）110是用于安装用于对来自各模块的布线进行桥接的端子（在图9中去掉而示出）的部件。
在该构造中，在用第一密封树脂120对半导体元件5、6进行了密封之后，在用第二密封树脂121对模块进行密封之前，通过从插口131进行通电而能够进行各模块100的动作试验。在动作试验中判明了不良模块的情况下，关于不良模块，能够去掉半导体元件基板4与基体板10之间的接合，置换为合格的模块，所以实现半导体装置的成品率的提高。
实施方式5.
图10是示出本发明的实施方式5的半导体装置的基本构造的剖面图。在图10中，与图1、图3、图5以及图6相同的符号表示相同或者相当的部分。在本实施方式5中，划区壁91形成于与电极图案2独立地设置的电极图案20之上。如果是该构造，则经由独立的电极图案20，从成为电极图案20的划区壁91的外部的部分向端子14等连接布线13来进行从模块100内向模块100外的电连接，从而布线13不会通过第一密封树脂120和第二密封树脂121的界面，即使反复承受热循环，布线也不易断线。此时，在电极图案20之上，为了提高与划区壁91的粘着性，也可以在表面设置凹凸，也可以进行硅烷耦合材料那样的化学性的处理。
实施方式6.
图11是示出本发明的半导体装置的制造方法的示意图。关于应力缓和粘接层以及划区壁，能够通过在注射器中放入未硬化的树脂并向必要的部位押出的同时进行描绘、或者使用印网掩模（screenmask）进行印刷来制作。但是，若采用这些方法则在制作中花费时间。如果用设置有槽的夹具来夹持半导体元件基板的电极图案和背面电极并之后对未硬化的树脂进行注入硬化，则能够通过改变槽的位置、形状来制作设置了各种划区壁的基板。
首先，准备在绝缘基板1的一面粘贴了电极图案2、在另一面粘贴了背面电极3的半导体元件基板4（图11（A））。另外，准备由用特氟隆（注册商标）制作的上夹具21和下夹具22构成的分割式的夹具（图11（B））。在上夹具21中设置了用于注入树脂的树脂注入孔23。在下夹具22的规定的位置放置半导体元件基板4，以使位置不偏移的方式使用上夹具21盖上，使用拧紧、液压加压等方法充分紧固，以避免在之后注入树脂时树脂从上下的夹具泄漏。上夹具21以及下夹具22是以充分的平面度制作出的，以避免树脂流到电极图案2以及背面电极3的表面。接下来，使用减压室31等，使内部包含了半导体元件基板4的夹具的内部减压至10托（torr）。之后，如图11（C）的箭头所示，从上夹具21的树脂注入孔23以约1MPa的挤压力注入未硬化的树脂41。如果向夹具的空间部分的全部注入了树脂，则返回到760托（大气），使树脂热硬化。例如，树脂使用作为硅树脂的信越化学制KE1833的情况下，在120℃下进行1小时的硬化。在热硬化之后，如果使夹具冷却至室温之后，将上下的夹具分割，并取出基板，则能够制作出应力缓和粘接层8以及划区壁90同时成型的基板（图11（D））。
此时，为了从一个部位的树脂注入孔23向全部空间部分注入树脂，电极图案2以及背面电极3以外的表面、和设置划区壁90的部位必须在夹具内部的空间被连通。此处，也可以在夹具中设置脱气用的孔。另外，为了提高脱模性，当然也可以在夹具的壁面上涂敷脱模剂，关于夹具的材质，当然也可以使用特氟隆（注册商标）以外的材料。
如以上那样，根据本发明的实施方式6的半导体装置的制造方法，不仅能够同时制作应力缓和粘接层和划区壁来缩短制作时间，而且在两者之间也不会形成界面，所以绝缘性也提高，能够得到可靠性高的半导体装置。由于使用了夹具，所以不仅能够精度良好地形成同一形状的树脂硬化物，而且由于使得夹具内部的空间连通，所以能够同时制作应力缓和粘接层和划区壁，不会从两者的界面引起剥离。另外，在减压下施加压力而进行树脂注入，所以不仅气泡不易进入到作为低弹性树脂的应力缓和粘接层、划区壁，而且与绝缘基板、电极图案、背面电极的粘着性也提高，即使在热循环时也不易剥离，绝缘性也提高。进而，由于用夹具夹入了电极图案、背面电极，所以还起到如下效果：树脂硬化时的温度所致的表面氧化的影响变少，用接合材料接合了半导体元件、基体板时的可靠性提高。
实施方式7.
在本实施方式7中，作为实施例，示出由使用了各种材料的应力缓和粘接层、密封树脂来制作试验用的半导体装置模块、并进行了功率循环试验以及热循环试验的结果。在功率循环试验中，直至半导体元件的温度成为200℃为止进行通电，如果达到该温度则停止通电，直至半导体元件的温度成为120℃为止进行冷却，在冷却之后再次进行了通电。另外，在热循环试验中，将半导体装置整体放入能够进行温度控制的恒温槽，使恒温槽的温度在－40℃～150℃之间反复变化来实施。
实施例1.
图12示出在图1所示的构造、即未设置划区壁而仅设置了应力缓和粘接层8的构造中，第一密封树脂12使用弹性率为7.0GPa的SanyuRecCo.制EX－550，改变了应力缓和粘接层8的弹性率时的功率循环试验以及热循环试验的结果。
在半导体装置中，使用了：尺寸为50×92×3mm的基体板；尺寸为23.2×23.4×1.12mm的使用了AlN的绝缘基板1；尺寸为5×5×0.35mm的使用了SiC的半导体元件；千住金属制M731的接合材料；使用了聚苯硫醚（PPS）的壳体；直径为0.4mm的使用了铝的布线。另外，在本试验中，在模块内部仅搭载1个SiC半导体元件，进行了功率循环试验以及热循环试验。
说明图12的例子1－1。可知在使用DowCorningTorayCo.制SE1885（弹性率15kPa）制作了应力缓和粘接层8的情况下，在功率循环试验中，在100000循环之后在第一密封树脂12中发生剥离，在热循环试验中也在100循环之后发生第一密封树脂12的剥离和龟裂而半导体装置不动作。
在例子1－2中，使用DowCorningTorayCo.制SE1886（弹性率30kPa）制作了应力缓和粘接层8的结果，判明了功率循环试验改善至180000循环，在热循环试验中也改善至600循环。
在例子1－3中，在使用信越化学制KE1833（弹性率3.5MPa）制作了应力缓和粘接层8的结果，判明了功率循环试验改善至200000循环，在热循环试验中也改善至1000循环。
在例子1－4中，在信越化学制KER－4000中添加约50wt%的玻璃填料，将弹性率调整为900MPa，制作了应力缓和粘接层8的结果，可知功率循环试验动作至190000循环，在热循环试验中也动作至800循环。
在例子1－5中，在信越化学制KER－4000中添加约58wt%的玻璃填料，将弹性率调整为1000MPa，制作了应力缓和粘接层8的结果，可知功率循环试验降低至100000循环，热循环试验也降低至200循环。
在例子1－6中，在信越化学制KER－4000中添加约75wt%的玻璃填料，将弹性率调整为1200MPa，制作了应力缓和粘接层8的结果，可知功率循环试验降低至80000循环，热循环试验也降低至150循环。
根据以上的结果，可知应力缓和粘接层8的弹性率N在30kPa以上且小于1GPa的范围是恰当的。
实施例2.
图13示出以图5的构造、即用相同的材料设置了应力缓和粘接层8和划区壁90的构造进行了试验的结果。另外，在本实施例2中，作为第二密封树脂121使用了DowCorningTorayCo.制SE1885（弹性率15kPa）。另外，例子2－1～例子2－5的应力缓和粘接层8和划区壁90的材料分别与实施例1的例子1－1～例子1－5相同。由图13的例子2－1至例子2－5可知，在该构造中，相比于实施例1，循环数得到了改善。但是，关于应力缓和粘接层8和划区壁90的树脂材料的弹性率的范围，得到了与实施例1同样的结果。
实施例3.
图14示出在图1的构造、即未设置划区壁而仅设置了应力缓和粘接层8的构造中，在应力缓和粘接层8中使用信越化学制KE1833（弹性率3.5MPa），使第一密封树脂12的弹性率变化了时的功率循环试验和热循环试验的结果。
说明图14的例子3－1。使用在信越化学制KER－4000中添加约50wt%的玻璃填料而将弹性率调整为900MPa的密封树脂来进行了密封的结果，可知在功率循环试验中，在90000循环之后在密封树脂中发生剥离，在热循环试验中也在50循环之后发生密封树脂的剥离和龟裂而半导体装置不动作。
在例子3－2中，使用在信越化学制KER－4000中添加约58wt%的玻璃填料而将弹性率调整为1GPa的密封树脂来进行了密封的结果，可知在功率循环试验中，改善至160000循环，在热循环试验中，改善至300循环。
在例子3－3中，第一密封树脂使用了SanyuRecCo.制EX－550（弹性率7.0GPa）的结果，在功率循环试验中，改善至180000循环，在热循环试验中，改善至800循环。
在例子3－4中，使用了在SanyuRecCo.制EX－550中添加15wt%的二氧化硅填料（silicafiller）而将弹性率调整为12GPa的密封树脂的结果，可知在功率循环试验中，成为160000循环，在热循环试验中，成为600循环。
在例子3－5中，使用了在SanyuRecCo.制EX－550中添加20wt%的二氧化硅填料而将弹性率调整为14GPa的密封树脂的结果，可知在功率循环试验中，成为140000循环，在热循环试验中，成为500循环。
在例子3－6中，使用了在SanyuRecCo.制EX－550中添加36wt%的二氧化硅填料而将弹性率调整为20GPa的密封树脂的结果，可知在功率循环试验中，成为110000循环，在热循环试验中，成为450循环。
在例子3－7中，使用了在SanyuRecCo.制EX－550中添加40wt%的二氧化硅填料而将弹性率调整为22GPa的密封树脂的结果，可知在功率循环试验中，成为100000循环，在热循环试验中，成为200循环。
由其结果判明了第一密封树脂的弹性率M为1GPa以上且20GPa以下的范围是恰当的。
实施例4.
图15示出以图5的构造、即用相同的材料设置了应力缓和粘接层8和划区壁90的构造进行了试验的结果。是在应力缓和粘接层8和划区壁90中使用信越化学制KE1833（弹性率3.5MPa）、在第二密封树脂121中使用DowCorningTorayCo.制SE1886、使第一密封树脂120的弹性率变化了的试验结果。例子4－1～例子4－7的第一密封树脂分别与实施例3的例子3－1～3－7相同。如从图15的例子4－1～例子4－7所示的试验结果可知，在该构造中，相比于实施例3，循环数得到改善，但关于第一密封树脂的弹性率的范围，得到与实施例3同样的结果。
实施例5.
图16示出作为部件使用了尺寸为85×120×3mm的基体板、尺寸为23.2×23.4×1.12mm的使用了Si3N4的绝缘基板、尺寸为5×5×0.35mm的使用了SiC的半导体元件、千住金属制M731的接合材料、使用了聚苯硫醚（PPS）的壳体侧板、直径为0.4mm的使用了铝的布线的、设置了划区壁90的图5的构造的半导体装置的试验模块下的功率循环试验以及热循环试验的结果。本实施例5是绝缘基板的材料与实施例4不同、且基体板的尺寸大于实施例4的试验模块下的、使第一密封树脂120的弹性率变化了的试验。在应力缓和粘接层中使用了信越化学制KE1833（弹性率3.5MPa），第二密封树脂121使用了DowCorningTorayCo.制SE1886。例子5－1～例子5－7的第一密封树脂分别与实施例4的例子4－1～4－7相同。如将图16的例子5－1～例子5－7所示的试验结果与图15的例子4－1～例子4－7所示的试验结果进行比较可知，在本实施例5中也得到与实施例4大致相同的结果。
由以上的实施例1～5的试验结果可知，第一密封树脂使用1GPa以上且20GPa以下的范围的弹性率的树脂，在应力缓和粘接层、划区壁中，使用30kPa以上且小于1GPa的范围的弹性率的树脂，从而得到更不易于发生剥离、龟裂、可靠性高的半导体装置。

Claims (17)

1.一种半导体装置，其特征在于，具备：
半导体元件基板，在绝缘基板的一面形成了电极图案，以及在所述绝缘基板的另一面形成了背面电极；
树脂制的应力缓和粘接层，覆盖所述绝缘基板的表面中未形成所述电极图案或者所述背面电极的部分的至少一部分、以及所述电极图案的表面的一部分；
半导体元件，经由接合材料固定到所述电极图案的、与所述绝缘基板相反一侧的面；
第一密封树脂，覆盖该半导体元件以及所述半导体元件基板；以及
树脂制的划区壁，在所述半导体元件基板的所述半导体元件被固定的一侧且所述半导体元件基板的周边部分，以包围所述半导体元件基板的周围的方式设置，并且比半导体元件的高度高，
所述第一密封树脂充满所述划区壁的内侧，所述第一密封树脂的线膨胀率与所述绝缘基板的线膨胀率相比更接近所述电极图案的线膨胀率，所述应力缓和粘接层的树脂的弹性率比所述第一密封树脂的弹性率小，所述划区壁的树脂的弹性率比所述第一密封树脂的弹性率小。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述半导体元件基板中，未形成所述电极图案或者所述背面电极的部分被所述应力缓和粘接层所覆盖的覆盖面积是未形成所述电极图案或者所述背面电极的面积的80％以上。
3.根据权利要求1所述的半导体装置，其特征在于，
所述电极图案被所述应力缓和粘接层所覆盖的面积是所述电极图案的表面积的50％以下。
4.根据权利要求1所述的半导体装置，其特征在于，
所述应力缓和粘接层的树脂和所述划区壁的树脂由不同的材料形成。
5.根据权利要求1所述的半导体装置，其特征在于，
所述应力缓和粘接层的树脂和所述划区壁的树脂由相同的材料形成。
6.根据权利要求1～5中的任意一项所述的半导体装置，其特征在于，
所述半导体元件基板被设置多个，以包围各个所述半导体元件基板的周围的方式分别具备所述划区壁。
7.根据权利要求1～5中的任意一项所述的半导体装置，其特征在于，
具备第二密封树脂，该第二密封树脂覆盖所述第一密封树脂以及所述划区壁，具有比所述第一密封树脂的弹性率小的弹性率。
8.根据权利要求1～5中的任意一项所述的半导体装置，其特征在于，
所述应力缓和粘接层的树脂的弹性率是30kPa至1GPa的范围，所述第一密封树脂的弹性率是1GPa至20GPa的范围。
9.根据权利要求1～5中的任意一项所述的半导体装置，其特征在于，
所述划区壁的树脂的弹性率是30kPa至1GPa的范围，所述第一密封树脂的弹性率是1GPa至20GPa的范围。
10.一种半导体装置，其特征在于，具备：
半导体元件基板，在绝缘基板的一面形成了电极图案，以及在所述绝缘基板的另一面形成了背面电极；
半导体元件，经由接合材料固定到所述电极图案的、与所述绝缘基板相反一侧的面；
树脂制的划区壁，在所述半导体元件基板的所述半导体元件被固定的一侧且所述半导体元件基板的周边部分，以包围所述半导体元件基板的周围的方式设置，并且比半导体元件的高度高；以及
第一密封树脂，在所述划区壁的内侧以覆盖所述半导体元件以及所述半导体元件基板的方式设置，
所述第一密封树脂的线膨胀率与所述绝缘基板的线膨胀率相比更接近所述电极图案的线膨胀率，所述划区壁的树脂的弹性率比所述第一密封树脂的弹性率小。
11.根据权利要求10所述的半导体装置，其特征在于，
具备第二密封树脂，该第二密封树脂覆盖所述第一密封树脂以及所述划区壁，具有比所述第一密封树脂的弹性率小的弹性率。
12.根据权利要求1～5、10～11中的任意一项所述的半导体装置，其特征在于，
所述半导体元件由宽带隙半导体形成。
13.根据权利要求12所述的半导体装置，其特征在于，
所述宽带隙半导体是碳化硅、氮化镓系材料或者金刚石的半导体。
14.一种权利要求5所述的半导体装置的制造方法，其特征在于，通过如下工序形成划区壁以及应力缓和粘接层：
利用具有树脂注入孔的上夹具和下夹具夹持所述半导体元件基板的工序；
在用所述上夹具和所述下夹具夹持了所述半导体元件基板的状态下设置为减压环境的工序；
在该减压环境下从所述树脂注入孔注入未硬化的树脂的工序；以及
在注入了树脂之后在大气压环境下取出，在使所注入的树脂硬化之后，拆下所述上夹具和所述下夹具而进行脱模的工序。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，
所述半导体元件基板的所述电极图案以及所述背面电极以外的表面、和设置所述划区壁的部分在夹具内部的空间被连通。
16.根据权利要求14所述的半导体装置的制造方法，其特征在于，
所述减压环境是10托。
17.根据权利要求14所述的半导体装置的制造方法，其特征在于，
注入所述未硬化的树脂时的挤压力是1Mpa。
CN201180056529.XA 2010-11-25 2011-05-09 半导体装置以及半导体装置的制造方法 Active CN103250242B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-262407 2010-11-25
JP2010262407 2010-11-25
PCT/JP2011/060639 WO2012070261A1 (ja) 2010-11-25 2011-05-09 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103250242A CN103250242A (zh) 2013-08-14
CN103250242B true CN103250242B (zh) 2016-03-30

Family

ID=46145623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180056529.XA Active CN103250242B (zh) 2010-11-25 2011-05-09 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9082707B2 (zh)
JP (1) JP5638623B2 (zh)
CN (1) CN103250242B (zh)
DE (1) DE112011103926B4 (zh)
WO (1) WO2012070261A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130422A (zh) * 2021-02-26 2021-07-16 广东美的白色家电技术创新中心有限公司 功率模块及其制备方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5656907B2 (ja) * 2012-04-11 2015-01-21 三菱電機株式会社 パワーモジュール
DE112012006692B4 (de) * 2012-07-11 2023-04-20 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012223982A1 (de) 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Verfahren zum Herstellen einer elektronischen Baugruppe
JP6072626B2 (ja) * 2013-06-26 2017-02-01 三菱電機株式会社 電力用半導体装置
JP6139330B2 (ja) * 2013-08-23 2017-05-31 三菱電機株式会社 電力用半導体装置
CN105122446B (zh) * 2013-09-30 2019-07-19 富士电机株式会社 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
US9202789B2 (en) * 2014-04-16 2015-12-01 Qualcomm Incorporated Die package comprising die-to-wire connector and a wire-to-die connector configured to couple to a die package
JP6497942B2 (ja) * 2015-01-13 2019-04-10 日立オートモティブシステムズ株式会社 電子制御装置
DE102016000264B4 (de) * 2016-01-08 2022-01-05 Infineon Technologies Ag Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
CN109075136B (zh) 2016-04-28 2022-08-02 电化株式会社 陶瓷电路基板及其制造方法
JP6759784B2 (ja) 2016-07-12 2020-09-23 三菱電機株式会社 半導体モジュール
JP6627698B2 (ja) * 2016-09-13 2020-01-08 三菱電機株式会社 半導体装置
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
JP6785729B2 (ja) * 2017-07-12 2020-11-18 三菱電機株式会社 パワーモジュール
WO2019049400A1 (ja) * 2017-09-05 2019-03-14 三菱電機株式会社 パワーモジュール及びその製造方法並びに電力変換装置
JP6816691B2 (ja) 2017-09-29 2021-01-20 三菱電機株式会社 半導体装置
JP6848802B2 (ja) 2017-10-11 2021-03-24 三菱電機株式会社 半導体装置
DE112018007723T5 (de) * 2018-06-12 2021-02-25 Mitsubishi Electric Corporation Leistungshalbleitermodul und leistungswandlervorrichtung
DE112018007915T5 (de) * 2018-08-17 2021-04-29 Mitsubishi Electric Corporation Halbleitereinheit und leistungswandler
US10529637B1 (en) 2018-10-31 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
DE102018132447B4 (de) 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US20210391299A1 (en) * 2018-12-27 2021-12-16 Mitsubishi Electric Corporation Semiconductor device, method for manufacturing semiconductor device, and power conversion device
US11035910B2 (en) * 2019-03-29 2021-06-15 Ablic Inc. Magnetic substance detection sensor
JP2021125477A (ja) * 2020-01-31 2021-08-30 株式会社東芝 半導体装置
JP7494521B2 (ja) 2020-03-30 2024-06-04 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2023535473A (ja) * 2020-07-28 2023-08-17 華為技術有限公司 パワーモジュール、作製金型、及び装置
JP2022059517A (ja) * 2020-10-01 2022-04-13 富士電機株式会社 半導体モジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817646A (ja) 1981-07-24 1983-02-01 Mitsubishi Electric Corp 半導体装置の製造方法
JPH07283441A (ja) * 1994-04-15 1995-10-27 Toshiba Corp 光半導体装置及びその製造方法
JP2000223623A (ja) * 1999-01-27 2000-08-11 Denso Corp 回路基板の実装構造
JP2003124401A (ja) 2001-10-15 2003-04-25 Nippon Avionics Co Ltd モジュールおよびその製造方法
JP4030930B2 (ja) * 2003-08-01 2008-01-09 株式会社日立製作所 半導体パワーモジュール
JP4319591B2 (ja) * 2004-07-15 2009-08-26 株式会社日立製作所 半導体パワーモジュール
JP2007250703A (ja) * 2006-03-15 2007-09-27 Fujitsu Ltd 半導体装置及びその製造方法
US8004075B2 (en) 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
JP4972503B2 (ja) 2007-09-11 2012-07-11 株式会社日立製作所 半導体パワーモジュール
JP5251066B2 (ja) * 2007-10-15 2013-07-31 富士電機株式会社 半導体装置
JP2009289920A (ja) * 2008-05-28 2009-12-10 Mitsubishi Electric Corp 半導体装置の製造方法
JP5556007B2 (ja) * 2008-12-12 2014-07-23 株式会社デンソー 電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130422A (zh) * 2021-02-26 2021-07-16 广东美的白色家电技术创新中心有限公司 功率模块及其制备方法

Also Published As

Publication number Publication date
CN103250242A (zh) 2013-08-14
US9082707B2 (en) 2015-07-14
US20130240909A1 (en) 2013-09-19
DE112011103926T5 (de) 2013-10-10
JP5638623B2 (ja) 2014-12-10
WO2012070261A1 (ja) 2012-05-31
JPWO2012070261A1 (ja) 2014-05-19
DE112011103926B4 (de) 2018-03-08

Similar Documents

Publication Publication Date Title
CN103250242B (zh) 半导体装置以及半导体装置的制造方法
CN103348467B (zh) 半导体装置
CN104054173A (zh) 功率用半导体装置
CN108242401B (zh) 用于制造电子模块组件的方法和电子模块组件
US11978700B2 (en) Power semiconductor module arrangement
CN105706230B (zh) 具有覆盖半导体构件的由水泥构成的包封物料的半导体模块
JP5570476B2 (ja) 半導体装置および半導体装置の製造方法
US8138593B2 (en) Packaged microchip with spacer for mitigating electrical leakage between components
TWI366574B (en) Process for producing semiconductor device
US11848213B2 (en) Semiconductor module having a layer that includes inorganic filler and a casting material
CN109743882A (zh) 半导体装置以及电力变换装置
CN108604589A (zh) 半导体装置及其制造方法
US11699625B2 (en) Power semiconductor module arrangement
JP5812712B2 (ja) 半導体装置および半導体装置の製造方法
CN104851843A (zh) 电力用半导体装置
TWI265580B (en) Anisotropically electroconductive adhesive film, method for the production thereof, and semiconductor devices
JP5328740B2 (ja) 半導体装置および半導体装置の製造方法
EP2741321A2 (en) Semiconductor device and method of manufacturing the same
CN108735614A (zh) 半导体装置及半导体装置的制造方法
EP4053887A1 (en) Method and device for producing a housing
CN117038476A (zh) 用于制造功率半导体模块的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant