JP2003124401A - モジュールおよびその製造方法 - Google Patents
モジュールおよびその製造方法Info
- Publication number
- JP2003124401A JP2003124401A JP2001316336A JP2001316336A JP2003124401A JP 2003124401 A JP2003124401 A JP 2003124401A JP 2001316336 A JP2001316336 A JP 2001316336A JP 2001316336 A JP2001316336 A JP 2001316336A JP 2003124401 A JP2003124401 A JP 2003124401A
- Authority
- JP
- Japan
- Prior art keywords
- dam frame
- circuit board
- dam
- semiconductor chip
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
(57)【要約】
【課題】 本発明は、ディスペンサーによる高背のダム
枠を有するモジュールおよびその製造方法を提供するこ
と。 【解決手段】 回路用基板に実装した半導体チップを囲
むようにダム枠を該回路用基板上に形成し、所望のダム
枠の厚みよりも小径の塗布ノズルを用いて、回路用基板
に実装した高背の半導体チップを囲むように回路用基板
上にダム枠用樹脂を複数段塗布することにより、所望の
高さを有するダム枠を形成し、該ダム枠内に封入樹脂を
流し込んで該封入樹脂を硬化させるので、回路用基板の
ダム枠形成領域が狭隘な場合にも所望の高さを有するダ
ム枠に樹脂を封入したモジュールを得ることができる。
枠を有するモジュールおよびその製造方法を提供するこ
と。 【解決手段】 回路用基板に実装した半導体チップを囲
むようにダム枠を該回路用基板上に形成し、所望のダム
枠の厚みよりも小径の塗布ノズルを用いて、回路用基板
に実装した高背の半導体チップを囲むように回路用基板
上にダム枠用樹脂を複数段塗布することにより、所望の
高さを有するダム枠を形成し、該ダム枠内に封入樹脂を
流し込んで該封入樹脂を硬化させるので、回路用基板の
ダム枠形成領域が狭隘な場合にも所望の高さを有するダ
ム枠に樹脂を封入したモジュールを得ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路用基板に実装
した半導体チップを囲むようにダム枠を該回路用基板上
に形成し硬化させた後、該ダム枠内に封入樹脂を流し込
んで該封入樹脂を硬化させてなる半導体装置に関するも
のである。
した半導体チップを囲むようにダム枠を該回路用基板上
に形成し硬化させた後、該ダム枠内に封入樹脂を流し込
んで該封入樹脂を硬化させてなる半導体装置に関するも
のである。
【０００２】
【従来の技術】従来、基板上において封止樹脂によって
封止される半導体チップを有してなる半導体装置として
は、図２に示すものがある。
封止される半導体チップを有してなる半導体装置として
は、図２に示すものがある。
【０００３】この種の半導体装置１では、半導体チップ
２は接着剤等を用いて回路用基板３上に設けられたダイ
パッド４上に固定されている。また、半導体チップ２上
の電極（図示せず）と回路用基板３上に設けられた導電
パターンにおけるセカンドパッド５とは多数のワイヤ６
を介して電気的に接続されている。また、エポキシ樹脂
等をディスペンサーを用いて前記半導体チップ２を囲む
ように回路用基板３上に塗布することによりダム枠７を
成形し、該ダム枠７内に低粘度の封入樹脂８を流し込
み、該封入樹脂８を熱硬化させることによって構成され
ている。
２は接着剤等を用いて回路用基板３上に設けられたダイ
パッド４上に固定されている。また、半導体チップ２上
の電極（図示せず）と回路用基板３上に設けられた導電
パターンにおけるセカンドパッド５とは多数のワイヤ６
を介して電気的に接続されている。また、エポキシ樹脂
等をディスペンサーを用いて前記半導体チップ２を囲む
ように回路用基板３上に塗布することによりダム枠７を
成形し、該ダム枠７内に低粘度の封入樹脂８を流し込
み、該封入樹脂８を熱硬化させることによって構成され
ている。
【０００４】なお、半導体チップ２は、半導体チップの
みならず、封入されていない半導体チップをその内部に
有して構成されている混成集積回路装置（ハイブリッド
ＩＣ）等も含む。また、回路用基板３は、電子部品を搭
載する基板であれば足り、プリント基板のみならず、セ
ラミック基板等も含む。
みならず、封入されていない半導体チップをその内部に
有して構成されている混成集積回路装置（ハイブリッド
ＩＣ）等も含む。また、回路用基板３は、電子部品を搭
載する基板であれば足り、プリント基板のみならず、セ
ラミック基板等も含む。
【０００５】
【発明が解決しようとする課題】ところが、上述のよう
な構成の半導体装置１にあっては、フォトダイオードチ
ップ等の高背の半導体チップ２を封入しようとするとダ
ム枠７を高くしなければならないが、ダム枠を高くする
にはディスペンサーのノズル径を太くして一度の塗布で
所望の高さを得るようにしている。
な構成の半導体装置１にあっては、フォトダイオードチ
ップ等の高背の半導体チップ２を封入しようとするとダ
ム枠７を高くしなければならないが、ダム枠を高くする
にはディスペンサーのノズル径を太くして一度の塗布で
所望の高さを得るようにしている。
【０００６】しかしながら高密度実装化で回路用基板３
のダム枠形成領域が狭隘な場合には、大径のノズルを使
用することができない。従ってこのような場合にはプラ
スチック等を予め成形した所望の高さを有するダム枠を
回路基板３に接着しているが、このようにするとダム枠
を成形するための金型が必要となり、小口生産には不向
きであるという欠点がある。
のダム枠形成領域が狭隘な場合には、大径のノズルを使
用することができない。従ってこのような場合にはプラ
スチック等を予め成形した所望の高さを有するダム枠を
回路基板３に接着しているが、このようにするとダム枠
を成形するための金型が必要となり、小口生産には不向
きであるという欠点がある。
【０００７】本発明は、上記の問題点に鑑みて成された
ものであり、その目的とするところは、金型を必要とせ
ず費用面で有利であるディスペンサーによる高背のダム
枠を有する半導体装置およびその製造方法を提供するこ
とにある。
ものであり、その目的とするところは、金型を必要とせ
ず費用面で有利であるディスペンサーによる高背のダム
枠を有する半導体装置およびその製造方法を提供するこ
とにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
回路用基板に実装した半導体チップを囲むようにダム枠
を該回路用基板上に形成し、該ダム枠内に封入樹脂を充
填してなる半導体装置において、前記半導体チップを囲
むダム枠を複数段重ねて形成したことを特徴とするもの
である。半導体チップの周りにディスペンサーで樹脂を
複数段重ねて形成するので、回路用基板の狭隘な場所に
おいても高背のダム枠を得ることができる。
回路用基板に実装した半導体チップを囲むようにダム枠
を該回路用基板上に形成し、該ダム枠内に封入樹脂を充
填してなる半導体装置において、前記半導体チップを囲
むダム枠を複数段重ねて形成したことを特徴とするもの
である。半導体チップの周りにディスペンサーで樹脂を
複数段重ねて形成するので、回路用基板の狭隘な場所に
おいても高背のダム枠を得ることができる。
【０００９】請求項２記載の発明は、回路用基板に実装
した半導体チップを囲むようにダム枠を該回路用基板上
に形成し、該ダム枠内に封入樹脂を充填してなる半導体
装置の製造方法において、所望のダム枠の厚みよりも小
径の塗布ノズルを用いて前記半導体チップを囲むように
前記回路用基板上にダム枠用樹脂を複数段塗布すること
を特徴とするものである。所望のダム枠壁の厚みよりも
直径の小さい塗布ノズルを用いてダム枠用樹脂を複数段
塗布するから、下段のダム枠用樹脂が多少流動しても所
望の厚みと高さを有するダム枠を得ることができる。
した半導体チップを囲むようにダム枠を該回路用基板上
に形成し、該ダム枠内に封入樹脂を充填してなる半導体
装置の製造方法において、所望のダム枠の厚みよりも小
径の塗布ノズルを用いて前記半導体チップを囲むように
前記回路用基板上にダム枠用樹脂を複数段塗布すること
を特徴とするものである。所望のダム枠壁の厚みよりも
直径の小さい塗布ノズルを用いてダム枠用樹脂を複数段
塗布するから、下段のダム枠用樹脂が多少流動しても所
望の厚みと高さを有するダム枠を得ることができる。
【００１０】この場合、ダム枠用樹脂を所定段数塗布し
た後、塗布ノズルを前記最終段から浮かせ気味に保持す
ると共にノズルからの塗布圧力を零として、ダム枠上を
周回させてダム枠上面を平滑化することによって、封入
樹脂の厚みを均等にして確実に半導体チップを封止する
ことができる。
た後、塗布ノズルを前記最終段から浮かせ気味に保持す
ると共にノズルからの塗布圧力を零として、ダム枠上を
周回させてダム枠上面を平滑化することによって、封入
樹脂の厚みを均等にして確実に半導体チップを封止する
ことができる。
【００１１】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図１に基づき詳細に説明する。図１は本発明に係る
半導体装置の要部断面図である。なお、本実施の形態に
係る半導体装置において、従来の技術の欄において説明
した半導体装置と同等の箇所には同じ番号を付し、その
詳細な説明は省略する。
いて図１に基づき詳細に説明する。図１は本発明に係る
半導体装置の要部断面図である。なお、本実施の形態に
係る半導体装置において、従来の技術の欄において説明
した半導体装置と同等の箇所には同じ番号を付し、その
詳細な説明は省略する。
【００１２】本発明になる半導体装置１０は、エポキシ
樹脂等で成形した複数段のダム枠１１を、回路用基板３
に実装した高背の半導体チップ１２を囲むように該回路
用基板３上に設け、半導体チップ１２やワイヤ６が、硬
化させた絶縁性の封止樹脂８により隙間なく被包されて
構成されている。
樹脂等で成形した複数段のダム枠１１を、回路用基板３
に実装した高背の半導体チップ１２を囲むように該回路
用基板３上に設け、半導体チップ１２やワイヤ６が、硬
化させた絶縁性の封止樹脂８により隙間なく被包されて
構成されている。
【００１３】本実施の形態に係る半導体装置１０によれ
ば、 半導体チップ１２の周りにディスペンサーで樹脂
を複数段重ねてダム枠１１を形成するので、回路用基板
３の狭隘な場所においても高背のダム枠１１を得ること
ができる。
ば、 半導体チップ１２の周りにディスペンサーで樹脂
を複数段重ねてダム枠１１を形成するので、回路用基板
３の狭隘な場所においても高背のダム枠１１を得ること
ができる。
【００１４】この半導体装置１０の製造方法について、
以下に詳述する。まずダム枠１１の形成に先立ち、回路
用基板３上に設けられたダイパッド４上に銀ペースト接
着剤を用いて２．４（縦）×１．６（横）×０．３４
（高さ）mmのフォトダイオードチップ１２を固定した。
また、このフォトダイオードチップ１２上の電極（図示
せず）と回路用基板３上に設けられた導電パターンにお
けるセカンドパッド５とを、金ワイヤ６を用いてワイヤ
ボンディングにより電気的に接続した。この時の金ワイ
ヤ６のチップ６上面からのループ高さを０．１６ｍmと
した。
以下に詳述する。まずダム枠１１の形成に先立ち、回路
用基板３上に設けられたダイパッド４上に銀ペースト接
着剤を用いて２．４（縦）×１．６（横）×０．３４
（高さ）mmのフォトダイオードチップ１２を固定した。
また、このフォトダイオードチップ１２上の電極（図示
せず）と回路用基板３上に設けられた導電パターンにお
けるセカンドパッド５とを、金ワイヤ６を用いてワイヤ
ボンディングにより電気的に接続した。この時の金ワイ
ヤ６のチップ６上面からのループ高さを０．１６ｍmと
した。
【００１５】従ってこのチップ１２を樹脂封止するのに
要するダム枠１１の寸法を４．２（縦）×３．９（横）
×０．７５ｍm（高さ）とすると共に、このチップ１２
に隣接する他の構成品との間隙からダム枠１１の壁厚を
０．７０ｍmとした。ダム枠材としては樹脂ダム用エポ
キシ樹脂（長瀬チバ製Ｔ６９３／Ｒ５００３、粘度３０
０〜９００Ｐａ・ｓ）を用いた。
要するダム枠１１の寸法を４．２（縦）×３．９（横）
×０．７５ｍm（高さ）とすると共に、このチップ１２
に隣接する他の構成品との間隙からダム枠１１の壁厚を
０．７０ｍmとした。ダム枠材としては樹脂ダム用エポ
キシ樹脂（長瀬チバ製Ｔ６９３／Ｒ５００３、粘度３０
０〜９００Ｐａ・ｓ）を用いた。
【００１６】このサイズのダム枠１１を実現するために
ノズル内径０．５１ｍｍ（外径０．８ｍｍ）のディスペ
ンサーを用い、回路用基板３上面から０．４ｍｍの高さ
にノズル１３を配置して塗布圧力２００〜３５０ｋＰ
ａ、ノズル移動速度２ｍ／秒でダム枠１１の１段目１１
ａを塗布し、次いでノズル１３を０．８ｍｍの高さに移
動させて塗布圧力はそのままにノズル移動速度１ｍ／秒
で２段目１１ｂを塗布することによって、所望のダム枠
高さを得た。
ノズル内径０．５１ｍｍ（外径０．８ｍｍ）のディスペ
ンサーを用い、回路用基板３上面から０．４ｍｍの高さ
にノズル１３を配置して塗布圧力２００〜３５０ｋＰ
ａ、ノズル移動速度２ｍ／秒でダム枠１１の１段目１１
ａを塗布し、次いでノズル１３を０．８ｍｍの高さに移
動させて塗布圧力はそのままにノズル移動速度１ｍ／秒
で２段目１１ｂを塗布することによって、所望のダム枠
高さを得た。
【００１７】２段目の塗布終了箇所にはノズル１３の引
き上げに伴いスパイク状の樹脂が形成されるが、一般の
樹脂封止半導体では特に支障はない。しかしながら本実
施例におけるフォトダイオードチップのごとき半導体チ
ップ１２では、該チップ１２の影が出ないように封止樹
脂の平面度を出す必要があり、ノズル１３を第２段目か
ら浮かせ気味（本実施例では０．３ｍｍ）に保持すると
共に塗布圧力を零にして、第２段目のノズル移動速度と
同速度で第２段目上を移動させることによってダム枠上
面を平滑化している。
き上げに伴いスパイク状の樹脂が形成されるが、一般の
樹脂封止半導体では特に支障はない。しかしながら本実
施例におけるフォトダイオードチップのごとき半導体チ
ップ１２では、該チップ１２の影が出ないように封止樹
脂の平面度を出す必要があり、ノズル１３を第２段目か
ら浮かせ気味（本実施例では０．３ｍｍ）に保持すると
共に塗布圧力を零にして、第２段目のノズル移動速度と
同速度で第２段目上を移動させることによってダム枠上
面を平滑化している。
【００１８】このダム枠１１の枠上面の平滑化工程は、
ダム枠１１が円形の場合にはノズルを１周させることに
よって行うが、ダム枠１１が矩形の場合にはダム樹脂の
塗布開始辺のみ平滑化する。この場合塗布開始辺の最終
点でそのまま該開始辺の延長線上にノズルを移動させ
る。これによって得た上面の平坦なダム枠１１を、１５
０℃±５℃で６０〜７５分間キュアオーブンに入れて硬
化させる。
ダム枠１１が円形の場合にはノズルを１周させることに
よって行うが、ダム枠１１が矩形の場合にはダム樹脂の
塗布開始辺のみ平滑化する。この場合塗布開始辺の最終
点でそのまま該開始辺の延長線上にノズルを移動させ
る。これによって得た上面の平坦なダム枠１１を、１５
０℃±５℃で６０〜７５分間キュアオーブンに入れて硬
化させる。
【００１９】その後、硬化したダム枠１１内に日本ペル
ノックス製ペルノックスＭＥ−５４０を重量比１００に
対しペルキュアＨＶ−５４０を重量比６０を混合した低
粘度の封入樹脂８を流し込み、１５０℃±５℃で９６０
〜９７５分キュアオーブンに入れて硬化させる。
ノックス製ペルノックスＭＥ−５４０を重量比１００に
対しペルキュアＨＶ−５４０を重量比６０を混合した低
粘度の封入樹脂８を流し込み、１５０℃±５℃で９６０
〜９７５分キュアオーブンに入れて硬化させる。
【００２０】
【発明の効果】以上のように、本発明にあっては、回路
用基板に実装した半導体チップを囲むようにダム枠を該
回路用基板上に形成し、該ダム枠内に封入樹脂を充填し
てなる半導体装置において、所望のダム枠壁の厚みより
も小径の塗布ノズルを用いて前記半導体チップを囲むよ
うに前記回路用基板上にダム枠用樹脂を複数段塗布する
ことにより、前記半導体チップを囲むダム枠を複数段重
ねて形成したので、回路用基板のダム枠形成領域が狭隘
な場合にも高背のダム枠を回路基板上に形成することが
でき、ダム枠を成形するための金型が不要となると共
に、小口生産に向くという効果を奏する。
用基板に実装した半導体チップを囲むようにダム枠を該
回路用基板上に形成し、該ダム枠内に封入樹脂を充填し
てなる半導体装置において、所望のダム枠壁の厚みより
も小径の塗布ノズルを用いて前記半導体チップを囲むよ
うに前記回路用基板上にダム枠用樹脂を複数段塗布する
ことにより、前記半導体チップを囲むダム枠を複数段重
ねて形成したので、回路用基板のダム枠形成領域が狭隘
な場合にも高背のダム枠を回路基板上に形成することが
でき、ダム枠を成形するための金型が不要となると共
に、小口生産に向くという効果を奏する。
【図１】本発明に係る半導体装置の要部断面図である。
【図２】従来の半導体装置の断面図である。
３ 回路用基板
８ 封入樹脂
１０ 半導体装置
１１ ダム枠
１１ａ ダム枠１段目
１１ｂ ダム枠２段目
１２ 半導体チップ
１３ ノズル
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年１０月３１日（２００１．１０．
３１）
３１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 モジュールおよびその製造方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路用基板に実装
した半導体チップを囲むようにダム枠を該回路用基板上
に形成し硬化させた後、該ダム枠内に封入樹脂を流し込
んで該封入樹脂を硬化させてなるモジュールに関するも
のである。
した半導体チップを囲むようにダム枠を該回路用基板上
に形成し硬化させた後、該ダム枠内に封入樹脂を流し込
んで該封入樹脂を硬化させてなるモジュールに関するも
のである。
【０００２】
【従来の技術】従来、基板上において封止樹脂によって
封止される半導体チップを有してなるモジュールとして
は、図２に示すものがある。
封止される半導体チップを有してなるモジュールとして
は、図２に示すものがある。
【０００３】この種のモジュール１では、半導体チップ
２は接着剤等を用いて回路用基板３上に設けられたダイ
パッド４上に固定されている。また、半導体チップ２上
の電極（図示せず）と回路用基板３上に設けられた導電
パターンにおけるセカンドパッド５とは多数のワイヤ６
を介して電気的に接続されている。また、エポキシ樹脂
等をディスペンサーを用いて前記半導体チップ２を囲む
ように回路用基板３上に塗布することによりダム枠７を
成形し、該ダム枠７内に低粘度の封入樹脂８を流し込
み、該封入樹脂８を熱硬化させることによって構成され
ている。
２は接着剤等を用いて回路用基板３上に設けられたダイ
パッド４上に固定されている。また、半導体チップ２上
の電極（図示せず）と回路用基板３上に設けられた導電
パターンにおけるセカンドパッド５とは多数のワイヤ６
を介して電気的に接続されている。また、エポキシ樹脂
等をディスペンサーを用いて前記半導体チップ２を囲む
ように回路用基板３上に塗布することによりダム枠７を
成形し、該ダム枠７内に低粘度の封入樹脂８を流し込
み、該封入樹脂８を熱硬化させることによって構成され
ている。
【０００４】なお、半導体チップ２は、半導体チップの
みならず、封入されていない半導体チップをその内部に
有して構成されている混成集積回路装置（ハイブリッド
ＩＣ）等も含む。また、回路用基板３は、電子部品を搭
載する基板であれば足り、プリント基板のみならず、セ
ラミック基板等も含む。
みならず、封入されていない半導体チップをその内部に
有して構成されている混成集積回路装置（ハイブリッド
ＩＣ）等も含む。また、回路用基板３は、電子部品を搭
載する基板であれば足り、プリント基板のみならず、セ
ラミック基板等も含む。
【０００５】
【発明が解決しようとする課題】ところが、上述のよう
な構成のモジュール１にあっては、フォトダイオードチ
ップ等の高背の半導体チップ２を封入しようとするとダ
ム枠７を高くしなければならないが、ダム枠を高くする
にはディスペンサーのノズル径を太くして一度の塗布で
所望の高さを得るようにしている。
な構成のモジュール１にあっては、フォトダイオードチ
ップ等の高背の半導体チップ２を封入しようとするとダ
ム枠７を高くしなければならないが、ダム枠を高くする
にはディスペンサーのノズル径を太くして一度の塗布で
所望の高さを得るようにしている。
【０００６】しかしながら高密度実装化で回路用基板３
のダム枠形成領域が狭隘な場合には、大径のノズルを使
用することができない。従ってこのような場合にはプラ
スチック等を予め成形した所望の高さを有するダム枠を
回路基板３に接着しているが、このようにするとダム枠
を成形するための金型が必要となり、小口生産には不向
きであるという欠点がある。
のダム枠形成領域が狭隘な場合には、大径のノズルを使
用することができない。従ってこのような場合にはプラ
スチック等を予め成形した所望の高さを有するダム枠を
回路基板３に接着しているが、このようにするとダム枠
を成形するための金型が必要となり、小口生産には不向
きであるという欠点がある。
【０００７】本発明は、上記の問題点に鑑みて成された
ものであり、その目的とするところは、金型を必要とせ
ず費用面で有利であるディスペンサーによる高背のダム
枠を有するモジュールおよびその製造方法を提供するこ
とにある。
ものであり、その目的とするところは、金型を必要とせ
ず費用面で有利であるディスペンサーによる高背のダム
枠を有するモジュールおよびその製造方法を提供するこ
とにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
回路用基板に実装した半導体チップを囲むようにダム枠
を該回路用基板上に形成し、該ダム枠内に封入樹脂を充
填してなるモジュールにおいて、前記半導体チップを囲
むダム枠を複数段重ねて形成したことを特徴とするもの
である。半導体チップの周りにディスペンサーで樹脂を
複数段重ねて形成するので、回路用基板の狭隘な場所に
おいても高背のダム枠を得ることができる。
回路用基板に実装した半導体チップを囲むようにダム枠
を該回路用基板上に形成し、該ダム枠内に封入樹脂を充
填してなるモジュールにおいて、前記半導体チップを囲
むダム枠を複数段重ねて形成したことを特徴とするもの
である。半導体チップの周りにディスペンサーで樹脂を
複数段重ねて形成するので、回路用基板の狭隘な場所に
おいても高背のダム枠を得ることができる。
【０００９】請求項２記載の発明は、回路用基板に実装
した半導体チップを囲むようにダム枠を該回路用基板上
に形成し、該ダム枠内に封入樹脂を充填してなるモジュ
ールの製造方法において、所望のダム枠の厚みよりも小
径の塗布ノズルを用いて前記半導体チップを囲むように
前記回路用基板上にダム枠用樹脂を複数段塗布すること
を特徴とするものである。所望のダム枠壁の厚みよりも
直径の小さい塗布ノズルを用いてダム枠用樹脂を複数段
塗布するから、下段のダム枠用樹脂が多少流動しても所
望の厚みと高さを有するダム枠を得ることができる。
した半導体チップを囲むようにダム枠を該回路用基板上
に形成し、該ダム枠内に封入樹脂を充填してなるモジュ
ールの製造方法において、所望のダム枠の厚みよりも小
径の塗布ノズルを用いて前記半導体チップを囲むように
前記回路用基板上にダム枠用樹脂を複数段塗布すること
を特徴とするものである。所望のダム枠壁の厚みよりも
直径の小さい塗布ノズルを用いてダム枠用樹脂を複数段
塗布するから、下段のダム枠用樹脂が多少流動しても所
望の厚みと高さを有するダム枠を得ることができる。
【００１０】この場合、ダム枠用樹脂を所定段数塗布し
た後、塗布ノズルを前記最終段から浮かせ気味に保持す
ると共にノズルからの塗布圧力を零として、ダム枠上を
周回させてダム枠上面を平滑化することによって、封入
樹脂の厚みを均等にして確実に半導体チップを封止する
ことができる。
た後、塗布ノズルを前記最終段から浮かせ気味に保持す
ると共にノズルからの塗布圧力を零として、ダム枠上を
周回させてダム枠上面を平滑化することによって、封入
樹脂の厚みを均等にして確実に半導体チップを封止する
ことができる。
【００１１】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図１に基づき詳細に説明する。図１は本発明に係る
モジュールの要部断面図である。なお、本実施の形態に
係るモジュールにおいて、従来の技術の欄において説明
したモジュールと同等の箇所には同じ番号を付し、その
詳細な説明は省略する。
いて図１に基づき詳細に説明する。図１は本発明に係る
モジュールの要部断面図である。なお、本実施の形態に
係るモジュールにおいて、従来の技術の欄において説明
したモジュールと同等の箇所には同じ番号を付し、その
詳細な説明は省略する。
【００１２】本発明になるモジュール１０は、エポキシ
樹脂等で成形した複数段のダム枠１１を、回路用基板３
に実装した高背の半導体チップ１２を囲むように該回路
用基板３上に設け、半導体チップ１２やワイヤ６が、硬
化させた絶縁性の封止樹脂８により隙間なく被包されて
構成されている。
樹脂等で成形した複数段のダム枠１１を、回路用基板３
に実装した高背の半導体チップ１２を囲むように該回路
用基板３上に設け、半導体チップ１２やワイヤ６が、硬
化させた絶縁性の封止樹脂８により隙間なく被包されて
構成されている。
【００１３】本実施の形態に係るモジュール１０によれ
ば、 半導体チップ１２の周りにディスペンサーで樹脂
を複数段重ねてダム枠１１を形成するので、回路用基板
３の狭隘な場所においても高背のダム枠１１を得ること
ができる。
ば、 半導体チップ１２の周りにディスペンサーで樹脂
を複数段重ねてダム枠１１を形成するので、回路用基板
３の狭隘な場所においても高背のダム枠１１を得ること
ができる。
【００１４】このモジュール１０の製造方法について、
以下に詳述する。まずダム枠１１の形成に先立ち、回路
用基板３上に設けられたダイパッド４上に銀ペースト接
着剤を用いて２．４（縦）×１．６（横）×０．３４
（高さ）mmのフォトダイオードチップ１２を固定した。
また、このフォトダイオードチップ１２上の電極（図示
せず）と回路用基板３上に設けられた導電パターンにお
けるセカンドパッド５とを、金ワイヤ６を用いてワイヤ
ボンディングにより電気的に接続した。この時の金ワイ
ヤ６のチップ６上面からのループ高さを０．１６ｍmと
した。
以下に詳述する。まずダム枠１１の形成に先立ち、回路
用基板３上に設けられたダイパッド４上に銀ペースト接
着剤を用いて２．４（縦）×１．６（横）×０．３４
（高さ）mmのフォトダイオードチップ１２を固定した。
また、このフォトダイオードチップ１２上の電極（図示
せず）と回路用基板３上に設けられた導電パターンにお
けるセカンドパッド５とを、金ワイヤ６を用いてワイヤ
ボンディングにより電気的に接続した。この時の金ワイ
ヤ６のチップ６上面からのループ高さを０．１６ｍmと
した。
【００１５】従ってこのチップ１２を樹脂封止するのに
要するダム枠１１の寸法を４．２（縦）×３．９（横）
×０．７５ｍm（高さ）とすると共に、このチップ１２
に隣接する他の構成品との間隙からダム枠１１の壁厚を
０．７０ｍmとした。ダム枠材としては樹脂ダム用エポ
キシ樹脂（長瀬チバ製Ｔ６９３／Ｒ５００３、粘度３０
０〜９００Ｐａ・ｓ）を用いた。
要するダム枠１１の寸法を４．２（縦）×３．９（横）
×０．７５ｍm（高さ）とすると共に、このチップ１２
に隣接する他の構成品との間隙からダム枠１１の壁厚を
０．７０ｍmとした。ダム枠材としては樹脂ダム用エポ
キシ樹脂（長瀬チバ製Ｔ６９３／Ｒ５００３、粘度３０
０〜９００Ｐａ・ｓ）を用いた。
【００１６】このサイズのダム枠１１を実現するために
ノズル内径０．５１ｍｍ（外径０．８ｍｍ）のディスペ
ンサーを用い、回路用基板３上面から０．４ｍｍの高さ
にノズル１３を配置して塗布圧力２００〜３５０ｋＰ
ａ、ノズル移動速度２ｍ／秒でダム枠１１の１段目１１
ａを塗布し、次いでノズル１３を０．８ｍｍの高さに移
動させて塗布圧力はそのままにノズル移動速度１ｍ／秒
で２段目１１ｂを塗布することによって、所望のダム枠
高さを得た。
ノズル内径０．５１ｍｍ（外径０．８ｍｍ）のディスペ
ンサーを用い、回路用基板３上面から０．４ｍｍの高さ
にノズル１３を配置して塗布圧力２００〜３５０ｋＰ
ａ、ノズル移動速度２ｍ／秒でダム枠１１の１段目１１
ａを塗布し、次いでノズル１３を０．８ｍｍの高さに移
動させて塗布圧力はそのままにノズル移動速度１ｍ／秒
で２段目１１ｂを塗布することによって、所望のダム枠
高さを得た。
【００１７】２段目の塗布終了箇所にはノズル１３の引
き上げに伴いスパイク状の樹脂が形成されるが、一般の
樹脂封止半導体では特に支障はない。しかしながら本実
施例におけるフォトダイオードチップのごとき半導体チ
ップ１２では、該チップ１２の影が出ないように封止樹
脂の平面度を出す必要があり、ノズル１３を第２段目か
ら浮かせ気味（本実施例では０．３ｍｍ）に保持すると
共に塗布圧力を零にして、第２段目のノズル移動速度と
同速度で第２段目上を移動させることによってダム枠上
面を平滑化している。
き上げに伴いスパイク状の樹脂が形成されるが、一般の
樹脂封止半導体では特に支障はない。しかしながら本実
施例におけるフォトダイオードチップのごとき半導体チ
ップ１２では、該チップ１２の影が出ないように封止樹
脂の平面度を出す必要があり、ノズル１３を第２段目か
ら浮かせ気味（本実施例では０．３ｍｍ）に保持すると
共に塗布圧力を零にして、第２段目のノズル移動速度と
同速度で第２段目上を移動させることによってダム枠上
面を平滑化している。
【００１８】このダム枠１１の枠上面の平滑化工程は、
ダム枠１１が円形の場合にはノズルを１周させることに
よって行うが、ダム枠１１が矩形の場合にはダム樹脂の
塗布開始辺のみ平滑化する。この場合塗布開始辺の最終
点でそのまま該開始辺の延長線上にノズルを移動させ
る。これによって得た上面の平坦なダム枠１１を、１５
０℃±５℃で６０〜７５分間キュアオーブンに入れて硬
化させる。
ダム枠１１が円形の場合にはノズルを１周させることに
よって行うが、ダム枠１１が矩形の場合にはダム樹脂の
塗布開始辺のみ平滑化する。この場合塗布開始辺の最終
点でそのまま該開始辺の延長線上にノズルを移動させ
る。これによって得た上面の平坦なダム枠１１を、１５
０℃±５℃で６０〜７５分間キュアオーブンに入れて硬
化させる。
【００１９】その後、硬化したダム枠１１内に日本ペル
ノックス製ペルノックスＭＥ−５４０を重量比１００に
対しペルキュアＨＶ−５４０を重量比６０を混合した低
粘度の封入樹脂８を流し込み、１５０℃±５℃で９６０
〜９７５分キュアオーブンに入れて硬化させる。
ノックス製ペルノックスＭＥ−５４０を重量比１００に
対しペルキュアＨＶ−５４０を重量比６０を混合した低
粘度の封入樹脂８を流し込み、１５０℃±５℃で９６０
〜９７５分キュアオーブンに入れて硬化させる。
【００２０】
【発明の効果】以上のように、本発明にあっては、回路
用基板に実装した半導体チップを囲むようにダム枠を該
回路用基板上に形成し、該ダム枠内に封入樹脂を充填し
てなるモジュールにおいて、所望のダム枠壁の厚みより
も小径の塗布ノズルを用いて前記半導体チップを囲むよ
うに前記回路用基板上にダム枠用樹脂を複数段塗布する
ことにより、前記半導体チップを囲むダム枠を複数段重
ねて形成したので、回路用基板のダム枠形成領域が狭隘
な場合にも高背のダム枠を回路基板上に形成することが
でき、ダム枠を成形するための金型が不要となると共
に、小口生産に向くという効果を奏する。
用基板に実装した半導体チップを囲むようにダム枠を該
回路用基板上に形成し、該ダム枠内に封入樹脂を充填し
てなるモジュールにおいて、所望のダム枠壁の厚みより
も小径の塗布ノズルを用いて前記半導体チップを囲むよ
うに前記回路用基板上にダム枠用樹脂を複数段塗布する
ことにより、前記半導体チップを囲むダム枠を複数段重
ねて形成したので、回路用基板のダム枠形成領域が狭隘
な場合にも高背のダム枠を回路基板上に形成することが
でき、ダム枠を成形するための金型が不要となると共
に、小口生産に向くという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るモジュールの要部断面図である。
【図２】従来のモジュールの断面図である。
【符号の説明】
３ 回路用基板
８ 封入樹脂
１０ モジュール
１１ ダム枠
１１ａ ダム枠１段目
１１ｂ ダム枠２段目
１２ 半導体チップ
１３ ノズル
Claims (3)
- 【請求項１】 回路用基板に実装した半導体チップを囲
むようにダム枠を該回路用基板上に形成し、該ダム枠内
に封入樹脂を充填してなる半導体装置において、前記半
導体チップを囲むダム枠を複数段重ねて形成したことを
特徴とする半導体装置。 - 【請求項２】 回路用基板に実装した半導体チップを囲
むようにダム枠を該回路用基板上に形成し、該ダム枠内
に封入樹脂を充填してなる半導体装置の製造方法におい
て、所望のダム枠壁の厚みよりも小径の塗布ノズルを用
いて前記半導体チップを囲むように前記回路用基板上に
ダム枠用樹脂を複数段塗布することを特徴とする半導体
装置の製造方法。 - 【請求項３】 前記ダム枠用樹脂を所定段数塗布した
後、塗布ノズルを前記最終段から浮かせ気味に保持する
と共に該塗布ノズルからの塗布圧力を零として、前記ダ
ム枠上を周回させてダム枠上面を平滑化することを特徴
とする請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316336A JP2003124401A (ja) | 2001-10-15 | 2001-10-15 | モジュールおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316336A JP2003124401A (ja) | 2001-10-15 | 2001-10-15 | モジュールおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003124401A true JP2003124401A (ja) | 2003-04-25 |
Family
ID=19134366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001316336A Pending JP2003124401A (ja) | 2001-10-15 | 2001-10-15 | モジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003124401A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382285C (zh) * | 2004-09-29 | 2008-04-16 | 株式会社理光 | 印制电路板及其制造方法以及电子部件 |
| JP2010050395A (ja) * | 2008-08-25 | 2010-03-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7999368B2 (en) | 2008-09-29 | 2011-08-16 | Samsung Electronics Co., Ltd. | Semiconductor package having ink-jet type dam and method of manufacturing the same |
| DE112011103926T5 (de) | 2010-11-25 | 2013-10-10 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
| CN103887402A (zh) * | 2012-12-21 | 2014-06-25 | 光宝电子(广州)有限公司 | 发光二极管封装结构、其围墙结构及围墙结构的制造方法 |
| JPWO2013111276A1 (ja) * | 2012-01-25 | 2015-05-11 | 三菱電機株式会社 | 電力用半導体装置 |
| US9153512B2 (en) | 2011-04-22 | 2015-10-06 | Mitsubishi Electric Corporation | Semiconductor device with an insulating terminal table |
| WO2021054282A1 (ja) * | 2019-09-17 | 2021-03-25 | デクセリアルズ株式会社 | ダム形成方法及び積層体の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183070A (ja) * | 1992-05-21 | 1993-07-23 | Ibiden Co Ltd | 半導体チップ搭載用プリント配線板 |
| JPH0682876U (ja) * | 1993-05-13 | 1994-11-25 | 松下電器産業株式会社 | プリント基板 |
| JPH10209338A (ja) * | 1997-01-22 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 半導体回路装置とその製造方法 |
-
2001
- 2001-10-15 JP JP2001316336A patent/JP2003124401A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183070A (ja) * | 1992-05-21 | 1993-07-23 | Ibiden Co Ltd | 半導体チップ搭載用プリント配線板 |
| JPH0682876U (ja) * | 1993-05-13 | 1994-11-25 | 松下電器産業株式会社 | プリント基板 |
| JPH10209338A (ja) * | 1997-01-22 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 半導体回路装置とその製造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382285C (zh) * | 2004-09-29 | 2008-04-16 | 株式会社理光 | 印制电路板及其制造方法以及电子部件 |
| JP2010050395A (ja) * | 2008-08-25 | 2010-03-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7999368B2 (en) | 2008-09-29 | 2011-08-16 | Samsung Electronics Co., Ltd. | Semiconductor package having ink-jet type dam and method of manufacturing the same |
| US9082707B2 (en) | 2010-11-25 | 2015-07-14 | Mitsubshi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
| DE112011103926T5 (de) | 2010-11-25 | 2013-10-10 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
| DE112011103926B4 (de) | 2010-11-25 | 2018-03-08 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| US9153512B2 (en) | 2011-04-22 | 2015-10-06 | Mitsubishi Electric Corporation | Semiconductor device with an insulating terminal table |
| JPWO2013111276A1 (ja) * | 2012-01-25 | 2015-05-11 | 三菱電機株式会社 | 電力用半導体装置 |
| US9343388B2 (en) | 2012-01-25 | 2016-05-17 | Mitsubishi Electric Corporation | Power semiconductor device |
| DE112012005746B4 (de) * | 2012-01-25 | 2021-02-18 | Mitsubishi Electric Corporation | Leistungshalbleitereinrichtung |
| CN103887402A (zh) * | 2012-12-21 | 2014-06-25 | 光宝电子(广州)有限公司 | 发光二极管封装结构、其围墙结构及围墙结构的制造方法 |
| WO2021054282A1 (ja) * | 2019-09-17 | 2021-03-25 | デクセリアルズ株式会社 | ダム形成方法及び積層体の製造方法 |
| CN114390952A (zh) * | 2019-09-17 | 2022-04-22 | 迪睿合株式会社 | 围堰形成方法以及层叠体的制造方法 |
| JP7319877B2 (ja) | 2019-09-17 | 2023-08-02 | デクセリアルズ株式会社 | ダム形成方法及び積層体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7037756B1 (en) | Stacked microelectronic devices and methods of fabricating same | |
| US7971351B2 (en) | Method of manufacturing a semiconductor device | |
| US6472758B1 (en) | Semiconductor package including stacked semiconductor dies and bond wires | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| US20020008315A1 (en) | Semiconductor package and method of fabricating the same | |
| KR20200106001A (ko) | 양면 볼 그리드 어레이 패키지를 위한 하부-충전의 제어 | |
| JP2000208540A (ja) | 薄型半導体チップスケ―ル・パッケ―ジを密封する方法 | |
| WO1998044547A1 (fr) | Procede de production d'un dispositif a semiconducteur | |
| EP3038144B1 (en) | A process for manufacturing a package for a surface-mount semiconductor device | |
| US7060530B2 (en) | Semiconductor package having a resin cap member | |
| US7230331B2 (en) | Chip package structure and process for fabricating the same | |
| JP2003124401A (ja) | モジュールおよびその製造方法 | |
| US5923957A (en) | Process for manufacturing a lead-on-chip semiconductor device package having a discontinuous adhesive layer formed from liquid adhesive | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| US20090309238A1 (en) | Molded flip chip package with enhanced mold-die adhesion | |
| KR20000050486A (ko) | 볼 그리드 어레이 반도체 패키지의 인캡슐레이션 방법 | |
| CN106373896A (zh) | 芯片封装制程及芯片封装体 | |
| JP2015220235A (ja) | 半導体装置 | |
| JP5579982B2 (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
| JPS5848442A (ja) | 電子部品の封止方法 | |
| JPH0661417A (ja) | 半導体装置，電子回路装置，それらの製造方法および製造装置 | |
| US9806012B2 (en) | IC carrier of semiconductor package and manufacturing method thereof | |
| KR20080015699A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2002270627A (ja) | 半導体装置の製造方法 | |
| JPS6175549A (ja) | 半導体素子を含む電子回路及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |