JP5556007B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP5556007B2
JP5556007B2 JP2008316514A JP2008316514A JP5556007B2 JP 5556007 B2 JP5556007 B2 JP 5556007B2 JP 2008316514 A JP2008316514 A JP 2008316514A JP 2008316514 A JP2008316514 A JP 2008316514A JP 5556007 B2 JP5556007 B2 JP 5556007B2
Authority
JP
Japan
Prior art keywords
substrate
stress relaxation
relaxation layer
circuit board
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008316514A
Other languages
English (en)
Other versions
JP2010141158A (ja
Inventor
匠 野村
賢吾 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008316514A priority Critical patent/JP5556007B2/ja
Publication of JP2010141158A publication Critical patent/JP2010141158A/ja
Application granted granted Critical
Publication of JP5556007B2 publication Critical patent/JP5556007B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、一面に電子部品が搭載された基板をモールド樹脂で封止してなる電子装置に関し、特に基板の他面をモールド樹脂より露出させた構成、いわゆるハーフモールド構造の電子装置に関する。
従来より、基板と、基板の一面に搭載された電子部品と、基板の一面に設けられ、基板の一面および電子部品を封止するモールド樹脂と、を備える電子装置が提案されている(特許文献1〜3参照)。このような電子装置においては、基板の両面をモールド樹脂で封止した構造、いわゆるフルモールド構造が一般的であった。
近年、電子装置の搭載環境の高温化などにより、電子装置の高放熱性が求められており、それに伴って、基板の他面すなわち電子部品が搭載されている一面とは反対側の基板の面をモールド樹脂より露出させる構造、いわゆるハーフモールド構造が採用されてきている。
この場合、基板としては、回路基板とヒートシンクとを積層した構成を採用し、この積層構造の基板において、基板の一面としての回路基板側の面に電子部品を搭載し、それとは反対側の基板の他面としてのヒートシンク側の面をモールド樹脂より露出させるのが一般的である。そして、このヒートシンク側の面がモールド樹脂より露出するため、放熱性が向上する。
しかしながら、ハーフモールド構造は、実質的に基板の一面側のみにモールド樹脂が密着する構成であるため、基板とモールド樹脂との熱膨張係数差やモールド樹脂の硬化・収縮により熱応力が発生し、この熱応力により、モールド樹脂の剥離やクラックが発生するという問題があった。
この点について、従来では、基板上の剥離を抑えるため、基板上にモールド樹脂との密着性の高いプライマーを塗布し、基板表面に、当該プライマーよりなる被膜を形成する構造が提案されている(特許文献4参照)。
特開2004−119465号公報 特開2004−253415号公報 特開2003−218314号公報 特開2006−41071号公報
しかしながら、上記プライマーによって被膜を形成する場合、当該被膜が薄いと、高い繰返し応力が加わった場合、モールド樹脂の剥離・クラックに至る。一方、当該被膜が厚いと、応力緩和層の役割も果たし、モールド樹脂の剥離を抑えることが可能ではあるが、当該被膜とモールド樹脂との境界部に応力が集中し、基板上の電子部品の破壊につながる恐れがある。
本発明は、上記問題に鑑みてなされたものであり、ハーフモールド構造の電子装置において、基板に発生する熱応力によるモールド樹脂の剥離・クラックを適切に防止することを目的とする。
上記目的を達成するため、鋭意検討した結果、モールド樹脂で封止されている基板の一面のうち、中央部よりも周辺部において、モールド樹脂の剥離・クラックが顕著であることに着目した。このことは、上記熱応力が、基板とモールド樹脂との熱膨張係数差およびモールド樹脂の硬化・収縮により発生するため、基板の周辺部にて最大になりやすいことからも推定される。
そこで、請求項1に記載の発明においては、電子部品(20、50)が搭載される基板(10)の一面の周辺部には、基板(10)よりも低弾性であり且つ基板(10)の一面よりもモールド樹脂(30)との密着性が大きい応力緩和層(60)が、基板(10)の一面より突出して設けられており、基板(10)の一面の周辺部とモールド樹脂(30)とは、応力緩和層(60)を介して密着しており、基板(10)の一面の周辺部に発生する熱応力が、応力緩和層(60)により緩和されるようになっており、
電子部品(20、50)は、基板(10)の一面のうち応力緩和層(60)の内周側にて応力緩和層(60)と離れて配置されており、
基板(10)の一面は矩形をなし、この一面における少なくとも四隅部に、応力緩和層(60)が設けられており、
基板(10)の一面のうち応力緩和層(60)の内周側では、モールド樹脂(30)と基板(10)の一面との密着性を確保するプライマーよりなる被膜が設けられ、この被膜を介してモールド樹脂(30)との密着がなされており、
応力緩和層(60)は、被膜よりも厚いものであって被膜よりも基板(10)の一面上に高く突出しており、
さらに、応力緩和層(60)の外周端部を含む全体が、モールド樹脂(30)により封止されており、
基板(10)の外側に金属製のリード(40)が配置されており、
基板(10)の一面の周辺部とリード(40)とは電子部品としてのボンディングワイヤ(50)により接続されており、
ボンディングワイヤ(50)とともにボンディングワイヤ(50)とリード(40)との接続部が、モールド樹脂(30)により封止されており、
基板(10)の一面の周辺部において、基板(10)とボンディングワイヤ(50)との接続部は、応力緩和層(60)の内周側に位置しており、ボンディングワイヤ(50)は応力緩和層(60)を跨ぐことにより応力緩和層(60)と離れており、
基板(10)は、回路基板(11)とヒートシンク(12)とが接着剤(13)を介して接着されてなる積層体として構成されたものであり、
基板(10)の一面は、回路基板(11)における電子部品(20、50)が搭載されている部品搭載面としての一面であり、
基板(10)の他面は、ヒートシンク(12)の放熱面であり、
応力緩和層(60)は、回路基板(11)の一面に連続する回路基板の側面に付着しないように、回路基板(11)の一面の周辺部にて回路基板(11)一面のみに配置されていることを特徴としている。
それによれば、基板(10)の一面の周辺部にて最大となりやすい熱応力が、当該周辺部にて応力緩和層(60)により緩和されるので、基板(10)に発生する熱応力によるモールド樹脂(30)の剥離・クラックを適切に防止することができる。
また、本発明では、電子部品(20、50)は、基板(10)の一面のうち応力緩和層(60)の内周側にて応力緩和層(60)と離れて配置されているため、電子部品(20、50)と応力緩和層(60)とが非接触の状態となり、応力緩和層(60)により発生する応力が電子部品(20、50)に加わらないので電子部品(20)のダメージの防止につながる。
また、本発明のように、基板(10)が矩形板状の場合、上記熱応力は、その隅部が最大となりやすいので、この四隅部に応力緩和層(60)を設けることが好ましい。
また、本発明のように応力緩和層(60)の内周側に、プライマーよりなる被膜が設けられていてもよく、当該被膜によるモールド樹脂(30)の密着力向上が図れるとともに、この場合も、より厚い応力緩和層(60)によって上記応力緩和の効果が発揮されるので問題はない。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置を示す図であり、(a)は一部を切り欠きした概略平面図、(b)は概略断面図である。
本実施形態の電子装置は、大きくは、板状の基板10と、基板10の一面(図1(a)中の上面)に搭載された電子部品20と、基板10の一面に設けられ基板10の一面および電子部品20を被覆して封止するモールド樹脂30とを備えており、基板10の他面(図1(a)中の下面)はモールド樹脂30より露出した構成、いわゆるハーフモールド構成を有している。
本実施形態では、基板10は回路基板11とヒートシンク12との積層体として構成されている。ここでは、回路基板11、ヒートシンク12ともに矩形板状であり、それらの積層体としての基板10も矩形板状をなしている。回路基板11としては、一般的なセラミック基板やプリント基板などが挙げられ、ヒートシンク12としては、一般的な銅、鉄、アルミニウムなどの板材よりなるものが挙げられる。
そして、回路基板11とヒートシンク12とは、樹脂などよりなる接着剤13を介して重ね合わされ、当該接着剤13により接着され固定されている。このような積層体としての基板10においては、電子部品20が搭載されている基板10の一面は回路基板11の部品搭載面であり、モールド樹脂30より露出している基板10の他面はヒートシンク12の放熱面である。
電子部品20としては、基板10の一面上に搭載可能なものであれば特に限定されないが、たとえばICチップ、ミニモールド部品、コンデンサ、ダイオード、抵抗素子、さらにはワイヤなどが挙げられる。これら電子部品20は、ダイボンド材やワイヤボンディングなどにより、回路基板11の部品搭載面上に搭載され、回路基板11と電気的・機械的に接続されている。また、後述するように、電子部品としてのボンディングワイヤ50も回路基板11の部品搭載面に接続されている。
また、図1に示されるように、本実施形態では、回路基板11の外側にリード40が配置されている。このリード40は、銅などの導電性金属よりなるもので、回路基板11側の部位はモールド樹脂30に封止されてインナーリード部とされ、それとは反対側の部位はモールド樹脂30より突出したアウターリード部とされている。
そして、モールド樹脂30の内部にて、リード40のインナーリード部と回路基板11とは、電子部品としてのボンディングワイヤ50により結線され、電気的に接続されている。このボンディングワイヤ50は、金やアルミニウムなどの一般的なワイヤボンディングによって形成されるものである。
モールド樹脂30は、トランスファーモールド法などにより形成される一般的なものであり、たとえばエポキシ樹脂などよりなる。モールド樹脂30は、基板10の一面全体、ここでは回路基板11の部品搭載面の全体および電子部品20、50を封止しており、基板10の他面、ここではヒートシンク12の放熱面を露出させている。なお、図1(a)では、モールド樹脂30の半分を切り欠いてその内部構成を示している。
このような電子装置においては、リード40のアウターリード部にて外部との電気的接続が行われ、回路基板11は、ボンディングワイヤ50およびリード40を介して外部との電気信号のやり取りを行うようになっている。また、駆動時などに電子部品20および回路基板11にて発生する熱は、モールド樹脂30より露出しているヒートシンク12の放熱面より放熱されるようになっている。
そして、本実施形態においては、モールド樹脂30の内部にて、基板10の一面の周辺部に応力緩和層60が設けられている。ここでは応力緩和層60は、図1に示されるように、矩形をなす基板10の一面すなわち回路基板11の部品搭載面の周辺部にて、矩形枠状に配置されており、基板10の一面より突出している。
この応力緩和層60は、基板10よりも低弾性であり且つ基板10の一面よりもモールド樹脂30との密着性が大きいものである。ここでは、応力緩和層60は回路基板11よりも低弾性であり、回路基板11の部品搭載面よりもモールド樹脂30との密着力が大きいものである。
そして、この応力緩和層60が設けられている回路基板11の部品搭載面の周辺部は、モールド樹脂30と直接接触して密着しているのではなく、応力緩和層60を介して密着している。そのため、この応力緩和層60の部分では、回路基板11とモールド樹脂30とが直接密着している場合に比べて、両者の密着性が向上している。
なお、本実施形態では、基板10の一面である回路基板11の部品搭載面のうち応力緩和層60の内周側の部位には、モールド樹脂30と回路基板11との密着性を確保するプライマーよりなる図示しない被膜が設けられている。このプライマーとしては、従来の一般的な樹脂密着性向上の機能を有するものが採用される。
そして、当該内周側の部位は、この被膜を介してモールド樹脂30と密着されており、この部位についても両者の密着性が向上されている。つまり、基板10の一面である回路基板11の部品搭載面とモールド樹脂30との密着性については、これら応力緩和層60および当該プライマーよりなる被膜により十分に確保され、モールド樹脂30の剥離やクラックの発生が防止されている。
ただし、当該プライマーよりなる被膜については、応力緩和層60は、当該被膜よりも厚いものであって当該被膜よりも回路基板11の部品搭載面上に高く突出している。つまり、回路基板の部品搭載面においては、当該部品搭載面上の電子部品20を除けば、応力緩和層60が当該部品搭載面上に最も高く突出している。
この応力緩和層60の物性について述べる。上述したように、応力緩和層60は回路基板11よりも低弾性であるが、回路基板11が250GPa程度の弾性率を有するセラミック基板である場合には、応力緩和層60の弾性率はたとえば2.8GPa程度である。また、回路基板11が5〜7ppm/℃程度の線膨張係数を有するセラミック基板である場合には、応力緩和層60の線膨張係数はたとえば50〜150ppm/℃程度である。
また、このような低弾性の応力緩和層60により、基板10の一面の周辺部において、応力緩和層60が無い場合に比べて基板10の一面上のせん断応力が低減される。たとえば、応力緩和層60が無い場合に対し、応力緩和層60の厚さを5μm、20μmとすると、当該せん断応力はそれぞれ約80%減、約90%減となる。この場合、応力緩和層60の幅はたとえば0.5mm以上が好ましい。
このような物性を実現するための応力緩和層60の材質について述べる。この応力緩和層60は、従来より用いられてきた一般的な樹脂密着性向上のためのプライマーを改良して、より厚く形成することにより構成されたものである。
従来のプライマーとしては、ポリエーテルアミドイミド(PAI)、ポリアミド(PA)、ポリイミド(PI)などの熱硬化性樹脂があり、一般に高分子樹脂が用いられる。そして、液状のものをディスペンスや印刷などにより、塗布し、これを硬化させることで配置される。ここで、上記したPAIなどの高分子樹脂をビス(2−メトキシエチル)エーテル(ジグライム)やN−メチル−2−ピロリドン(NMP)などの溶剤に溶解させた溶液を塗布するようにする。
塗布されるプライマーの物性は、主に上記高分子樹脂と溶剤の比により決定され、応力緩和層60に用いるプライマーは、上記高分子樹脂の比率を従来の12重量%前後から24重量%前後へと増加させ、より高粘度なものとしたものである。
このような高分子樹脂の比率を増加したプライマーを塗布・硬化することで、応力緩和層60について上述したような所望の物性が得られる。なお、この高分子樹脂の比率を変更すること以外にも、高分子樹脂中にフィラーを混合する手法やチクソ付与材を配合する手法も適用可能である。
そして、このような高粘度(たとえば30Pa・s以上)のプライマーを印刷やディスペンスなどにより、基板10の一面に塗布し、たとえば170〜180℃で2〜3時間の加熱により硬化させる。それによって、上記した低弾性な物性を有する応力緩和層60が形成される。
この応力緩和層60によれば、基板10の一面である回路基板11の部品搭載面の周辺部に発生する熱応力が、緩和されるようになっている。具体的には、使用時等の温度変化によって回路基板11とモールド樹脂30との熱膨張係数差により発生する応力、および、後述する樹脂封止工程においてモールド樹脂30の硬化・収縮により発生する応力が、応力緩和層60により緩和される。
このように本実施形態によれば、基板10の一面の周辺部にて最大となりやすい上記熱応力が、当該周辺部にて応力緩和層60により緩和されるので、基板10に発生する熱応力によるモールド樹脂30の剥離・クラックを適切に防止することができる。
また、本実施形態では、図1に示されるように、電子部品20は、回路基板11の部品搭載面のうち応力緩和層60に取り囲まれた領域、すなわち応力緩和層60の内周側に配置されるとともに、電子部品20と応力緩和層60とは接触しないように離れて配置されている。
ここで、回路基板11の部品搭載面に接続されているボンディングワイヤ50についても、当該ワイヤ50と回路基板11の部品搭載面との接続部分が、応力緩和層60の内周側であることから、上述したように、当該ワイヤ50も回路基板11の部品搭載面に搭載された電子部品に相当するものであるといえる。
このように、本実施形態によれば、回路基板11の部品搭載面において、電子部品20、50と応力緩和層60とが非接触の状態となり、応力緩和層60により発生する熱応力が電子部品20、50に直接加わらないので、電子部品20のダメージの防止やボンディングワイヤ50の剥離防止につながる。
また、上述したように、本実施形態では、回路基板11の部品搭載面において応力緩和層60の内周側に、上記プライマーよりなる被膜が設けられているが、この場合、より厚い応力緩和層60によって上記応力緩和の効果が発揮されるので問題ない。
次に、本実施形態の電子装置の製造方法について述べる。まず、回路基板11の部品搭載面に、導電性接着剤やはんだなどのダイボンド材を印刷などにより配置し、その上に電子部品20を搭載・固定した後、電子部品20のうちワイヤボンディングが必要なものについて回路基板11との間でワイヤボンディングを行う。
その後、回路基板11とヒートシンク12とを接着剤13を介して重ね合わせ、接着剤13を硬化させることにより、回路基板11とヒートシンク12とを接着剤13で固定する。
次に、応力緩和層60となる上記プライマーを、上述したようにディスペンスや印刷により回路基板11の部品搭載面の周辺部に塗布して配設する。そして、これを乾燥・硬化することにより応力緩和層60を形成する。
次に、上記図1に示されるように、回路基板11の部品搭載面のうちの応力緩和層60の内周側の部位とリード40との間でワイヤボンディングを行い、回路基板11とリード40とをボンディングワイヤ50により結線する。
その後、回路基板11の部品搭載面において応力緩和層60の内周側に、上記プライマーよりなる被膜を、当該プライマーの塗布・硬化により形成する。そして、このものを図示しない金型に投入し、モールド樹脂30による封止を行えば、本実施形態の電子装置が完成する。
なお、この樹脂封止では、モールド樹脂30の硬化・収縮が発生し、それによって上記熱応力が発生するが、上記した応力緩和層60の緩和作用によりモールド樹脂30の剥離やクラックは防止される。
(第2実施形態)
図2は、本発明の第2実施形態に係る電子装置の要部の概略平面構成を示す図である。ここでは、上記第1実施形態との相違点を中心に述べる。
上述したが、基板10とモールド樹脂30との熱膨張係数差やモールド樹脂30の硬化・収縮により発生する熱応力は、基板10の周辺部にて最大になりやすいため、基板10の一面が矩形である場合、特に当該一面の四隅部にて、モールド樹脂の剥離・クラックが顕著となる。
そこで、回路基板11の部品搭載面の周辺部に応力緩和層60を配置するにあたっては、図2に示されるように、当該部品搭載面の周辺部の全周ではなく4個のコーナー部のみつまり四隅部のみに、応力緩和層60を配置してもよい。それにより、回路基板11の部品搭載面の四隅部に発生する熱応力が、応力緩和層60により緩和されるので、モールド樹脂30の剥離・クラックを適切に防止することができる。
また、本実施形態のように回路基板11の部品搭載面の四隅部のみに応力緩和層60を配置する場合には、回路基板11の部品搭載面に応力緩和層60を配置した後に、電子部品20を搭載するためのダイボンド材の印刷が行いやすくなる。図2では、応力緩和層60の内側に当該ダイボンド材の印刷領域Rが破線で囲まれた領域として示されている。
これは、回路基板11の部品搭載面上に印刷マスクを配置するときに、当該部品搭載面の四隅部以外の周辺部では、印刷マスクが応力緩和層60に干渉しないので、印刷マスクが当該部品搭載面に対して浮くことなく、印刷マスクを当該部品搭載面に確実に密着させることが容易になるためである。
つまり、本実施形態によれば、回路基板11の部品搭載面に応力緩和層60を配置した後に、電子部品20を搭載する工程が行いやすくなるという利点がある。また、たとえば、多連状態の回路基板11に対して応力緩和層60を配置した後、上記ダイボンド材の印刷を行うことも可能となる。
(第3実施形態)
図3は、本発明の第3実施形態に係る電子装置の要部を示す図であり、(a)は本実施形態の第1の例を示す概略斜視図、(b)は本実施形態の第2の例を示す概略斜視図であり、(a)、(b)では回路基板11と応力緩和層60との組み付け前の状態を示している。ここでは、上記第1実施形態との相違点を中心に述べる。
上記第1実施形態では、回路基板11の部品搭載面に液状のプライマーを塗布・硬化することにより応力緩和層60を形成したが、あらかじめ成形された応力緩和層60を回路基板11の部品搭載面に貼り付けることによって、応力緩和層60を形成するようにしてもよい。
図3(a)に示される第1の例では、矩形をなす回路基板11の部品搭載面の周辺部にて、矩形枠状に配置されるために、応力緩和層60は矩形枠状に成形されたものとされている。また、図3(b)に示される第2の例では、応力緩和層60は、矩形をなす回路基板11の部品搭載面の1辺に対応した短冊状に成形されており、この場合、応力緩和層60を各辺に配置すればよい。
このような成形された応力緩和層60としては、具体的には、ポッティングや印刷で使用しているPAIなどをシート形状に成形したもの、たとえば、当該PAIなどを形状が保持可能な程度まで乾燥させたもの、あるいは、完全硬化したPAIシートなどが挙げられる。そして、回路基板11の部品搭載面に溶剤を塗布し、その上に、これら成形された応力緩和層60を搭載することで密着させればよい。
このように本実施形態は、応力緩和層60をあらかじめ成形した後、回路基板11の部品搭載面に配置するものであり、上記第2実施形態のように、回路基板11の部品搭載面の四隅部のみに応力緩和層60を配置する場合にも適用可能である。
(第4実施形態)
図4は、本発明の第4実施形態に係る電子装置を示す図であり、(a)は概略平面図、(b)は(a)中の応力緩和層60の単体斜視図である。なお、図4(a)では、回路基板11の部品搭載面上に設けられている応力緩和層60の全数ではなく、一部を省略してあり、また、モールド樹脂は省略してある。
上記各実施形態では、回路基板11の部品搭載面の周辺部に応力緩和層60を形成した後、回路基板11の部品搭載面のうちの応力緩和層60の内周側の部位とリード40との間でワイヤボンディングを行ったが、本実施形態では、当該ワイヤボンディングを行った後に、応力緩和層60を配置するものである。
この場合、当該ワイヤボンディングを行った後、図4に示されるように、隣り合うボンディングワイヤ50同士の間隔に収まる大きさに成形された応力緩和層60を配置すればよい。
また、成形された応力緩和層60を配置する方法以外にも、たとえば、ディスペンスやジェットディスペンスなどにより、ボンディングワイヤ50を避けて、隣り合うボンディングワイヤ50同士の間に応力緩和層60を塗布した後、これを硬化する方法も可能である。
また、本実施形態では、図4に示されるように、回路基板11の部品搭載面のうちボンディングワイヤ50が形成されない部位については、当該部位に渡って連続した応力緩和層60を配置すればよい。
(他の実施形態)
なお、上記第1実施形態では、基板10の一面である回路基板11の部品搭載面のうち応力緩和層60の内周側の部位には、モールド樹脂30と回路基板11との密着性を確保するプライマーよりなる被膜が設けられていたが、当該被膜は省略してもよい。
当該被膜を省略した場合、基板10の一面である回路基板11の部品搭載面のうち応力緩和層60の内周側では、モールド樹脂30と回路基板11の部品搭載面とが直接接して密着されたものとなる。
また、電子装置としては、ハーフモールド構造のものであればよく、たとえば板状の基板10としては、回路基板11とヒートシンク12との積層体に限定されるものではない。基板としては、たとえば回路基板単体であってもよく、この場合、回路基板における電子部品が搭載される一面とは反対側の他面がモールド樹脂より露出すればよい。さらに、基板としては、回路基板単体の場合と同様に、ヒートシンク単体やリードフレームのアイランド単体であってもよい。
また、モールド樹脂より露出する基板の他面には、モールド樹脂内とは別に、ICチップやコンデンサ、抵抗素子などの他の電子部品が搭載されていてもかまわない。
本発明の第1実施形態に係る電子装置を示す図であり、(a)は一部切り欠き概略平面図、(b)は概略断面図である。 本発明の第2実施形態に係る電子装置の要部の概略平面図である。 本発明の第3実施形態に係る電子装置の要部を示す図であり、(a)は第1の例を示す概略斜視図、(b)は第2の例を示す概略斜視図である。 本発明の第4実施形態に係る電子装置を示す図であり、(a)は概略平面図、(b)は(a)中の応力緩和層の単体斜視図である。
符号の説明
10 基板
11 回路基板
12 ヒートシンク
20 電子部品
30 モールド樹脂
50 ボンディングワイヤ
60 応力緩和層

Claims (1)

  1. 板状の基板(10)と、
    前記基板(10)の一面に搭載された電子部品(20、50)と、
    前記基板(10)の一面に設けられ、前記基板(10)の一面および前記電子部品(20、50)を被覆して封止するモールド樹脂(30)と、を備え、
    前記基板(10)の他面は前記モールド樹脂(30)より露出する電子装置において、
    前記基板(10)の一面の周辺部には、前記基板(10)よりも低弾性であり且つ前記基板(10)の一面よりも前記モールド樹脂(30)との密着性が大きい応力緩和層(60)が、前記基板(10)の一面より突出して設けられており、
    前記基板(10)の一面の周辺部と前記モールド樹脂(30)とは、前記応力緩和層(60)を介して密着しており、
    前記基板(10)の一面の周辺部に発生する熱応力が、前記応力緩和層(60)により緩和されるようになっており、
    前記電子部品(20、50)は、前記基板(10)の一面のうち前記応力緩和層(60)の内周側にて前記応力緩和層(60)と離れて配置されており、
    前記基板(10)の一面は矩形をなし、この一面における少なくとも四隅部に、前記応力緩和層(60)が設けられており、
    前記基板(10)の一面のうち前記応力緩和層(60)の内周側では、前記モールド樹脂(30)と前記基板(10)の一面との密着性を確保するプライマーよりなる被膜が設けられ、この被膜を介して前記モールド樹脂(30)との密着がなされており、
    前記応力緩和層(60)は、前記被膜よりも厚いものであって前記被膜よりも前記基板(10)の一面上に高く突出しており、
    さらに、前記応力緩和層(60)の外周端部を含む全体が、前記モールド樹脂(30)により封止されており、
    前記基板(10)の外側に金属製のリード(40)が配置されており、
    前記基板(10)の一面の周辺部と前記リード(40)とは前記電子部品としてのボンディングワイヤ(50)により接続されており、
    前記ボンディングワイヤ(50)とともに前記ボンディングワイヤ(50)と前記リード(40)との接続部が、前記モールド樹脂(30)により封止されており、
    前記基板(10)の一面の周辺部において、前記基板(10)と前記ボンディングワイヤ(50)との接続部は、前記応力緩和層(60)の内周側に位置しており、前記ボンディングワイヤ(50)は前記応力緩和層(60)を跨ぐことにより前記応力緩和層(60)と離れており、
    前記基板(10)は、回路基板(11)とヒートシンク(12)とが接着剤(13)を介して接着されてなる積層体として構成されたものであり、
    前記基板(10)の一面は、前記回路基板(11)における前記電子部品(20、50)が搭載されている部品搭載面としての一面であり、
    前記基板(10)の他面は、前記ヒートシンク(12)の放熱面であり、
    前記応力緩和層(60)は、前記回路基板(11)の一面に連続する前記回路基板(11)の側面に付着しないように、前記回路基板(11)の一面の周辺部にて前記回路基板(11)一面のみに配置されていることを特徴とする電子装置。
JP2008316514A 2008-12-12 2008-12-12 電子装置 Expired - Fee Related JP5556007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008316514A JP5556007B2 (ja) 2008-12-12 2008-12-12 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008316514A JP5556007B2 (ja) 2008-12-12 2008-12-12 電子装置

Publications (2)

Publication Number Publication Date
JP2010141158A JP2010141158A (ja) 2010-06-24
JP5556007B2 true JP5556007B2 (ja) 2014-07-23

Family

ID=42351022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008316514A Expired - Fee Related JP5556007B2 (ja) 2008-12-12 2008-12-12 電子装置

Country Status (1)

Country Link
JP (1) JP5556007B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103250242B (zh) 2010-11-25 2016-03-30 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP2015012160A (ja) * 2013-06-28 2015-01-19 株式会社デンソー モールドパッケージおよびその製造方法
JP2015029055A (ja) * 2013-06-28 2015-02-12 株式会社デンソー 電子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS606558B2 (ja) * 1977-11-17 1985-02-19 三菱電機株式会社 電子部品の樹脂パツケ−ジ法
JPS6167246A (ja) * 1984-09-10 1986-04-07 Nec Corp 混成集積回路装置
JP2579222Y2 (ja) * 1993-10-15 1998-08-20 サンケン電気株式会社 樹脂封止型回路装置
JPH09116050A (ja) * 1995-10-24 1997-05-02 Oki Electric Ind Co Ltd 樹脂封止半導体装置
JP2002016193A (ja) * 2000-06-30 2002-01-18 Mitsumi Electric Co Ltd パッケージ型半導体装置及びその製造方法
JP2002299523A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体パッケージ
JP3811160B2 (ja) * 2004-03-09 2006-08-16 株式会社東芝 半導体装置
JP4319591B2 (ja) * 2004-07-15 2009-08-26 株式会社日立製作所 半導体パワーモジュール
JP2009140966A (ja) * 2007-12-03 2009-06-25 Ars Denshi Kk 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
JP2010141158A (ja) 2010-06-24

Similar Documents

Publication Publication Date Title
JP4941509B2 (ja) 電子制御装置
JP5387685B2 (ja) 半導体装置の製造方法
JP6309112B2 (ja) パワーモジュール
JP2008172172A (ja) 電子制御装置及びその製造方法
KR20060044486A (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
JP4545022B2 (ja) 回路装置およびその製造方法
JP4967701B2 (ja) 電力半導体装置
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP2698278B2 (ja) 混成集積回路装置
JP5556007B2 (ja) 電子装置
JP4549171B2 (ja) 混成集積回路装置
JP2016105678A (ja) 回路構成体
JP2009135391A (ja) 電子装置およびその製造方法
JP5621712B2 (ja) 半導体チップ
JP5239736B2 (ja) 電子装置
JP5691794B2 (ja) 電子制御装置
JP5146358B2 (ja) 電子装置
JP2006190725A (ja) 樹脂封止型エンジンコントロール装置並びにその製造方法
JP2011003818A (ja) モールドパッケージ
JP4830861B2 (ja) 接合構造体の製造方法
JP2009105320A (ja) 電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP2009231296A (ja) 放熱型多穿孔半導体パッケージ
JP5286948B2 (ja) 基板および電子装置の製造方法
JP2010219093A (ja) 電子回路装置
JP2008171976A (ja) 接合構造体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

R151 Written notification of patent or utility model registration

Ref document number: 5556007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees