KR20060044486A - 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈 - Google Patents

반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈 Download PDF

Info

Publication number
KR20060044486A
KR20060044486A KR1020050023272A KR20050023272A KR20060044486A KR 20060044486 A KR20060044486 A KR 20060044486A KR 1020050023272 A KR1020050023272 A KR 1020050023272A KR 20050023272 A KR20050023272 A KR 20050023272A KR 20060044486 A KR20060044486 A KR 20060044486A
Authority
KR
South Korea
Prior art keywords
semiconductor element
sealing resin
sealing
semiconductor
resin layer
Prior art date
Application number
KR1020050023272A
Other languages
English (en)
Other versions
KR100793468B1 (ko
Inventor
야스시 쇼지
겐지 도요사와
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060044486A publication Critical patent/KR20060044486A/ko
Application granted granted Critical
Publication of KR100793468B1 publication Critical patent/KR100793468B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 소자와 배선 패턴 간의 접속 영역을 제1 밀봉 수지로 밀봉하고, 상기 제1 밀봉 수지를 경화시켜서 제1 밀봉 수지층을 형성한 후, 적어도 상기 반도체 소자의 각부를 밀봉하도록 제2 밀봉 수지로 상기 반도체 소자를 피복하며, 상기 제2 밀봉 수지를 경화시켜서 제2 밀봉 수지층을 형성함으로써, 2 단계로 상기 반도체 소자에서의 수지 밀봉을 행한다. 이와 같이 하여 얻어진 반도체 장치는, 상기 밀봉 수지가, 상기 반도체 소자와 배선 패턴 간의 접속 영역을 밀봉하는 제1 밀봉 수지층과, 적어도 상기 반도체 소자의 노출 상태에 있는 각부를 밀봉하도록 상기 반도체 소자를 피복하는 제2 밀봉 수지층의 2층 구조를 갖고 있다.
반도체 소자, 배선 패턴, 밀봉 수지층, 필름 기판, 열 확산판

Description

반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF, AND LIQUID CRYSTAL MODULE AND SEMICONDUCTOR MODULE INCLUDING THE SEMICONDUCTOR DEVICE}
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 주요부의 개략적 구성을 도시하는 단면도.
도 2a 및 도 2b는, 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 나타내는 주요부의 단면도.
도 3a∼도 3c는, 본 발명의 실시의 또 다른 형태에 따른 반도체 장치의 제조 방법을 나타내는 주요부의 단면도.
도 4는 본 발명의 실시의 또 다른 형태에 따른 반도체 장치의 주요부의 개략적 구성을 도시하는 단면도.
도 5는 종래의 반도체 장치의 주요부의 개략적 구성을 도시하는 단면도.
도 6은 종래의 다른 반도체 장치의 주요부의 개략적 구성을 도시하는 단면도.
도 7a는 본 발명의 이 실시예에 따른 액정 모듈의 개략적 구성을 모식적으로 도시하는 단면도.
도 7b는 본 발명의 이 실시예에 따른 액정 모듈의 다른 개략적 구성을 모식 적으로 도시하는 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 반도체 소자
2 : 금속 전극
3 : 배선 패턴
3a : 접속용 단자부
5 : 언더 필
6 : 솔더 레지스트
11 : 배선 기판
20 : 반도체 장치
본 발명은, 배선 패턴이 형성된 필름 기판과, 상기 배선 패턴 간의 접속용 단자를 능동면에 갖고, 상기 접속용 단자가 상기 배선 패턴과 대향하도록 상기 필름 기판 상에 탑재된 반도체 소자를 구비하며, 상기 반도체 소자가 밀봉 수지로 밀봉되어 이루어지는 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈에 관한 것이다.
최근, 예를 들면 휴대 전화나 박형 디스플레이 등의 반도체 모듈에서의 소형화, 박형화의 요구에 따라, 이들 반도체 모듈에 탑재되는 반도체 장치도 또한 소형 화 및 박형화가 요구되고 있음과 함께, 실장 밀도 및 실장 신뢰성을 보다 더 향상시킬 것이 요구되고 있다.
따라서, 최근, 휴대 전화나 박형 디스플레이 등에서의 반도체 소자의 패키징 기술로서, 반도체 소자를, 상기 반도체 모듈의 실장 기판에 얇게 실장할 수 있는 TCP(Tape Carrier Package) 혹은 COF(Chip On Film)이 주목받고 있다(예를 들면, 일본 공개 공보인 특개소64-81239호 공보(1989년 3월 27일 공개, 이하, 「특허 문헌 1」로 기재함), 일본 공개 공보인 특개평1-196151호 공보(1989년 8월 7일 공개, 이하, 「특허 문헌 2」로 기재함), 일본 공개 공보인 특개평 6-181236호 공보(1994년 6월 28일 공개, 이하, 「특허 문헌 3」으로 기재함) 참조).
이들 실장 방식은, 반도체 소자와의 본딩 패드 상에 형성한 범프 전극과, 테이프 캐리어라 불리우는 필름 기판(베이스 필름) 상에 형성된 배선 패턴의 일단을 전기적으로 접속함으로써 상기 반도체 소자를, 상기 테이프 캐리어 상에, 페이스 다운, 즉, 상기 반도체 소자의 능동면을 하향으로 하여 실장하고, 이 배선 패턴의 타단을, 실장 기판 상에, 예를 들면 납땜함으로써, 반도체 소자를, 휴대 전화나 액정 표시 장치 등의 각종 반도체 모듈에서의 액정 표시 패널 등의 전자 기기에 접속하는 실장 방식이다.
TCP에서는, 반도체 소자를 탑재하는 위치에, 디바이스 홀이라 부르는 구멍이 형성되고, 해당 디바이스 홀 내에, 반도체 소자 상에 형성된 금속 전극과 접속되는, 플라잉 리드라 부르는 배선 패턴이 돌출된 구조를 갖고 있다.
액정 표시 장치를 구동시키기 위한 반도체 소자는, 소형화 및 다출력화가 요 구되며, 그것에 수반하여 테이프 캐리어와의 접속부의 배선 피치도 또한 협소화가 요구되고 있다. 통상적으로, 배선 패턴은, 두께가 10㎛ 정도의 동박을 웨트 에칭에 의해 가공하고 있으며, 배선 피치가 협소화될수록, TCP의 플라잉 리드는 그 강도가 낮아지기 때문에, 리드가 휘어지는 등의 문제점이 발생한다. 일반적인 실력으로서는 40㎛ 피치가 한계라고도 알려져 있다.
한편, COF는 디바이스 홀을 갖지 않으며, 반도체 소자 상에 형성된 금속 전극과 접속되기 위한 배선 패턴은, 테이프 캐리어 상에 고정되어 있기 때문에, 배선 패턴 형성 후에도 간단히 리드가 휘어지지 않아서, TCP에 비해, 배선 피치의 협소화를 한층 더 실현할 수 있다.
이들 TCP 또는 COF에서, 배선 패턴을 갖는 테이프 캐리어 상에 반도체 소자의 외부 단자를 접합하는 방법으로서는, 크게 구별하면 2개의 방법이 있다.
하나는, 도 5에 도시한 바와 같이, 테이프 캐리어(4) 상에 형성된 배선 패턴(3)과, 반도체 소자(1)에서의 금속 전극(2)을 접속한 후, 접속부의 보강 및 절연을 위해, 상기 반도체 소자(1)와 테이프 캐리어(4) 및 배선 패턴(3) 사이에, 언더 필이라 불리우는 수지(이하, 언더 필(5)로 기재함)를 충전하는 방법이다.
또 하나는, 도 6에 도시한 바와 같이, 테이프 캐리어(4) 상에 형성된 배선 패턴(3)과, 반도체 소자(1)에서의 금속 전극(2)을 접속한 후, 상기 반도체 소자(1) 전체를 일괄하여, 수지(9)에 의해, 몰드 수지 밀봉하거나, 혹은 포팅에 의해 수지 밀봉하는 방법이다. 예를 들면 특허 문헌 1, 2는, 이 도 6에 나타내는 방법을 채용하고 있다.
덧붙여서, 포팅은, 노즐을 사용하여 액상의 수지를 반도체 소자(1)의 이면측으로부터 공급, 도포하고, 경화시키는 방법이다. 또한, 몰드 수지 밀봉으로서는, 트랜스퍼 몰드(사출 성형)가 일반적으로 행해지고 있다.
그러나, 도 5에 도시하는 반도체 장치에서는, 상기 반도체 소자(1)의 이면이 노출되어 있기 때문에, 그 강도 부족에 의해, 테이프 캐리어(4) 상에의 실장 시나 그 이후의 공정에서, 반도체 소자(1) 이면에의 손상에 의한 반도체 소자(1)의 흠결이나 균열 등의 문제점이 발생한다.
또한, 도 6에 도시하는 반도체 장치에서는, 상기 반도체 소자(1) 전체가 수지 밀봉되도록, 반도체 소자(1)의 이면측, 즉, 반도체 소자(1)의 위에서부터 일괄해서 수지 밀봉이 행해짐으로써, 반도체 소자(1)의 접합 시에 상기 반도체 소자(1)가 기울어져서, 반도체 소자(1)와 배선 패턴(3) 간의 위치 어긋남이 발생함으로써 실장 신뢰성이 저하되거나, 상기 수지(9)가 반도체 소자(1)의 표면측, 즉 하면측에 감돌지 않고, 반도체 소자(1)와 테이프 캐리어(4) 사이에 생긴 간극이나 수지 기포에 의해, 강도가 부족하거나, 수지(9)의 경화 수축에 의해 테이프 캐리어가 휘는(변형함) 등의 문제점이 발생한다.
이와 같이, TCP 혹은 COF는, 반도체 소자(1)를, 각종 반도체 모듈의 실장 기판에 얇게 실장할 수 있지만, 재료면의 개량 혹은 신재료의 개발이 이루어지지 않는 한, 반도체 장치의 소형화 및 박형화에 의해, 그 강도의 저하가 필연적으로 발생된다.
또한, 도 6에 도시하는 반도체 장치와 같이, 상기 반도체 소자(1) 전체를, 포팅에 의해 상기 반도체 소자(1)의 이면측으로부터 일괄해서 수지 밀봉하는 경우, 상기 접속부도 포함시켜서 상기 반도체 소자(1) 전체가 수지(9)로 완전히 피복되도록 상기 수지 밀봉이 행해짐으로써, 밀봉 영역이 커지는 경향이 있다. 또한, 상기 반도체 소자(1) 전체를 몰드 밀봉하는 경우, 밀봉 영역의 확대화는 보다 현저한 것으로 된다.
따라서, 반도체 소자(1)를 외력으로부터 보호할 수 있음과 함께, 강도가 높으며, 실장 신뢰성이 높은, 소형의 반도체 장치 및 그 제조 방법이 요구되고 있다.
또한, 최근, 반도체 소자(1)의 패키징의 소형화 및 박형화에 수반하여, 반도체 소자(1) 자체도 소형화 혹은 박형화되는 경향이 있다.
반도체 소자(1)는, 실리콘 웨이퍼에 의해 형성되는데, 이러한 반도체 소자(1)의 소형화 및 박형화는, 그 열 용량의 저하로도 이어진다.
전압이 인가되면 반도체 소자(1)는 발열되는데, 열 용량이 작을수록, 그 온도 상승은 커서, 고온 상태에서는, 반도체 소자(1)의 특성 변화가 발생되거나, 디바이스 동작에 악영향을 미치게 하는 등, 신뢰성의 저하를 초래할 우려가 있다.
이 때문에, 이와 같이 반도체 소자(1)가 박형화되어 있는 경우, 온도 상승에 따른 특성 변화를 억제하기 위해서는, 반도체 소자(1)의 발열을 효율적으로 확산할 필요가 있다.
본 발명의 목적은, 반도체 소자를 외력으로부터 보호할 수 있음과 함께, 종래보다도 강도가 높으며, 실장 신뢰성이 높은 소형의 반도체 장치 및 그 제조 방법 과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈을 제공하는 것에 있다.
또한, 본 발명의 또 다른 목적은, 상기 목적에 추가하여, 반도체 소자의 발열을 보다 효율적으로 확산할 수 있어서, 온도 상승에 따른 특성 변화를 억제할 수 있는 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명에 따른 반도체 장치는, 배선 패턴이 형성된 필름 기판과, 상기 배선 패턴 간의 접속용 단자를 능동면에 갖고, 상기 접속용 단자가 상기 배선 패턴과 대향하도록 상기 필름 기판 상에 탑재된 반도체 소자를 구비하며, 상기 반도체 소자는, 밀봉 수지로 피복되어 있으며, 상기 밀봉 수지는, 상기 반도체 소자와 배선 패턴 간의 접속 영역을 밀봉하는 제1 밀봉 수지층과, 적어도 상기 반도체 소자의 노출 상태에 있는 각(角)부를 밀봉하도록 상기 반도체 소자를 피복하는 제2 밀봉 수지층의 2층 구조를 갖고 있는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위해, 본 발명에 따른 반도체 장치의 제조 방법은, 배선 패턴이 형성된 필름 기판과, 상기 배선 패턴 간의 접속용 단자를 능동면에 갖고, 상기 접속용 단자가 상기 배선 패턴과 대향하도록 상기 필름 기판 상에 탑재된 반도체 소자를 구비하며, 상기 반도체 소자가 밀봉 수지로 피복되어 이루어지는 반도체 장치의 제조 방법으로서, 상기 반도체 소자와 배선 패턴 간의 접속 영역을 제1 밀봉 수지로 밀봉하고, 해당 제1 밀봉 수지를 경화시켜서 제1 밀봉 수지층을 형성한 후, 적어도 상기 반도체 소자의 노출 상태에 있는 각부를 밀봉하도록 제2 밀봉 수지로 상기 반도체 소자를 피복하며, 해당 제2 밀봉 수지를 경화시켜서 제2 밀봉 수지층을 형성함으로써, 2 단계로 상기 반도체 소자에서의 수지 밀봉을 행하는 것을 특징으로 한다.
상기 각 구성에 따르면, 상기 밀봉 수지를, 제1 밀봉 수지층과 제2 밀봉 수지층의 2층 구조로 함으로써, 즉, 상기 제1 밀봉 수지층과 제2 밀봉 수지를 2 단계로 형성함으로써, 각 밀봉 수지층을, 각각의 밀봉 부분에 특화된 프로세스에 의해 형성할 수 있으므로, 각각에 요구되는 특성이 모두 만족된 반도체 장치를 제공할 수 있다.
즉, 상기 각 구성에 따르면, 상기 반도체 소자와 배선 패턴 간의 접속 영역을 먼저 수지 밀봉함으로써, 반도체 소자의 접합 시의 기울어짐을 억제하여, 상기 접속용 단자와 배선 패턴 간의 위치 어긋남을 방지할 수 있으므로, 실장 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또한, 상기 반도체 소자와 배선 패턴 간의 접속 영역의 밀봉을, 상기 접속 영역의 밀봉에만 특화된 프로세스에 의해 행할 수 있기 때문에, 수지 기포 등의 문제점을 효율적으로 저감할 수 있다.
또한, 상기 구성에 따르면, 흠결이 발생하기 쉬운 상기 반도체 소자의 각부를 적어도 피복(밀봉)하도록 상기 제2 밀봉 수지(제2 밀봉 수지층)로 상기 반도체 소자를 피복함으로써, 상기 반도체 소자의 흠결이나 균열을 야기하는 외부로부터의 손상으로부터 상기 반도체 소자를 보호할 수 있다.
또한, 상기한 바와 같이 2 단계로 수지 밀봉을 행함으로써, 밀봉 수지에 의한 밀봉 영역의 협소화가 가능하게 된다.
이 때문에, 상기 각 구성에 따르면, 반도체 소자를 외력으로부터 보호할 수 있음과 함께, 종래보다도 강도가 높으며, 실장 신뢰성이 높은 소형의 반도체 장치 및 그 제조 방법을 제공할 수 있다. 또한, 상기 각 구성에 따르면, 밀봉 수지에 의한 밀봉 영역의 협소화가 가능하게 되어 있기 때문에, 예를 들면 COF에서는 실장 시의 절곡 가능 영역을 넓게 할 수 있다는 이점도 갖고 있다.
또한, 반도체 소자의 두께는, 기종 혹은 메이커, 혹은 사용자의 스펙 등에 따라 각각 상이하지만, 상기한 바와 같이 2 단계로 수지 밀봉을 행함으로써, 적용할 수 있는 반도체 소자의 두께의 범위를 넓힐 수 있다.
또한, 상기 각 구성에 따르면, 2 단계로 수지 밀봉을 행함으로써, 즉, 상기 밀봉 수지를 2층 구조로 함으로써, 상기 제1 밀봉 수지층에 사용되는 제1 밀봉 수지와, 상기 제2 밀봉 수지층에 사용되는 제2 밀봉 수지를 구분하여 사용할 수 있어서, 각각에 요구되는 특성에 따른 수지의 선택이 가능하게 된다. 이와 같이, 상기 제1 밀봉 수지층과 제2 밀봉 수지층에, 각각의 특성에 특화된, 상이한 수지를 사용하여, 각각의 밀봉 부분에 특화된 프로세스에 의해 각각의 밀봉을 행함으로써, 각각에 요구되는 특성이 모두 만족된 반도체 장치를 제공할 수 있다.
또한, 상기한 바와 같이, 상기 밀봉 수지를, 제1 밀봉 수지층 및 제2 밀봉 수지층의 2층 구조로 하고, 각 층에 요구되는 밀봉 수지의 기능을 분담함으로써, 용도를 한정화한 수지의 개발 및 선택이 가능하게 되기 때문에, 밀봉 부분에 따른 보다 양호한 특성의 수지를 선택적으로 사용할 수 있다.
본 발명에서, 상기 목적을 한층 더 달성하기 위해서는, 상기 제2 밀봉 수지 층은, 상기 반도체 소자보다도 열전도율이 높은 수지로 이루어지는 것이 바람직하다.
상기 제2 밀봉 수지층에 상기 반도체 소자보다도 열전도율이 높은 수지를 사용함으로써, 상기 반도체 소자의 발열을 효율적으로 확산할 수 있다. 이에 따라, 상기 구성에 따르면, 상기 반도체 소자에 박형의 반도체 소자를 사용하여도, 상기 반도체 소자의 온도 상승에 따른 특성 변화를 억제할 수 있어서, 해당 특성 변화에 따른 디바이스 동작의 문제점을 방지할 수 있다. 이에 따라, 상기 구성에 따르면, 상기 반도체 소자의 보호와, 상기 반도체 소자의 온도 상승에 따른 특성 변화의 억제를 더불어 행할 수 있어서, 신뢰성이 한층 더 높은 박형의 반도체 장치를 제공할 수 있다.
또한, 상기 또 다른 목적을 달성하기 위해, 상기 반도체 소자에서의 능동면과는 반대측의 면에는, 상기 반도체 소자보다도 열전도율이 높은 재료로 이루어지는 열 확산판이 적층되어 있는 것이 바람직하다.
이러한 반도체 장치는, 예를 들면, 상기 제1 밀봉 수지층을 형성한 후, 상기 반도체 소자에서의 능동면과는 반대측의 면에, 상기 반도체 소자보다도 열전도율이 높은 재료로 이루어지는 열 확산판을 적층하고, 그 후, 상기 제2 밀봉 수지층을 형성함으로써 얻을 수 있다.
또한, 상기 반도체 장치는, 상기 반도체 소자에서의 능동면과는 반대측의 면에, 상기 반도체 소자보다도 열전도율이 높은 재료로 이루어지는 열 확산판을 적층한 후, 상기 열 확산판이 적층된 반도체 소자를, 상기 필름 기판 상에 탑재하고, 상기 제1 밀봉 수지층을 형성한 후, 상기 제2 밀봉 수지층을 형성함으로써 얻을 수 있다.
상기 구성에 따르면, 상기 반도체 소자에서의 능동면과는 반대측의 면에, 상기 반도체 소자보다도 열전도율이 높은 재료로 이루어지는 열 확산판이 적층되어 있기 때문에, 상기 반도체 소자의 보강 외에, 상기 반도체 소자에 전압이 인가된 경우에 발생하는 열을 흡수, 확산하여, 상기 반도체 소자의 온도가 상승하는 것을 억제할 수 있으므로, 상기 반도체 소자의 온도 상승에 따른 특성 변화를 억제하여, 고온 동작 이상의 위험성을 피할 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명에 따른 반도체 모듈은, 본 발명에 따른 상기 반도체 장치를 구비하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위해, 본 발명에 따른 액정 모듈은, 본 발명에 따른 상기 반도체 장치에서의 한쪽 외부 접속용 단자가 액정 패널에 접속되는 한편, 다른쪽 외부 접속용 단자가 프린트 배선 기판에 접속되어 있는 것을 특징으로 한다.
따라서, 상기 각 구성에 따르면, 상기 반도체 모듈, 예를 들면, 상기 액정 모듈이, 본 발명에 따른 상기 반도체 장치를 구비함으로써, 반도체 소자를 외력으로부터 보호할 수 있음과 함께, 종래보다도 반도체 장치의 강도 및 실장 신뢰성이 높으며 또한 소형이어서, 예를 들면 실장 시에 상기 필름 기판을 절곡되었다고 하여도 넓은 절곡 가능 영역을 확보할 수 있는 액정 모듈 및 반도체 모듈을 제공할 수 있다. 또한, 본 발명에 따르면, 상기 반도체 모듈, 예를 들면, 상기 액정 모듈 이, 본 발명에 따른 상기 반도체 장치를 구비함으로써, 반도체 소자의 발열을 보다 효율적으로 확산할 수 있어서, 상기 반도체 장치의 온도 상승에 따른 특성 변화를 억제할 수 있으므로, 반도체 소자의 발열을 효율적으로 확산할 수 있어서, 온도 상승에 따른 특성 변화를 억제할 수 있는 액정 모듈 및 반도체 모듈을 제공할 수 있다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은, 이하에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이익은, 첨부 도면을 참조한 다음의 설명에서 명백해질 것이다.
〈실시예〉
〔제1 실시예〕
본 발명의 이 실시예에 대하여, 도 1 및 도 7a, 도 7b에 기초하여 설명하면, 이하와 같다.
도 1은, 본 실시예에 따른 반도체 장치에서의 반도체 소자 실장 영역의 개략적 구성을 도시하는 단면도이다.
도 1에 도시한 바와 같이, 본 실시예에 따른 반도체 장치(20)는, 배선 기판(11)과 반도체 소자(1)를 구비하며, 상기 반도체 소자(1)가, 상기 배선 기판(11) 상에, 제1 밀봉 수지층인 언더 필(5)을 이용하여 실장되어 있음과 함께, 상기 배선 기판(11) 상에 탑재된 반도체 소자(1)의 이면이, 제2 밀봉 수지층인 톱 코트(7)에 의해 완전히 피복된 구조를 갖고 있다.
상기 반도체 소자(1)는, 해당 반도체 장치(20)가 탑재되는 전자 기기의 구동 의 제어에 사용된다. 상기 반도체 소자(1)는, 예를 들면, 실리콘 웨이퍼(실리콘 단결정 기판)에 의해 형성되며, 상기 반도체 소자(1) 상에는, 도시하지 않은 본딩 패드를 개재하여, 입출력용 전극(후술하는 배선 패턴(3) 간의 접속용 단자)으로서 금속 전극(2)이 복수 형성되어 있다. 상기 금속 전극(2)은, 금속 재료(도전성 재료)로 이루어지는 돌기 형상의 범프 전극이며, 해당 금속 전극(2)으로서는, 예를 들면, 금(Au)이 적합하게 이용된다.
한편, 상기 배선 기판(11)은, 도 1에 도시한 바와 같이, 테이프 캐리어(4)(필름 기판) 상에, 배선 패턴(3)이 설치되어 있는 구성을 가지며, 상기 반도체 소자(1)는, 상기 금속 전극(2)과 배선 패턴(3)이 접속되도록, COF 방식에 의해, 상기 배선 기판(11) 상에, 상기 반도체 소자(1)의 능동면을 하향(페이스 다운)으로 하여 실장되어 있다.
상기 테이프 캐리어(4)는, 예를 들면 폴리이미드 수지, 폴리에스테르 수지 등의 플라스틱으로 이루어지는 절연 재료를 주재료로 하는 가요성 필름이며, 상기 배선 패턴(3)은, 예를 들면, 상기 테이프 캐리어(4) 상에 접착(고정)된 두께 5㎛∼20㎛ 정도의 동박을 웨트 에칭함으로써 형성되어 있다.
또한, 상기 금속 전극(2)과 배선 패턴(3)에서의 접속용 단자부(3a)(접속용 단자) 이외의 영역은, 에폭시 수지 등의 절연성의 수지 피막(절연성 재료)으로 이루어지는 솔더 레지스트(6)(보호막)로 피복되어 있다. 이와 같이, 상기 반도체 장치(20)에서는, 접속용 단자부(3a) 이외의 영역이 상기 솔더 레지스트(6)로 피복되어 있음으로써, 상기 배선 패턴(3)은, 산화 등으로부터 보호되어 있다.
상기 금속 전극(2)과 배선 패턴(3)에서의 접속용 단자부(3a)는, 예를 들면, 땜납, Ag 페이스트, Cu 페이스트 등의 도전성 접착제에 의해 도전 상태로 되도록 접착되어 있다.
또한, 상기 반도체 소자(1)의 금속 전극(2)과 배선 패턴(3) 간의 접속 영역, 즉, 상기 반도체 소자(1)의 실장 영역(이하, 단순히 반도체 소자 실장 영역이라 기재함)에는, 해당 접속 영역의 보강 및 절연(특히, 상호 인접하는 접속용 단자인 금속 전극(2·2) 간 혹은 접속 단자부(3a·3a) 간의 절연)을 위해, 상기 언더 필(5)이 형성되어 있다.
상기 언더 필(5)은, 상기 반도체 소자(1)와 배선 기판(11) 사이, 즉, 상기 반도체 소자(1)와 테이프 캐리어(4) 및 배선 패턴(3) 사이에 충전되어 있음과 함께, 상기 배선 기판(11)과 반도체 소자(1)의 가열 가압 접속 시에 상기 언더 필(5)의 형성에 사용되는 절연성 수지(언더 필 재료)가 유동화됨으로써, 상기 배선 기판(11)과 반도체 소자(1) 간의 간극으로부터 상기 반도체 소자(1)의 외측으로 비어져나온 상태에서 경화되고, 상기 반도체 소자(1)의 주변에, 상기 반도체 소자(1)의 외측으로 넓어지도록, 필렛(핀(fin) 형상부)부를 형성하고 있다.
그리고, 상기 배선 기판(11) 상에 탑재된 반도체 소자(1) 상에는, 상기 반도체 소자(1)의 보호 혹은 특성 보조를 위해, 상기 반도체 소자(1)를 언더 필(5)마다 피복하도록, 톱 코트(7)가 설치되며, 상기 반도체 소자(1)는, 상기 톱 코트(7)에 의해 완전히 피복되어 있다.
상기 언더 필(5) 및 톱 코트(7)에 이용되는 절연성 수지(제1 밀봉 수지, 제2 밀봉 수지)로서는, 예를 들면, 에폭시 수지, 실리콘 수지, 페녹시 수지, 아크릴 수지, 폴리에텔술폰 수지(PES 수지) 등의, 투광성을 갖는 열 경화성 수지 혹은 자외선 경화성 수지 등의 광 경화성 수지, 바람직하게는 투명 수지를 들 수 있다.
상기 언더 필(5) 및 톱 코트(7)는, 서로 동일한 재료로 형성되어 있어도 되며, 상이한 재료로써 형성되어 있어도 되지만, 상기 언더 필(5) 및 톱 코트(7)로 밀봉되는 각 밀봉 영역에 요구되는 특성에 따른 수지가 사용(선택)되는 것이 바람직하다.
이 경우, 예를 들면, 테이프 캐리어(4) 상의 배선 패턴(3)과 반도체 소자(1) 상에 형성된 금속 전극(2)의 접속부로의 충전(언더 필(5))에는, 접속부의 보강이나, 밀착성, 유동성, 절연성, 내습성, 내열성, 내마이그레이션성 등이 우수한 수지를 사용하여 누설이나 기포의 발생을 억제하는 것이 바람직하며, 반도체 소자(1)의 피복(톱 코트(7))에는, 내충격성이나 열전도성, 열 방산성 등이 우수한 수지를 사용하여, 반도체 소자(1)의 외력으로부터의 보호나 온도 상승에 따른 특성 변화의 억제를 행하는 것이 바람직하다.
특히, 반도체 소자(1)에 소형 혹은 박형의 반도체 소자를 사용하는 경우, 반도체 소자(1)의 발열에 따른 특성 변화를 억제하기 위해서는, 반도체 소자(1)의 발열을 효율적으로 확산할 필요가 있다. 이 때문에, 상기 톱 코트(7)에, 반도체 소자(1)보다도 열전도율이 높은 수지를 사용함으로써, 상기 반도체 소자(1)의 보호와, 상기 반도체 소자(1)의 특성 변화의 억제를 더불어 행할 수 있다.
또한, 상기 톱 코트(7)로서 방수성을 갖는 수지, 특히, 방수성이 우수한 수 지를 사용함으로써, 상기 반도체 소자(1)에 높은 방수성을 부여할 수 있다.
상기 언더 필(5)로서는, 바람직하게는, 예를 들면 에폭시 수지 등이 사용된다. 한편, 상기 톱 코트(7)로서는, 바람직하게는, 예를 들면 실리콘 수지 등이 사용된다.
상기 언더 필(5) 및 톱 코트(7)의 두께는, 반도체 소자(1)의 두께나 상기 금속 전극(2)의 높이 등에 따라, 각각의 밀봉 대상 영역이 상기 언더 필(5) 및 톱 코트(7)에 의해 밀봉되도록 적절하게 설정하면 되며, 특별히 한정되는 것은 아니지만, 일반적으로는, 수십 ㎛∼수백 ㎛ 정도의 두께로 형성된다.
다음으로, 본 실시예에 따른 반도체 장치(20)의 제조 방법, 즉, 상기 반도체 소자(1)의 배선 기판(11)으로의 실장 방법에 대하여 설명한다.
먼저, 상기 반도체 소자(1)의 배선 기판(11)에 대한 위치 정렬을 행한다. 즉, 금속 전극(2)을, 대응하는 배선 패턴(3)의 접속용 단자부(3a)에 합치하도록 위치 정렬을 행한다. 계속해서, 예를 들면 본딩 툴을 이용하여 열 압착함으로써, 상기 금속 전극(2)과 배선 패턴(3)의 접속용 단자부(3a)를 접속(접합)한다.
계속해서, 상기 테이프 캐리어(4) 상의 배선 패턴(3)과 반도체 소자(1) 상에 형성된 금속 전극(2)과의 접속 영역(반도체 소자 실장 영역)에, 언더 필(5)의 형성에 이용되는, 예를 들면 에폭시 수지나 실리콘 수지 등의 재료로 이루어지는 언더 필 재료(제1 밀봉 수지)를 충전하고, 건조 및 경화시킴으로써, 상기 접속 영역을, 상기 언더 필 재료에 의해 밀봉한다.
상기 언더 필(5)의 형성, 즉 상기 언더 필 재료의 상기 접속 영역으로의 충 전은, 예를 들면, 디스펜서를 이용하여, 상기 언더 필 재료를 상기 반도체 소자(1)와 테이프 캐리어(4) 간의 간극에 충전하고, 상기 언더 필 재료를 경화시킴으로써 행할 수 있다. 덧붙여서, 상기 언더 필 재료에는, 자외선 경화성 수지를 이용하여도 된다. 이 경우, 상기 언더 필 재료를 경화시키기 위해, 자외선을 조사한다.
본 실시예에서는, 상기 언더 필 재료를 건조하고, 경화시켜 언더 필(5)을 형성한 후, 상기 반도체 소자(1) 및 언더 필(5)을 피복하도록, 톱 코트(7)의 형성에 이용되는 톱 코트 재료(제2 밀봉 수지)로서, 상기 언더 필 재료와 동일하거나 혹은 상이한 조성(성분)의 수지 혹은 수지 조성물(이하, 수지 및 수지 조성물을 합쳐서 단순히 수지라 기재함)을 적층하고, 상기 톱 코트 재료를 건조시켜 경화시킴으로써, 상기 반도체 소자(1)의 이면을, 톱 코트(7)에 의해 완전히 피복한다.
상기 톱 코트 재료에 의한 반도체 소자(1)의 수지 밀봉은, 예를 들면, 디스펜서에 의한 묘화에 의해 행할 수 있다.
이와 같이 하여 얻어진 반도체 장치는, 그 후, 예를 들면, 반도체 소자(1)의 실장 부분이, 예를 들면 긴 형상의 테이프 캐리어(4)로부터 펀칭되고, 개별 반도체 장치(20)로서 액정 표시 패널 등의 실장 기판에 실장된다.
이상과 같이, 본 실시예에 따르면, 상기 반도체 소자(1)가 상기 톱 코트(7)에 의해 완전히 피복되어 있음으로써, 상기 반도체 소자(1)의 흠결이나 균열을 야기하는 외부로부터의 손상으로부터, 상기 반도체 소자(1), 특히 흠결이 발생하기 쉬운 상기 반도체 소자(1)의 각부를 보호할 수 있다.
또한, 본 실시예에서는, 상기 반도체 소자(1)만을 먼저 탑재하고, 수지 밀봉 함으로써, 반도체 소자(1)의 접합 시의 기울어짐을 억제하여, 상기 금속 전극(2)과 접속용 단자부(3a) 간의 위치 어긋남을 방지할 수 있으므로, 실장 신뢰성이 높은 반도체 장치(20)를 제공할 수 있다. 더욱이, 상기 반도체 소자(1)와 배선 패턴(3)의 접속 영역의 밀봉을, 상기 접속 영역의 밀봉에만 특화된 프로세스에 의해 행할 수 있기 때문에, 수지 기포 등의 문제점을 효율적으로 저감할 수 있다.
이와 같이, 본 실시예에 따르면, 상기 수지를 2 단계로 적층함으로써, 즉, 상기 언더 필(5)과 톱 코트(7)를 따로 형성함으로써, 예를 들면, 테이프 캐리어(4) 상의 배선 패턴(3)과 반도체 소자(1) 상에 형성된 금속 전극(2) 간의 접속 영역으로의 충전에는, 해당 접속 영역의 보강이나 유동성, 절연성 등이 우수한 수지를 사용하고, 반도체 소자(1)의 피복에는 외력으로부터의 보호나 열 방산성이 우수한 수지를 사용하는 등, 상기 언더 필(5)에 사용할 수지와 톱 코트(7)에 사용할 수지를 구분하여 사용할 수 있어서, 각각에 요구되는 특성에 따른 수지의 선택이 가능하게 된다.
또한, 종래에는, 상기 반도체 소자(1)의 밀봉은, 상기 반도체 소자(1)의 이면에 대해서는 행해지지 않거나, 혹은, 상기 반도체 소자(1) 전체가, 포팅 혹은 몰드 밀봉에 의해 1 단계(1 공정)로 수지 밀봉이 행해져 있었지만, 본 실시예에서는, 전술한 바와 같이, 먼저 상기 반도체 소자(1)의 접속 영역의 수지 밀봉을 행하고, 이 접속 영역에서의 밀봉 수지의 경화가 종료된 후, 상기 반도체 소자(1)의 이면의 보호 밀봉을 행함으로써, 상기 언더 필(5)과 톱 코트(7)에, 각각의 특성에 특화된, 상이한 재료를 사용하여, 각각의 밀봉 부분에 특화된 프로세스에 의해 각각의 밀봉 을 행할 수 있기 때문에, 각각에 요구되는 특성이 모두 만족된 반도체 장치(20)를 제공할 수 있다.
또한, 상기한 바와 같이, 상기 밀봉 수지를, 언더 필(5) 및 톱 코트(7)의 2층 구조로 하고, 각 층에 요구되는 밀봉 수지의 기능을 분담함으로써, 용도를 한정화한 수지의 개발 및 선택이 가능하게 되기 때문에, 밀봉 부분에 따른 보다 양호한 특성의 수지를 선택적으로 사용할 수 있다.
도 7a 및 도 7b는, 본 실시예에 따른 반도체 장치(20)를 구비한 반도체 모듈의 개략적 구성을 모식적으로 도시하는 단면도이다. 덧붙여서, 본 실시예에서는, 본 발명에 따른 반도체 모듈로서, 액정 모듈(100)을 예로 들어 설명하지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들면, 상기 반도체 모듈로서는, 액정 모듈 이외의 표시 모듈이어도 된다.
본 실시예에 따른 액정 모듈(100)은, 도 7a 및 도 7b에 도시한 바와 같이, 도시하지 않은 편향판에 협지된 상부 글래스 기판(31) 및 하부 글래스 기판(32)으로 이루어지는 피접속체로서의 액정 패널(액정 표시 패널)(30)(표시 패널)이 설치되어 있다.
상기 상부 글래스 기판(31)과 하부 글래스 기판(32) 사이에는, 도시하지 않은 액정층이, 전극(33)(액정 구동용 전극)과 함께 협장되어 있다. 하부 글래스 기판(32)은 상부 글래스 기판(31)보다도 길게 형성되어 있으며, 상기 패널 전극(33)에서의 외부 접속용 단자로서의 패널 전극 단자(33a)는, 하부 글래스 기판(32)에 노출되어 연장된 것으로 되어 있다.
상기 액정 모듈(100)에는, 상기 액정 패널(30)을 구동하기 위한 액정 드라이버로서 기능하는, 예를 들면 COF형 상기 반도체 장치(20)가 설치되어 있다. 이 반도체 장치(20)는, 상기 반도체 장치(20)에서의 배선 기판(11)의 일단에 형성된 패턴 단자부(11a)(외부 접속용 단자)에 의해, 상기 액정 패널(30)의 하부 글래스 기판(32)에 형성된 패널 전극 단자(33a)와, 예를 들면 이방성 도전 접착제(41)에 의해 접속되어 있다. 또한, 이 반도체 장치(20)는, 상기 반도체 장치(20)에서의 배선 기판(11)의 타단에 형성된 패턴 단자부(11b)(외부 접속용 단자)에 의해, 이 반도체 장치(20)에 신호를 입력하는 프린트 배선 기판(PWB : Printed Wire Board)(50)에서의 외부 접속용 단자(50a)와, 예를 들면 이방성 도전 접착제(41)에 의해 접속되어 있다.
본 실시예에 따른 액정 모듈(100)은, 도 7a에 도시한 바와 같이, 예를 들면 COF형 상기 반도체 장치(20)가, 액정 패널(30)에 플랫 형상으로 접속되어 있는 구성을 갖고 있어도 되지만, 바람직하게는, 테이프 캐리어(4) 상에 형성된 배선 패턴(3)(도 1 참조)측에 반도체 소자(1)가 탑재된 반도체 장치(20)를 이 액정 패널(30)에 접속하기 위해, 이 반도체 장치(20)를, 상기 반도체 소자(1)가 하향으로 되도록 뒤집음과 함께, 상기 테이프 캐리어(4) 단부, 즉, 상기 반도체 장치(20)에서의 배선 기판(11)의 일단에 형성된 외부 접속용 단자인 패턴 단자(11a)와, 상기 액정 패널(30)의 실장 기판인 하부 글래스 기판(31)에 형성된 전극의 접속부, 즉, 패널 전극 단자(33a)가, 예를 들면 이방성 도전 접착제(41) 등으로 접속되며, 상기 배선 기판(11)은, 도 7b에 도시한 바와 같이, 해당 배선 기판(11) 상에 탑재된 반도체 소자(1)와 동일한 측, 즉 상기 배선 기판(11)의 배선 패턴(3)을 내측, 베이스 기재인 테이프 캐리어(4)를 외측으로 하여 U자 형상으로 절곡되어 실장된다.
본 실시예에 따르면, 상기한 바와 같이 2 단계로 수지 밀봉을 행함으로써, 수지 영역의 협소화가 가능하게 된다. 이 결과, 예를 들면 상기한 바와 같이 반도체 장치(20)의 실장 시에 상기 테이프 캐리어(4)를 절곡할 수 있는 절곡 가능 영역을 넓게 할 수 있다.
또한, 반도체 소자(1)의 두께는, 기종 혹은 메이커, 혹은 사용자의 스펙 등에 따라 각각 상이하지만, 상기한 바와 같이 2 단계로 수지 밀봉을 행함으로써, 적용할 수 있는 반도체 소자(1)의 두께의 범위를 넓힐 수 있다.
덧붙여서, 본 실시예에서는, 상기 언더 필(5) 및 톱 코트(7)에 의한 수지 밀봉에 디스펜서에 의한 묘화를 이용하였지만, 본 발명은 이것에 한정되는 것은 아니며, 예를 들면, 노즐을 사용하여 상기 반도체 소자(1)의 주위에 언더 필 재료를 도포(적하)하고, 상기 언더 필 재료를 상기 반도체 소자(1)와 테이프 캐리어(4) 간의 간극에 유입하고 리플로우 가열 등에 의해 열을 가함으로써, 상기 언더 필 재료의 경화를 행하여도 된다.
또한, 상기 톱 코트(7)의 재료로서는, 시트 형상의 열 가소성 수지 또는 광 경화성 수지를 사용할 수도 있다. 이 경우, 상기 반도체 소자(1) 상에, 시트 형상의 톱 코트 재료를 적층하고, 예를 들면 진공 가열 분위기 하에서 가열 가압함으로써, 용이하게 상기 반도체 소자(1)를 피복할 수 있다.
〔제2 실시예〕
본 발명의 이 실시예에 대하여 도 2a 및 도 2b에 기초하여 설명하면, 이하와 같다. 덧붙여서, 설명의 편의상, 제1 실시예에 따른 구성 요소와 마찬가지의 기능을 갖는 구성 요소에는 동일한 번호를 붙이고, 그 설명을 생략한다. 본 실시예에서는, 주로, 상기 제1 실시예와의 차이점에 대하여 설명하는 것으로 한다.
도 2a 및 도 2b는, 본 실시예에 따른 반도체 장치의 제조 방법을 나타내는 주요부의 단면도이며, 이들 도 2a 및 도 2b는, 본 실시예에 따른 반도체 장치에서의 반도체 소자 실장 영역의 단면을 도시하고 있다.
도 2a 및 도 2b에 도시한 바와 같이, 본 실시예에 따른 반도체 장치(20)는, 배선 패턴(3)이 설치된 테이프 캐리어(4) 상에 고정된 반도체 소자(1)의 상면(이면, 즉, 기능 회로면인 능동면과는 반대측의 면)에, 열 확산판으로서 상기 반도체 소자(1)보다도 열전도성이 높은 금속판(8)이 설치되고, 해당 금속판(8)의 위에서부터 상기 반도체 소자(1)가 톱 코트(7)에 의해 피복되어 있는 구성을 갖고 있다.
상기 열 확산판으로서는, 상기 반도체 소자(1)보다도 열전도율이 높으면 되며, 특별히 한정되는 것은 아니지만, 구체적으로 설명하면, 예를 들면, 구리판이나 알루미늄판 등이 이용된다.
본 실시예에 따르면, 상기 반도체 소자(1)의 이면에 상기 금속판(8)(열 확산판)이 적층되어 있기 때문에, 상기 반도체 소자(1)의 보강을 한층 더 행할 수 있음과 함께, 상기 반도체 장치(20)의 구동에 의해 상기 반도체 소자(1)에 전압이 인가된 경우에 발생하는 열을 흡수, 확산하여, 상기 반도체 소자(1)의 온도가 상승하는 것을 억제할 수 있으므로, 고온 동작 이상의 위험성을 피할 수 있다.
따라서, 본 실시예에 따르면, 상기 반도체 소자(1)의 이면에 상기 금속판(8)을 배치하고, 해당 금속판(8) 상에 또한 톱 코트(7)를 적층하며, 상기 반도체 소자(1)와 금속판(8)을 상기 톱 코트(7)에 의해 완전히 피복함으로써, 상기 반도체 소자(1)를 보다 더 보강하며 열 용량을 한층 더 증대시키는 것을 도모할 수 있음과 함께, 상기 반도체 소자(1)의 발열을 보다 더 확산할 수 있으므로, 온도 상승에 따른 특성 변화를 보다 더 억제할 수 있다. 따라서, 장래적으로 요구되는 보다 엄격한 성능에도 충분히 대응하는 것이 가능하게 된다. 또한, 본 실시예에 따르면, 상기 반도체 소자(1) 및 금속판(8)을 외력으로부터 보호할 수 있다. 덧붙여서, 본 실시예에서도, 상기 제1 실시예에 니타낸 바와 같이, 각각에 특화된 프로세스 및 수지 선택에 의해, 반도체 소자(1)의 실장 신뢰성을 향상하여서, 수지 기포 등의 문제점을 효율적으로 저감할 수 있음은 물론이다.
다음으로, 본 실시예에 따른 반도체 장치(20)의 제조 방법, 즉, 상기 반도체 소자(1)의 배선 기판(11)에의 실장 방법에 대하여 설명한다.
본 실시예에서도, 테이프 캐리어(4) 상의 배선 패턴(3)과 상기 반도체 소자(1)의 금속 전극(2) 간의 접속 영역(반도체 소자 실장 영역)을 언더 필(5)에 의해 밀봉하기까지의 공정은, 상기 제1 실시예와 동일하다.
본 실시예에서는, 상기 테이프 캐리어(4) 상의 배선 패턴(3)과 금속 전극(2) 간의 접속 영역에 언더 필 재료를 충전하고, 건조시키며 경화시킨 후, 도 2a에 도시한 바와 같이, 노출된 반도체 소자(1)의 이면에, 구리판이나 알루미늄판 등의 금속판(8)을 고정한다.
상기 금속판(8)의 고정에는, 예를 들면, 땜납, Ag 페이스트, Cu 페이스트 등, 종래 공지의 도전성 접착제를 사용할 수 있다. 이에 따라, 상기 반도체 소자(1) 상에 상기 금속판(8)을 도전 상태로 접착(전기적으로 접속)할 수 있다.
그 후, 도 2b에 도시한 바와 같이, 상기 반도체 소자(1)를, 상기 금속판(8) 및 언더 필(5)마다 피복하도록, 상기 반도체 소자(1) 상에, 톱 코트(7)로서, 상기 언더 필(5)과 동일하거나 혹은 상이한 조성의 수지를 적층하고, 건조, 경화시킴으로써, 상기 반도체 소자(1)의 이면을, 톱 코트(7)에 의해 완전히 피복한다.
덧붙여서, 본 실시예에서, 톱 코트 재료에, 시트 형상의 톱 코트 재료를 사용하는 경우, 상기 반도체 소자(1) 상에 금속판(8)이 재치된 상태에서, 상기 금속판(8) 상에 시트 형상의 톱 코트 재료를 피복하여도 되며, 상기 톱 코트 재료의 피복에 의해 상기 금속판(8)이 위치가 어긋나지만 않으면, 상기 금속판(8)은, 반드시 미리 상기 반도체 소자(1) 상에 고정되어 있을 필요는 없다.
또한, 상기 금속판(8)은, 반드시 미리 판 형상으로 형성되어 있을 필요는 없으며, 예를 들면, 상기 반도체 소자(1) 상에, 금속 재료를 라미네이트, 도금, 피착 등의 방법에 의해, 상기 반도체 소자(1) 상에 금속판(8)(금속층)을 직접 형성하여도 상관없다.
상기 금속판(8)(열 확산판)의 두께는, 사용할 재료나, 그 열 전달률 등, 요구되는 성능에 따라 적절하게 설정하면 되며, 특별히 한정되는 것은 아니지만, 일반적으로는, 수십 ㎛∼수백 ㎛ 정도의 두께로 형성된다.
이와 같이 하여 얻어진 반도체 장치는, 그 후, 상기 제1 실시예와 마찬가지 로, 예를 들면, 반도체 소자(1)의 실장 부분이, 예를 들면 길이 형상의 테이프 캐리어(4)로부터 펀칭되며, 개별 반도체 장치(20)로서 액정 표시 패널 등의 실장 기판에 실장된다.
〔제3 실시예〕
본 발명의 이 실시예에 대하여 도 3a∼도 3c 및 도 4에 기초하여 설명하면, 이하와 같다. 또한, 설명의 편의상, 제1 및 제3 실시예에 따른 구성 요소와 마찬가지의 기능을 갖는 구성 요소에는 동일한 번호를 붙이고, 그 설명을 생략한다. 본 실시예에서는, 주로, 상기 제1 실시예와의 차이점에 대하여 설명하기로 한다.
도 3a∼도 3c는, 본 실시예에 따른 반도체 장치의 제조 방법을 나타내는 주요부의 단면도이며, 이들 도 3a∼도 3c는, 본 실시예에 따른 반도체 장치에서의 반도체 소자 실장 영역의 단면을 도시하고 있다.
도 3c에 도시한 바와 같이, 본 실시예에 따른 반도체 장치(20)는, 상기 제2 실시예에 따른 반도체 장치(20)와 마찬가지의 구성을 갖고 있지만, 그 제조 공정이 상이하다.
이하에, 본 실시예에 따른 반도체 장치(20)의 제조 방법, 즉, 상기 반도체 소자(1)의 배선 기판(11)으로의 실장 방법에 대하여 설명한다.
상기 제2 실시예에서는, 테이프 캐리어(4)에 반도체 소자(1)를 탑재하고, 양자의 접속 영역에 언더 필 재료를 충전하며, 경화시켜서 언더 필(5)을 형성한 후, 반도체 소자(1) 이면의 보호 및 열 용량 증대를 위해, 노출된 반도체 소자(1) 이면에 금속판(8)(열 확산판)을 고정하고 나서, 또한 톱 코트 재료를 적층하여 경화시 킴으로써, 반도체 소자(1)와 금속판(8)을 톱 코트(7)로 완전히 피복하고 있다.
그러나, 본 실시예에서는, 도 3a에 도시한 바와 같이, 먼저 처음에, 반도체 소자(1)의 이면에, 상기 반도체 소자(1)보다도 열전도율이 높은 금속판(8)을 고정한다. 본 실시예에서도, 상기 금속판(8)을 반도체 소자(1) 상에 고정하는 방법으로서는, 예를 들면, 땜납, Ag 페이스트, Cu 페이스트 등, 종래 공지된 도전성 접착제를 사용할 수 있으며, 상기 금속판(8)과 반도체 소자(1)를 도전 상태에서 접착시킬 수 있기만 하면, 그 접착(고정) 방법은 특별히 한정되지 않는다.
즉, 본 실시예에서는, 상기 반도체 소자(1)의 배선 기판(11)에 대한 위치 정렬은, 도 3b에 도시하는 바와 같이 상기 반도체 소자(1)의 이면에 상기 금속판(8)이 고정된 상태에서 행해진다. 상기 반도체 소자(1)의 배선 기판(11)에 대한 위치 정렬은, 상기 제1 실시예에 나타낸 바와 같고, 그 후, 상기 제1 실시예에 나타낸 바와 같이, 테이프 캐리어(4) 상의 배선 패턴(3)과 금속 전극(2) 간의 접속 영역을 언더 필(5)에 의해 밀봉한 후, 상기 제2 실시예에 나타낸 바와 같이, 상기 반도체 소자(1)를 상기 금속판(8) 및 언더 필(5)마다 피복하도록, 상기 반도체 소자(1) 상에, 상기 언더 필(5)과 동일하거나 혹은 상이한 조성의 수지를 적층하고, 건조, 경화시킴으로써, 상기 반도체 소자(1)를, 톱 코트(7)에 의해 완전히 피복한다.
이와 같이 하여 얻어진 반도체 장치(20)는, 그 후, 상기 제1 및 제3 실시예와 마찬가지로, 예를 들면, 반도체 소자(1)의 실장 부분이, 예를 들면 길이 형상의 테이프 캐리어(4)로부터 펀칭되며, 개별 반도체 장치(20)로서 액정 표시 패널 등의 실장 기판에 실장된다.
이상과 같이, 본 실시예에서, 상기 제2 실시예와 마찬가지로, 상기 반도체 소자(1)의 이면에 상기 금속판(8)(열 확산판)이 적층되어 있기 때문에, 상기 반도체 소자(1)를 보다 더 보강하는 것 이외에, 상기 반도체 장치(20)의 구동에 의해 상기 반도체 소자(1)에 전압이 인가된 경우에 발생하는 열을 흡수, 확산하여, 상기 반도체 소자(1)의 온도가 상승하는 것을 억제할 수 있으므로, 고온 동작 이상의 위험성을 피할 수 있다. 따라서, 상기 제2 실시예와 마찬가지의 효과를 얻을 수 있다.
또한, 본 실시예에 따르면, 테이프 캐리어(4) 상에 상기 반도체 소자(1)를 탑재하기 전에 상기 반도체 소자(1) 상에 상기 금속판(8)(열 확산판)을 고정함으로써, 상기 테이프 캐리어(4)와 반도체 소자(1) 간의 접속(접합) 상태를 안정화시킬 수 있다.
또한, 이와 같이, 상기 테이프 캐리어(4) 상에 상기 반도체 소자(1)를 탑재하는 것에 앞서 상기 금속판(8)을 적층(고정)함으로써, 상기 반도체 소자(1)를 탑재한 후 수지 밀봉 전에 상기 금속판(8)을 적층하는 경우에 비해, 상기 테이프 캐리어(4)와 반도체 소자(1) 간의 접속(접합)부의 단선을 방지할 수 있다. 또한, 수지 밀봉 후에 금속판(8)을 적층하는 경우에 비해, 수지 밀봉 후의 테이프 캐리어(4)의 휘어짐에 따른 평행도의 변동을 방지할 수 있기 때문에, 상기 반도체 소자(1)를 안정적으로 제조할 수 있다.
덧붙여서, 상기 제1 내지 제3 실시예에서는, 상기 반도체 소자(1)가, 톱 코트(7)로 완전히 피복되어 있는 구성, 즉, 상기 반도체 소자(1)의 이면 또는 금속판 (8)의 이면이, 톱 코트(7)로 완전히 피복되어 있는 구성으로 하였지만, 본 발명은 이것에 한정되는 것은 아니며, 흠결이 발생되기 쉬운 반도체 소자(1)의 각부(연부)를 보호할, 적어도 노출 상태에 있는 각부, 즉 상기 톱 코트(7) 형성 시에 노출 상태에 있는 상기 반도체 소자(1)의 엣지부(1a…)(즉, 반도체 소자(1) 이면의 엣지부(1a), 또한 상기 반도체 소자(1)의 이면으로부터 상기 반도체 소자(1)의 측면에 걸친 엣지부(1a))를 보호할 수 있도록, 예를 들면 도 4에 도시한 바와 같이, 톱 코트(7)로, 상기 반도체 소자(1)의 엣지부(1a…)만을 피복하는 구성으로 하여도 상관없다. 덧붙여서, 도 4에서는, 상기 톱 코트(7)가, 일부, 언더 필(5)의 위에서부터 상기 반도체 소자(1)의 엣지부(1a)를 피복하는 구성으로 하였지만, 상기 톱 코트(7)는, 상기 반도체 소자(1)에서의 상면의 엣지부(1a…)만, 구체적으로, 상기 반도체 소자(1)의 노출 상태에 있는 엣지부만(예를 들면, 상기 언더 필(5)로 피복되지 않는 상기 반도체 소자(1)의 상면의 엣지부(1a…)만)을 피복하는 구성으로 하여도 된다. 이 경우, 상기 반도체 장치(20)에서의 수지 밀봉 영역을 협소화할 수 있어서, 보다 소형의 반도체 장치(20)를 제공할 수 있다.
덧붙여서, 상기 제2 및 제3 실시예에서는, 상기 반도체 소자(1)의 이면에, 열 확산판으로서, 상기 반도체 소자(1)의 이면과 동일한 형상 및 크기를 갖는 금속판(8)을 배치하였지만, 본 발명은 이것에 한정되는 것은 아니며, 상기 열 확산판으로서는, 상기 반도체 소자(1)의 이면보다도 작거나 혹은 큰 열 확산판을 사용하여도 된다.
상기 열 확산판에, 상기 반도체 소자(1)의 이면보다도 작은 열 확산판을 사 용하는 경우, 상기 열 확산판이, 예를 들면 실리콘 고무 등의 내충격성이 우수한 재료로 형성되어 있으면, 상기 톱 코트(7)는, 반드시 상기 열 확산판을 피복하고 있을 필요는 없으며, 흠결이 발생하기 쉬운 상기 반도체 소자(1)의 엣지부(1a…)만(즉, 상기 언더 필(5) 및 열 확산판(금속판(8))으로 피복되어 있지 않은, 상기 반도체 소자(1)에서 노출 상태에 있는 엣지부(1a…)만, 예를 들면 상기 열 확산판이 상기 반도체 소자(1)의 이면보다도 작은 경우에는 상기 반도체 소자(1)의 이면의 엣지부(1a…) 및 상기 반도체 소자(1)의 이면으로부터 상기 반도체 소자(1)의 측면에 걸친 엣지부(1a…)만, 상기 열 확산판이 상기 반도체 소자(1)의 이면보다도 큰 경우에는 상기 반도체 소자(1)의 측면의 엣지부(1a…)만)이 상기 톱 코트(7)로 피복되어 있는 구성으로 하여도 상관없다.
단, 상기 금속판(8)의 엣지부(8a)를 외력으로부터 보호하고, 또한, 접속 강도를 높이기 위해서는, 상기 반도체 소자(1)의 엣지부(1a)뿐만 아니라, 금속판(8)의 엣지부(8a)(도 2b, 도 3c 참조)도 또한, 상기 톱 코트(7)로 피복되어 있는 것이 보다 바람직하다.
그리고, 상기 반도체 소자(1)의 열 용량 증대, 온도 상승에 따른 특성 변화의 억제를 위해서는, 상기 반도체 소자(1)의 이면의 대부분, 바람직하게는 상기 반도체 소자(1)의 이면 전체가, 상기 반도체 소자(1)보다도 열전도율이 높은 톱 코트(7) 및/또는 금속판(8)으로 피복되어 있는 것이 바람직하며, 상기 반도체 소자(1)의 이면에 금속판(8)을 배치하지 않은 경우에는 특히, 상기 제1 실시예에 나타낸 바와 같이, 상기 반도체 소자(1)의 이면 전체가 상기 톱 코트(7), 특히, 상기 반도 체 소자(1)보다도 열전도율이 높은 재료(수지)로 이루어지는 톱 코트(7)로 피복되어 있는 것이 바람직하다. 이에 따라, 반도체 소자(1)의 발열을 효율적으로 확산할 수 있어서, 온도 상승에 따른 반도체 소자(1)의 특성 변화를 억제할 수 있다.
덧붙여서, 상기 제1 내지 제3 실시예에서는, 반도체 소자(1)가, 배선 기판(11) 상, 즉, 배선 패턴(3)을 갖는 테이프 캐리어(4)(필름 기판) 상에, 능동면을 하향으로 하여 탑재되며, 상기 능동면에 설치된 금속 전극(2)에 의해 상기 배선 패턴(3)과 전기적으로 접속된 COF를 예로 들어 설명하였지만, 본 발명은 이것에 한정되는 것은 아니며, 상기 반도체 장치(20)로서는, 상기 테이프 캐리어(4) 상에, 디바이스 홀이라 부르는 구멍이 형성되고, 해당 디바이스 홀 내에 돌출되는 플라잉 리드라 부르는 배선 패턴을 이용하여 반도체 소자(1)의 실장을 행하는 TCP이어도 된다.
그러나, 상기한 바와 같이, 본 발명에 따르면, 2 단계로 수지 밀봉을 행함으로써, 수지 밀봉 영역을 협소화할 수 있기 때문에, 상기 테이프 캐리어(4)의 절곡 영역을 고려하면, 본 발명은, COF에 적용되는 것이, 보다 바람직하다.
이상과 같이, 본 발명에 따른 반도체 장치는, 상기 밀봉 수지가, 상기 반도체 소자와 배선 패턴 간의 접속 영역을 밀봉하는 제1 밀봉 수지층과, 상기 반도체 소자의 각부, 적어도 상기 반도체 소자의 노출 상태에 있는 (드러난) 각부를 밀봉하도록 상기 반도체 소자를 피복(밀봉)하는 제2 밀봉 수지층의 2층 구조를 갖고 있는 구성이다.
또한, 이상과 같이, 본 발명에 따른 반도체 장치는, 상기 밀봉 수지가, 상기 반도체 소자와 배선 패턴 간의 접속 영역을 밀봉하는 제1 밀봉 수지층과, 적어도 상기 반도체 소자의 각부를 피복하도록 상기 반도체 소자를 밀봉하는 제2 밀봉 수지층의 2층 구조를 갖고 있는 구성이어도 된다.
또한, 이상과 같이, 본 발명에 따른 반도체 장치의 제조 방법은, 상기 반도체 소자와 배선 패턴 간의 접속 영역을 제1 밀봉 수지로 밀봉하고, 상기 제1 밀봉 수지를 경화시켜서 제1 밀봉 수지층을 형성한 후, 상기 반도체 소자의 각부, 적어도 상기 반도체 소자의 노출 상태에 있는 (드러난) 각부를 밀봉하도록 제2 밀봉 수지로 상기 반도체 소자를 피복하고, 상기 제2 밀봉 수지를 경화시켜서 제2 밀봉 수지층을 형성함으로써, 2 단계로 상기 반도체 소자에서의 수지 밀봉을 행하는 방법이다.
또한, 이상과 같이, 본 발명에 따른 반도체 장치의 제조 방법은, 상기 반도체 소자와 배선 패턴 간의 접속 영역을 제1 밀봉 수지로 밀봉하고, 해당 제1 밀봉 수지를 경화시켜서 제1 밀봉 수지층을 형성한 후, 적어도 상기 반도체 소자의 각부를 피복하도록 제2 밀봉 수지로 상기 반도체 소자를 밀봉하며, 해당 제2 밀봉 수지를 경화시켜서 제2 밀봉 수지층을 형성함으로써, 2 단계로 상기 반도체 소자의 수지 밀봉을 행하는 방법이어도 된다.
상기 각 구성에 따르면, 상기 밀봉 수지를, 상기한 제1 밀봉 수지층과 제2 밀봉 수지층의 2층 구조로 함으로써, 즉, 상기 제1 밀봉 수지층과 제2 밀봉 수지층을 2 단계로 형성함으로써, 반도체 소자의 접합 시의 기울기를 억제하여, 접속용 단자와 배선 패턴 간의 위치 어긋남을 방지할 수 있다. 이에 따라, 상기 구성에 따르면, 실장 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또한, 상기 구성에 따르면, 상기 반도체 소자와 배선 패턴 간의 접속 영역의 밀봉을, 상기 접속 영역의 밀봉에만 특화된 프로세스에 의해 행할 수 있기 때문에, 수지 기포 등의 문제점을 효율적으로 저감할 수 있다.
또한, 상기 각 구성에 따르면, 흠결이 발생하기 쉬운 상기 반도체 소자의 각부, 특히 노출 상태에 있는 각부를 적어도 피복하도록 상기 제2 밀봉 수지로 상기 반도체 소자를 밀봉함으로써, 상기 반도체 소자의 흠결이나 균열을 야기하는 외부로부터의 손상으로부터 상기 반도체 소자를 보호할 수 있다.
따라서, 상기 각 구성에 따르면, 각 밀봉 수지층을, 각각의 밀봉 부분에 특화된 프로세스에 의해 형성할 수 있으므로, 각각에 요구되는 특성이 모두 만족된 반도체 장치를 제공할 수 있다.
또한, 상기 각 구성에 따르면, 2 단계로 수지 밀봉을 행함으로써, 밀봉 수지에 의한 밀봉 영역의 협소화가 가능하게 된다. 이 때문에, 상기 각 구성에 따르면, 반도체 소자를 외력으로부터 보호할 수 있음과 함께, 종래보다도 강도가 높으며, 실장 신뢰성이 높은 소형의 반도체 장치 및 그 제조 방법을 제공할 수 있다. 또한, 상기 각 구성에 따르면, 밀봉 수지에 의한 밀봉 영역의 협소화가 가능하게 되어 있기 때문에, 예를 들면 COF에서는 실장 시의 절곡 가능 영역을 넓게 할 수 있다는 이점도 갖고 있다.
또한, 반도체 소자의 두께는, 기종 혹은 메이커, 혹은 사용자의 스펙 등에 따라 각각 상이하지만, 상기한 바와 같이 2 단계로 수지 밀봉을 행함으로써, 적용 할 수 있는 반도체 소자의 두께의 범위를 넓힐 수 있다.
또한, 상기 각 구성에 따르면, 2 단계로 수지 밀봉을 행함으로써, 즉, 상기 밀봉 수지를 2층 구조로 함으로써, 제1 밀봉 수지와 제2 밀봉 수지를 구분하여 사용할 수 있어서, 각각에 요구되는 특성에 따른 수지의 선택이 가능하게 된다. 이와 같이, 상기 제1 밀봉 수지와 제2 밀봉 수지에, 각각의 특성에 특화된, 상이한 수지를 사용하여, 각각의 밀봉 부분에 특화된 프로세스에 의해 각각의 밀봉을 행함으로써, 각각에 요구되는 특성이 모두 만족된 반도체 장치를 제공할 수 있다.
또한, 상기 구성에 따르면, 각 층에 요구되는 밀봉 수지의 기능을 분담할 수 있기 때문에, 용도를 한정화한 수지의 개발, 선택이 가능하게 되어서, 밀봉 부분에 따른 보다 양호한 특성의 수지를 선택적으로 사용할 수 있다.
따라서, 본 발명에 따르면, 상기 제1 밀봉 수지와 제2 밀봉 수지로 서로 상이한 수지를 사용하는 것이 바람직하다. 바꿔 말하면, 상기 제1 밀봉 수지층과 제2 밀봉 수지층은, 서로 상이한 수지에 의해 형성되어 있는 것이 바람직하다.
또한, 상기 제2 밀봉 수지층은, 상기 반도체 소자보다도 열전도율이 높은 수지로 이루어지는 것이 바람직하다.
상기 제2 밀봉 수지층에 상기 반도체 소자보다도 열전도율이 높은 수지를 사용함으로써, 상기 반도체 소자의 발열을 효율적으로 확산할 수 있다. 이에 따라, 상기 구성에 따르면, 상기 반도체 소자에 박형의 반도체 소자를 사용하여도, 상기 반도체 소자의 온도 상승에 따른 특성 변화를 억제할 수 있어서, 해당 특성 변화에 따른 디바이스 동작의 문제점을 방지할 수 있다. 이에 따라, 상기 구성에 따르면, 상기 반도체 소자의 보호와, 상기 반도체 소자의 온도 상승에 따른 특성 변화의 억제를 더불어 행할 수 있어서, 신뢰성이 보다 높은 박형의 반도체 장치를 제공할 수 있다.
또한, 상기 반도체 소자에서의 능동면과는 반대측의 면에는, 상기 반도체 소자보다도 열전도율이 높은 재료로 이루어지는 열 확산판이 적층되어 있는 것이 바람직하다.
이러한 반도체 장치는, 예를 들면, 상기 제1 밀봉 수지층을 형성한 후, 상기 반도체 소자에서의 능동면과는 반대측의 면에, 상기 반도체 소자보다도 열전도율이 높은 재료로 이루어지는 열 확산판을 적층하고, 그 후, 상기 제2 밀봉 수지층을 형성함으로써 얻을 수 있다.
또한, 상기 반도체 장치는, 상기 반도체 소자에서의 능동면과는 반대측의 면에, 상기 반도체 소자보다도 열전도율이 높은 재료로 이루어지는 열 확산판을 적층한 후, 상기 열 확산판이 적층된 반도체 소자를, 상기 필름 기판 상에 탑재하고, 상기 제1 밀봉 수지층을 형성한 후, 상기 제2 밀봉 수지층을 형성함으로써 얻을 수 있다.
상기 구성에 따르면, 상기 반도체 소자에서의 능동면과는 반대측의 면에, 상기 반도체 소자보다도 열전도율이 높은 재료로 이루어지는 열 확산판이 적층되어 있기 때문에, 상기 반도체 소자의 보강 외에, 상기 반도체 소자에 전압이 인가된 경우에 발생하는 열을 흡수, 확산하여, 상기 반도체 소자의 온도가 상승하는 것을 억제할 수 있으므로, 상기 반도체 소자의 온도 상승에 따른 특성 변화를 억제하여 서, 고온 동작 이상의 위험성을 피할 수 있다.
또한, 이 경우, 상기 필름 기판 상에 상기 반도체 소자를 탑재하는 것에 앞서 상기 열 확산판을 적층(고정)함으로써, 상기 반도체 소자를 탑재한 후 수지 밀봉 전에 상기 열 확산판을 적층하는 경우에 비해, 상기 필름 기판과 반도체 소자 간의 접속(접합)부의 단선을 방지할 수 있다. 또한, 수지 밀봉 후에 열 확산판을 적층하는 경우에 비해, 수지 밀봉 후의 필름 기판의 휘어짐에 따른 평행도의 변동을 방지할 수 있어서, 상기 반도체 소자를 안정적으로 제조할 수 있다.
또한, 본 발명에서, 상기 제2 밀봉 수지층은, 상기 열 확산판마다 상기 반도체 소자를 피복하도록 형성되어 있는 것이 바람직하다.
상기 제2 밀봉 수지층이, 상기 열 확산판마다 상기 반도체 소자를 피복하도록 형성되어 있음으로써, 상기 반도체 소자를 한층 더 보강하며, 또한 열 용량의 증대를 보다 더 도모할 수 있음과 함께, 상기 반도체 소자의 발열을 한층 더 확산할 수 있기 때문에, 온도 상승에 따른 특성 변화를 보다 억제할 수 있다.
이상과 같이, 본 발명의 반도체 장치의 제조 방법에 따르면, 반도체 소자를 외력으로부터 보호할 수 있음과 함께, 종래보다도 강도가 높으며, 실장 신뢰성이 높은 소형의 반도체 장치를 제공할 수 있다. 또한, 본 발명의 반도체 장치의 제조 방법은, 여러가지 두께의 반도체 소자에 적용할 수 있다. 이 때문에, 본 발명은, 예를 들면 휴대 전화, 휴대 정보 단말기, 박형 디스플레이, 노트형 컴퓨터 등의 각종 반도체 모듈의 구동에 적합하게 사용할 수 있는 반도체 장치 및 그 제조 방법을 제공할 수 있다.
또한, 이상과 같이, 본 발명에 따른 반도체 모듈은, 본 발명에 따른 상기 반도체 장치를 구비하고 있는 구성이다.
또한, 이상과 같이, 본 발명에 따른 액정 모듈은, 본 발명에 따른 상기 반도체 장치에서의 한쪽 외부 접속용 단자가 액정 패널에 접속되는 한편, 다른쪽 외부 접속용 단자가 프린트 배선 기판에 접속되어 있는 구성이다. 해당 액정 모듈은, 예를 들면, 상기 반도체 장치가, 상기 필름 기판이 U자 형상으로 절곡되어진 상태에서, 피접속체(상기 액정 모듈에서는 상기 액정 패널 및 프린트 배선 기판)에 접속되어 있는 구성을 갖고 있어도 된다. 본 발명에 따른 상기 반도체 장치는, 상기 구성을 갖는 반도체 모듈, 예를 들면 상기 구성을 갖는 액정 모듈에 특히 적합하다.
따라서, 상기 각 구성에 따르면, 상기 반도체 모듈, 예를 들면, 상기 액정 모듈이, 본 발명에 따른 상기 반도체 장치를 구비함으로써, 반도체 소자를 외력으로부터 보호할 수 있음과 함께, 종래보다도 반도체 장치의 강도 및 실장 신뢰성이 높고 또한 소형이어서, 예를 들면 실장 시에 상기 필름 기판을 절곡하였다고 하여도 넓은 절곡 가능 영역을 확보할 수 있는 액정 모듈 및 반도체 모듈을 제공할 수 있다. 또한, 본 발명에 따르면, 상기 반도체 모듈, 예를 들면, 상기 액정 모듈이, 본 발명에 따른 상기 반도체 장치를 구비함으로써, 반도체 소자의 발열을 보다 효율적으로 확산할 수 있어서, 상기 반도체 장치의 온도 상승에 따른 특성 변화를 억제할 수 있다. 따라서, 상기 각 구성에 따르면, 반도체 소자의 발열을 효율적으로 확산할 수 있어서, 온도 상승에 따른 특성 변화를 억제할 수 있는 액정 모듈 및 반도체 모듈을 제공할 수 있다.
본 발명은 전술한 각 실시예에 한정되는 것은 아니며, 특허청구범위에 나타낸 범위 내에서 다양한 변경이 가능하며, 다른 실시예에 각각 개시된 기술적 수단을 적절하게 조합하여 얻어지는 실시예에 대해서도 본 발명의 기술적 범위에 포함된다.
또한, 발명의 상세한 설명에서 이루어진 구체적인 실시예는, 어디까지나, 본 발명의 기술 내용을 분명히 하는 것일 뿐, 그와 같은 구체예에만 한정하여 협의로 해석되어서는 안되며, 본 발명의 정신과 다음에 기재하는 특허청구범위 내에서, 여러가지로 변경하여 실시할 수 있는 것이다.

Claims (14)

  1. 배선 패턴이 형성된 필름 기판과, 상기 배선 패턴 간의 접속용 단자를 능동면에 갖고, 상기 접속용 단자가 상기 배선 패턴과 대향하도록 상기 필름 기판 상에 탑재된 반도체 소자를 구비하며, 상기 반도체 소자가 밀봉 수지로 피복되어 이루어지는 반도체 장치로서,
    상기 밀봉 수지가, 상기 반도체 소자와 배선 패턴 간의 접속 영역을 밀봉하는 제1 밀봉 수지층과, 적어도 상기 반도체 소자의 노출 상태에 있는 각(角)부를 밀봉하도록 상기 반도체 소자를 피복하는 제2 밀봉 수지층의 2층 구조를 갖고 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 밀봉 수지층과 제2 밀봉 수지층은, 서로 상이한 수지에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 제2 밀봉 수지층은, 상기 반도체 소자보다도 열전도율이 높은 수지로 이루어지는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서,
    상기 제2 밀봉 수지층은, 상기 반도체 소자에서의 상기 능동면과는 반대측의 면을 완전히 피복하고 있는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서,
    상기 제1 밀봉 수지층과 제2 밀봉 수지층은, 서로 동일한 재료로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서,
    상기 제2 밀봉 수지층은, 상기 반도체 소자에서, 상기 제1 밀봉 수지층으로 피복되지 않은 각부만을 피복하고 있는 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서,
    상기 반도체 소자에서의 능동면과는 반대측의 면에, 상기 반도체 소자보다도 열전도율이 높은 재료로 이루어지는 열 확산판이 적층되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    상기 제2 밀봉 수지층은, 상기 열 확산판마다 상기 반도체 소자를 피복하도록 형성되어 있는 것을 특징으로 하는 반도체 장치.
  9. 배선 패턴이 형성된 필름 기판과, 상기 배선 패턴 간의 접속용 단자를 능동면에 갖고, 상기 접속용 단자가 상기 배선 패턴과 대향하도록 상기 필름 기판 상에 탑재된 반도체 소자를 구비하며, 상기 반도체 소자가 밀봉 수지로 피복되어 이루어지는 반도체 장치의 제조 방법으로서,
    상기 반도체 소자와 배선 패턴 간의 접속 영역을 제1 밀봉 수지로 밀봉하고, 상기 제1 밀봉 수지를 경화시켜서 제1 밀봉 수지층을 형성한 후, 적어도 상기 반도체 소자의 노출 상태에 있는 각부를 밀봉하도록 제2 밀봉 수지로 상기 반도체 소자를 피복하며, 상기 제2 밀봉 수지를 경화시켜서 제2 밀봉 수지층을 형성함으로써, 2 단계로 상기 반도체 소자에서의 수지 밀봉을 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 제1 밀봉 수지와 제2 밀봉 수지로 서로 상이한 수지를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제9항에 있어서,
    상기 제1 밀봉 수지층을 형성한 후, 상기 반도체 소자에서의 능동면과는 반대측의 면에, 상기 반도체 소자보다도 열전도율이 높은 재료로 이루어지는 열 확산판을 적층하고, 그 후, 상기 제2 밀봉 수지층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제9항에 있어서,
    상기 반도체 소자에서의 능동면과는 반대측의 면에, 상기 반도체 소자보다도 열전도율이 높은 재료로 이루어지는 열 확산판을 적층한 후, 상기 열 확산판이 적층된 반도체 소자를, 상기 필름 기판 상에 탑재하고, 상기 제1 밀봉 수지층을 형성한 후, 상기 제2 밀봉 수지층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 배선 패턴이 형성된 필름 기판과, 상기 배선 패턴 간의 접속용 단자를 능동면에 갖고, 상기 접속용 단자가 상기 배선 패턴과 대향하도록 상기 필름 기판 상에 탑재된 반도체 소자를 구비하며, 상기 반도체 소자가 밀봉 수지로 피복되어 이루어지며, 상기 밀봉 수지가, 상기 반도체 소자와 배선 패턴 간의 접속 영역을 밀봉하는 제1 밀봉 수지층과, 적어도 상기 반도체 소자의 노출 상태에 있는 각부를 밀봉하도록 상기 반도체 소자를 피복하는 제2 밀봉 수지층의 2층 구조를 갖고 있는 반도체 장치를 구비하는 것을 특징으로 하는 반도체 모듈.
  14. 반도체 장치에서의 한쪽 외부 접속용 단자가 액정 패널에 접속되는 한편, 다른쪽 외부 접속용 단자가 프린트 배선 기판에 접속된 액정 모듈로서,
    상기 반도체 장치가,
    배선 패턴이 형성된 필름 기판과, 상기 배선 패턴 간의 접속용 단자를 능동 면에 갖고, 상기 접속용 단자가 상기 배선 패턴과 대향하도록 상기 필름 기판 상에 탑재된 반도체 소자를 구비하며, 상기 반도체 소자가 밀봉 수지로 피복되어 이루어지며, 상기 밀봉 수지가, 상기 반도체 소자와 배선 패턴 간의 접속 영역을 밀봉하는 제1 밀봉 수지층과, 적어도 상기 반도체 소자의 노출 상태에 있는 각부를 밀봉하도록 상기 반도체 소자를 피복하는 제2 밀봉 수지층의 2층 구조를 갖고 있는 것을 특징으로 하는 액정 모듈.
KR1020050023272A 2004-03-22 2005-03-21 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈 KR100793468B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00083656 2004-03-22
JP2004083656 2004-03-22
JPJP-P-2005-00077974 2005-03-17
JP2005077974A JP2005311321A (ja) 2004-03-22 2005-03-17 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール

Publications (2)

Publication Number Publication Date
KR20060044486A true KR20060044486A (ko) 2006-05-16
KR100793468B1 KR100793468B1 (ko) 2008-01-14

Family

ID=34985388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050023272A KR100793468B1 (ko) 2004-03-22 2005-03-21 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈

Country Status (5)

Country Link
US (1) US20050206016A1 (ko)
JP (1) JP2005311321A (ko)
KR (1) KR100793468B1 (ko)
CN (1) CN100386856C (ko)
TW (1) TWI257134B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852659B1 (ko) * 2006-08-16 2008-08-18 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
US10204855B2 (en) 2014-07-11 2019-02-12 Intel Corporation Bendable and stretchable electronic devices and methods

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4737370B2 (ja) * 2004-10-29 2011-07-27 セイコーエプソン株式会社 半導体装置の製造方法
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
EP1914798A3 (en) * 2006-10-18 2009-07-29 Panasonic Corporation Semiconductor Mounting Substrate and Method for Manufacturing the Same
JP5368809B2 (ja) * 2009-01-19 2013-12-18 ローム株式会社 Ｌｅｄモジュールの製造方法およびｌｅｄモジュール
JP5279631B2 (ja) * 2009-06-23 2013-09-04 新光電気工業株式会社 電子部品内蔵配線基板と電子部品内蔵配線基板の製造方法
CN102577643B (zh) * 2009-09-16 2015-11-25 株式会社村田制作所 电子部件内置模块
US8237293B2 (en) * 2009-11-25 2012-08-07 Freescale Semiconductor, Inc. Semiconductor package with protective tape
JP2012009713A (ja) * 2010-06-25 2012-01-12 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体パッケージの製造方法
JP5563917B2 (ja) 2010-07-22 2014-07-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置及びその製造方法
WO2012042787A1 (ja) * 2010-09-27 2012-04-05 シャープ株式会社 液晶モジュール及び電子機器
JP5214753B2 (ja) * 2011-02-23 2013-06-19 シャープ株式会社 半導体装置およびその製造方法
JP6441025B2 (ja) 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
TWI671813B (zh) * 2013-11-13 2019-09-11 東芝股份有限公司 半導體晶片之製造方法
US9406583B2 (en) * 2013-11-21 2016-08-02 Dongbu Hitek Co., Ltd. COF type semiconductor package and method of manufacturing the same
CN104823276A (zh) * 2013-11-21 2015-08-05 东部Hitek株式会社 覆晶薄膜型半导体封装及其制造方法
KR101677322B1 (ko) * 2014-04-16 2016-11-17 주식회사 동부하이텍 반도체 패키지 및 이를 제조하는 방법
KR101474690B1 (ko) * 2014-04-24 2014-12-17 주식회사 동부하이텍 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR101666711B1 (ko) * 2014-05-09 2016-10-14 주식회사 동부하이텍 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR101677323B1 (ko) * 2014-05-09 2016-11-17 주식회사 동부하이텍 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
US10463306B2 (en) 2014-05-15 2019-11-05 Novalung Gmbh Medical measuring system and method for production of the measuring system
WO2015172891A1 (de) 2014-05-15 2015-11-19 Novalung Gmbh Medizintechnische messvorrichtung und mess-verfahren
KR102308384B1 (ko) * 2015-01-06 2021-10-01 매그나칩 반도체 유한회사 방열 반도체 소자 패키지 및 그 제조 방법
JP6202020B2 (ja) * 2015-02-25 2017-09-27 トヨタ自動車株式会社 半導体モジュール、半導体装置、及び、半導体装置の製造方法
JP6065135B2 (ja) * 2015-04-02 2017-01-25 日亜化学工業株式会社 発光装置
EP3159026A1 (de) 2015-10-23 2017-04-26 novalung GmbH Zwischenelement für eine medizintechnische extrakorporale fluidleitung, medizintechnisches extrakorporales fluidsystem und verfahren zum messen eines in einem medizintechnischen extrakorporalen fluidsystem geführten fluid des menschlichen oder tierischen körpers enthaltenen gases
CN106997882B (zh) * 2016-01-26 2020-05-22 昆山工研院新型平板显示技术中心有限公司 一种邦定结构、具有该邦定结构的柔性屏体及其制备方法
KR20180073349A (ko) * 2016-12-22 2018-07-02 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107357068A (zh) * 2017-07-21 2017-11-17 武汉华星光电技术有限公司 一种窄边框显示面板及制造方法
TWI697079B (zh) * 2019-03-06 2020-06-21 南茂科技股份有限公司 薄膜覆晶封裝結構

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682765B2 (ja) * 1985-12-25 1994-10-19 株式会社日立製作所 液晶表示素子
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
JPH1092981A (ja) 1996-09-17 1998-04-10 Toshiba Corp 半導体装置の導電性モールドパッケージ
JPH10223819A (ja) * 1997-02-13 1998-08-21 Nec Kyushu Ltd 半導体装置
JPH11271795A (ja) 1998-03-25 1999-10-08 Toshiba Electronic Engineering Corp テープキャリアパッケージ
JP2000277564A (ja) * 1999-03-23 2000-10-06 Casio Comput Co Ltd 半導体装置及びその製造方法
JP4075306B2 (ja) * 2000-12-19 2008-04-16 日立電線株式会社 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
JP3666462B2 (ja) * 2002-03-11 2005-06-29 セイコーエプソン株式会社 半導体装置の製造方法
US7057277B2 (en) * 2003-04-22 2006-06-06 Industrial Technology Research Institute Chip package structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852659B1 (ko) * 2006-08-16 2008-08-18 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
US10204855B2 (en) 2014-07-11 2019-02-12 Intel Corporation Bendable and stretchable electronic devices and methods

Also Published As

Publication number Publication date
CN100386856C (zh) 2008-05-07
TW200539359A (en) 2005-12-01
US20050206016A1 (en) 2005-09-22
TWI257134B (en) 2006-06-21
KR100793468B1 (ko) 2008-01-14
CN1674241A (zh) 2005-09-28
JP2005311321A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
JP4024773B2 (ja) 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
US5612259A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame
US9087781B2 (en) Semiconductor device and method of manufacturing the same
JP2010219489A (ja) 半導体装置およびその製造方法
US9793221B2 (en) Semiconductor device mounting method
JP2012015185A (ja) 半導体記憶装置
US7999376B2 (en) Semiconductor device and its manufacturing method
US6388321B1 (en) Anisotropic conductive film and resin filling gap between a flip-chip and circuit board
US7176568B2 (en) Semiconductor device and its manufacturing method, electronic module, and electronic unit
US20080265432A1 (en) Multi-chip package and method of manufacturing the multi-chip package
JP2009135391A (ja) 電子装置およびその製造方法
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
JP4475825B2 (ja) 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法
JP3404446B2 (ja) テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US8803002B2 (en) Electronic device preventing damage to circuit terminal portion and method of manufacturing the same
JP5614203B2 (ja) 半導体装置及びその製造方法
KR100585143B1 (ko) 반도체 칩이 탑재된 탭방식의 패키지 및 그 제조방법
JP2013153210A (ja) 半導体装置およびその製造方法
JP2022019337A (ja) 液体吐出ヘッドおよびその製造方法
CN115050658A (zh) 覆晶薄膜的封装方法及覆晶薄膜
JP2005159192A (ja) 半導体装置およびその製造方法
JP2000269254A (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 12