JP2013153210A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013153210A
JP2013153210A JP2013080201A JP2013080201A JP2013153210A JP 2013153210 A JP2013153210 A JP 2013153210A JP 2013080201 A JP2013080201 A JP 2013080201A JP 2013080201 A JP2013080201 A JP 2013080201A JP 2013153210 A JP2013153210 A JP 2013153210A
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating material
layer
material layer
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2013080201A
Other languages
English (en)
Inventor
Kazuhiro Watabe
和弘 渡部
Seiki Takada
誠樹 高田
Toshitsune Iijima
利恒 飯嶋
Tomomi Sato
友美 佐藤
Shigenori Sawachi
茂典 澤地
Takumi Kawana
拓己 川名
Osatake Yamagata
修武 山方
Hiroshi Nomura
宏 野邑
Yumiko Oshima
有美子 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013080201A priority Critical patent/JP2013153210A/ja
Publication of JP2013153210A publication Critical patent/JP2013153210A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】安価で歩留まりが高く、接続信頼性が高く、半導体チップの電極が微細ピッチにも対応できる電気特性に優れた半導体装置およびその製造方法を提供する。
【解決手段】半導体装置２０は、板状部材１と、その一方の主面に配置され、素子回路面と反対側の面が接着剤３を介して固着された半導体チップ２と、半導体チップ２の素子回路面上および板状部材１の主面上に連接して形成された単層の絶縁材料層４と、絶縁材料層４において、半導体チップ２の電極上に形成された開口と、半導体チップ２の電極と接続されるように前記開口内に形成された導電部６と、導電部６と接続され、かつ少なくとも一部が前記絶縁材料層４上で半導体チップ２の周辺領域に延出された配線層５と、配線層５上に形成された外部電極７とを備える。板状部材１の主面から半導体チップ２の素子回路面までの高さが１００μｍ以下となっている。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に係わり、特に、信頼性が高く、電極パッドの微細化が可能な半導体装置とその製造方法に関する。
近年、ＬＳＩユニットやＩＣモジュールのような半導体装置を製造する方法として、以下に示すように、複数の半導体装置をモールド成形により一括して製造する方法がある。
この方法では、まず保持板上に、電気特性試験で良品と判定された半導体チップの複数個を、素子回路面を下にして所定の配列で配置し貼り付けた後、その上に、例えば樹脂シートを配置し加熱・加圧してモールドする。こうして、複数個の半導体チップを一括して樹脂封止する。
次いで、保持板を剥がし、樹脂封止体を所定の形状（例えば円形）に切断・加工した後、樹脂封止体に埋め込まれた半導体チップの素子回路面上に絶縁樹脂層を形成し、この絶縁樹脂層に半導体チップの電極パッドの位置に合わせて開口を形成する。その後、絶縁樹脂層の上に配線層を形成するとともに、開口内に半導体チップの電極パッドと接続する導電部（ビア部）を形成する。
次いで、ソルダーレジスト層の形成、外部電極端子であるはんだボールの形成を順に行なった後、半導体チップ１個ごとに切断して個別化し、半導体装置を完成する（例えば、特許文献１参照）。
しかしながら、このようにして得られる従来の半導体装置においては、以下に示す問題があった。すなわち、複数個の半導体チップを一括して樹脂封止する際に、樹脂が硬化により収縮し、かつその収縮量が必ずしも設計通りではないため、半導体チップの配列位置によっては、樹脂硬化後の位置が設計位置からずれることがあった。そして、この位置ずれが生じた半導体チップでは、絶縁樹脂層の開口に形成されるビア部と半導体チップの電極パッドとに位置ずれが生じるため、接続信頼性が低下するという問題があった。さらに、位置ずれが大きくなると、接続不良となる半導体チップが生じ、歩留まりが低下するという問題があった。したがって、電極パッドの微細化が難しかった。
また、ベース上に搭載された半導体チップの２層の絶縁材料層を積層・形成し、これらの層を開口してビア部を形成する半導体装置の製造方法が提案されている（例えば、特許文献２参照）。しかしこの提案では、絶縁材料層およびビア部の形成工程が煩雑であり、高い歩留まりを得ることが難しいばかりでなく、構成材料の熱膨張率の差によりパッケージ内の応力が大きくなるおそれがあった。
また、基板に形成されたキャビティ内に半導体チップを配置し、その上に複数の絶縁層と導体層が交互に積層された構造を形成する技術も提案されている（例えば、特許文献３、特許文献４、特許文献５参照）。しかしこれらの技術では、積層構造の形成工程が煩雑となり、それが工期やコストに影響するばかりでなく、キャビティの位置精度と半導体チップ配置の位置精度との２つのパラメータが相互にからみ合うため、半導体チップの位置精度が悪かった。また、半導体チップと絶縁基材との熱膨張率の差に起因するパッケージ内の応力が大きくなるため、信頼性が低いという問題があった。さらに、ウエハレベルの半導体素子上に配線（再配線）が施された半導体装置も提案されている（例えば、特許文献６、特許文献７参照）。しかし、これらの半導体装置においては、配線層を半導体素子の外側の周辺領域に引き出すことができないため、外部電極のピッチが狭くなり、実装作業が難しくなるという問題があった。
特開２００３−１９７６６２公報 特開２００５−１６７１９１公報 特開２００２−２４６７５６公報 特開２００２−２４６５０４公報 特開平１１−２３３６７８公報 特開２００１−３３２６４３公報 特開２００１−２１７３８１公報
本発明は、このような問題を解決するためになされたものであり、安価で歩留まりが高く、接続信頼性が高い半導体装置、およびその製造方法を提供することを目的としている。
本発明の半導体装置は、板状部材と、前記板状部材の一方の主面に配置され、素子回路面と反対側の面が接着剤を介して固着された半導体チップと、前記半導体チップの前記素子回路面上および前記板状部材の前記主面上に連接して形成された、前記板状部材とは異なる材料からなる単層の絶縁材料層と、前記絶縁材料層において、前記半導体チップの前記素子回路面に配置された電極上に形成された開口と、前記半導体チップの前記電極と接続されるように前記開口内に形成された導電部と、前記絶縁材料層上に前記導電部と接続されるように形成され、少なくとも一部が前記半導体チップの周辺領域に延出された配線層と、前記配線層上に形成された外部電極とを具備し、前記板状部材の前記主面から前記半導体チップの前記素子回路面までの高さが１００μｍ以下であることを特徴とする。
本発明の半導体装置の製造方法は、板状部材の一方の主面に、複数の半導体チップを位置合わせして配置し、これらの半導体チップの素子回路面と反対側の面を、それぞれ接着剤を介して固着する工程と、前記板状部材の前記主面上に、前記半導体チップの外周側面を囲むように、前記接着剤の層厚より厚い段差補間部を形成する工程と、前記半導体チップの前記素子回路面上および前記板状部材の前記主面上に、該板状部材の前記主面から前記半導体チップの前記素子回路面までの高さが１００μｍ以下となる単層の絶縁材料層を、前記板状部材を構成する材料とは異なる材料で形成する工程と、前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程と、前記絶縁材料層上に少なくとも一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程と、前記配線層上に外部電極を形成する工程と、所定の位置で前記板状部材および前記絶縁材料層を切断し、１つまたは複数の半導体チップを含む半導体装置を分離する工程とを具備することを特徴とする。
本発明によれば、半導体チップの電極と配線層との接続信頼性が高く、電極の微細化への対応が可能な半導体装置を、高い歩留まりで安価に得ることができる。
本発明に係る半導体装置の第１の実施形態を示す断面図である。 第１の実施形態の半導体装置を製造する方法を示し、（ａ）〜（ｆ）は各工程を示す断面図である。 本発明に係る半導体装置の第２の実施形態を示す断面図である。 本発明に係る半導体装置の第３の実施形態を示す断面図である。 第３の実施形態で接地ビア部を半導体装置の端部に形成した構造を示す断面図である。 本発明に係る半導体装置の第４の実施形態を示す断面図である。 本発明に係る半導体装置の第５の実施形態を示す断面図である。 第５の実施形態の半導体装置を製造する方法を示し、（ａ）〜（ｆ）は各工程を示す断面図である。 本発明に係る半導体装置の第６の実施形態を示す断面図である。 本発明に係る半導体装置の第７の実施形態を示す断面図である。 本発明に係る半導体装置の第８の実施形態を示す断面図である。 本発明に係る半導体装置の第９の実施形態を示す断面図である。 本発明に係る半導体装置の第１０の実施形態を示す断面図である。 本発明に係る半導体装置の第１１の実施形態を示す断面図である。 第１１の実施形態の半導体装置を製造する方法を示し、（ａ）〜（ｆ）は各工程を示す断面図である。 本発明に係る半導体装置の第１２の実施形態を示す断面図である。 本発明に係る半導体装置の第１３の実施形態を示す断面図である。
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために供されるものであり、本発明はそれらの図面に限定されるものではない。
（第１の実施形態）
図１は、本発明に係る半導体装置の第１の実施形態を示す縦断面図である。第１の実施形態の半導体装置２０は、樹脂硬化体または金属から構成される平板１を備えている。平板１は、均一な厚さを有する平坦な板であり、絶縁樹脂を硬化させた樹脂硬化体、あるいはステンレススチールや４２アロイ等の金属から構成される。平板１の厚さは薄い方がよいが、後述する絶縁材料層の形成により反りが発生しない程度の厚さとすることが好ましい。
この平板１の一方の主面に、電気特性試験で良品と判定された半導体チップ２が素子回路面を上にして配置され、素子回路面と反対側の面（裏面）が接着剤３により平板１に固着されている。平板１が樹脂硬化体から成る場合は、接着剤３として熱硬化性エポキシ樹脂等が使用される。また、平板１が金属製の場合は、接着剤３としてはんだペースト等が用いられる。そして、平板１の主面全体には、半導体チップ２の素子回路面を覆うようにして絶縁材料層４が一層だけ形成されている。
絶縁材料層４が凹凸（段差）のない平滑な表面を有する単層（一層）であるために、半導体チップ２の厚さは２０μｍ以下であることが好ましい。また、平板１の主面である半導体チップ搭載面から半導体チップ２の上面（素子回路面）までの高さは、１００μｍ以下とすることが好ましく、５０μｍ以下とすることがより好ましい。なお、この高さは、半導体チップ２の厚さと接着剤３層の厚さとを合計したものとなる。半導体チップ２の厚さが２０μｍ以下で、平板１の主面から半導体チップ２の上面までの高さが５０μｍ以下であれば、半導体チップ２が搭載された平板１上に、感光性エポキシ樹脂のような液状樹脂をスピンコータ等により１回コーティングするだけで、凹凸（段差）のない平滑な表面を有する単層の絶縁材料層４を形成することができる。
半導体チップ２の厚さが２０μｍを超え、平板１の主面から半導体チップ２の上面までの高さが１００μｍを超える場合には、これらの上に被覆・形成される絶縁材料層４の表面（上面）に凹凸が生じやすいので、絶縁材料層４上に配線層５を形成する際に使用される感光性レジストに、露光や現像の不具合（露光ぼけ）が生じやすくなり好ましくない。なお、半導体チップ２の厚さと接着剤３層の厚さとの和が５０μｍを超えても、１００μｍ未満であれば、スピンコータ等によるコーティングを複数回行なうか、あるいは複数枚の絶縁フィルムを圧着し硬化させる方法を採ることで、単層で凹凸のない平滑な表面を有する絶縁材料層４を形成することができる。
絶縁材料層４は、平板１を構成する材料とは異なる材料から成り、凹凸（段差）がなく平滑な表面を有する。例えば、感光性のエポキシ樹脂をスピンコートする方法により形成することができる。絶縁材料層４のうち、半導体チップ２の素子回路面上に形成された絶縁材料層４の厚さは、十分に薄く、具体的には５〜３０μｍとすることが好ましく、さらには１０〜２０μｍとすることがより好ましい。
この単層（一層）の絶縁材料層４の上には、銅等の導電性金属から成る配線層５が形成されており、その一部は半導体チップ２の周辺領域にまで引き出されている。また、半導体チップ２の素子回路面上に形成された絶縁材料層４には、半導体チップ２の電極パッド（図示を省略。）と配線層５とを電気的に接続するビア部６が形成されている。このビア部６は、配線層５と一括して形成されて一体化されている。
さらに、配線層５の所定の位置には外部電極であるはんだボール７が複数個形成されている。前述のとおり、絶縁材料層４の上の配線層５はその一部が半導体チップ２の周辺領域にまで引き出されているため、これらのはんだボール７は、半導体チップ２の周辺領域を含めた平板１の領域全体に、グリッドアレイ状に配列されている。なお、このようにグリッドアレイ状に配列・形成されたはんだボールを、ＢＧＡボールという。さらに、絶縁材料層４の上、およびはんだボール７の接合部を除く配線層５の上には、ソルダーレジスト層８のような保護層が形成されている。
このような第１の実施形態の半導体装置２０の製造方法を以下に示す。まず、図２（ａ）に示すように、樹脂硬化体または金属から成る平板１の一方の主面に、電気特性試験で良品とされた複数個の半導体チップ２を、素子回路面を上にして所定の配列位置に位置合わせして配置する。そして、これらの半導体チップ２の素子回路面と反対側の面を、接着剤３により平板１の主面に接着し固定する。
次いで、図２（ｂ）に示すように、こうして固着された複数個の半導体チップ２の素子回路面上を含めて平板１の主面全体に、平板１を構成する材料とは異なる感光性のエポキシ樹脂のような絶縁樹脂材料を、例えばスピンコータを用いて１回塗布（コーティング）し、凹凸（段差）がなく平滑な表面を有する単層（一層）の絶縁材料層４を形成する。なお、絶縁樹脂材料のコーティングは、スキージを用いた印刷法により行なってもよい。
次に、図２（ｃ）に示すように、半導体チップ２の電極パッド上の絶縁材料層４に、フォトリソグラフィーを用いて開口４ａを形成する。なお、この開口４ａの形成以降の工程は、前工程で複数の半導体チップ２を一括して覆うように絶縁材料層４が形成された絶縁材料被覆体を、所定の形状（例えば円形のウエハ形状）に切断・加工した後で行なうことが好ましい。このように円形等に切断・加工することで、以降の各工程を半導体ウエハ製造に用いられる形成工程と同様にして行なうことができる。
次に、絶縁材料層４の上面全体に、銅等の導電性金属層を電解めっき等の方法で形成する。このとき、図２（ｄ）に示すように、絶縁材料層４の開口４ａ内にも導電性金属層が形成され、半導体チップ２の電極パッドと絶縁材料層４上の導電性金属層とを電気的に接続するビア部６が形成される。次いで、全面に形成された導電性金属層をフォトリソグラフィーによりパターニングし、配線層５を形成する。フォトリソグラフィーによるパターニングは、導電性金属層上に感光性レジスト層を形成し、所定のパターンのマスクを用いて露光・現像した後、導電性金属層をエッチングすることにより行なうことができる。このような電解めっきとフォトリソグラフィーによるパターニングにより、半導体チップ２の電極パッドと電気的に接続されたビア部６、配線層５、および後の工程ではんだボール７が形成される配線層５の所定部位を、一括して形成することができる。
次に、図２（ｅ）に示すように、絶縁材料層４上と、配線層５における外部電極の接続パッド上を除く所定の領域に、ソルダーレジスト層８のような保護層を形成する。ソルダーレジスト層８の形成は、例えば、全面にソルダーレジストを塗布した後、所定の部分（外部電極の接続パッド上）に開口を形成する方法、あるいはスクリーン印刷などの方法で行なうことができる。次いで、ソルダーレジスト層８の開口部に外部電極であるはんだボール７を形成する。
このように、半導体ウエハから個片状に切り出され良品と判定された複数の半導体チップ２を、平板１上に再配列して接着・固定し、得られた擬似ウエハ状態のものに対して、樹脂封止、ビア用の開口の形成、ビア部および配線層の形成、はんだボールの形成などの処理を一括して行なう。その後、図２（ｆ）に示すように、半導体チップ２の間の位置で平板１および絶縁材料層４等を切断（ダイシング）し、各半導体装置２０を分離する。こうして第１の実施形態の半導体装置２０が完成する。なお、平板１裏面のダイシングの位置に予め溝を形成しておくことにより、切断および半導体装置２０の分離・個別化が容易になる。また、反り防止のために平板１の厚さを厚くしたなどの理由で、完成後の半導体装置２０の厚さが厚くなり過ぎた場合などには、個々の半導体装置２０に切断・分離する前に、平板１の半導体チップ２搭載面と反対側の面（裏面）を例えば機械的に研削することにより、半導体装置２０の厚さを薄くすることも可能である。
このように製造される第１の実施形態の半導体装置２０においては、良品と判定された複数の半導体チップ２が樹脂硬化体または金属から成る平板１上に位置合わせされて固着されたものに対して、一括して絶縁材料層４の形成がなされ、こうして形成された絶縁材料層４において、半導体チップ２の電極パッドの位置にビア部６が形成されるので、電極パッドとビア部６との位置ずれが発生しにくい。したがって、どの半導体チップ２においても、電極パッドとビア部６との接合状態が良好となり、高歩留まりで、信頼性が高く、微細化への対応が可能な半導体装置２０を安価に得ることができる。
また、第１の実施形態においては、半導体チップ２の厚さが２０μｍ以下で、平板の主面から半導体チップ２の素子回路面までの高さが１００μｍ以下、より好ましくは５０μｍ以下となっており、凹凸（段差）がなく平滑な表面を有する絶縁材料層４が形成されているので、絶縁材料層４の上に配線層５等を形成する際に形成される感光性レジストに、露光や現像の不具合（露光ぼけ）が生じることがない。したがって、特性の良好な配線層５を形成することができる。さらに、絶縁材料層４が、平板１を構成する材料とは異なる感光性材料を使用し１回のみのコーティング工程で形成された単層であり、かつこのような絶縁材料層４が１層だけ形成されているので、２層以上の絶縁材料層を有する構成に比べて、形成工程を簡略化することができるうえに歩留まりが向上し、かつ構成材料の熱膨張率の差に起因するパッケージ内の応力を低減することができるという利点がある。
またさらに、半導体チップ２の素子回路面上に形成された絶縁材料層４の厚さが薄く（例えば５〜３０μｍ、好ましくは１０〜２０μｍ）構成されているので、この絶縁材料層４に形成されるビア用の開口４ａの直径を小さく（例えば７０μｍ以下）することができ、１０μｍ程度の小径のビア部６の形成も可能である。したがって、半導体チップ２の電極パッドの微細化に対応し、５０μｍ以下の小ピッチの電極パッドを有する半導体チップ２も搭載することができる。またさらに、半導体チップ２の周辺の領域にも配線層５が引き回されており、この周辺領域の配線層５にも外部電極であるはんだボール７が配置されているので、ウエハレベルの半導体素子上に配線が形成された従来からの半導体装置に比べて、はんだボール７を広い領域に配列し、配列ピッチを大きくすることができる。したがって、ＢＧＡボールのピッチや数を自由に設計することができ、電極パッドの微細化に対応することができる。
次に、本発明の別の実施形態を図面に基づいて説明する。なお、以下の実施形態を示す図面において、第１の実施形態の半導体装置およびその製造方法を示す図１および図２と同一の部分には、同一の符号を付して説明を省略する。
（第２の実施形態）
図３は、本発明の第２の実施形態を示す断面図である。第２の実施形態においては、半導体チップ２の厚さと接着剤３層の厚さとの和が、所定の値を超えて大きく（例えば５０μｍを超えかつ１００μｍ以下）なっている。そして、半導体チップ２の外周側面を囲むように段差補間部１３が設けられている。この段差補間部１３は、半導体チップ２を固着する接着剤３と同種または異種の絶縁材料により構成されており、接着剤３の層厚より厚く形成されている。段差補間部１３を形成する方法としては、接着剤３として液状のものを使用し、半導体チップ２を平板１に固着する際に、接着剤３を半導体チップ２の外周からはみ出させて段差補間部１３とする方法、半導体チップ２の外形寸法よりも大きく形成したフィルム状の接着剤３に半導体チップ２を押し付けて接着し、当接部の周囲の接着剤３を盛り上げて段差補間部１３とする方法、あるいは、半導体チップ２を平板１に固着した後、半導体チップ２外周側部に接着剤３と同種または異種の液状ペーストを塗布して形成する方法などがある。なお、第２の実施形態において、その他の部分は第１の実施形態と同様に構成されているので、説明を省略する。
第２の実施形態においては、半導体チップ２の外周側面を囲むように段差補間部１３が設けられているので、半導体チップ２を被覆するように形成された絶縁材料層４の表面に、よりいっそう凹凸（段差）が生じにくくなる。したがって、半導体チップ２と接着剤３の厚さの和が所定の値（例えば５０μｍ）を超えているときも、絶縁材料層４を形成する際のスピンコータによるコーティングを１回のみで完了することができるなど、凹凸（段差）のない絶縁材料層４の被覆・形成が容易になる。そして、配線層５等の形成の際に使用される感光性レジストの露光や現像の不具合（露光ぼけ）を、効果的に防止することができる。
（第３の実施形態）
図４は、第３の実施形態を示す断面図である。第３の実施形態においては、金属から構成される平板１を有している。平板１は、半導体チップ２が固着される主面がメタライズされた樹脂硬化体からなるものでもよい。そして、平板１の主面に形成された絶縁材料層４において、半導体チップ２の周辺の領域に、平板１の底部が主面に至る開口４ｂが形成されている。この開口４ｂ内には、開口４ｂ底部に露出された平板１を覆うように導電性金属層が形成されており、平板１と電気的に接続された接地ビア部１４が形成されている。接地ビア部１４は絶縁材料層４上に形成された配線層５に接続され、さらにビア部６を介して半導体チップ２のグランド電極パッドに接続されている。また、接地ビア部１４は配線層５を介して外部端子のグランド電極であるはんだボール７に接続されている。なお、接地ビア部１４は、半導体チップ２のグランド電極パッドと外部端子のグランド電極であるはんだボール７のどちらか一方に接続されているだけでもよい。なお、第３の実施形態において、その他の部分は第１の実施形態と同様に構成されているので、説明を省略する。
第３の実施形態においては、半導体チップ２の周辺領域に、半導体チップ２のグランド電極パッドおよび／または外部端子のグランド電極であるはんだボールに配線層５を介して接続された接地ビア部１４が形成されているので、電磁障害（Electromagnetic Interference、以下ＥＭＩという。）により引き起こされるＥＭＩノイズを低減することができる。
なお、図４に示す半導体装置２０では、半導体チップ２よりも外側の周辺領域で、半導体装置２０の外周端面よりも内側に接地ビア部１４が形成されているが、図５に示すように、半導体装置２０を切断・分離する位置に合わせて接地ビア部１４を形成し、半導体装置２０の外周端面に接地ビア部１４が露出するように構成してもよい。
（第４の実施形態）
図６は、第４の実施形態を示す断面図である。第４の実施形態の半導体装置２０は、２個の半導体チップ２（第１の半導体チップ２ａおよび第２の半導体チップ２ｂ）が積層・配置された構造を有する。平板１の一方の主面に第１の半導体チップ２ａが素子回路面を上にして固着され、その上に第１の半導体チップ２ａを被覆するように絶縁材料層（第１の絶縁材料層）４が形成され、さらにその上に、第１の半導体チップ２ａの電極パッド上にビア部６を有する第１の配線層５ａが形成されている。そして、第１の絶縁材料層４の上および後述する積層間ビア部の接続部（積層間ビア接続部）を除く第１の配線層５ａの上には、積層間絶縁保護層１５が形成されている。
さらに、積層間絶縁保護層１６の上には、第２の半導体チップ２ｂが素子回路面を上にして固着されており、この第２の半導体チップ２ｂを覆うように絶縁材料層（第２の絶縁材料層）４が形成されている。なお、第２の絶縁材料は、第１の絶縁材料と同種のものでも異種のものでもよい。
そして、第２の絶縁材料層４上には第２の配線層５ｂが形成され、この第２の配線層５ｂと第２の半導体チップ２ｂの電極パッドとを電気的に接続するビア部６が形成されている。また、第２の半導体チップ２ｂの周辺領域においては、積層間絶縁保護層１５に開口・形成されたビア接続部に合わせて第２の絶縁材料層４に開口が形成され、この開口内に第１の配線層５ａと第２の配線層５ｂとを電気的に接続する積層間ビア部１６が形成されている。さらに、第２の配線層５ｂの所定の位置には、外部電極であるはんだボール７がグリッドアレイ状に配列されて形成されており、第２の絶縁材料層４の上およびはんだボール７の接合部を除く第２の配線層５ｂの上には、ソルダーレジスト層８が形成されている。
このように構成される第４の実施形態においては、２個の半導体チップ２（第１の半導体チップ２ａおよび第２の半導体チップ２ｂ）が積層・配置された構造を有し、各半導体チップ２の電極パッドと配線層との接続信頼性が高く、電極の微細化への対応が可能な半導体装置を、高い歩留まりで安価に得ることができる。
なお、第４の実施形態では２個の半導体チップ２を積層・配置した構造を示したが、３個以上の半導体チップが積層・配置された構造としてもよい。３個以上の半導体チップの積層構造では、第２の配線層５ｂの上に、前記した第２の半導体チップ２ｂと第２の絶縁材料層４、第２の配線層５ｂおよび積層間ビア部１６の積層構造と同様な構造が、半導体チップの数だけ重ねられる。そして、最上層の配線層上にソルダーレジスト層が形成されるとともに所定の位置にはんだボール７が形成されて、半導体装置が完成する。
（第５の実施形態）
図７は、本発明の第５の実施形態に係る半導体装置を示す断面図であり、図８（ａ）〜図８（ｆ）は、第５の実施形態の半導体装置を製造する方法を説明するための各工程を示す断面図である。
図７に示す第５の実施形態の半導体装置２０は、樹脂硬化体または金属から構成される均一な厚さを有する平坦な板の一方の面に、平面サイズが半導体チップ２より大きいキャビティ（凹部）９を有するキャビティ付き平板１０を備えている。そして、このキャビティ付き平板１０のキャビティ９内に、電気特性試験で良品とされた半導体チップ２が１個配置され、素子回路面と反対側の面がキャビティ９の底面に接着剤３により接着・固定されている。なお、キャビティ９の深さは、キャビティ９内に配置された半導体チップ２の素子回路面と、キャビティ付き平板１０のキャビティが形成された側の面（以下、キャビティ形成面を示す。）との高さの差が、後述する所定の値以下になるように、半導体チップ２の厚さに合わせて調整されている。キャビティ９の形状は、底面と側壁面とがほぼ直角をなすように交わったいわゆるエッジが立った形状でも、あるいは底面と側壁面とが曲面をなすように連接された形状、すなわち底面と側壁面との連接部にＲが付いた形状でもよい。
キャビティ付き平板１０の主面であるキャビティ形成面およびキャビティ内の底面には、このキャビティ付き平板１０を構成する樹脂材料とは異なる材料から成る単層（一層）の絶縁材料層４が形成されている。この絶縁材料層４は、キャビティ９内に配置された半導体チップ２の素子回路面を覆い、かつキャビティ９内の半導体チップ２の隙間を埋め充填するように形成されており、上面は凹凸（段差）がなく平滑に形成されている。
この実施形態の半導体装置２０においては、キャビティ９内に配置された半導体チップ２の素子回路面とキャビティ付き平板１０の表面（キャビティ形成面）との高さの差が１００μｍ以下、より好ましくは５０μｍ以下となるように、キャビティ９の深さが調整されている。半導体チップ２の素子回路面の高さとキャビティ付き平板１０の表面の高さとに段差がなく高さが等しい（すなわち、面一である）ことが最も望ましい。高さが異なる場合、ビア用の開口の形成が容易であるという理由で、半導体チップ２の素子回路面の高さがキャビティ付き平板１０のキャビティ形成面の高さより高い方が好ましい。
半導体チップ２の素子回路面とキャビティ付き平板１０のキャビティ形成面との高さの差が５０μｍ以下であれば、スピンコータ等を使用して１回コーティングするだけで、凹凸（段差）のない平滑な表面を有する単層の絶縁材料層４を形成することができる。なお、前記高さの差が５０μｍを超えても１００μｍ以下であれば、スピンコータ等によるコーティングを複数回行なうか、あるいはフィルムタイプの絶縁材料を複数回積層する方法を採ることで、凹凸のない平滑な表面を有する絶縁材料層４を形成することができる。
第５の実施形態の半導体装置２０は、以下に示すようにして製造することができる。
すなわち、図８（ａ）に示すように、所定の平面サイズおよび深さを有する複数のキャビティ９が所定の配列で形成されたキャビティ付き平板１０を用意し、このキャビティ付き平板１０の各キャビティ９内に、電気特性試験で良品とされた半導体チップ２を、１個ずつ配置し、半導体チップ２の裏面をキャビティ９の底面に接着し固定する。なお、キャビティ付き平板１０は、例えば、均一な厚さを有する平滑な板の主面の所定の領域を、エッチングあるいは座繰り加工してキャビティ９を形成することにより製造することができる。また、均一な厚さを有する平板の上に、平板と同種あるいは異種材料から構成され、かつキャビティ部に相当する多数の開孔部を有する孔明き板を載せ、一体化することによっても製造することができる。
次いで、図８（ｂ）に示すように、キャビティ付き平板１０の主面（キャビティ形成面およびキャビティ内の底面）全体に、感光性のエポキシ樹脂等の絶縁樹脂材料を、例えばスピンコータを使用し、半導体チップ２の素子回路面を覆いかつキャビティ９内の半導体チップ２の隙間を埋めるように塗布（コーティング）する。こうして、凹凸がなく平滑な表面を有する単層（一層）の絶縁材料層４を形成する。
次に、こうしてキャビティ付き平板１０の主面に絶縁材料層４が一括して形成された絶縁材料被覆体を、所定の形状（例えば円形のウエハ形状）に切断・加工した後、図８（ｃ）に示すように、半導体チップ２の電極パッド上の絶縁材料層４に、フォトリソグラフィーにより開口４ａを形成する。次いで、電解めっきを次いでフォトリソグラフィーによるパターニングを行うことにより、図８（ｄ）に示すように、絶縁材料層４の上に配線層５を形成するとともに、開口４ａを介して半導体チップ２の電極パッドと配線層５とを電気的に接続するビア部６を形成する。
次に、図８（ｅ）に示すように、絶縁材料層４上、および配線層５上の外部電極の接続パッド上を除く所定の領域に、ソルダーレジスト層８を形成した後、ソルダーレジスト層８の開口部（外部電極の接続パッド上）にはんだボール７等の外部電極を形成する。
しかる後、図８（ｆ）に示すように、キャビティ９の間の位置でキャビティ付き平板１０および絶縁材料層４等を切断し、各半導体装置２０を分離する。こうして第５の実施形態の半導体装置２０が完成する。
なお、反り防止のためにキャビティ付き平板１０の厚さを厚くしたなどの理由で、完成後の半導体装置２０の厚さが厚くなり過ぎた場合などには、個々の半導体装置２０に切断・分離する前に、キャビティ付き平板１０のキャビティ形成面と反対側の面を、例えば機械的に研削することにより、半導体装置２０の厚さを薄くすることも可能である。
このように製造される第５の実施形態の半導体装置においては、キャビティ付き平板１０のキャビティ９内に半導体チップ２が配置されているので、半導体チップの厚さが例えば２０μｍ以上と厚い場合でも、半導体チップ２の素子回路面とキャビティ付き平板１０の表面（キャビティ形成面）との高さの差を小さく（例えば５０μｍ以下）とすることができる。したがって、半導体チップ２の素子回路面を覆うようにキャビティ９内およびキャビティ付き平板１０上に一層だけ形成される絶縁材料層４の表面を、凹凸（段差）がなく平滑に形成することができ、配線層５等の形成の際に使用される感光性レジストの露光や現像の不具合（露光ぼけ）を防止し、特性の良好な配線層を形成することができる。
また、第１の実施形態の半導体装置と同様に、絶縁材料層４が、平板１を構成する材料とは異なる感光性材料を使用して１回のコーティング工程で形成された単層であり、かつこのような絶縁材料層４が１層だけ形成されているので、２層以上の絶縁材料層を有する構成に比べて、形成工程を簡略化することができるうえに歩留まりが向上し、かつ構成材料の熱膨張率の差に起因するパッケージ内の応力を低減することができる。
さらに、半導体チップ２の電極パッドとビア部６との位置ずれが生じないので、高歩留まりで、信頼性が高く、微細化への対応が可能な半導体装置２０を安価に得ることができる。またさらに、半導体チップ２の周辺の領域にも配線層５が形成されており、この領域にも外部電極であるはんだボール７を配置することができるので、電極パッドの微細化に対応しＢＧＡボールのピッチや数を自由に設計することができる。
さらに、所定の平面サイズおよび深さを有する複数のキャビティ９が所定の配列で形成されたキャビティ付き平板１０が用いられており、このキャビティ付き平板１０の板厚部による補強効果が得られるので、絶縁材料層４を構成する樹脂の硬化収縮や、異種材料間に生じる熱ひずみに起因して生じる反りを抑制することできる。
次に、本発明の第６〜第１０の実施形態について説明する。図９〜図１３は、それぞれ本発明の第６〜第１０の実施形態に係る半導体装置を示す断面図である。
（第６の実施形態）
図９に示す第６の実施形態の半導体装置２０においては、大サイズのキャビティ９を有するキャビティ付き平板１０が使用されている。キャビティ付き平板１０のキャビティ９は、平面サイズが半導体チップ２よりずっと大きく形成され、配置された半導体チップ２との間に十分に広い隙間が形成されるようになっている。また、このキャビティ９は、第５の実施形態のキャビティ９に比べて浅く形成されている。このように大サイズで浅いキャビティ９内に、第５の実施形態で搭載された半導体チップ２よりも薄い半導体チップ２が配置され、接着剤３により接着されている。この薄い半導体チップ２の厚さは５０μｍ以下にすることが好ましい。また、半導体チップ２の素子回路面とキャビティ付き平板１０の表面（キャビティ形成面）との高さの差は、所定の値以下（１００μｍ以下、より好ましくは５０μｍ以下）となるように構成されている。半導体チップ２の素子回路面とキャビティ付き平板１０の表面とは、高さが等しいことが最も望ましい。
さらに、キャビティ付き平板１０の主面には、このキャビティ付き平板１０を構成する材料とは異なる材料から成る単層（一層）の絶縁材料層４が形成されている。この絶縁材料層４は、キャビティ９内に配置された半導体チップ２の素子回路面を覆い、かつキャビティ９内の半導体チップ２の隙間を埋め充填するように形成されており、表面は凹凸（段差）がなく平滑に形成されている。なお、第６の実施形態において、その他の部分は第１の実施形態と同様に構成されているので、説明を省略する。
第６の実施形態では、キャビティ９の平面サイズがキャビティ９内に配置される半導体チップ２より大幅に大きくなっており、キャビティ９の内壁面と半導体チップ２との間に十分に広い隙間が形成されるので、この隙間に流入する絶縁材料層４の表面にくぼみが発生しにくい。したがって、絶縁材料層４の表面（上面）を第５の実施形態よりもいっそう平滑化することができ、配線層５等の形成の際に使用される感光性レジストの露光や現像の不具合（露光ぼけ）を防止し、特性の良好な配線層を形成することができる。
また、第６の実施形態においては、平面サイズの大きなキャビティ９を有するキャビティ付き平板１０が使用されているので、キャビティ９内に配置・収容可能な半導体チップ２の汎用性が大きい。すなわち、いろいろな平面サイズの半導体チップ２を配置することができる。さらに、厚さが５０μｍ以下の薄い半導体チップ２だけでなく、いろいろな厚さの半導体チップ２にも対応することもできる
（第７の実施形態）
図１０に示す第７の実施形態の半導体装置２０においては、半導体チップ２と、この半導体チップ２より厚い複数（例えば２個）の受動チップ部品１１（例えば、チップコンデンサー等）がそれぞれ搭載されている。キャビティ付き平板１０には、半導体チップ２と２個の受動チップ部品１１（以下、半導体チップ２とチップ受動部品１１を合わせて、チップ部品という。）の厚さに合わせて深さが設定された３つのキャビティ９が設けられており、３個のチップ部品はそれぞれ対応するキャビティ９内に配置され、接着剤３により接着・固定されている。そして、各キャビティ９内に配置された各チップ部品の素子回路面（上面）とキャビティ付き平板１０の表面（キャビティ形成面）との高さの差は、いずれも所定の値以下（１００μｍ以下、より好ましくは５０μｍ以下）となるように構成されている。この高さの差は、全てのチップ部品で等しくすることが好ましい。また、チップ部品の上面とキャビティ付き平板１０の表面とを同じ高さとし、差高さの差をゼロにすることが好ましい。
キャビティ付き平板１０の主面（キャビティ形成面およびキャビティ内の底面）には、キャビティ付き平板１０を構成する材料とは異なる材料から成る単層（一層）の絶縁材料層４が形成されている。この絶縁材料層４は、各キャビティ９内に配置された３個のチップ部品（１個の半導体チップ２と２個の受動チップ部品１１）の素子回路面を覆い、かつ各キャビティ９内の各チップ部品の隙間を埋め充填するように形成されており、絶縁材料層４の表面は凹凸（段差）がなく平滑に形成されている。なお、第７の実施形態において、その他の部分は第１の実施形態と同様に構成されているので、説明を省略する。
第７の実施形態の半導体装置２０においては、厚さが異なる複数のチップ部品を搭載するにあたり、各チップ部品の素子回路面とキャビティ付き平板１０の表面（キャビティ形成面）との高さの差を均一にかつ小さく（例えば５０μｍ以下）することができ、その上に単層（一層）で形成される絶縁材料層４を、凹凸（段差）がなく平滑な表面を有する層とすることができる。したがって、絶縁材料層４上に形成される感光性レジストの露光や現像の不具合（露光ぼけ）を防止し、特性の良好な配線層５を形成することができる。
なお、第７の実施形態では、３個のチップ部品（１個の半導体チップ２と２個の受動チップ部品１１）を組み込んだ例を示したが、１個の半導体チップ２を含む合計２個のチップ部品、あるいは１個または２個以上の半導体チップ２を含む合計４個以上のチップ部品を組み込むことも可能である。
（第８の実施形態）
図１１に示す第８の実施形態の半導体装置２０においては、半導体チップ２と、この半導体チップ２より厚いチップ部品１２（半導体チップあるいはチップコンデンサー等の受動チップ部品）という、厚さが異なる２つのチップ部品が、キャビティ付き平板１０の１つのキャビティ９内に配置されている。キャビティ９内には段差９ａが形成されており、この段差９ａによりキャビティ９は下段部と上段部とに分かれている。そして、下段部の底面に厚いチップ部品１２が接着・固定され、このチップ部品１２より厚さが薄い半導体チップ２が、上段部の底面に接着・固定されている。また、これらのチップ部品の素子回路面（上面）とキャビティ付き平板１０の表面（キャビティ形成面）との高さの差は、いずれも所定の値以下（１００μｍ以下、より好ましくは５０μｍ以下）となるように構成されている。この高さの差は、全てのチップ部品で等しくするとともに、チップ部品の上面とキャビティ付き平板１０の表面とを同じ高さとすることが好ましい。
さらに、キャビティ付き平板１０の主面であるキャビティ形成面およびキャビティ内の底面には、キャビティ付き平板１０を構成する材料とは異なる材料から成る単層（一層）の絶縁材料層４が形成されている。この絶縁材料層４は、１つのキャビティ９内に配置された２個のチップ部品（半導体チップ２と厚いチップ部品１２）の素子回路面を覆い、かつキャビティ９内の各チップ部品の隙間を埋め充填するように形成されており、絶縁材料層４の表面は凹凸（段差）がなく平滑に形成されている。なお、第８の実施形態において、その他の部分は第１の実施形態と同様に構成されているので、説明を省略する。
第８の実施形態の半導体装置２０においては、厚さの異なる２個のチップ部品の素子回路面とキャビティ付き平板１０の表面（キャビティ形成面）との高さの差を均一にかつ小さく（例えば５０μｍ以下）することができ、その上に単層で形成される絶縁材料層４を、凹凸（段差）がなく平滑な表面を有する層とすることができる。したがって、絶縁材料層４上に形成される感光性レジストの露光や現像の不具合（露光ぼけ）を防止し、特性の良好な配線層５を形成することができる。
なお、第８の実施形態では、２個のチップ部品（半導体チップ２とこの半導体チップ２より厚いチップ部品１２）を一つのキャビティ９内に組み込んだ例を示したが、１個または２個以上の半導体チップ２を含む３個以上のチップ部品を一つのキャビティ９内に組み込むことも可能である。
（第９および第１０の実施形態）
図１２に示す第９の実施形態および図１３に示す第１０の実施形態は、それぞれマルチチップモジュールタイプの半導体装置を示す。
図１２に示す第９の実施形態においては、均一な厚さを有する平板１の主面に、２０μｍ以下の厚さで互いに厚さが等しい２個の半導体チップ２が、それぞれ素子回路面を上にして配置され、裏面がそれぞれ接着剤３により接着・固定されている。そして、平板１の主面（半導体チップ搭載面）からこれらの半導体チップ２の素子回路面までの高さが、１００μｍ以下より好ましくは５０μｍ以下となるように構成されている。また、平板１の主面全体には、２つの半導体チップ２の素子回路面を覆うように、凹凸（段差）がなく平滑な表面を有する単層（一層）の絶縁材料層４が形成されている。なお、第９の実施形態において、その他の部分は第１の実施形態と同様に構成されているので、説明を省略する。
図１３に示す第１０の実施形態においては、厚さが等しい２個の半導体チップ２が、キャビティ付き平板１０の１つのキャビティ９内に配置され、それぞれキャビティ９の底面に接着剤３により接着・固定されている。そして、これら２個の半導体チップ２の素子回路面とキャビティ付き平板１０の表面（キャビティ形成面）との高さの差は、いずれも所定の値以下（１００μｍ以下、より好ましくは５０μｍ以下）となるように構成されている。また、キャビティ付き平板１０の主面であるキャビティ形成面およびキャビティ９の底面上には、２つの半導体チップ２の素子回路面を覆うように単層（一層）の絶縁材料層４が形成されている。絶縁材料層４はキャビティ９内の２個の半導体チップ２の隙間にも充填され、凹凸（段差）がなく平滑な表面を有する層が形成されている。なお、第１０の実施形態において、その他の部分は第１の実施形態と同様に構成されているので、説明を省略する。
このように構成される第９の実施形態および第１０の実施形態においては、いずれも、高歩留まりで信頼性が高いマルチチップモジュールタイプの半導体装置を安価に得ることができる。さらに、ＢＧＡボールのピッチや数を自由に設計することができ、電極パッドの微細化に対応することができる。
（第１１の実施形態）
図１４に示す第１１の実施形態の半導体装置２０は、樹脂硬化体から構成され、所定の位置に受動チップ部品などのチップ部品１１が埋め込まれた埋込み部品付き平板１７を備えている。チップ部品１１は、その電極端子（図示を省略。）が埋込み部品付き平板１７の一方の主面に露出するように埋め込まれている。この埋込み部品付き平板１７の前記主面の所定の位置に、半導体チップ２が素子回路面を上にして配置され、接着剤３により固着されている。そして、埋込み部品付き平板１７の主面全体には、チップ部品１１の電極端子露出部および半導体チップ２の素子回路面を覆うようにして、単層（一層）の絶縁材料層４が形成されており、絶縁材料層４の上には、銅等の導電性金属から成る配線層５が形成されている。また、半導体チップ２の素子回路面上に形成された絶縁材料層４には開口が形成され、この開口内に、半導体チップ２の電極パッド（図示を省略。）と配線層５とを電気的に接続する第１のビア部６ａが形成されている。さらに、チップ部品１１の電極端子露出部上に形成された絶縁材料層４にも開口が形成され、この開口内に、チップ部品１１の電極端子と配線層５とを電気的に接続する第２のビア部６ｂが形成されている。これら第１のビア部６ａおよび第２のビア部６ｂは、いずれも配線層５と一括して形成されている。
さらに、絶縁材料層４上および所定の接続箇所を除く配線部５上には、ソルダーレジスト層８が形成されており、配線層５上の所定の位置には外部電極であるはんだボール７が複数個形成されている。
第１１の実施形態の半導体装置２０は、以下に示すようにして製造することができる。すなわち、図１５（ａ）に示すように、ガラス板などの十分に平滑で剛性を有する支持基板１８の片面に、両面粘着テープ１９を貼り付けた後、図１５（ｂ）に示すように、両面粘着テープ１９の粘着層上に、複数のチップ部品１１を電極端子形成面を下にして位置決めし貼り付ける。
次いで、図１５（ｃ）に示すように、チップ部品１１が貼り付けられた支持基板１８の上に、例えばモールド樹脂のような絶縁樹脂１７ａを、均一な厚さで平坦な表面を有する平板状に成形する。なお、このような平板の成形では、絶縁樹脂１７ａが硬化する際の収縮により、チップ部品１１の電極端子の位置と後述するビア用開口を形成する際に用いる露光マスクのビア部形成位置とにずれが生じることがあるが、チップ部品１１の電極端子は径が大きいので、前記位置ずれが生じてもチップ部品１１の電極端子と第２のビア部６ｂとの電気的接続が不良になることはない。次いで、図１５（ｄ）に示すように、両面粘着テープ１９を剥がして支持基板１８を取り去り、チップ部品１１が埋め込まれた埋込み部品付き平板１７を得る。
次いで、図１５（ｅ）に示すように、この埋込み部品付き平板１７の主面（チップ部品１１の電極端子が露出した面）に、半導体チップ２を接着剤３により固着する。そして、図１５（ｆ）に示すように、第１の実施形態の半導体装置の製造と同様にして、絶縁材料層４の被覆・形成、半導体チップ２の電極パッド上およびチップ部品１１の電極端子露出部上の絶縁材料層４へのビア用開口の形成、第１のビア部６ａ、第２のビア部６ｂおよび配線層５の一括形成、ソルダーレジスト層８の形成、およびはんだボール７の形成を行なった後、半導体チップ２の間の位置で埋込み部品付き平板１７および絶縁材料層４等を切断し、各半導体装置２０を分離する。こうして第１１の実施形態の半導体装置２０が完成する。
このように構成される第１１の実施形態においては、高歩留まりで信頼性が高い半導体装置を安価に得ることができる。さらに、ＢＧＡボールのピッチや数を自由に設計することができ、電極パッドの微細化に対応することができる。
（第１２の実施形態）
図１６に示す第１２の実施形態は、マルチチップモジュールタイプの半導体装置を示す。第１２の実施形態の半導体装置においては、樹脂硬化体から構成されており、受動部品などのチップ部品１１とともに、大ピッチ半導体チップ２ｃが埋め込まれた埋込み部品付き平板１７を備えている。大ピッチ半導体チップ２ｃは、電極パッド（図示を省略。）間ピッチが比較的大きく（例えばピッチ寸法が８０μｍを超える）構成されており、その電極パッドが埋込み部品付き平板１７の一方の主面に露出するように埋め込まれている。
この埋込み部品付き平板１７は、第１１の実施形態における埋込み部品付き平板１７の成形と同様にして成形することができる。そして、成形においては、モールド絶縁樹脂が硬化する際の収縮により、大ピッチ半導体チップ２ｃの電極パッドの位置とビア用開口を形成する際に用いる露光マスクのビア部形成位置とにずれが生じることがあるが、大ピッチ半導体チップ２ｃは電極パッド間のピッチ寸法が通常の半導体チップより大きいので、前記位置ずれが生じても電極パッドとビア部との電気的接続が不良になることはない。
このような埋込み部品付き平板１７の主面全体には、チップ部品１１の電極端子露出部および大ピッチ半導体チップ２ｃの電極パッド露出部を覆うように、単層（一層）の絶縁材料層（第１の絶縁材料層）４が形成されており、この絶縁材料層４の上には、銅等の導電性金属から成る第１の配線層５ａが形成されている。また、第１の絶縁材料層４の所定の位置には複数の開口が形成され、これらの開口内にはそれぞれ導電性金属が充填されている。そして、チップ部品１１の電極端子と第１の配線層５ａとを電気的に接続する第２のビア部６ｂ、および大ピッチ半導体チップ２ｃの電極パッドと配線層５とを電気的に接続する第３のビア部６ｃがそれぞれ形成されている。これら第２のビア部６ｂおよび第３のビア部６ｃは、いずれも配線層５と一括して形成されている。
また、第１の絶縁材料層４の上、および後述する積層間ビア部の接続部（ビア接続部）を除く第１の配線層５ａの上には、積層間絶縁保護層１５が形成されている。さらに、この積層間絶縁保護層１５の上には、大ピッチ半導体チップ２ｃに比べて電極パッド間のピッチが小さい（例えばピッチ寸法が５０μｍ）半導体チップ２が、素子回路面を上にして接着剤３により固着されており、この半導体チップ２の素子回路面を覆うように、単層（一層）の絶縁材料層（第２の絶縁材料層）４が積層間絶縁保護層１５上に形成されている。
そして、第２の絶縁材料層４上には第２の配線層５ｂが形成され、この配線層５ｂと半導体チップ２の電極パッドとを電気的に接続するビア部６ａが、配線層５ｂと一括して形成されている。また、第２の絶縁材料層４の周辺領域においては、積層間絶縁保護層１５に開口・形成されたビア接続部に合わせて開口が形成され、この開口内に第１の配線層５ａと第２の配線層５ｂとを電気的に接続する積層間ビア部１６が形成されている。さらに、第２の配線層５ｂの所定の位置には外部電極であるはんだボール７がグリッドアレイ状に配列されて形成されており、第２の絶縁材料層４の上およびはんだボール７の接合部を除く第２の配線層５ｂの上には、ソルダーレジスト層８が形成されている。
このように構成される第１２の実施形態においては、高歩留まりで信頼性が高いマルチチップモジュールタイプの半導体装置を安価に得ることができる。さらに、ＢＧＡボールのピッチや数を自由に設計することができ、電極パッドの微細化に対応することができる。
（第１３の実施形態）
図１７に示す第１３の実施形態においては、周囲に段部９ｂを備えたキャビティ（凹部）９を有する金属製のキャビティ付き平板１０が使用されている。そして、このキャビティ付き平板１０のキャビティ９内に半導体チップ２が素子回路面を上にして配置され、反対側の面が接着剤３により接着・固定されている。なお、キャビティ付き平板１０においては、キャビティ９の段部９ｂの方が半導体チップ２の素子回路面より上方に位置し、かつ段部９ｂと半導体チップの素子回路面との高さの差が１００μｍ以下、より好ましくは５０μｍ以下となるように、キャビティ９の深さおよび段部９ｂの高さが調整されている。
キャビティ付き平板１０のキャビティ９内には、キャビティ９内に配置された半導体チップ２の素子回路面を覆いかつ半導体チップ２の隙間を埋め充填するように、単層（一層）の絶縁材料層（第１の絶縁材料層）４が形成されている。第１の絶縁材料層４は、上面がキャビティ９内の段部９ｂと同じ高さになるように形成されている。
第１の絶縁材料層４の上には、銅等の導電性金属からなる配線層５が形成されており、この配線層５と半導体チップ２の電極パッド（図示を省略。）とを電気的に接続するビア部６が、配線層５と一括して形成されている。また、このビア部６を介して半導体チップ２のグランド電極パッドと接続された配線層５の一部は、キャビティ９内の段部９ｂ上に延出されており、こうして半導体チップ２の周辺領域にまで引き出されている。そして、こうして引き出され配線層５は、前記段部９ｂにおいてキャビティ付き平板１０に接続されている。また、キャビティ付き平板１０に接続された配線層５は、外部端子のグランド電極であるはんだボール７に接続されている。なお、配線層５は、半導体チップ２のグランド電極パッドと外部端子のグランド電極であるはんだボール７のどちらか一方に接続されているだけでもよい。
さらに、配線層５上には所定の位置に開口部を有する絶縁材料層（第２の絶縁材料層）４が、段部９ｂから上のキャビティ９内を埋めるように形成されており、キャビティ付き平板１０の主面であるキャビティ形成面は、第２の絶縁材料層４により被覆されることなく露出されている。そして、第２の絶縁材料層４の開口部には、外部電極であるはんだボール７が形成されている。はんだボール７は複数個がグリッドアレイ状に配列されて形成されている。なお、第２の絶縁材料層４は、ソルダーレジスト層とすることもできる。
このような第１３の実施形態の半導体装置２０は、例えば、以下に示すようにして製造することができる。すなわち、均一な厚さを有する金属製の平板の主面の所定の領域を、エッチングあるいは座繰り加工して所定の配列で配置されたキャビティ９群を形成した後、キャビティ９群の周辺領域やセンタ領域の平板に板厚部を形成する。板厚部の形成は、キャビティ９群が形成された平板の周辺領域やセンタ領域に、同種あるいは異種材料から構成され、キャビティ９に相当する多数の開孔部を有する孔明き板を載せて一体化することによっても製造することができる。こうして、段部９ｂを備えたキャビティ（凹部）９群を有する金属製のキャビティ付き平板１０を得ることができる。
次いで、このキャビティ付き平板１０の各キャビティ９の底部に半導体チップ２を配置し、段部９ｂより下方のキャビティ下部を埋めるように、液状樹脂等をディスペンサで注入する（第１の封止工程）。こうして、凹凸（段差）がなく平滑な表面を有する一層の絶縁材料層（第１の絶縁材料層）４が形成される。次いで、絶縁材料層（第１の絶縁材料層）４の上に配線層５を形成するとともに、配線層５と半導体チップ２の電極パッドとを接続するビア部６、およびキャビティ付き平板１０との接地接続部を一括して形成した後、段部９ｂから上のキャビティ上部を埋めるように液状樹脂等を注入し封止する（第２の封止工程）。こうして、配線層５の上に凹凸（段差）がなく平滑な表面を有する絶縁材料層（第２の絶縁材料層）４が形成される。第１および第２の絶縁材料層４の形成方法としては、液状樹脂をディスペンスする方法の他に、シート材を塗布する方法、液状樹脂をスピンコート、印刷などの方法で塗布する方法などがある。
次いで、第２の絶縁材料層４の開口およびはんだボール７の形成を行なった後、半導体チップ２の間の位置で埋込み部品付き平板１７および絶縁材料層４等を切断し、各半導体装置２０を分離する。こうして第１３の実施形態の半導体装置２０が完成する。
このように構成される第１３の実施形態の半導体装置２０においては、キャビティ付き平板１０として、金属板材の周囲やセンタ部の板厚を厚くした構造のものを使用して製造が行われるので、板厚部による補強効果が得られ、封止用樹脂の硬化収縮や、異種材料間に生じる熱ひずみに起因して生じる反りを抑制することが可能となる。また、キャビティ付き平板１０のキャビティ（凹部）９が段部９ｂを備えているので、封止用材料として液状樹脂を使用する場合、段部９ｂがダムとして機能し、液状樹脂のキャビティ（凹部）９外への流動を防止することができる。
さらに、封止工程（絶縁材料層４の形成工程）を２段階で行なうことにより、絶縁材料層４の上面の凹凸や段差をより完全になくすことができ、感光性レジストの露光や現像の不具合（露光ぼけ）に起因する配線層５の細りや断線などの不具合を除去することが可能となる。
またさらに、キャビティ９内に配置された半導体チップ２の周囲が板厚部により囲まれているので、分離・個別化された半導体装置２０においても反りを抑制することができる。また、キャビティ付き平板１０の主面であるキャビティ形成面は、第２の絶縁材料層４により被覆されることなく露出されており、半導体チップ２は金属で囲まれているので、高い電磁波シールド効果が得られる。さらに、この半導体装置２０は、キャビティ９内の段部９ｂに延出・形成された配線層５により、接地された金属製のキャビティ付き平板１０と接続されているので、ＥＭＩ低減効果を期待することができる。
１…平板、２…半導体チップ、２ｃ…大ピッチ半導体チップ、３…接着剤、４…絶縁材料層、５…配線層、６…ビア部、７…はんだボール、８…ソルダーレジスト層、９…キャビティ、９ｂ…段部、１０…キャビティ付き平板、１１…受動チップ部品、１２…厚いチップ部品、１３…段差補間部、１４…接地ビア部、１５…積層間保護層、１６…積層間ビア部、１７…埋め込み部品付き平板、１８…支持基板、１９…両面粘着テープ、２０…半導体装置。

Claims (3)

  1. 板状部材と、
    前記板状部材の一方の主面に配置され、素子回路面と反対側の面が接着剤を介して固着された半導体チップと、
    前記半導体チップの前記素子回路面上および前記板状部材の前記主面上に連接して形成された、前記板状部材とは異なる材料からなる単層の絶縁材料層と、
    前記絶縁材料層において、前記半導体チップの前記素子回路面に配置された電極上に形成された開口と、
    前記半導体チップの前記電極と接続されるように前記開口内に形成された導電部と、
    前記絶縁材料層上に前記導電部と接続されるように形成され、少なくとも一部が前記半導体チップの周辺領域に延出された配線層と、
    前記配線層上に形成された外部電極と
    を具備し、
    前記板状部材の前記主面から前記半導体チップの前記素子回路面までの高さが１００μｍ以下であることを特徴とする半導体装置。
  2. 前記板状部材の前記主面上に、前記半導体チップの外周側面を囲むように形成された、前記接着剤の層厚より厚い段差補間部を有することを特徴とする請求項１記載の半導体装置。
  3. 板状部材の一方の主面に、複数の半導体チップを位置合わせして配置し、これらの半導体チップの素子回路面と反対側の面を、それぞれ接着剤を介して固着する工程と、
    前記板状部材の前記主面上に、前記半導体チップの外周側面を囲むように、前記接着剤の層厚より厚い段差補間部を形成する工程と、
    前記半導体チップの前記素子回路面上および前記板状部材の前記主面上に、該板状部材の前記主面から前記半導体チップの前記素子回路面までの高さが１００μｍ以下となる単層の絶縁材料層を、前記板状部材を構成する材料とは異なる材料で形成する工程と、
    前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程と、
    前記絶縁材料層上に少なくとも一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程と、
    前記配線層上に外部電極を形成する工程と、
    所定の位置で前記板状部材および前記絶縁材料層を切断し、１つまたは複数の半導体チップを含む半導体装置を分離する工程と
    を具備することを特徴とする半導体装置の製造方法。
JP2013080201A 2009-02-20 2013-04-08 半導体装置およびその製造方法 Abandoned JP2013153210A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013080201A JP2013153210A (ja) 2009-02-20 2013-04-08 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009037552 2009-02-20
JP2009037552 2009-02-20
JP2013080201A JP2013153210A (ja) 2009-02-20 2013-04-08 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009220112A Division JP2010219489A (ja) 2009-02-20 2009-09-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2013153210A true JP2013153210A (ja) 2013-08-08

Family

ID=49049273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013080201A Abandoned JP2013153210A (ja) 2009-02-20 2013-04-08 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2013153210A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200129891A (ko) * 2019-05-10 2020-11-18 한국전자기술연구원 감광성 라미네이트를 이용한 반도체 패키지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200129891A (ko) * 2019-05-10 2020-11-18 한국전자기술연구원 감광성 라미네이트를 이용한 반도체 패키지 및 그 제조방법
KR102386468B1 (ko) * 2019-05-10 2022-04-15 한국전자기술연구원 감광성 라미네이트를 이용한 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP2010219489A (ja) 半導体装置およびその製造方法
TWI520283B (zh) 加強扇出晶圓級封裝
US8004089B2 (en) Semiconductor device having wiring line and manufacturing method thereof
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
JP4424449B2 (ja) 部品内蔵モジュール及びその製造方法
JP3925809B2 (ja) 半導体装置およびその製造方法
US8344492B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
JP6027966B2 (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
US8564116B2 (en) Semiconductor device with reinforcement plate and method of forming same
US20090039510A1 (en) Semiconductor device and manufacturing method thereof
JPWO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
KR20100038232A (ko) 반도체 구성요소를 구비한 반도체 장치 및 그 제조 방법
US7972903B2 (en) Semiconductor device having wiring line and manufacturing method thereof
TWI384595B (zh) 半導體裝置及其製造方法
WO2014175133A1 (ja) 半導体装置及びその製造方法
JP2005175263A (ja) 半導体装置の製造方法、半導体装置、電子機器
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
CN107958844B (zh) 封装结构及其制作方法
US7843071B2 (en) Semiconductor device including wiring and manufacturing method thereof
JP2009260165A (ja) 半導体装置
JP2009004813A (ja) 半導体搭載用配線基板
JP4324732B2 (ja) 半導体装置の製造方法
TWI392071B (zh) 封裝結構及其製法
JP2013153210A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20140109