JP5214753B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5214753B2
JP5214753B2 JP2011037573A JP2011037573A JP5214753B2 JP 5214753 B2 JP5214753 B2 JP 5214753B2 JP 2011037573 A JP2011037573 A JP 2011037573A JP 2011037573 A JP2011037573 A JP 2011037573A JP 5214753 B2 JP5214753 B2 JP 5214753B2
Authority
JP
Japan
Prior art keywords
protective film
semiconductor element
insulating protective
opening
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011037573A
Other languages
English (en)
Other versions
JP2012175000A (ja
Inventor
知彦 岩根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011037573A priority Critical patent/JP5214753B2/ja
Priority to US13/398,910 priority patent/US8598692B2/en
Priority to TW101105898A priority patent/TWI460797B/zh
Priority to CN201210046998.XA priority patent/CN102651353B/zh
Publication of JP2012175000A publication Critical patent/JP2012175000A/ja
Application granted granted Critical
Publication of JP5214753B2 publication Critical patent/JP5214753B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Description

本発明は、テープキャリア型半導体装置およびその製造方法に関する。
近年、多くの半導体装置の製造過程において、主に基板上に配置された半導体素子等の電子部品をより確実に固定することを目的として、基板上に配置された電子部品を樹脂で封止する技術が採用されている。そして、この技術を採用した半導体装置の製造過程においては、半導体素子の品質向上、製造コスト削減、製造期間短縮等を図ることを目的として、より効率的に電子部品を樹脂で封止することが課題となっている。
そこで、基板上に配置された電子部品を樹脂で封止する技術に関し、その効率性を高めることを目的とした様々な技術が開示されている。
例えば、特許文献１には、配線基板上に搭載されたベアチップを樹脂で封止する際に、樹脂が大きく外側へ広がってしまうことを防止するため、配線基板上のベアチップの搭載部に対して、ベアチップよりも大型の樹脂流れ防止用の囲いを設けることが記載されている。
また、特許文献２には、必要量以上に充填された液状樹脂の基板上への流出を防止するため、ソルダーレジスト部において液状樹脂を貯留するための凹部を設けることが記載されている。
また、特許文献３には、必要最小限の樹脂で効率的にＩＣチップを封止するため、ＩＣチップの外形各辺と絶縁保護膜の開口縁部との距離（クリアランス）を０．２〜０．５ｍｍとすることが記載されている。
また、特許文献４には、フレキシブル基板が屈曲された際に、アンダーフィル樹脂がフレキシブル基板から容易に剥離しないように、最も応力が集中する、電子部品の搭載領域よりも外側の位置に、絶縁被覆膜の開口部を設け、この開口部において、アンダーフィル樹脂をフレキシブル基板に強固に接着させることが記載されている。
（従来の半導体装置）
ここで、基板上に配置された電子部品を樹脂で封止する技術が採用された、従来の半導体装置について説明する。図７は、従来の半導体装置７００の表面を示す図である。図８は、従来の半導体装置７００の側断面を示す図である。
図７および図８に示すように、半導体装置７００は、基板７０２、配線パターン７０４、絶縁保護膜７０６、および半導体素子７０８を備えている。図７および図８には、図９で後述する充填剤７１０が充填される前の半導体装置７００が示されている。
基板７０２は、柔軟性を有する、いわゆるフレキシブル基板である。基板７０２の表面には、配線パターン７０４が形成されている。配線パターン７０４が形成された基板７０２の表面は、さらに、絶縁性を有する絶縁保護膜７０６によって覆われている。
絶縁保護膜７０６には、半導体素子７０８の設置部分に、開口部７０６ａが形成されている。この従来例では、半導体素子７０８の外形は長方形をなしている。これに応じて、開口部７０６ａは、半導体素子７０８の外形と概ね同形状の長方形をなしている。
但し、この開口部７０６ａは、半導体素子７０８よりも大きさが大きくなっている。具体的には、開口部７０６ａがなす長方形の各辺の長さは、半導体素子７０８がなす長方形の対応する辺の長さよりも、０．４〜１．０ｍｍ長くなっている。これにより、開口部７０６ａの縁部と、半導体素子７０８の縁部とのすき間ｄ１は、０．２〜０．５ｍｍとなっている。
半導体素子７０８は、基板７０２の表面、且つ開口部７０６ａ内に設置され、その電極７０８ａにおいて、配線パターン７０４と接続されている。
（充填剤７１０の充填）
図７および図８に示した従来の半導体装置７００には更に、上述した目的を達成するため、図９に示すように充填剤７１０が充填されている。図９は、充填剤７１０が充填された後の、従来の半導体装置７００の側断面を拡大して示す図である。具体的には、充填剤７１０は、基板７０２の表面に半導体素子７０８が搭載実装された後、基板７０２の表面に形成されている開口部７０６ａ内に充填される。
充填剤７１０の充填には、ディスペンサー９００を用いる。ディスペンサー９００には、予め十分な量の充填剤７１０が充填されている。充填剤７１０を充填する際、まず、ディスペンサー９００のノズル部９０２を、開口部７０６ａと半導体素子７０８とのすき間内のある位置（例えば、図７中に示す位置Ｐ１）に位置させる。そして、ノズル部９０２の先端から、充填剤７１０を吐出させながら、開口部７０６ａと半導体素子７０８とのすき間に沿って、ディスペンサー９００を移動させることにより、充填剤７１０を、開口部７０６ａ内へ注入する。これにより、充填剤７１０は、開口部７０６ａ内全体へ充填される。
特開平１１−２１４５８６（公開日：１９９９年８月６日） 特開２００４−３４９３９９号公報（公開日：２００４年１２月９日） 特開２００５−１７５１１３号公報（公開日：２００５年６月３０日） 特開２００９−４７１０号公報（公開日：２００９年１月８日）
しかしながら、前記従来技術では、半導体素子と基板との間のすき間に対して、未充填や気泡等の不具合を生じさせることなく、樹脂を適切に充填することができない。例えば、前記従来技術では、基板の表面上に絶縁保護膜を形成しこれを硬化させる際に、絶縁保護膜において硬化収縮が生じる。前記従来技術では、基板の表面のみに絶縁保護膜が設けられているので、この絶縁保護膜に硬化収縮が生じると、基板に反りやうねりが生じてしまうこととなる。樹脂が注入される半導体素子と基板との間のすき間は、僅か１０〜３０μｍ程度である。このため、基板に反りやうねりが生じていると、半導体素子と基板との間のすき間全体に対して、樹脂をうまく流入させることができない。この結果、半導体素子と基板との間のすき間に対して、未充填や気泡等の不具合が生じることとなる。このような不具合は、半導体素子と基板との接合強度が低下する等、半導体装置の信頼性の低下を招く。
本発明の目的は、半導体素子とテープ基材との間のすき間に対して、未充填や気泡等の不具合を生じさせることなく適切に充填剤を充填させることができる半導体装置およびその製造方法を提供することにある。
本発明に係る半導体装置は、上述した課題を解決するために、半導体素子が、テープ基材の表面に形成された配線パターンと電気的に接続された状態で、当該テープ基材の表面に実装されているテープキャリア型半導体装置であって、前記テープ基材の表面を覆う表面側絶縁保護膜と、前記テープ基材の裏面を覆う裏面側絶縁保護膜とを備え、前記表面側絶縁保護膜には、前記テープ基材の表面における前記半導体素子との対向領域の少なくとも一部の領域が開口している表面側開口部が設けられているとともに、前記半導体素子との対向領域よりも外側に突出している突出開口部がさらに設けられており、前記裏面側絶縁保護膜には、前記表面側開口部の裏側となる部分が開口している裏面側開口部が設けられており、前記裏面側開口部は、前記テープ基材の表面における前記対向領域の大きさの１．００〜８．５０倍の大きさを有して開口しており、前記半導体素子と前記対向領域との間は、充填剤によって充填されていることを特徴とする。
この構成によれば、絶縁保護膜の硬化時に生じる収縮を、テープ基材の表面および裏面の双方に生じさせることにより、テープ基材の表面側に生じた反りを、テープ基材の裏面側へ生じさせた反りで相殺することができる。これは、テープキャリア型半導体装置の製造において非常に有意なことである。すなわち、テープキャリア型半導体装置の製造は、絶縁保護膜を形成した後に、半導体素子を絶縁保護膜が形成されていない表面側開口部（インナーリード部）に実装して、実装後に、半導体素子と表面側開口部との間に樹脂を充填する。すなわち、半導体素子の実装に必要である表面側開口部を設けるため、表面側開口部の形成領域においてテープ基材の反りを抑制する必要がある。したがって、仮に裏面開口部を設けずに裏面一面に絶縁保護膜を形成してしまうと、表面側開口部においてテープ基材が片側の面に反ってしまう。これに対して、上記の構成によれば、裏面側開口部を設けることによって、そのような事態を回避することができる。したがって、半導体素子とテープ基材との間のすき間全体に対して、充填剤をうまく流入させることができる。
また、通常は、テープ基材の表面上であって、半導体素子と表面側開口部の縁部とのすき間部分には、半導体素子搭載時の位置合わせ用のマーク（十字型、Ｌ字型等）が設けられている。しかしながら、このマークの裏側となるテープ基材の裏面上の位置が裏面側絶縁保護膜に覆われてしまうと、半導体素子搭載時の位置合わせに不具合が生じてしまう。そこで、裏面側開口部の大きさを半導体素子の対向領域の大きさよりも少なくとも１．００倍としたことにより、上記マークの裏側となるテープ基材の裏面上の位置が裏面側絶縁保護膜に覆われてしまうことを回避することができるため、不具合を生じさせることなく、半導体素子搭載時の位置合わせを行なうことができる。
また、上記のように、前記裏面側開口部が、前記テープ基材の表面における前記対向領域の大きさよりも１．００〜８．５０倍の大きさを有していることにより、半導体装置をその裏側で固定する際の装置治具と裏面側絶縁保護膜との干渉を回避しつつ、テープ基材の反りを防止することができる。
また本発明に係る半導体装置は、前記の構成に加えて、前記半導体素子および前記表面側開口部は、それぞれ矩形状をなしており、前記表面側開口部がなす矩形状の各辺の長さは、前記半導体素子がなす矩形状の対応する辺の長さに０．５０ｍｍを加えた長さよりも短いことが好ましい。
この構成によれば、表面側開口部がなす矩形状の各辺の長さを、半導体素子がなす矩形状の対応する辺の長さよりも０．５０ｍｍ以上長くするよりも、充填剤を必要以上に消費する等、表面側開口部が大きすぎることによって生じる様々な問題の発生を防止することができる。
また、本発明に係る半導体装置は、前記の構成に加えて、前記突出開口部は、前記半導体素子との対向領域の端部から外側に０．４〜１．０ｍｍ突出していることが好ましい。
この構成によれば、充填剤を注入する際には、突出開口部内であれば、どの位置からでも、充填剤１１０を注入することが可能となり、充填剤を注入するディスペンサー等の位置決めを容易に行なうことができる。また、充填剤を注入するディスペンサー等の位置決めに誤差が生じた場合であっても、この誤差を許容することができる。
また、本発明に係る半導体装置は、前記の構成に加えて、前記テープ基材の表面の前記表面側開口部内には、前記半導体素子との接続部分から当該表面側開口部の中心部に向かって延伸しており、且つ０．０５〜０．２０ｍｍ幅を有する、前記配線パターンの延長部が形成されていることが好ましい。
この構成によれば、表面側開口部内に注入された液状の充填剤は、半導体素子とテープ基材との間のすき間において、表面張力の作用によって、延長部をつたって、表面側開口部の内側へと流入される。したがって、半導体素子とテープ基材との間のすき間において、充填剤を表面側開口部の内側へ流入し易くすることができる。特に、延長部の線幅を０．０５〜０．２０ｍｍとしたため、延長部１０４ａの焼け焦げを防止しつつ、充填剤１１０の剥離防止効果を高めることができる。
また、本発明に係る半導体装置において、前記表面側絶縁保護膜の表面上の、前記表面側開口部から外側に２〜３ｍｍ広がった部分である、前記表面側開口部の周辺部分には、厚さ５〜３０μｍを有する薄膜が形成されていることが好ましい。
この構成によれば、前記表面側開口部の周辺部分の強度を高めることができるため、配線パターンに応力がかかった場合等に対する、配線パターンの耐断線性を高めることができる。なお、前記薄膜は、厚さが５〜３０μｍ程度でしかなく、テープキャリア型半導体装置としての屈曲性は維持されるため、使用上の問題を生じさせるようなことはない。
また、本発明に係る製造方法は、半導体素子が、テープ基材の表面に形成された配線パターンと電気的に接続された状態で、当該テープ基材の表面に実装されているテープキャリア型半導体装置の製造方法であって、前記テープ基材の表面を覆う表面側絶縁保護膜を形成する表面側絶縁保護膜形成工程と、前記テープ基材の裏面を覆う裏面側絶縁保護膜を形成する裏面側絶縁保護膜形成工程とを含み、前記表面側絶縁保護膜形成工程では、当該表面における前記半導体素子との対向領域の少なくとも一部の領域が開口している表面側開口部が設けられているとともに、前記半導体素子との対向領域よりも外側に突出している突出開口部がさらに設けられている、前記表面側絶縁保護膜を形成し、前記裏面側絶縁保護膜形成工程では、前記表面側開口部の裏側となる部分が開口している裏面側開口部であって、前記テープ基材の表面における前記対向領域の大きさよりも１．００〜８．５０倍の大きさを有して開口している裏面側開口部が設けられている、前記裏面側絶縁保護膜を形成し、前記テープ基材の表面における前記半導体素子との対向領域に、充填剤を、前記突出開口部から充填する充填剤充填工程をさらに含むことを特徴とする。
この構成によれば、半導体装置の製造時において、上記した本発明に係る半導体装置と同様の効果を奏することができる。
本発明に係る半導体装置およびその製造方法によれば、半導体素子とテープ基材との間のすき間に対して、未充填や気泡等の不具合を生じさせることなく適切に充填剤を充填させることができるという効果を奏する。
実施形態１に係る半導体装置の表面を示す図である。 実施形態１に係る半導体装置の側断面を示す図である。 実施形態１に係る半導体装置の側断面を拡大して示す図である。 実施形態２に係る半導体装置の表面を示す図である。 実施形態３に係る半導体装置の表面を示す図である。 実施形態４に係る半導体装置の表面を示す図である。 従来の半導体装置の表面を示す図である。 従来の半導体装置の側断面を示す図である。 従来の半導体装置の側断面を拡大して示す図である。
本発明に係る実施形態について、図面を参照して以下に説明する。
〔実施形態１〕
図１は、本発明に係る第１の実施形態に係る半導体装置１００の表面を示す図である。図２は、実施形態１に係る半導体装置１００の側断面を示す図である。
ここで、図１では、半導体装置１００が一つだけ示されているが、実際には、テープ基材１０２には、その延伸する方向に対して、複数の半導体装置１００が等間隔に形成されている。以降では、複数の半導体装置１００のうちの一の半導体装置１００について説明する。なお、複数の半導体装置１００のうちの、他の半導体装置１００については、ここで説明する一の半導体装置１００と同様であるため、説明を省略する。
＜半導体装置の構成＞
実施形態１に係る半導体装置１００は、テープキャリア型半導体装置であって、テープ基材１０２、配線パターン１０４、表面側絶縁保護膜１０６、半導体素子１０８、充填層１１０、および裏面側絶縁保護膜１１２を備えている。
●テープ基材１０２
テープ基材１０２は、柔軟性を有する、いわゆるフレキシブル基板である。テープ基材１０２には、柔軟性を有する絶縁体がその素材として用いられる。テープ基材１０２には、例えば、厚さ１２〜５０μｍのテープ状のポリイミド樹脂等の素材が採用され得る。
●半導体素子１０８
半導体素子１０８は、テープ基材１０２に実装される素子である。半導体素子１０８におけるテープ基材１０２との対向面には、電極１０８ａが設けられており、電極１０８ａと、テープ基材１０２に形成されている配線パターン１０４の端子とが、金属バンプ等を用いて電気的に接続される（図３参照）。半導体素子１０８は、従来周知のものを採用することができる。例えば、本発明に係る半導体装置１０８を、画像表示装置の駆動手段として用いるならば、半導体素子１０８として表示ドライバを採用することができる。
●配線パターン１０４
配線パターン１０４は、テープ基材１０２の表面に形成されており、半導体素子１０８と、図示しない外部装置とを電気的に接続するためにある。上述のように半導体素子１０８として表示ドライバを用いる場合、テープ基材１０２に形成された配線パターン１０４によって、表示ドライバと、前記外部装置に相当する表示手段とを、電気的に接続することができる。
後述するように、配線パターン１０４の一部は、表面側絶縁保護膜１０６によって覆われている。具体的には、配線パターン１０４が半導体素子１０８の電極１０８ａと電気的に接続される部分およびその近傍は表面側絶縁保護膜１０６によって覆われていない。この非被覆部分（露出部分）を、配線パターン１０４のインナーリード部と呼ぶことがある。
さらに、配線パターン１０４における半導体素子１０８側とは反対側にある外部端子接続用の端部およびその近傍も、表面側絶縁保護膜１０６によって覆われていない。この非被覆部分（露出部分）を、配線パターン１０４のアウターリード部と呼ぶことがある。
・延長部１０４ａ
さらに、配線パターン１０４のインナーリード部の一部は、半導体素子１０８との接続部分からさらに当該表面側開口部１０６ａの中心部に向かって延長した延長部１０４ａが形成されている。より具体的には、延長部１０４ａは、半導体素子１０８の電極１０８ａの位置から、概ね表面側開口部１０６ａの中心まで延伸している。
このように延長部１０４ａを設けたことにより、表面側開口部１０６ａ内に注入される充填剤１１０が、延長部１０４ａをつたって、表面側開口部１０６ａの全体に流入する。すなわち、本実施形態１の半導体装置１００は、半導体素子とテープ基材との間のすき間において、充填剤１１０が表面側開口部１０６ａの内側へと流入し易くなっているのである。したがって、本実施形態１の半導体装置１００によれば、半導体素子とテープ基材との間のすき間に対して、充填剤をより適切に充填することができる。
なお、本実施形態１の半導体装置１００においては、延長部１０４ａの線幅を、０．０５〜０．２０ｍｍとしている。その理由は、以下のとおりである。
本実施形態１の半導体装置１００においては、この延長部１０４ａを電源ラインとしても使用している。
このため、この延長部１０４ａの線幅が０．０５ｍｍよりも細いと、この延長部１０４ａに電圧がかかる際、この延長部１０４ａが電力に耐え切れず焼け焦げる恐れがある。
また、この延長部１０４ａの線幅が０．２０ｍｍよりも太いと、この延長部１０４ａの表面積が大きくなるため、半導体装置１００の小型化の妨げとなる。
さらに、この延長部１０４ａの線幅が０．２０ｍｍよりも太いと、表面側開口部１０６ａの内側における、テープ基材１０２の露出面積が少なくなる一方、この延長部１０４ａの表面積が大きくなる。一般的に、半導体素子の封止に採用される充填剤は、配線パターンの表面に対してよりも、テープ基材の露出部分に対してのほうが密着性が高い。
したがって、表面側開口部１０６ａの内側において、延長部１０４ａの表面積が大きくなるにしたがい、充填剤が剥離しやすくなってしまう。
要するに、本実施形態１の半導体装置１００においては、延長部１０４ａの焼け焦げを防止しつつ、充填剤１１０の剥離防止効果を高めるため、延長部１０４ａの線幅を、その最適な０．０５〜０．２０ｍｍとしているのである。
但し、延長部１０４ａの線幅は、０．０５〜０．２０ｍｍに限るものではなく、０．０５ｍｍ未満であってもよく、０．２０ｍｍを超えるものであっても良い。
また、延長部１０４ａは、図１等で示すように、一端が電極１０８ａに接し他端が途切れているものに限らず、両端が電極１０８ａに接しているもの等、どのように配置されていてもよい。
●表面側絶縁保護膜１０６
表面側絶縁保護膜１０６は、配線パターン１０４が形成されたテープ基材１０２の表面の一部を覆っている。表面側絶縁保護膜１０６は、主に、配線パターン１０４同士の接触によるショートの発生を防止する等の役割を担う。したがって、表面側絶縁保護膜１０６には、絶縁性の素材が用いられる。
表面側絶縁保護膜１０６は、いわゆるソルダーレジストである。表面側絶縁保護膜１０６には、例えば、メラミン樹脂、エポキシ樹脂、ポリイミド樹脂等の素材が採用され得る。
そして、表面側絶縁保護膜１０６には、テープ基材１０２の表面における半導体素子１０８との対向領域が開口している表面側開口部１０６ａが設けられている。
・表面側開口部１０６ａ
この実施形態１では、表面側開口部１０６ａは、半導体素子１０８の外形と概ね同形状を有する。具体的には、図１に示すように、半導体素子１０８の外形は、長方形をなしている。これに応じて、表面側開口部１０６ａは、半導体素子１０８の外形と概ね同形状の長方形をなしている。
表面側開口部１０６ａが形成されていることによって、上述のように配線パターン１０４のインナーリード部が露出している。そのため、表面側開口部１０６ａに設置される半導体素子１０８の電極（バンプ）１０８ａと、配線パターン１０４のインナーリード部の端子とが電気的に接続する。
本実施形態１の半導体装置１００において、表面側開口部１０６ａは、図１に示すように、半導体素子１０８よりも大きさが僅かに大きくなっている。具体的には、表面側開口部１０６ａがなす長方形の各辺の長さは、半導体素子１０８の外形がなす長方形の対応する辺の長さよりも、僅かに長くなっている。
特に、表面側開口部１０６ａがなす長方形の各辺の長さは、半導体素子１０８の外形がなす長方形の対応する辺の長さよりも、０．５０ｍｍを超えない範囲で、長くなっている。これにより、表面側開口部１０６ａの縁部と、半導体素子１０８の縁部とのすき間ｄ２は、０．２５ｍｍ以下となっている。その理由は、以下のとおりである。
表面側開口部１０６ａの大きさは、半導体素子１０８の大きさよりも、より小さくすることが好ましい。表面側開口部１０６ａが大きくなるにしたがい、半導体素子１０８がテープ基材１０２の表面上に搭載されるまでの間、絶縁被服されていない配線領域も大きくなり、導電性異物付着によるショート等の不具合発生の可能性も大きくなるからである。
但し、あえて、すき間ｄ２を設けることにより、この隙間ｄ２内に、半導体素子搭載時の位置合わせ用のマーク（十字型、Ｌ字型等）を設けることができる。これにより、半導体素子搭載時の位置合わせの精度を高めることができる。
また、半導体素子１０８の側面を充填剤１１０で適度に覆うことができ、半導体素子１０８の接合強度をより良好なものとすることができる。
上記の理由から、本実施形態１の半導体装置１００は、すき間ｄ２を設け、その幅を０．２ｍｍまでとすることが好ましいとしており、さらに、表面側開口部１０６ａの大きさの公差０．０５ｍｍを許容するため、すき間ｄ２の幅を０．２５ｍｍまでとすることが好ましいとしている。
このように、本実施形態１の半導体装置１００は、半導体素子１０８の縁部とのすき間を非常に狭くしている。すなわち、表面側開口部１０６ａの大きさを、半導体素子１０８の大きさよりも大きくしつつ、できる限り小さくした。これにより、本実施形態１の半導体装置１００は、充填剤１１０を必要以上に消費する等、開口部が大きすぎることによって生じる様々な問題の発生を防止することができる。
なお、上述したとおり、充填剤１１０の注入は突出開口部１０６ｂから行なわれる。したがって、半導体素子１０８の縁部とのすき間が非常に狭くなっていることにより、充填剤１１０の注入が困難になる等といった不具合は生じない。
・突出開口部１０６ｂ
また、本実施形態１では、表面側絶縁保護膜１０６に設けられた表面側開口部１０６ａの紙面左上角部分および紙面右上角部分のそれぞれに、表面側開口部１０６ａの中心部分から外側に向けて局所的に突出している概ね円形状をなす突出開口部１０６ｂが形成されている。これにより、後述する製造過程で説明するように、充填剤１１０を注入する際には、突出開口部１０６ｂへ充填剤１１０を注入することが可能である。
ここで、本実施形態１の半導体装置１００においては、突出開口部１０６ｂは、半導体素子１０８から最も離れた位置で、半導体素子１０８との対向領域の端部から外側に０．４〜１．０ｍｍ離れている。その理由は、以下のとおりである。
図３に示すように、充填剤１１０を注入する際には、ディスペンサー３００を用い、そのノズル部３０２から、充填剤１１０を突出開口部１０６ｂ内に吐出させる。
一般的に、充填剤１１０の注入に用いられるディスペンサーのノズル部の内径は０．２５ｍｍ程度であり、本実施形態１のノズル部３０２も例外ではなく、その内径が０．２５ｍｍ程度となっている。
このため、上記離間値を０．４ｍｍ未満としてしまうと、充填剤１１０を注入する際のノズル部３０２の位置合わせが困難になる。また、ノズル部３０２が半導体素子１０８と接触してしまい、充填剤１１０の注入に不具合が生じてしまう。
そこで、本実施形態１の半導体装置１００においては、半導体素子１０８からの上記離間値を少なくとも０．４ｍｍとしている。
一方、上記離間値が１．０ｍｍを超えてしまうと、絶縁被服されていない配線領域も大きくなるから、導電性異物付着によるショートや、配線部分の強度不足による断線等の不具合が発生する可能性が高くなる。
そこで、本実施形態１の半導体装置１００においては、上記離間値を１．０ｍｍ以下としている。
要するに、本実施形態１の半導体装置１００においては、充填剤１１０の注入の容易性を高めつつ、配線領域が大きくなることによる不具合の発生を防止するため、上記離間値を、その最適な値である０．４〜１．０ｍｍとしている。
但し、上記離間値は、０．４〜１．０ｍｍに限定されるものではない。すなわち、上記離間値が０．４ｍｍ未満であったり、１．０ｍｍを超えているものを、本発明の範囲から除外するものではない。
要するに、突出開口部１０６ｂは、半導体素子１０８との間に、充填剤１１０を注入するために十分なすき間を形成するものであれば良い。
ここで「テープ基材１０２における半導体素子１０８との対向領域の端部」とは、図１に示す半導体装置１００の上面図における半導体素子１０８の外周と実質的同じ位置を示す。
また、充填剤１１０を注入する際、ノズル部３０２の全部を突出開口部１０６ｂ内に位置させる必要はなく、ノズル部３０２の内径の５０％以上が、突出開口部１０６ｂ内に位置していれば良い。
●充填剤１１０
図１および図２に示した半導体装置１００に対しては、図３に示すように、充填剤１１０が充填される。図３は、充填剤１１０が充填された後の、実施形態１に係る半導体装置１００の側断面を拡大して示す図である。
充填剤１１０は、テープ基材１０２の表面に半導体素子１０８が設置された後、テープ基材１０２の表面に形成されている表面側開口部１０６ａに充填される。この充填剤１１０は、主に、半導体素子１０８ａとテープ基材１０２との接合強度を高めたり、半導体素子１０８ａの表面の保護や、半導体素子１０８とテープ基材１０２との間への異物の混入を防止する等の役割を担う。
ここで、半導体素子１０８の電極１０８ａは、半導体素子１０８の本体から下方（すなわち、テープ基材１０２に近づく方向）に僅かに突出している。このため、半導体素子１０８が設置された後、半導体素子１０８とテープ基材１０２との間には、非常に僅かなすき間が生じる。表面側開口部１０６ａに充填された充填剤１１０は、この表面側開口部１０６ａ内において、毛細管現象により、半導体素子１０８とテープ基材１０２との間のすき間にも入り込むことで、このすき間を埋めるように充填される。
また、表面側開口部１０６ａの縁部によって、すなわち、テープ基材１０２と表面側絶縁保護膜１０６との段差によって、充填剤１１０がせき止められ、この縁部に沿って充填剤１１０が充填されるとともに、充填剤１１０が容易に表面側開口部１０６ａ外へ流出してしまうことが防止される。
この際、表面側開口部１０６ａとの半導体素子１０８とのすき間においては、充填剤１１０は、フィレット形状をなして、半導体素子１０８の側面を覆っている。
充填剤１１０には、流動性および絶縁性を有する素材が用いられる。充填剤１１０には、例えば、エポキシ樹脂が採用され得る。充填剤１１０は、加熱もしくは紫外線等の光が照射されることにより、熱硬化もしくは光硬化する材料が好ましい。
また、表面側絶縁保護膜１０６の表面上の、表面側開口部１０６ａから外側に２〜３ｍｍ広がった部分である、表面側開口部１０６ａの周辺部分には、厚さ５〜３０μｍを有する充填剤１１０からなる薄膜が形成されている。
後述する充填剤充填工程において、表面側開口部１０６ａ全体に広がった充填剤１１０の一部は、表面側開口部１０６ａの前記縁部を乗り越えて、表面側絶縁保護膜１０６の上部に充填剤１１０が及んでしまう場合がある。本実施形態１の半導体装置１００においては、この現象を利用してこのような薄膜を形成している。
これにより、上記表面側開口部１０６ａの周辺部分の強度を高め、配線パターン１０４に応力がかかった場合等に対する耐断線性を高めている。
半導体素子の封止に採用される充填剤の中には、表面側絶縁保護膜に弾かれるものと、表面側絶縁保護膜に馴染むものとがある。本実施形態１の半導体装置１００においては、表面側絶縁保護膜１０６に馴染む充填剤１１０を採用している。このため、上記したように表面側絶縁保護膜１０６の上部に充填剤１１０が及んでしまった場合であっても、この充填剤１１０は、厚さが５〜３０μｍの薄膜としかならない。このため、テープキャリア型半導体装置としての屈曲性は維持されるため、使用上は問題ない。
●裏面側絶縁保護膜１１２
図２に示すように、本実施形態１の半導体装置１００は、裏面側絶縁保護膜１１２をさらに備えている。
裏面側絶縁保護膜１１２は、テープ基材１０２の裏面を覆う。裏面側絶縁保護膜１１２は、主に、テープ基材１０２が片側の面に反ってしまうことを防止する役割を担う。テープ基材１０２の裏面に、配線パターンや金属端子などの導電性を有する部材が設けられている場合、裏面側絶縁保護膜１１２は、これら導電性を有する部材同士の接触によるショートの発生を防止する等の役割をも担う。したがって、裏面側絶縁保護膜１１２には、表面側絶縁保護膜１０６と同様に、メラミン樹脂、エポキシ樹脂、ポリイミド樹脂等、絶縁性の素材を用いることが好ましい。
また、図１および図２に示すように、裏面側絶縁保護膜１１２は、表面側開口部１０６ａの裏側となる部分に、裏面側開口部１１２ａを有する。この実施形態１では、裏面側開口部１１２ａは、半導体素子１０８の外形および表面側開口部１０６ａの外形と概ね同形状を有する。具体的には、図１に示すように、半導体素子１０８の外形および表面側開口部１０６ａの外形は、いずれも長方形をなしている。これに応じて、裏面側開口部１１２ａは、長方形をなしている。
このように、本実施形態１の半導体装置１００は、テープ基材１０２の裏面にも、裏面側開口部１１２ａを有する裏面側絶縁保護膜１１２を設けることとした。これにより、絶縁保護膜の硬化・収縮を、テープ基材１０２の表面および裏面の双方に生じさせることにより、テープ基材の表面側に生じた反りを、テープ基材の裏面側へ生じさせた反りで相殺することができるので、テープ基材１０２が片側の面に反ってしまうことを防止することができる。
特に、この裏面側開口部１１２ａは、半導体素子１０８の対向領域の大きさよりも１．００〜８．５０倍大きく構成されている。その理由は、以下の通りである。
通常、テープ基材の表面上であって、半導体素子と表面側開口部縁部とのすき間部分には、半導体素子搭載時の位置合わせ用のマーク（十字型、Ｌ字型等）が設けられている。
しかしながら、このマークの裏側となるテープ基材の裏面上の位置が裏面側絶縁保護膜に覆われてしまうと、半導体素子搭載時の位置合わせに不具合が生じてしまう。
そこで、本実施形態１の半導体装置１００においては、裏面側開口部１１２ａの大きさを半導体素子１０８の対向領域の大きさよりも少なくとも１．００倍としたことにより、上記マークの裏側となるテープ基材１０２の裏面上の位置が裏面側絶縁保護膜１１２に覆われてしまうことを回避することができるため、不具合を生じさせることなく、半導体素子搭載時の位置合わせを行なうことができる。
また、裏面側開口部１１２ａを、テープ基材１０２の表面における半導体素子１０８の対向領域の大きさよりも、大きくとも８．５０倍とする。これにより、半導体装置をその裏側で固定する際の装置治具と裏面側絶縁保護膜との干渉を回避しつつ、テープ基材の反りを防止することができる。すなわち、８．５０倍を超える大きさになると、表面側への反りを相殺する事が出来なくなる。また、８．５０倍を超える大きさになると、半導体装置１００の外形を金型で打ち抜いた領域と同等以上の開口領域となってしまい、打ち抜き後に反りが再発してしまう。
したがって、裏面側開口部１１２ａは、半導体素子１０８の対向領域の大きさよりも１．００〜８．５０倍大きく構成されている必要がある。
＜半導体装置の製造方法＞
以下、本実施形態１の半導体装置１００の製造過程の一例を示す。
●配線パターン形成工程
まず、テープ基材１０２の表面に配線パターン１０４を形成する。配線パターン１０４は、例えば、テープ基材１０２に対して銅箔をラミネートまたはスパッタ形成した後、銅箔をエッチング加工することによって形成される。
●表面側絶縁保護膜形成工程
次に、配線パターン１０４が形成されたテープ基材１０２の表面に、さらに、表面側絶縁保護膜１０６を形成する。このとき、当該表面側絶縁保護膜１０６において半導体素子１０８との対向領域に表面側開口部１０６ａが形成されるように、配線パターン１０４のインナーリード部およびアウターリード部を避けるように素材を塗布し、表面側絶縁保護膜１０６を形成する。その後、テープ基材１０２の表面に形成された表面側絶縁保護膜１０６は、熱硬化もしくは光硬化等、その素材に応じた硬化処理が施されることによって、硬化する。
●裏面側絶縁保護膜形成工程
そして、テープ基材１０２の裏面に、裏面側絶縁保護膜１１２を形成する。このとき、当該裏面側絶縁保護膜１１２において裏面側開口部１１２ａが形成されるように、この領域をさけるよう素材を塗布し、裏面側絶縁保護膜１１２を形成する。その後、テープ基材１０２の裏面に形成された裏面側絶縁保護膜１１２は、熱硬化もしくは光硬化等、その素材に応じた硬化処理が施されることによって、硬化する。
●半導体素子実装工程
続いて、テープ基材１０２上に半導体素子１０８を実装して、配線パターン１０４と半導体素子１０８の電極１０８ａとの電気的接続を行う。このときの位置合わせは、テープ基材１０２上に設けられているアライメントマークに従って行なわれる。
配線パターン１０４の表面において、少なくとも半導体素子１０８と電気的に接続される部分には、錫メッキまたは金メッキが施されている。そこで、テープ基材１０２の裏面側から配線パターン１０４を加熱した後、半導体素子１０８の電極１０８ａを配線パターン１０４に対して加圧する。これにより、金−錫の共晶合金形成、または金−金の熱圧着により、電極１０８ａとこれに対応する配線パターン１０４とが、電気的に接続された状態で固着する。すなわち、半導体素子１０８と配線パターン１０４とが電気的に接続されるとともに、テープ基材１０２に対して半導体素子１０８が固定されることとなる。
●充填剤充填工程
続いて、充填剤１１０の充填を行う。充填には、従来周知のディスペンサー３００を用いる。ディスペンサー３００には、予め十分な量の充填剤１１０が充填されている。
充填剤１１０を充填する際、まず、ディスペンサー３００のノズル部３０２を、突出開口部１０６ｂ内のある位置（例えば、図１中に示す位置Ｐ２）に位置させる。そして、ノズル部３０２の先端から、充填剤１１０を吐出させることにより、充填剤１１０を、突出開口部１０６ｂ内へ注入する。
本実施形態１では、突出開口部１０６ｂは、半導体素子１０８から最も離れた位置で、半導体素子１０８から、０．４〜１．０ｍｍ離れている。これにより、充填剤１１０を注入する際には、突出開口部１０６ｂから充填剤１１０を注入することが可能である。この場合、ディスペンサー３００のノズル部３０２を少なくとも突出開口部１０６ｂ内に位置させれば良いため、ディスペンサー３００のノズル部３０２の位置決めを容易に行なうことができる。また、ディスペンサー３００のノズル部３０２の位置決めに誤差が生じた場合であっても、この誤差を許容することができる。
既に説明したとおり、充填剤１１０は流動性を有する。このため、充填剤１１０は、突出開口部１０６ｂから表面側開口部１０６ａ内へと進入すると、毛細管現象によって、半導体素子１０８とテープ基材１０２との間を広がり、表面側開口部１０６ａ全体に広がる。
〔実施形態２〕
以下に説明する本実施形態２では、上述した実施形態１の異なる点のみを説明する。したがって、説明の便宜上、実施の形態１で用いたものと同じ機能を有する部材には同じ参照符号を付して、その説明を省略する。
図４は、実施形態２に係る半導体装置１００の表面を示す図である。図４に示す半導体装置１００は、図４に示すように、表面側開口部１０６ａの大きさが半導体素子１０８の（テープ基材１０２との）対向面の大きさよりも小さくなっている点で、実施形態１の半導体装置１００と相違する。
具体的には、表面側開口部１０６ａがなす長方形の各辺の長さは、半導体素子１０８の外形がなす長方形の対応する辺の長さよりも、僅かに短くなっている。
表面側開口部１０６ａの大きさは、半導体素子１０８の電極１０８ａと、配線パターン１０４のインナーリード部の端子との接続に支障がない程度に小さくすることができる。
このように、表面側開口部１０６ａの大きさを半導体素子１０８の（テープ基材１０２との）対向面の大きさよりも小さくしたことにより、本実施形態２の半導体装置１００は、充填剤１１０を必要以上に消費する等、開口部が大きいことによって生じる様々な問題の発生をより防止することができる。
ここで、表面側開口部１０６ａの大きさが半導体素子１０８の対向面の大きさよりも小さくなっていることにより、半導体素子１０８の縁部と表面側開口部１０６ａの縁部との間のすき間が無くなっている。しかしながら、本実施形態２の半導体装置１００においても、実施形態１の半導体装置１００と同様に、突出開口部１０６ｂが半導体素子１０８よりも外側に露出していることから、充填剤１１０の注入は突出開口部１０６ｂから不具合なく実施することができる。
（変形例）
表面側開口部１０６ａの形状及び設置位置は、実施形態１および２で説明したものに限らない。表面側開口部１０６ａは、少なくとも、この表面側開口部１０６ａに充填された充填剤１１０によって半導体素子１０８とテープ基材１０２とを適度な強度で接合することができるように構成されていれば、どのような形状を有していても良く、どのような位置に設けられていても良い。
また、突出開口部１０６ｂの形状及び設置位置は、実施形態１および２で説明したものに限らない。突出開口部１０６ｂは、少なくとも半導体素子１０８から離れた位置に充填剤１１０を注入するために十分なすき間を形成するものであれば、どのような形状を有していても良く、どのような位置に設けられていても良い。但し、突出開口部１０６ｂは、実施形態１および２で例示されているように、部分的に、充填剤１１０を注入するために十分な大きさを有する円形、矩形、多角形、またはその他形状をなしていることが好ましい。
以下、表面側開口部１０６ａおよび突出開口部１０６ｂの変形例を実施形態３として説明する。
〔実施形態３〕
図５は、実施形態３に係る半導体装置１００の表面を示す図である。図５に示すように、本実施形態３の半導体装置１００は、半導体素子１０８の左上角部の近傍に突出開口部１０６ｂ設けられている点では、実施形態２の半導体装置１００と同様である。しかしながら、本実施形態３の半導体装置１００は、表面側開口部１０６ａの大きさが半導体素子１０８よりもさらに小さくなっている点で、実施形態２の半導体装置１００と相違する。これに応じて、本実施形態３の半導体装置１００においては、表面側絶縁保護膜１０６に対し、表面側開口部１０６ａと突出開口部１０６ｂとを連結し、充填剤１１０の流入通路の役割を担う開口部１０６ｃが設けられている。その他の点については、実施形態２の半導体装置１００と同様であるため、説明を省略する。
このように、本実施形態３の半導体装置１００においては、表面側開口部１０６ａの大きさが半導体素子１０８よりもより小さくなっている。これにより、本実施形態３の半導体装置１００は、充填剤１１０を必要以上に消費する等、開口部が大きいことによって生じる様々な問題の発生をより防止することができる。
また、この実施形態３の半導体装置１００と、実施形態２の半導体装置１００とでは、開口部の形状が異なるが、充填剤１１０を注入するために十分なすき間を形成する突出開口部１０６ｂを有している点で変わりはない。したがって、この実施形態３の半導体装置１００においても、充填剤１１０を注入する際には、突出開口部１０６ｂ内であれば、どの位置からでも、充填剤１１０を注入することが可能である。
なお、本実施形態３の半導体装置１００においても、実施形態１の半導体装置１００と同様に、充填剤１１０の注入は突出開口部１０６ｂから行なわれる。したがって、表面側開口部１０６ａの大きさがより小さくなっていることにより、充填剤１１０の注入が困難になる等といった不具合は生じない。
なお、図５に示す本実施形態３の半導体装置１００においては、表面側開口部１０６ａの大きさを小さくしたことにより、配線パターン１０４上の、半導体素子１０８の電極１０８ａと接続される部分が、表面側絶縁保護膜１０６に覆われている。したがって、実施形態３の半導体装置１００において、半導体素子１０８を設置する際には、電極１０８ａが表面側絶縁保護膜１０６を突き抜けるように、適度に半導体素子１０８を加圧する。これにより、電極１０８ａおよび／または配線パターン１０４が表面側絶縁保護膜１０６を突き破って、両者の電気的に接続を実現することができる。本実施形態３の半導体装置１００においては、表面側絶縁保護膜１０６の厚さが１０μｍ程度であるのに対し、電極１０８ａの突出量が１５〜２０μｍ程度であるから、前記方法により、電極１０８ａと配線パターン１０４とを電気的に接続することが可能となっている。
〔実施形態４〕
図６は、実施形態４に係る半導体装置１００の表面を示す図である。図６に示すように、本実施形態４の半導体装置１００は、表面側開口部１０６全体が概ね円形状をなしており、そのうちの一部が、突出開口部１０６ｂとして、半導体素子１０８の下辺の中央部分から外側に突出して設けられている点で、実施形態３の半導体装置１００と相違する。その他の点については、実施形態３の半導体装置１００と同様であるため、説明を省略する。
このように、本実施形態４の半導体装置１００は、表面側開口部１０６全体が概ね円形状をなしており、そのうちの一部が、突出開口部１０６ｂとして、半導体素子１０８の下辺の中央部分から突出して設けられており、結果的に、表面側開口部１０６の全体の大きさが小さくなっている。これにより、本実施形態４の半導体装置１００は、充填剤１１０を必要以上に消費する等、開口部が大きいことによって生じる様々な問題の発生をより防止することができる。
また、本実施形態４の半導体装置１００においては、半導体素子１０８が設置される位置の中央近傍に開口部を有する表面側絶縁保護膜１０６を用いているので、半導体素子の外形が異なる様々な半導体装置１００に対して、この表面側絶縁保護膜１０６を流用することができる。
また、この実施形態４の半導体装置１００と、実施形態３の半導体装置１００とでは、突出開口部１０６ｂの形状が異なるが、充填剤１１０を注入するために十分なすき間を形成する突出開口部１０６ｂを有している点で変わりはない。したがって、この実施形態４の半導体装置１００においても、充填剤１１０を注入する際には、突出開口部１０６ｂ内であれば、どの位置からでも、充填剤１１０を注入することが可能である。
なお、本実施形態４の半導体装置１００においても、実施形態３の半導体装置１００と同様に、充填剤１１０の注入は突出開口部１０６ｂから行なわれる。したがって、表面側開口部１０６全体の大きさが小さくなっていることにより、充填剤１１０の注入が困難になる等といった不具合は生じない。
また、実施形態３と同様に、本実施形態４の半導体装置１００においても、表面側開口部１０６ａの大きさを小さくしたことにより、配線パターン１０４上の、半導体素子１０８の電極１０８ａと接続される部分が、表面側絶縁保護膜１０６に覆われている。したがって、本実施形態４の半導体装置１００においても、半導体素子１０８を設置する際には、電極１０８ａが表面側絶縁保護膜１０６を突き抜けるように、適度に半導体素子１０８を加圧する。これにより、電極１０８ａおよび／または配線パターン１０４が表面側絶縁保護膜１０６を突き破って、両者の電気的に接続を実現することができる。本実施形態４の半導体装置１００においても、表面側絶縁保護膜１０６の厚さが１０μｍ程度であるのに対し、電極１０８ａの突出量が１５〜２０μｍ程度であるから、前記方法により、電極１０８ａと配線パターン１０４とを電気的に接続することが可能となっている。
なお、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明に係る半導体装置および製造方法は、テープ基材上に配置された電子部品を充填剤で封止する技術が採用された様々な半導体装置および製造方法に適用することができる。
１００ 半導体装置
１０２ テープ基材
１０４ 配線パターン
１０６ 表面側絶縁保護膜
１０６ａ 表面側開口部
１０６ｂ 突出開口部
１０８ 半導体素子
１０８ａ 電極
１１０ 充填剤
１１２ 裏面側絶縁保護膜
１１２ａ 裏面側開口部

Claims (6)

  1. 半導体素子が、テープ基材の表面に形成された配線パターンと電気的に接続された状態で、当該テープ基材の表面に実装されているテープキャリア型半導体装置であって、
    前記テープ基材の表面を覆う表面側絶縁保護膜と、前記テープ基材の裏面を覆う裏面側絶縁保護膜とを備え、
    前記表面側絶縁保護膜には、前記テープ基材の表面における前記半導体素子との対向領域の少なくとも一部の領域が開口している表面側開口部が設けられているとともに、前記半導体素子との対向領域よりも外側に突出している突出開口部がさらに設けられており、
    前記裏面側絶縁保護膜には、前記表面側開口部の裏側となる部分が開口している裏面側開口部が設けられており、
    前記裏面側開口部は、前記テープ基材の表面における前記対向領域の大きさの１．００〜８．５０倍の大きさを有して開口しており、
    前記半導体素子と前記対向領域との間は、充填剤によって充填されている
    ことを特徴とする半導体装置。
  2. 前記半導体素子および前記表面側開口部は、それぞれ矩形状をなしており、
    前記表面側開口部がなす矩形状の各辺の長さは、前記半導体素子がなす矩形状の対応する辺の長さに０．５０ｍｍを加えた長さよりも短い
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記突出開口部は、
    前記半導体素子との対向領域の端部から外側に０．４〜１．０ｍｍ突出している
    ことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記テープ基材の表面の前記表面側開口部内には、
    前記半導体素子との接続部分から当該表面側開口部の中心部に向かって延伸しており、且つ０．０５〜０．２０ｍｍ幅を有する、前記配線パターンの延長部が形成されている
    ことを特徴とする請求項１〜３のいずれかに記載の半導体装置。
  5. 前記表面側絶縁保護膜の表面上の、前記表面側開口部の端部から外側に２〜３ｍｍ広がった部分である、前記表面側開口部の周辺部分には、厚さ５〜３０μｍを有する薄膜が形成されている
    ことを特徴とする請求項１〜４のいずれかに記載の半導体装置。
  6. 半導体素子が、テープ基材の表面に形成された配線パターンと電気的に接続された状態で、当該テープ基材の表面に実装されているテープキャリア型半導体装置の製造方法であって、
    前記テープ基材の表面を覆う表面側絶縁保護膜を形成する表面側絶縁保護膜形成工程と、前記テープ基材の裏面を覆う裏面側絶縁保護膜を形成する裏面側絶縁保護膜形成工程とを含み、
    前記表面側絶縁保護膜形成工程では、当該表面における前記半導体素子との対向領域の少なくとも一部の領域が開口している表面側開口部が設けられているとともに、前記半導体素子との対向領域よりも外側に突出している突出開口部がさらに設けられている、前記表面側絶縁保護膜を形成し、
    前記裏面側絶縁保護膜形成工程では、前記表面側開口部の裏側となる部分が開口している裏面側開口部であって、前記テープ基材の表面における前記対向領域の大きさの１．００〜８．５０倍の大きさを有して開口している裏面側開口部が設けられている、前記裏面側絶縁保護膜を形成し、
    前記テープ基材の表面における前記半導体素子との対向領域に、充填剤を、前記突出開口部から充填する充填剤充填工程をさらに含む
    ことを特徴とする製造方法。
JP2011037573A 2011-02-23 2011-02-23 半導体装置およびその製造方法 Active JP5214753B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011037573A JP5214753B2 (ja) 2011-02-23 2011-02-23 半導体装置およびその製造方法
US13/398,910 US8598692B2 (en) 2011-02-23 2012-02-17 Semiconductor device and method for manufacturing same
TW101105898A TWI460797B (zh) 2011-02-23 2012-02-22 半導體裝置及捲帶式承載型半導體裝置之製造方法
CN201210046998.XA CN102651353B (zh) 2011-02-23 2012-02-22 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011037573A JP5214753B2 (ja) 2011-02-23 2011-02-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012175000A JP2012175000A (ja) 2012-09-10
JP5214753B2 true JP5214753B2 (ja) 2013-06-19

Family

ID=46652074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011037573A Active JP5214753B2 (ja) 2011-02-23 2011-02-23 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US8598692B2 (ja)
JP (1) JP5214753B2 (ja)
CN (1) CN102651353B (ja)
TW (1) TWI460797B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347575B (zh) * 2013-08-07 2017-03-01 日月光半导体制造股份有限公司 半导体封装件及其制造方法
TWI596729B (zh) * 2016-12-15 2017-08-21 南茂科技股份有限公司 晶片封裝結構
US10777498B2 (en) * 2017-08-29 2020-09-15 Novatek Microelectronics Corp. Chip on film package with reinforcing sheet

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190593A (ja) * 1992-01-10 1993-07-30 Hitachi Ltd テープキャリア型半導体装置
JP3129960B2 (ja) * 1996-02-27 2001-01-31 シャープ株式会社 Ｆｐｃ上のベアチップｉｃの樹脂封止構造およびその製造方法
JP3367886B2 (ja) 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
JP3792554B2 (ja) * 2001-03-26 2006-07-05 シャープ株式会社 表示モジュール及びフレキシブル配線板の接続方法
JP2003347366A (ja) * 2002-05-27 2003-12-05 Hitachi Cable Ltd 半導体装置用テープキャリア、半導体装置およびその半導体装置の製造方法
JP2004349399A (ja) 2003-05-21 2004-12-09 Nec Corp 部品実装基板
JP3722223B2 (ja) * 2003-10-27 2005-11-30 セイコーエプソン株式会社 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP2005175113A (ja) 2003-12-10 2005-06-30 Fdk Corp フリップチップ実装用プリント配線基板
JP2005311321A (ja) * 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
TWM269571U (en) * 2004-12-27 2005-07-01 Advanced Semiconductor Eng Multi-chip-on-film package and the flexible multi-layer wiring board for the same
JP4009872B2 (ja) * 2006-03-07 2007-11-21 セイコーエプソン株式会社 半導体装置の製造方法
JP5057043B2 (ja) 2007-06-25 2012-10-24 ブラザー工業株式会社 電子部品が搭載されたフレキシブル基板及びそれを備えた記録装置
JP2011018927A (ja) * 2010-09-07 2011-01-27 Murata Mfg Co Ltd 回路基板

Also Published As

Publication number Publication date
CN102651353B (zh) 2015-04-15
TWI460797B (zh) 2014-11-11
US20120211877A1 (en) 2012-08-23
CN102651353A (zh) 2012-08-29
JP2012175000A (ja) 2012-09-10
TW201241939A (en) 2012-10-16
US8598692B2 (en) 2013-12-03

Similar Documents

Publication Publication Date Title
JP5481724B2 (ja) 半導体素子内蔵基板
JP4651359B2 (ja) 半導体装置およびその製造方法
US7825499B2 (en) Semiconductor package and trenched semiconductor power device using the same
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
US20170245365A1 (en) Printed wiring board and method for manufacturing the same
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP5214753B2 (ja) 半導体装置およびその製造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
JP2010062316A (ja) 半導体装置及び半導体装置の製造方法
JP2000124344A (ja) 樹脂封止型半導体装置及びその製造方法
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
JP4688443B2 (ja) 半導体装置の製造方法
JP2006237367A (ja) プリント配線板
JP2008235615A (ja) 配線基板、それを用いた半導体装置およびその製造方法
JP2004186213A (ja) 回路基板および半導体装置
JP2004214255A (ja) 電子部品の接続構造
JP4561969B2 (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法
JP2003347494A (ja) リードフレーム及びその製造方法
JP3646663B2 (ja) 半導体装置の製造方法
JP2010067850A (ja) 回路装置
JP3063691B2 (ja) フレキシブルフィルム及びこれを有する半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130227

R150 Certificate of patent or registration of utility model

Ref document number: 5214753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250