JP2009140966A - 半導体パッケージ及びその製造方法 - Google Patents

Abstract

【課題】小型化及び機械的負荷に対する耐久性向上を図ることができる半導体パッケージ及びその製造方法を提供する。
【解決手段】１単位の半導体パッケージを構成する電極パターンを繰り返し形成して成る基板上に多数の半導体チップを実装し、これら半導体チップ群を含む実装基板面の全面を樹脂封止した後、個別に分割して成る半導体パッケージにおいて、該分割した端面に露出した電極３１の樹脂接触面側と封止樹脂６との間に接着層５を形成して介在させたことを特徴とする。この半導体パッケージ１の製造方法は、半導体チップ４を基板２に実装した後に、分割端面に露出する電極パターンの樹脂接触面に接着層を形成し、次いでこれら半導体チップ群を含む基板実装面の全面を樹脂封止し、この封止樹脂６の硬化を待って、個別に分割して製造することを特徴とする。
【選択図】 図１

Description

本願発明は、半導体パッケージの技術分野に属し、特に、樹脂基板上に表面をメッキ処理した導電性の電極パターンを形成し、この電極と基板上に半導体チップを実装した後、半導体チップ実装側を樹脂封止した半導体パッケージとその製造方法に関する。

従来から、基板に実装した半導体チップを樹脂封止して機械的強度を確保した半導体パッケージが電子部品として、広く用いられている。この半導体パッケージは、１単位の半導体パッケージを構成する電極パターンを行列状に繰り返し形成した基板上に多数の半導体チップを搭載すると共にワイヤ接続等の配線によって実装し、該半導体チップ群を含む実装基板面の全面を樹脂封止した後、各電極パターンに従って個別に分割して形成されるものである。

このような半導体パッケージとしては、種々の形態のものが開示されている。その一例として、本出願人は、先の出願において、隣接する電極パターン間での共有部分のビアホールを半裁する線に沿って分割して成る半導体パッケージを開示している（特許文献１参照。）。これは、半導体パッケージ内における半導体チップ搭載以外の基板面の比率を低減させてパッケージの小型化を図ると共に、側端面に電極が露出することによる他の電子機器実装時の確認及び検証作業の向上を図ったものである。

また、別な開示例としては、基板上に実装した半導体チップ及び電極パターンを含む実装領域を囲むように接合材層を枠状に設け、この接合材層の枠を切断線として分割た半導体パッケージが開示されていた（例えば、特許文献２参照。）。この半導体パッケージは、基板との封止樹脂との切断界面の密着性の向上を図ったものである。
特開２００１−３３９００２号公報（第３−４頁、第１図） 特開２００２−１６１９３号公報（第３―５頁、第１図）

一般的に電子部品への小型軽量化と機械的耐久性の向上は不断のないものであり、この傾向は半導体パッケージにおいても同様である。かかる傾向の下、特許権として認められている特許文献１の半導体パッケージにおいても、本出願人は、さらなる改良点を見出して開発を続行している。

特許文献１の半導体パッケージは、基板両面を導通する電極となるビアホールの半裁部を半導体パッケージの側端面に露出させている。このため、メッキ処理した電極表面と封止樹脂との間の密着強度と、基板と封止樹脂との間の密着強度に差が生じ易く、半導体パッケージ全体に外力が加わった場合に弱い方への応力集中が起き、パッケージ内に不良部分が発生するおそれがあった。このため、特許文献１の半導体パッケージに関しては、上記部分の強度を向上し、半導体パッケージ全体の機械的負荷に対する耐久性を向上させることが改良点であった。

一方、別の開示例としての特許文献２の半導体パッケージに関しては、電極パターンの一部が側端面に露出する構成ではないため、機械的負荷に対する耐久性は強いと言える。しかし、電極パターンを囲う枠状の接合材層の配置を必須とするため、かかる接合材層の領域確保のため、半導体パッケージのさらなる小型化の要望には十分に応えられないものであった。

そこで、本願発明は上述した問題点の解決を図るべく為されたものであり、さらなる小型化の要求を満足すると共に、機械的負荷に対する耐久性向上を得ることができる新規な半導体パッケージ及びその製造方法を提供するものである。

上記目的を達成するため、本願発明にかかる半導体パッケージ（以下、「本パッケージ」と称する。）は、以下のように構成している。

１単位の半導体パッケージを構成する電極パターン（３）を繰り返し形成して成る基板上に多数の半導体チップ（４）を実装し、これら半導体チップ群を含む実装基板面の全面を樹脂封止した後、個別に分割して成る半導体パッケージにおいて、該分割した端面に露出した電極パターン（３）の樹脂接触面側と封止樹脂（６）との間に接着層（５）を形成して介在させたことを主要な特徴とするものである。

上記の主要な構成要素である接着層（５）の形成においては、分割した端面に露出した電極パターン（３）の樹脂接触面を含み、かつこれを通る分割線に沿った基板上の所定領域に形成するようにしても良い。なお、この接着層（５）は封止する樹脂材の物性や電極面のメッキ形成材との密着性等を考慮して最良のものが選択されるが、半導体製造行程で一般的に用いられるレジスト材を用いるのが好適である。

次に、上記した構成から成る本パッケージ（１）の製造方法は、半導体チップ（４）を基板（２）に実装した後に、分割端面に露出する電極パターン（３）の樹脂接触面に接着層（５）を形成し、次いでこれら半導体チップ群を含む基板実装面の全面を樹脂封止し、この封止樹脂（６）の硬化を待って、個別に分割して製造することを特徴としている。

さらに、分割端面に露出する電極パターン（３）の樹脂接触面と共に、分割線に沿った基板上の所定領域に接着層（５）を形成しても良い。この所定領域とは、上記した電極パターン（３）の樹脂接触面の近傍の他に、これを含む分割線に沿った連続状の領域、別言すると帯状に形成するようにしても良い。この場合は、分割端面に接着層（５）が基板（２）と樹脂層の間に連続層状に露出する態様となる。

上記構成の本パッケージ（１）をさらに敷衍して説明すると、以下の態様になる。
すなわち、両面に形成した電極パターン（３）の表面をメッキ処理した基板（２）と、該基板（２）の所定位置に搭載すると共に、該電極パターン（３）とワイヤ接続する半導体チップ（４）と、該半導体チップ（４）の実装側を半導体チップ（４）及びワイヤ（４１）を含めた基板全面を覆う封止樹脂（６）と、から成り、上記電極パターン（３）の一部は基板（２）の端辺上に位置する共に、ワイヤ接続部以外の電極パターン（３）の表面と封止樹脂（６）の間に介在する接着層（５）を形成したことを特徴としている。

上記の接着層（５）は、全ての電極パターン（３）の表面ではなく、少なくとも基板（２）の端辺上に位置し、本パッケージ（１）の側端面に露出する電極（３１）の表面に限定して形成するようにしても良い。また、基板（２）の端辺上の全辺に渡って、つまり、電極（３１）及び基板（２）の表面を横断するように辺方向に沿って帯状に形成しても良い。かかる形態の接着層（５）の形成により、本パッケージ（１）の側端面には一筋の帯状の接着層（５）が露出することなる。かかる接着層（５）はレジスト材、例えば、エポキシ系樹脂やアクリレート系樹脂から適宜に選択することが好適である。

そして、かかる構成の本パッケージ（１）の製造方法は、以下の行程を具備している。
すなわち、樹脂材から成る基板（２）の両面に１単位の本パッケージ（１）の電極パターン（３）を、隣接する他の電極パターン（３）と一部の電極（３１）を共有するように行列状に多数形成する行程と、該基板（２）の片面側であって、１単位の本パッケージ（１）の電極パターン（３）に分割する線上に沿って帯状の接着層（５）を形成する行程と、該接着層（５）を形成した以外の電極パターン（３）の表面をメッキ処理する行程と、該接着層（５）を形成した側の各電極パターン領域内に半導体チップ（４）を搭載すると共にワイヤ接続して実装する行程と、該半導体チップ（４）を実装した側の基板（２）を全面に渡って樹脂封止する行程と、該基板（２）を１単位の本パッケージ（１）に分割する線上に沿って分割する行程と、を備えることを特徴としている。

上記接着層（５）の形成位置は、分割した本パッケージ（１）の側端面に電極（３１）が露出する共有部分の分割線上に限定している。この接着層（５）の配置により、樹脂封止した基板（２）から本パッケージ（１）を分割すると、接着層（５）は本パッケージ（１）の側端面の全辺に渡って位置することとなる。

なお、上記において、括弧付きで記した図面符号は、発明の理解を容易にするため参考として付記したもので、この図面上の形態に限定するものでないことはもちろんである。

上述した本パッケージは、電極部分の一部が側端面に露出すると共に、露出部分における電極表面と封止樹脂との間に接着層が介在する構成である。このため、電極表面と封止樹脂との密着性が向上し、外力による当該部分の剥離やクラックの発生が抑制される結果、半導体パッケージとしての機械的負荷に対する耐久性の格段の向上が図れることになる。不十分な密着は半導体パッケージの封止樹脂の歪みを増大させ、ワイヤ断線や半導体チップの直付け部位の接触不良を招いていたが、上記接着層を介在させることより、これを防止して製品の信頼性を高めることができる。これらの効果により、本パッケージは機械的強度を低下させることなく、より一層の信頼性を伴った小型化を図ることができ、小型化が不断の要求である電子部品への適用に即応できるものである。

加えて、本パッケージの製造方法においては、電極表面の一部には接着層を形成しているために電極表面のメッキ処理領域が減少することとなる。この結果、昨今の価格上昇が著しい金等のメッキ材を削減でき、製造コスト削減にも大きく寄与するものである。

以下、本パッケージ及びその製造方法の実施形態例について、図面に基づき詳細に説明する。図１は本パッケージの実施例（以下、「本実施例」と称する。）の外観を示す斜視図であり、図２は本実施例の外観を示す側面図であり、図３は本実施例の製造行程を示すフローチャートであり、図４は本実施例の製造行程を示す斜視図（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）であり、図５は本実施例の強度テストの仕様を示す説明図である。

本実施例に係る本パッケージ１は、主に樹脂材からなる基板２の上面に形成した電極パターン内の所定位置に搭載した半導体チップ４を、電極パターン３の構成要素である電極３１からワイヤ４１で接続して実装し、該実装した半導体チップ４の全体をモールド樹脂６で樹脂封止したものである。そして、前記構成と併せて、基板２及び電極パターン３の一部とモールド樹脂６との間に接着層５を介在させて形成した構成である。上記の電極パターン３の表面は、高導電性を得るため金メッキ処理を施している。なお、以下の説明では、便宜上、基板２のモールド樹脂側（半導体チップ実装側）を上面、これの反対側を下面する。

上記電極パターン３は、銅等の導電材からなり、基板端部の２辺の４箇所に半導体チップ４を囲むように形成した電極３１と、基板下面の半導体チップ搭載位置の反対位置に形成した補強部３２とから構成している。この電極３１は基板上面側を半導体チップ４とワイヤ４１によって接続し、基板上面側と下面側とを半裁したビアホール３１ａ（ブラインドビア）により電気的に接続すると共に、下面側を他の電子機器の基板等への実装端子として機能している。上記形態の電極３１は基板端部に位置するために本パッケージ１を個別に分割した場合に側端面にその一部が露出することとなる。補強部３２は本パッケージ全体の剛性強化を図ると共に、熱伝導性材を用いることにより半導体チップ４からの放熱板としても機能している。この補強部３２は、適宜の形状であり、又は省略可能である。

かかる構成の下、本願発明の主眼となる部分は、基板２及び電極パターン３の一部とモールド樹脂６との間に接着層５を介在するように形成したことである。本実施例における接着層５は、エポキシ系樹脂又はアクリレート系樹脂を主成分とするレジスト材を用いて、電極３１を形成した基板２の対向する２辺の全辺に渡って帯状に形成している。したがって、接着層５は基板端部に沿って基板表面及び電極表面を連続的に覆いつつ、これらとモールド樹脂６の間に介在する積層状を呈することとなる。接着層５が覆う電極パターン３の表面は、レジスト材との密着性を低下させないため金メッキ処理は省略されている。

上記接着層５は、上面視では、基板２の対向する端辺２１に渡って帯状に連続形成しているが、基板部分は省略して電極上面に限定して形成しても良く、電極３１が基板２の４辺にある本パッケージ仕様の場合には、半導体チップ４を囲むように、必要最小限の４辺域に渡って連続形成するようにしても良い。

次に、上述した構成の本パッケージ１の製造方法を、以下に詳述する。
先ず、両面銅張り基板材をホトグラフィック技術等によりエッチング処理し、基板２の両面に電極パターン３を行列状に複数個形成する。この電極パターン３においては隣接する本パッケージ間で電極３１を共有する配置構成としている。電極３１には上面側が閉塞した長孔状のビアホール３１ａを形成しており、基板２の上下面を電気的に接続している。また、基板２の下面側には半導体チップ４と略同等の大きさで矩形状の補強部３２を形成している。

上記の電極パターン３の形成後に、基板２の上面側に電極３１の一部を覆う所定幅の接着層５を形成している。接着層５は隣接する本パッケージ間で共有する電極３１を横断又は跨るように被覆形成し、１単位の本パッケージ１に分割する線上に沿って所望の幅をもって形成している。接着層５は半導体製造過程で一般的に用いられるレジスト材を塗布又は印刷等により形成している。そして、接着層５の形成後に接着層５が覆っている部分を除く電極パターン３の表面を金メッキ処理する。

金メッキ処理後には、基板上面の各電極パターン領域内の所定位置に半導体チップ４を搭載して固定し、ワイヤボンディング法により半導体チップ４の接続端子と電極パターン３の電極３１とをワイヤ４１により連結し、半導体チップ４を基板２に実装する。

半導体チップ４の実装後には、基板全体をモールド金型にセットし、モールド樹脂６を半導体チップ実装側に充填して樹脂封止を行う。モールド樹脂６の硬化後には、基板全体を分割線に沿って分割処理する。この分割処理により、各電極３１のビアホール３１ａは半裁され、接着層５は帯状体の中心線に沿って分割されることとなる。接着層５は電極３１とモールド樹脂６の密着性を向上させると共に弾性を有するため、分割時の本パッケージ１へ及ぼす機械的負荷を減少させる副次的な効果を有する。

かかる製造工程の結果、本パッケージ１の側端面には電極３１及び接着層５が露出することとなるが、分割処理の切断面と基板２の側端面が一致するため、基板２に対する本パッケージ１の占有比率を大きくできると共に本パッケージ１の小型化も図れることとなる。

因みに、本パッケージ１について、機械的負荷の耐久性を確認する強度テストを実施した。この強度テストの仕様は、図５に示すように、他の電子機器の実装基板７に本パッケージ１を実装すると共に、この実装基板７を２点の支持部８により支持して強制的な曲げ荷重を加え、電極とモールド樹脂の剥離やクラックの有無、モールド樹脂内のワイヤ切断の有無を確認するものである。

この結果、本パッケージは、接着層がない半導体パッケージと比べると、基板の曲げ量としては２０〜４０％の増加時、荷重としては２０〜３０％の増加時、又は実装基板の破断時に上記の剥離やクラック若しくはワイヤ切断が認められ、その機械的耐久性の向上を確認することができた。

本実施例の外観を示す斜視図である。 本実施例の外観を示す側面図である。 本実施例の製造行程を示すフローチャートである。 本実施例の製造行程を示す斜視図（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）である。 本実施例の強度テストの仕様を示す説明図である。

符号の説明

１ 本パッケージ
２ 基板
２１ 端辺
３ 電極パターン
３１ 電極
３１ａ ビアホール
３２ 補強部
４ 半導体チップ
４１ ワイヤ
５ 接着層
６ モールド樹脂
７ 実装基板
８ 支持部

Claims (7)

1. １単位の半導体パッケージを構成する電極パターン（３）を繰り返し形成して成る基板上に多数の半導体チップ（４）を実装し、これら半導体チップ群を含む実装基板面の全面を樹脂封止した後、個別に分割して成る半導体パッケージにおいて、
   該分割した端面に露出した電極パターン（３）の樹脂接触面側と封止樹脂（６）との間に接着層（５）を形成して介在させたことを特徴とする半導体パッケージ。
2. 接着層（５）の形成において、
   該分割した端面に露出した電極パターン（３）の樹脂接触面を含み、かつこれを通る分割線に沿った基板上の所定領域に接着層（５）を形成したことを特徴とする請求項１記載の半導体パッケージ。
3. 接着層（５）は、レジスト材から成ることを特徴とする請求項１、又は２記載の半導体パッケージ。
4. １単位の半導体パッケージ（１）の電極パターン（３）を繰り返し形成して成る基板上に多数の半導体チップ（４）を実装し、これら半導体チップ群を含む実装基板面の全面を樹脂封止した後、各電極パターン（３）に従って個別に分割して成る半導体パッケージの製造方法において、
   分割端面に露出する電極パターン（３）の樹脂接触面に接着層（５）を形成した後に、樹脂封止したことを特徴とする半導体パッケージの製造方法。
5. 請求項４記載の半導体パッケージの製造方法において、
   さらに、分割端面に露出する電極パターン（３）の樹脂接触面と共に、分割線に沿った基板上の所定領域に接着層（５）を形成したことを特徴とする半導体パッケージの製造方法。
6. 基板（２）の両面に１単位の半導体パッケージ（１）の電極パターン（３）を、隣接する他の電極パターン（３）と一部を共有するように行列状に多数形成する行程と、
   該基板（２）の片面側であって、１単位の半導体パッケージ（１）の電極パターン（３）に分割する線上に沿って帯状の接着層（５）を形成する行程と、
   該接着層（５）を形成した以外の電極パターン（３）の表面をメッキ処理する行程と、
   該接着層（５）を形成した側の各電極パターン領域内に半導体チップ（４）を搭載すると共にワイヤ接続して実装する行程と、
   該半導体チップ（４）を実装した側の基板（２）を全面に渡って樹脂封止する行程と、
   該基板（２）を１単位の半導体パッケージ（１）に分割線上に沿って分割する行程と、
   を備えることを特徴とする半導体パッケージの製造方法。
7. 接着層（５）の形成位置を、分割した半導体パッケージ（１）の側端面に電極パターン（３）が露出する共有部分の分割線上としたことを特徴とする請求項６記載の半導体パッケージの製造方法。

Images