JP2015177116A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015177116A
JP2015177116A JP2014053880A JP2014053880A JP2015177116A JP 2015177116 A JP2015177116 A JP 2015177116A JP 2014053880 A JP2014053880 A JP 2014053880A JP 2014053880 A JP2014053880 A JP 2014053880A JP 2015177116 A JP2015177116 A JP 2015177116A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
semiconductor layer
electrodes
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014053880A
Other languages
English (en)
Inventor
基也 岸田
Motoya Kishida
基也 岸田
幸江 西川
Yukie Nishikawa
幸江 西川
宣博 高橋
Norihiro Takahashi
宣博 高橋
赤池　康彦
Yasuhiko Akaike
康彦 赤池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014053880A priority Critical patent/JP2015177116A/ja
Priority to KR1020140071945A priority patent/KR20150108290A/ko
Priority to CN201410305752.9A priority patent/CN104934394A/zh
Priority to US14/473,791 priority patent/US20150262813A1/en
Publication of JP2015177116A publication Critical patent/JP2015177116A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05578—Plural external layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】実施形態は、ウェーハおよびチップの反りを抑制し、製造歩留りを向上させることが可能な半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、半導体層と、前記半導体層の表面上に設けられた第１電極と、前記第１電極上に設けられ、前記半導体層の前記表面に平行な断面形状が５０マイクロメートル以下の辺を有する矩形である複数の第２電極と、前記複数の第２電極の間に設けられ、前記第２電極よりも延性が高い樹脂層と、を備える。【選択図】図１

Description

実施形態は、半導体装置に関する。
電力制御用の半導体装置は、大電流のスイッチングを行う。そして、その実装では、例えば、半田シートを介してバスバー（Bus Bar）を半導体装置の電極に接続する方法が用いられる。このため、半導体装置では、半田の浸食を抑制するために、例えば、Ｎｉメッキを施した厚膜電極が用いられる。しかしながら、電極を厚膜化すると、その応力によりウェーハに反りが発生し、プロセス装置での処理が困難になることがある。また、チップサイズが大きい場合には、チップの反りによるテスターの測定誤差が大きくなり製造歩留りの低下を招くことがある。
特開２００６−１００５３０号公報
実施形態は、ウェーハおよびチップの反りを抑制し、製造歩留りを向上させることが可能な半導体装置を提供する。
実施形態に係る半導体装置は、半導体層と、前記半導体層の表面上に設けられた第１電極と、前記第１電極上に設けられ、前記半導体層の前記表面に平行な断面形状が５０マイクロメートル以下の辺を有する矩形である複数の第２電極と、前記複数の第２電極の間に設けられ、前記第２電極よりも延性が高い樹脂層と、を備える。
実施形態に係る半導体装置を例示する模式図。 実施形態に係る半導体装置の製造過程を例示する模式断面図。 図２に続く製造過程を例示する模式断面図。 図３に続く製造過程を例示する模式断面図。 実施形態に係る半導体装置の電極構造を例示する模式図。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸＹＺ直交座標系におけるＸ軸方向、Ｙ軸方向およびＺ軸方向を用いて各部分の配置および構成を説明する。また、Ｚ軸方向を上方、その反対方向を下方として説明する場合がある。
図１は、実施形態に係る半導体装置１を例示する模式図である。図１（ａ）は、半導体装置１のチップ上面を例示する模式平面図である。図１（ｂ）は、図１（ａ）中に示す１Ｂ−１Ｂ線に沿った断面図である。
半導体装置１は、半導体層１０と、半導体層１０の表面１０ａ上に設けられた第１電極２０と、第１電極２０上に設けられた複数の第２電極３０と、を備える。さらに、半導体装置１は、複数の第２電極の間に設けられた樹脂層４０を備える。
図１（ａ）に示すように、第２電極３０は、例えば、半導体層１０の表面側を見た時、その形状が矩形となるように設けられる。言い換えれば、半導体層１０の表面１０ａに平行な断面形状が矩形となるように設けられる。そして、その断面形状の辺の幅Ｗ１およびＷ２は、例えば、５０マイクロメートル（μｍ）以下のサイズに形成される。また、樹脂層４０には、例えば、第２電極３０よりも延性が高い樹脂が用いられる。
半導体装置１は、例えば、電力制御回路に用いられるＦＲＤ（Fast Recovery Diode）である。図１に示すように、半導体装置１のチップ面の中央には、複数の第２電極３０が設けられる。また、ＦＲＤには、高耐圧特性が求められるため、複数の第２電極を囲むガードリング構造１３がチップ面の外周に設けられる。
図１（ｂ）に示すように、半導体装置１は、半導体層１０を備える。半導体層１０は、例えば、ｎ形シリコン基板、または、シリコン基板上に設けられたｎ形シリコン層である。
例えば、半導体層１０のＺ軸方向の厚さは、１１５μｍである。半導体装置１の製造に用いられるシリコンウェーハの厚さは、例えば、２７０μｍであり、研削もしくはエッチングにより薄層化される。ＦＲＤには、高耐圧特性とともに低いリカバリー損失や高速性(早いスイッチング速度)などが求められる。例えば、ＦＲＤの順方向電圧Ｖｆと、リカバリー損失と、の間はトレードオフ関係があり、半導体層１０を薄くすることによりそのトレードオフを改善することができる。
半導体層１０の表面１０ａ側には、例えば、図示しないｐ形アノード層が設けられる。そして、ｐ形アノード層の上に、第１電極２０が設けられる。第１電極２０は、例えば、アルミニウム膜であり、ｐ形アノード層にオーミック接触する。また、第１電極２０はアルミニウム膜に限定される訳ではなく、例えば、チタニウム（Ｔｉ）と、窒化チタニウム（ＴｉＮ）と、を積層した構造を有するように設けても良い。この場合、チタニウムは、ｐ形アノード電極に接する。
さらに、第１電極２０の上に複数の第２電極３０が設けられる。例えば、ＦＲＤでは高電流密度化、および、両面冷却構造の実装に対応するために、チップ表面にニッケルめっきを施した厚膜のニッケル電極を形成する。第２電極３０は、このニッケル電極に該当し、例えば、実装時の半田の浸食等を考慮して、少なくとも４μmの厚さを有する。
さらに、本実施形態では、ニッケル電極を複数の第２電極３０に分割して、第１電極２０の上に設ける。これにより、半導体装置１の製造過程におけるウェーハの反りを低減できる。
例えば、第２電極３０を一体のニッケル電極として形成した場合、８インチウェーハのシリコンウェーハでは、３００μｍ以上の反りが発生する。また、６００〜８００Ｖの耐圧を有するＦＲＤのチップサイズは１０ｍｍ程度であり、例えば、８０〜１２０μｍ程度の反りが発生する。
このような大きな反りが発生すると、半導体装置１の製造に用いるイオン注入装置、前処理装置、熱処理装置などにおいて、ウェーハの搬送エラーや処理不能などの不具合が発生する。また、チップ状態の反りは、チップの試験工程において、画像認識不良による搬送エラーや、チップとステージの接触不良による測定誤差を生じさせる。さらに、チップ実装において、半田の濡れ不足による組立不良を起こす懸念もある。
本実施形態によれば、複数に分割した第２電極３０を第１電極２０の上に設けることにより、例えば、チップ反り量を５０μm以下に抑制することが可能となる。また、ウェーハの反りも抑制される。これにより、上述のウェーハプロセス、チップ試験、チップ実装における不具合を回避することが可能となる。
第２電極３０は、半導体層１０の表面１０ａに平行な断面（Ｘ−Ｙ面）における断面形状が、例えば、方形となるように設ける。そして、その方形の断面のＸ軸方向の幅Ｗ１およびＹ軸方向の幅Ｗ２を、それぞれ５０μｍ以下とすることが望ましい。例えば、厚さ４μｍ以上の方形の金属膜をシリコン基板上に形成する場合、辺の長さが５０μｍ以下となる領域において、金属膜とシリコン基板との間の応力が顕著に低減され、基板の反りが抑制される。
さらに、複数の第２電極３０の間には、樹脂層４０が設けられる。図１（ｂ）に示すように、樹脂層４０は、第２電極３０を除いたチップの全面を覆う。これにより、例えば、第２電極３０の上に半田シートを介してバスバーを接続する際に、第１電極２０および半導体層１０への半田の侵入を防ぐことができる。
樹脂層４０には、例えば、ポリイミドなど第２電極３０よりも延性の高い材料を用いることが好ましい。これにより、第２電極３０に起因する応力を吸収し、ウェーハの反りを軽減することができる。
次に、図２〜図４を参照して、実施形態に係る半導体装置１の製造方法を説明する。図２（ａ）〜図４（ｂ）は、実施形態に係る半導体装置１の製造過程を例示する模式断面図である。
図２（ａ）に示すように、半導体層１０と、半導体層１０の上に設けられたガードリング構造１３と、を有するウェーハを準備する。半導体層１０は、例えば、ｎ形シリコン層、または、ｎ形シリコンウェーハである。
ガードリング構造１３の間の半導体層１０には、ｐ形不純物を選択的にイオン注入したｐ形アノード層（図示しない）が形成されている。また、ガードリング構造１３の下の半導体層１０には、ガードリング拡散層（図示しない）が形成されている。ｐ形アノード層およびガードリング拡散層は、例えば、半導体層１０にイオン注入されたボロンを熱処理により活性化し、拡散させることにより形成する。
次に、図２（ｂ）に示すように、ｐ形アノード層上に、例えば、スパッタ法などを用いてアルミニウム膜を形成し、第１電極２０とする。例えば、ガードリング構造１３の一例として、ガードリング拡散層上に、アルミニウム膜からなるフィールドプレート電極を形成しても良い。第１電極２０の材料は、アルミニウム（Ａｌ）に限定される訳ではなく、例えば、アルミニウム銅（ＡｌＣｕ）やアルミニウムシリコン（ＡｌＳｉ）などの合金を用いても良い。さらに、第１電極２０を形成した後に、４２０℃、３０分の熱処理を加え、ｐ形アノード層と、第１電極２０と、の間のオーミックコンタクトを形成する。
次に、図３（ａ）に示すように、半導体層１０および第１電極２０、ガードリング構造１３を覆う樹脂層４０を形成する。樹脂層４０は、例えば、ポリイミド膜である。
続いて、図３（ｂ）に示すように、樹脂層４０の上にマスク４１を形成し、樹脂層４０をパターニングする。マスク４１は、例えば、シリコン酸化膜であり、第１電極２０の上に複数の開口４３を有する。開口４３は、例えば、矩形に形成され、その辺の長さは５０μｍ以下である。そして、マスク４１を用いて、樹脂層４０をエッチングし、第１電極２０に連通する開口４５を形成する。
次に、図４（ａ）に示すように、開口４５を有する樹脂層４０を用いて、例えば、ニッケルの無電界メッキを施し、開口４５の内部に第２電極３０を形成する。第２電極３０のＺ軸方向の厚さＴ１は、例えば、４μｍであり、第１電極２０の上に形成された樹脂層４０のＺ軸方向の厚さＴ２よりも厚い。すなわち、第２電極３０は、樹脂層４０からＺ軸方向に突出するように形成される。また、ニッケルメッキの後に、さらに金（Ａｕ）メッキを施し、第２電極３０の上面に金の薄層（２５ｎｍ）を形成しても良い。これにより、ニッケルの酸化を抑制し、半田に対する濡れ性を向上させることができる。
次に、半導体層の表面１０ａとは反対側のウェーハの裏面側を研削し、半導体層１０を所望の厚さに薄膜化する。さらに、裏面１０ｂ側にｎ形不純物であるリン（Ｐ）をイオン注入しｎ形高濃度層を形成する。ｎ形不純物の活性化および拡散には、例えば、レーザアニールを用いる。
さらに、半導体層１０の裏面１０ｂ上に第３電極５０を形成する。第３電極５０は、例えば、裏面１０ｂ上に積層された厚さ２００ナノメートル（ｎｍ）のチタン膜５１と、厚さ７００ｎｍのニッケル膜５３と、厚さ１００ｎｍの金錫合金膜５５を含む。第３電極５０は、例えば、スパッタ法を用いて、チタン膜５１と、ニッケル膜５３と、金錫合金膜５５を順に積層することにより形成する。
図５（ａ）は、実施形態に係る半導体装置１の電極構造を例示する模式図である。図５（ｂ）は、比較例に係る半導体装置２の電極構造を例示する模式図である。
図５（ａ）では、例えば、第２電極３０のＺ軸方向における厚さＴ１と、樹脂層４０のＺ軸方向における厚さＴ２と、の差をΔＴとする。そして、好ましくは、ΔＴは、隣り合う２つの第２電極３０間の間隔Ｗ３よりも小さくする。
図５（ｂ）に示す半導体装置２では、第２電極３０は、ΔＴがＷ３よりも大きくなるように形成される。これにより、同図に示すように、第２電極３０の樹脂層４０から突出した突出部３０ａは、例えば、Ｘ軸方向に広がり、隣り合う２つの第２電極３０が、突出部３０ａにおいてつながるように形成される。そして、突出部３０ａを介してつながった複数の第２電極３０間の応力がウェーハの反りを大きくする恐れがある。また、隣り合う突出部３０ａの間に形成される空隙１７にメッキ液等が残存し、その後の工程において汚染を生じさせる恐れもある。
これに対し、本実施形態では、ΔＴを間隔Ｗ３よりも小さくすることにより、ウェーハの反りを軽減し、ウェーハの汚染を回避することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２・・・半導体装置、 １０・・・半導体層、 １０ａ・・・表面、 １０ｂ・・・裏面、 １３・・・ガードリング構造、 １７・・・空隙、 ２０・・・第１電極、 ３０・・・第２電極、 ３０ａ・・・突出部、 ４０・・・樹脂層、 ４１・・・マスク、 ４３・・・開口、 ４５・・・開口、 ５０・・・第３電極、 ５１・・・チタン膜、 ５３・・・ニッケル膜、 ５５・・・金錫合金膜

Claims (6)

  1. 半導体層と、
    前記半導体層の表面上に設けられた第１電極と、
    前記第１電極上に設けられ、前記半導体層の前記表面に平行な断面形状が５０マイクロメートル以下の辺を有する矩形である複数の第２電極と、
    前記複数の第２電極の間に設けられ、前記第２電極よりも延性が高い樹脂層と、
    を備えた半導体装置。
  2. 前記半導体層の前記表面に垂直な第１方向における前記第２電極の厚さは、前記樹脂層の前記第１方向における厚さよりも厚い請求項１記載の半導体装置。
  3. 半導体層と、
    前記半導体層の表面上に設けられた第１電極と、
    前記第１電極上に設けられ、前記半導体層の前記表面に平行な断面形状が矩形である複数の第２電極と、
    前記複数の第２電極の間に設けられ、前記第２電極よりも延性が高い樹脂層であって、前記半導体層の前記表面に垂直な第１方向における前記第２電極の厚さよりも、前記第１方向における厚さが薄い樹脂層と、
    を備えた半導体装置。
  4. 前記第２電極の前記厚さと、前記樹脂層の前記厚さ、との差は、前記隣り合う２つの第２電極間の間隔よりも小さい請求項２または３に記載の半導体装置。
  5. 前記樹脂層は、ポリイミドを含む請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記第１電極は、アルミニウムを含み、
    前記第２電極は、ニッケルを含む請求項１〜５のいずれか１つに記載の半導体装置。
JP2014053880A 2014-03-17 2014-03-17 半導体装置 Pending JP2015177116A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014053880A JP2015177116A (ja) 2014-03-17 2014-03-17 半導体装置
KR1020140071945A KR20150108290A (ko) 2014-03-17 2014-06-13 반도체 장치
CN201410305752.9A CN104934394A (zh) 2014-03-17 2014-06-30 半导体装置
US14/473,791 US20150262813A1 (en) 2014-03-17 2014-08-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014053880A JP2015177116A (ja) 2014-03-17 2014-03-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2015177116A true JP2015177116A (ja) 2015-10-05

Family

ID=54069627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014053880A Pending JP2015177116A (ja) 2014-03-17 2014-03-17 半導体装置

Country Status (4)

Country Link
US (1) US20150262813A1 (ja)
JP (1) JP2015177116A (ja)
KR (1) KR20150108290A (ja)
CN (1) CN104934394A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020162012A1 (ja) 2019-02-07 2020-08-13 富士電機株式会社 半導体装置および半導体モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920022482A (ko) * 1991-05-09 1992-12-19 가나이 쯔도무 전자부품 탑재모듈
JP2004363379A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 半導体装置
JP2006287048A (ja) * 2005-04-01 2006-10-19 Rohm Co Ltd 半導体装置
CN101221940A (zh) * 2007-01-09 2008-07-16 兴亚株式会社 厚膜电路元件及其制造方法
WO2014009997A1 (ja) * 2012-07-11 2014-01-16 三菱電機株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020162012A1 (ja) 2019-02-07 2020-08-13 富士電機株式会社 半導体装置および半導体モジュール
US11777020B2 (en) 2019-02-07 2023-10-03 Fuji Electric Co., Ltd. Semiconductor device and semiconductor module

Also Published As

Publication number Publication date
CN104934394A (zh) 2015-09-23
KR20150108290A (ko) 2015-09-25
US20150262813A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
US9666437B2 (en) Method for manufacturing semiconductor device
JP6264230B2 (ja) 半導体装置
TWI737559B (zh) 半導體裝置
JP2015053455A (ja) 電力用半導体装置及びその製造方法
US20190067230A1 (en) Electronic component and method of manufacturing the same
US20150364376A1 (en) Semiconductor device and manufacturing method thereof
JP2011258833A (ja) 半導体装置および半導体装置の製造方法
JP6347309B2 (ja) 半導体装置および半導体装置の製造方法
JP2017157670A (ja) 半導体装置
US20180158762A1 (en) Semiconductor device
JP6028864B2 (ja) 半導体装置
JP2015177116A (ja) 半導体装置
JP6617546B2 (ja) 半導体装置および半導体装置の製造方法
JP2012248754A (ja) 半導体装置の製造方法、及び半導体装置
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
JP2011049337A (ja) 半導体装置の製造方法
JP2010050315A (ja) ショットキーバリアダイオード
KR101411734B1 (ko) 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2013098481A (ja) 半導体装置
JP2016167574A (ja) 半導体装置の製造方法
US20140008805A1 (en) Component and Method of Manufacturing a Component Using an Ultrathin Carrier
WO2017175426A1 (ja) 電力用半導体装置
JP5847363B1 (ja) 半導体装置
JP6558969B2 (ja) 半導体チップ、半導体装置およびそれらの製造方法
JP2012129537A (ja) 半導体装置