JP2006287048A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006287048A JP2006287048A JP2005106503A JP2005106503A JP2006287048A JP 2006287048 A JP2006287048 A JP 2006287048A JP 2005106503 A JP2005106503 A JP 2005106503A JP 2005106503 A JP2005106503 A JP 2005106503A JP 2006287048 A JP2006287048 A JP 2006287048A
- Authority
- JP
- Japan
- Prior art keywords
- posts
- post
- semiconductor device
- sealing resin
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0235—Shape of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】封止樹脂層5の表面に配置される半田ボール7を支えるポスト6は、実装時に、半田ボール7の熱膨張による力を受け、内部応力が周囲に集中して、破壊され易い等の課題があった。
【解決手段】封止樹脂層5の表面に設けられる1つの半田ボール7を支えるためのポスト6を、複数本のポスト61,62により構成する。複数本のポスト61,62は、支える半田ボール7の外周に沿うように立てられたポスト61と、その内側に設けられたポスト62とする。
【効果】1つの半田ボール7を支えるのに、複数本のポスト61,62を設けることにより、各ポスト61,62の径が小さくなり、いわゆる免震構造のポストを実現して、実装信頼性を向上させることができる。
【選択図】 図1
【解決手段】封止樹脂層5の表面に設けられる1つの半田ボール7を支えるためのポスト6を、複数本のポスト61,62により構成する。複数本のポスト61,62は、支える半田ボール7の外周に沿うように立てられたポスト61と、その内側に設けられたポスト62とする。
【効果】1つの半田ボール7を支えるのに、複数本のポスト61,62を設けることにより、各ポスト61,62の径が小さくなり、いわゆる免震構造のポストを実現して、実装信頼性を向上させることができる。
【選択図】 図1
Description
この発明は、半導体装置に関し、特に、WL−CSP(ウエハレベルチップスケールパッケージ: Wafer Level-Chip Scale Package 、または、ウエハレベルチップサイズパッケージ:Wafer Level-Chip Size Package)の半導体装置に関する。
最近、半導体装置の小型化、高機能化および高性能化を可能にするWL−CSPの実用化が進んでいる。WL−CSPは、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる。
WL−CSPの半導体装置は、図6に示すように、半導体チップ101の表面に絶縁層102が積層され、絶縁層102の一部に電極パッド103が表出している。そして、絶縁層102上には、再配線104が形成されており、この再配線104は、電極パッド103に接続されている。そして、絶縁層102および再配線104上には、エポキシ樹脂からなる封止樹脂層105が積層され、再配線104は、封止樹脂層105を貫通するポスト106を介して、封止樹脂層105の表面に配設された半田ボール107に接続されている。
特開2001−298120号公報
WL−CSPの半導体装置は、図6に示すように、半導体チップ101の表面に絶縁層102が積層され、絶縁層102の一部に電極パッド103が表出している。そして、絶縁層102上には、再配線104が形成されており、この再配線104は、電極パッド103に接続されている。そして、絶縁層102および再配線104上には、エポキシ樹脂からなる封止樹脂層105が積層され、再配線104は、封止樹脂層105を貫通するポスト106を介して、封止樹脂層105の表面に配設された半田ボール107に接続されている。
ところで、このような半導体装置を実装する場合においては、半田ボール107が溶融して熱膨張するが、半田ボール107を支えるポスト106も、半田ボール107の熱の影響を受けて膨張し、ポスト106の周面部に応力が集中する。そして、ポスト106の直径が大きい場合、それに比例して熱膨張時に生じる応力が増し、実装時の信頼性を低下させるという課題が見つかった。
そこでこの発明は、実装時にポストに生じる応力を少なくし、実装信頼性が向上された半導体装置を提供することを主たる目的とする。
この発明は、また、実装時に外部接続用電極に生じる応力を、免震構造のポストが吸収して、実装信頼性の良い半導体装置を提供することを他の目的とする。
この発明は、また、実装時に外部接続用電極に生じる応力を、免震構造のポストが吸収して、実装信頼性の良い半導体装置を提供することを他の目的とする。
上記の目的を達成するための請求項1記載の発明は、半導体チップ(1)と、上記半導体チップの表面を覆う封止樹脂層(5)と、上記封止樹脂層を貫通して設けられ、封止樹脂層の表面側に設けられる外部電極(7)を支えるためのポスト(6)とを有し、上記ポスト(6)は、1つの外部電極(7)に対し複数本(61,62)が設けられていることを特徴とする半導体装置である。
なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表わす。以下、この項において同じ。
この構成によれば、1つの外部電極(半田ボール等)に対して、複数本のポスト(61,62)が設けられている。つまり、1つの外部電極は、複数本のポスト(61,62)によって支えられている。このため、実装時に、外部電極から受ける力は、複数本のポスト(61,62)によって分散して受け止められ、実装信頼性が向上する。
この構成によれば、1つの外部電極(半田ボール等)に対して、複数本のポスト(61,62)が設けられている。つまり、1つの外部電極は、複数本のポスト(61,62)によって支えられている。このため、実装時に、外部電極から受ける力は、複数本のポスト(61,62)によって分散して受け止められ、実装信頼性が向上する。
また、1つの外部電極を支える複数本の各ポスト(61,62)は、1つの外部電極を1本のポストで支える場合に比べて、相対的に径が小さなポストでよい。従って、各ポスト内に生じる応力は、径が小さいことに比例して小さく、いわゆる免震構造のポストとすることができる。
請求項2記載の発明は、上記複数本のポスト(61,62)は、支える外部電極(7)の外周に沿うように設けられていることを特徴とする、請求項1記載の半導体装置である。
請求項2記載の発明は、上記複数本のポスト(61,62)は、支える外部電極(7)の外周に沿うように設けられていることを特徴とする、請求項1記載の半導体装置である。
この構成によれば、複数本のポスト(61,62)は、外部電極の外周にそって、外部電極に接合され、外部電極を安定して支えることができる。
請求項3記載の発明は、上記支える外部電極の外周に沿うように設けられた複数本のポスト(61)で囲われた内側にも、ポスト(62)が設けられていることを特徴とする、請求項2記載の半導体装置である。
請求項3記載の発明は、上記支える外部電極の外周に沿うように設けられた複数本のポスト(61)で囲われた内側にも、ポスト(62)が設けられていることを特徴とする、請求項2記載の半導体装置である。
この構成によれば、外部電極の外周沿いに加え、その内側もポスト(62)で支持されるので、外部電極(7)をより安定して支えることができる。
請求項4記載の発明は、上記半導体チップ(1)の表面には、電極パッド(3)が配置されており、上記複数本のポストのうちの少なくとも1本は、上記電極パッド(3)と接続するように設けられていることを特徴とする、請求項1〜3のいずれかに記載の半導体装置である。
請求項4記載の発明は、上記半導体チップ(1)の表面には、電極パッド(3)が配置されており、上記複数本のポストのうちの少なくとも1本は、上記電極パッド(3)と接続するように設けられていることを特徴とする、請求項1〜3のいずれかに記載の半導体装置である。
ポストは複数本設けられているので、複数本のポストの全てが、外部電極(7)と半導体チップ表面の電極パッド(3)との間を電気的に接続する必要はなく、少なくとも1本のポスト(62)を、電極パッド(3)と接続するように立てれば、外部電極(7)と電極パッド(3)との電気的接続が図れる。それゆえ、ポストを立てる位置を柔軟に設計することができる。
請求項5記載の発明は、上記半導体チップ(1)の表面には、絶縁層(2)を介して上記封止樹脂層(5)が設けられており、上記電極パッド(3)は上記絶縁層(2)から表出していることを特徴とする、請求項4記載の半導体装置である。
上述の構成のように、電極パッド(3)は、絶縁層(2)から表出しており、ポストを立てるに当たり、封止樹脂層(5)にのみ孔を形成すればよい。
上述の構成のように、電極パッド(3)は、絶縁層(2)から表出しており、ポストを立てるに当たり、封止樹脂層(5)にのみ孔を形成すればよい。
請求項6記載の発明は、上記絶縁層の上には、上記電極パッドと接続され、上記封止樹脂層によって覆われている再配線(4)が設けられており、上記複数本のポストのうちの少なくとも1本(62)は、上記再配線(4)に接続するように設けられていることを特徴とする、請求項5記載の半導体装置である。
上述の構成でも、請求項4記載の構成と同様、ポストを立てる位置を柔軟に設計することができる。
上述の構成でも、請求項4記載の構成と同様、ポストを立てる位置を柔軟に設計することができる。
請求項7記載の発明は、上記封止樹脂層の表面には、上記複数本のポストと接続された外部電極用の台座(8)が設けられていることを特徴とする、請求項1〜6のいずれかに記載の半導体装置である。
この構成によれば、封止樹脂層の表面に外部電極用の台座(8)が設けられているので、外部電極(7)をより安定して配置することができる。また、台座は複数本のポストで支えられており、免震構造はそのまま維持されている。
この構成によれば、封止樹脂層の表面に外部電極用の台座(8)が設けられているので、外部電極(7)をより安定して配置することができる。また、台座は複数本のポストで支えられており、免震構造はそのまま維持されている。
この発明に係る外部電極と、ポストとの大きさの比率は、請求項8記載のように、外部電極の直径に比べてポストの直径は1/5以下程度であり、かかる直径の複数本のポストにより、外部電極を信頼性良く支えることができる。
この発明は、請求項9記載のように、WL−CSPの半導体装置にとって好適な構成となる。
この発明は、請求項9記載のように、WL−CSPの半導体装置にとって好適な構成となる。
以下には、この発明の実施の形態を、添付図面を参照して詳細に説明をする。
図1は、この発明の一実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、たとえばシリコンで形成された半導体チップ1と、半導体チップ1の表面(機能素子が形成されている側の面)に積層された絶縁層2と、絶縁層2から表出するように、半導体チップ1の表面に配置された表面電極としての電極パッド3と、絶縁層2の上に形成され、電極パッド3と電気的に接続されている再配線4と、再配線4および絶縁層2を覆うように積層された封止樹脂層5と、封止樹脂層5を上下方向に貫通するように設けられた複数本のポスト6(61,62)と、封止樹脂層5の表面であって、複数本のポスト6の上に配置された外部電極としてのたとえば半田ボール7とを備えている。
図1は、この発明の一実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、たとえばシリコンで形成された半導体チップ1と、半導体チップ1の表面(機能素子が形成されている側の面)に積層された絶縁層2と、絶縁層2から表出するように、半導体チップ1の表面に配置された表面電極としての電極パッド3と、絶縁層2の上に形成され、電極パッド3と電気的に接続されている再配線4と、再配線4および絶縁層2を覆うように積層された封止樹脂層5と、封止樹脂層5を上下方向に貫通するように設けられた複数本のポスト6(61,62)と、封止樹脂層5の表面であって、複数本のポスト6の上に配置された外部電極としてのたとえば半田ボール7とを備えている。
なお、図1では省略されているが、半導体チップ1の表面がパッシベーション膜(表面保護膜)で覆われ、その上に絶縁層2が積層された構成であってもよい。その場合、パッシベーション膜は、たとえば酸化シリコンまたは窒化シリコンにより形成することができ、半導体チップ1の表面全域を被覆するように形成するのが好ましい。
図2は、図1におけるA部分の平面視の略図で、半田ボール7の下の複数本のポスト6の配置状態を説明するための図である。
図2は、図1におけるA部分の平面視の略図で、半田ボール7の下の複数本のポスト6の配置状態を説明するための図である。
図1および図2を参照して、絶縁層2は、たとえば、ポリイミドからなる。電極パッド3は絶縁層2から表出しており、アルミニウムなどの金属により内部配線の一部を外部電極7と接続するために設けられたものである。
再配線4は、たとえば、銅などの金属材料を用いて形成され、絶縁層2の表面に沿って、封止樹脂層5を挟んで半田ボール7と対向する位置まで延びている。再配線4は、銅以外の金属としては、銀、金、錫またはこれらの合金により形成することもできる。
再配線4は、たとえば、銅などの金属材料を用いて形成され、絶縁層2の表面に沿って、封止樹脂層5を挟んで半田ボール7と対向する位置まで延びている。再配線4は、銅以外の金属としては、銀、金、錫またはこれらの合金により形成することもできる。
封止樹脂層5は、たとえば、エポキシ樹脂からなり、半導体チップ1の表面側を封止している。この封止樹脂層5は、絶縁層2および再配線4の表面側を覆い尽くし、その表面が平坦面に形成されている。
封止樹脂層5に立てられた複数本のポスト6(61,62)は、それぞれ、円柱状をし、封止樹脂層5を上下に貫通して設けられている。この実施形態では、複数本のポスト6は、再配線4の上に立てられており、当該複数本のポスト6によって、再配線4と封止樹脂層5の表面に設けられた半田ボール7とが接続されている。
封止樹脂層5に立てられた複数本のポスト6(61,62)は、それぞれ、円柱状をし、封止樹脂層5を上下に貫通して設けられている。この実施形態では、複数本のポスト6は、再配線4の上に立てられており、当該複数本のポスト6によって、再配線4と封止樹脂層5の表面に設けられた半田ボール7とが接続されている。
なお、半田ボール7は、図示しない配線基板などとの接続(外部接続)のための外部電極である。この外部電極は、半田に限らず、他の金属ボールであってもよい。
この実施形態の特徴は、封止樹脂層5を貫通して立てられたポスト6が、1つの半田ボール7(1つの外部電極)に対して1本だけ設けられた従来構造ではなく、1つの半田ボール7に対して複数本のポスト6が立てられていることである。ポスト6を複数本設けることにより、ポスト6に応力が生じたときに、応力を分散させることができ、耐応力性の向上が図れて、実装時の信頼性が増す。換言すれば、1つの半田ボール7を支えるポスト6を多数本構造とすることにより、ポスト6を免震構造とすることができる。
この実施形態の特徴は、封止樹脂層5を貫通して立てられたポスト6が、1つの半田ボール7(1つの外部電極)に対して1本だけ設けられた従来構造ではなく、1つの半田ボール7に対して複数本のポスト6が立てられていることである。ポスト6を複数本設けることにより、ポスト6に応力が生じたときに、応力を分散させることができ、耐応力性の向上が図れて、実装時の信頼性が増す。換言すれば、1つの半田ボール7を支えるポスト6を多数本構造とすることにより、ポスト6を免震構造とすることができる。
また、複数本のポスト6の中の所定のポスト61は、半田ボール7の外周に沿うように、平面視略円形に配列されている。さらに、この円形に配置された複数本のポスト61の内側にも、ポスト62が立てられている。通常、半田ボール7は、封止絶縁層5の表面に露出しているポスト上面にしか濡れ広がらず、封止樹脂層5の表面には接合しない。このため、径の細いポスト6は、単体では、半田ボール7との接合性が低い。そこで、複数本のポスト61,62を、半田ボール7の外周に沿うように円形に配置し(ポスト61)、かつ、その内側にも配置する(ポスト62)ことにより、複数本のポスト61,62が半田ボール7と広範囲で接合する。よって複数本のポスト61,62により半田ボール7は確実にかつしっかりと支えられている。
半田ボール7およびポスト6の寸法を例示すれば、半田ボール7はその直径が約300μ程度である。一方、ポスト6は、その直径φがφ=20〜60μ程度である。
このように半田ボール7の直径に対し、1本のポスト6の直径φを1/5程度以下で、かつ、1/15程度までの範囲内とすることにより、ポスト6の耐応力特性を格段に向上させることができる。
このように半田ボール7の直径に対し、1本のポスト6の直径φを1/5程度以下で、かつ、1/15程度までの範囲内とすることにより、ポスト6の耐応力特性を格段に向上させることができる。
図3は、この発明の他の実施形態に係る半導体装置の構成を示す断面図である。図3に示す半導体装置が、図1に示す半導体装置と異なる点は、少なくとも1本のポスト62が電極パッド3の上に立てられており、再配線4が省略された構造になっていることである。
すなわち、半田ボール7の外周に沿うように平面視円形に配列された複数本のポスト61は、絶縁層2の上に立てられており、複数本のポスト61で囲われた内側のポスト62は、電極パッド3の上に立てられている。よって、この構造では、電極パッド3と半田ボール7との電気的導通は、中央のポスト62だけにより達成されており、周囲のポスト61は、半田ボール7を支える機能を果たしている。
すなわち、半田ボール7の外周に沿うように平面視円形に配列された複数本のポスト61は、絶縁層2の上に立てられており、複数本のポスト61で囲われた内側のポスト62は、電極パッド3の上に立てられている。よって、この構造では、電極パッド3と半田ボール7との電気的導通は、中央のポスト62だけにより達成されており、周囲のポスト61は、半田ボール7を支える機能を果たしている。
かかる構成であっても、ポスト6(ポスト61,62)を多数本とし、これら多数本のポスト60(61,62)によって半田ボール7という1つの外部電極を支えることにより、半田ボール7を支えるポスト6の免震構造を実現でき、実装時の信頼性が向上する。 図4は、この発明のさらに他の実施形態に係る半導体装置の構成を示す断面図である。図4の構成は、図1の構成に加えて、封止樹脂層5の表面に、半田ボール7を配置するための台座8が設けられている点である。台座8は、たとえば銅、ニッケルもしくは金、または、これらの合金等の金属材料で構成することができる。台座8は、半田ボール7を配置する位置に設けられており、複数本のポスト6の上端と接続されている。かかる台座8を設けることにより、台座8によって半田ボール7をより確実にかつ強固に接合することができる。そして実装時に、半田ボール7に生じる熱膨張に伴う力は、台座8へ伝わるが、台座8は複数本のポスト7で支えられているため、複数本のポスト6により半田ボール7に生じる力が良好に吸収され、実装時にポスト7が壊れたりすることがない。
図5は、この発明のさらに他の実施形態に係る半導体装置の構成を示す断面図である。図5に示す構成は、図3に示す構成において、封止樹脂層5の表面に半田ボール7を配置するための台座8が設けられたものである。台座8は、図4の構成と同様、銅、ニッケルもしくは、金またはこれらの合金により構成されている。図5に示す構成も、図4に示す構成と同様、半田ボール7の取り付けを、より確実にすることができる。
以上、この発明のいくつかの実施形態について説明したが、この発明は請求項記載の範囲内において種々の変更が可能である。たとえば、1つの外部電極を支えるための複数本のポストの数や配置位置は、上記各実施形態に限定されるものではない。要は、1つの外部電極が、複数本のポストにより確実に支えられる構成であればよい。
また、上述の実施形態では、この発明の特徴である複数本のポスト6に関する部分を中心に説明したが、この発明は、WL−CSPの半導体装置に良好に適用することができる。また、WL−CSPの半導体装置以外であっても、実装基板に対して、半導体チップの表面を対向させて、半導体チップの裏面が露出した状態で実装(ベアチップ実装)される半導体装置に対しても適用することができる。
また、上述の実施形態では、この発明の特徴である複数本のポスト6に関する部分を中心に説明したが、この発明は、WL−CSPの半導体装置に良好に適用することができる。また、WL−CSPの半導体装置以外であっても、実装基板に対して、半導体チップの表面を対向させて、半導体チップの裏面が露出した状態で実装(ベアチップ実装)される半導体装置に対しても適用することができる。
1 半導体チップ
2 絶縁層
3 電極パッド
4 再配線
5 封止樹脂層
6,61,62 ポスト
7 半田ボール(外部電極)
8 台座
2 絶縁層
3 電極パッド
4 再配線
5 封止樹脂層
6,61,62 ポスト
7 半田ボール(外部電極)
8 台座
Claims (9)
- 半導体チップと、
上記半導体チップの表面を覆う封止樹脂層と、
上記封止樹脂層を貫通して設けられ、封止樹脂層の表面側に設けられる外部電極を支えるためのポストとを有し、
上記ポストは、1つの外部電極に対し複数本が設けられていることを特徴とする半導体装置。 - 上記複数本のポストは、支える外部電極の外周に沿うように設けられていることを特徴とする、請求項1記載の半導体装置。
- 上記支える外部電極の外周に沿うように設けられた複数本のポストで囲われた内側にも、ポストが設けられていることを特徴とする、請求項2記載の半導体装置。
- 上記半導体チップの表面には、電極パッドが配置されており、
上記複数本のポストのうちの少なくとも1本は、上記電極パッドと接続するように設けられていることを特徴とする、請求項1〜3のいずれかに記載の半導体装置。 - 上記半導体チップの表面には、絶縁層を介して上記封止樹脂層が設けられており、
上記電極パッドは上記絶縁層から表出していることを特徴とする、請求項4記載の半導体装置。 - 上記絶縁層の上には、上記電極パッドと接続され、上記封止樹脂層によって覆われている再配線が設けられており、
上記複数本のポストのうちの少なくとも1本は、上記再配線に接続するように設けられていることを特徴とする、請求項5記載の半導体装置。 - 上記封止樹脂層の表面には、上記複数本のポストと接続された外部電極用の台座が設けられていることを特徴とする、請求項1〜6のいずれかに記載の半導体装置。
- 上記外部電極は、平面視でその直径が300μ程度であり、
上記ポストは、平面視で直径が20〜60μ程度の円柱体であることを特徴とする、請求項1〜7のいずれかに記載の半導体装置。 - 上記半導体装置は、WL−CSPの半導体装置であることを特徴とする、請求項1〜8のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005106503A JP2006287048A (ja) | 2005-04-01 | 2005-04-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005106503A JP2006287048A (ja) | 2005-04-01 | 2005-04-01 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006287048A true JP2006287048A (ja) | 2006-10-19 |
Family
ID=37408596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005106503A Pending JP2006287048A (ja) | 2005-04-01 | 2005-04-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006287048A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7820543B2 (en) | 2007-05-29 | 2010-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhanced copper posts for wafer level chip scale packaging |
JP2011071274A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 半導体装置及びその製造方法 |
US8241963B2 (en) | 2010-07-13 | 2012-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recessed pillar structure |
US8299616B2 (en) | 2010-01-29 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | T-shaped post for semiconductor devices |
US8318596B2 (en) | 2010-02-11 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pillar structure having a non-planar surface for semiconductor devices |
US8492263B2 (en) | 2007-11-16 | 2013-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protected solder ball joints in wafer level chip-scale packaging |
GB2482894B (en) * | 2010-08-18 | 2014-11-12 | Cambridge Silicon Radio Ltd | Interconnection structure |
US8921222B2 (en) | 2010-02-11 | 2014-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pillar structure having a non-planar surface for semiconductor devices |
CN104934394A (zh) * | 2014-03-17 | 2015-09-23 | 株式会社东芝 | 半导体装置 |
US9230932B2 (en) | 2012-02-09 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect crack arrestor structure and methods |
JP2017175112A (ja) * | 2016-03-25 | 2017-09-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
JP2017228756A (ja) * | 2016-06-20 | 2017-12-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
CN107689353A (zh) * | 2016-08-05 | 2018-02-13 | 南亚科技股份有限公司 | 半导体结构及其制造方法 |
US10453815B2 (en) | 2012-04-20 | 2019-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for solder connections |
US11798905B2 (en) | 2020-09-30 | 2023-10-24 | Lapis Semiconductor Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
-
2005
- 2005-04-01 JP JP2005106503A patent/JP2006287048A/ja active Pending
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7932601B2 (en) | 2007-05-29 | 2011-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhanced copper posts for wafer level chip scale packaging |
US7820543B2 (en) | 2007-05-29 | 2010-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhanced copper posts for wafer level chip scale packaging |
US8492263B2 (en) | 2007-11-16 | 2013-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protected solder ball joints in wafer level chip-scale packaging |
US9136211B2 (en) | 2007-11-16 | 2015-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protected solder ball joints in wafer level chip-scale packaging |
JP2011071274A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 半導体装置及びその製造方法 |
US8319246B2 (en) | 2009-09-25 | 2012-11-27 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
US8299616B2 (en) | 2010-01-29 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | T-shaped post for semiconductor devices |
US8318596B2 (en) | 2010-02-11 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pillar structure having a non-planar surface for semiconductor devices |
US8921222B2 (en) | 2010-02-11 | 2014-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pillar structure having a non-planar surface for semiconductor devices |
US8241963B2 (en) | 2010-07-13 | 2012-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recessed pillar structure |
GB2482894B (en) * | 2010-08-18 | 2014-11-12 | Cambridge Silicon Radio Ltd | Interconnection structure |
US9087795B2 (en) | 2010-08-18 | 2015-07-21 | Cambridge Silicon Radio Limited | Interconnection structure |
US10340226B2 (en) | 2012-02-09 | 2019-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect crack arrestor structure and methods |
US9230932B2 (en) | 2012-02-09 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect crack arrestor structure and methods |
US11257767B2 (en) | 2012-02-09 | 2022-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect crack arrestor structure and methods |
US10453815B2 (en) | 2012-04-20 | 2019-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for solder connections |
CN104934394A (zh) * | 2014-03-17 | 2015-09-23 | 株式会社东芝 | 半导体装置 |
US10818621B2 (en) | 2016-03-25 | 2020-10-27 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
JP2017175112A (ja) * | 2016-03-25 | 2017-09-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
JP2017228756A (ja) * | 2016-06-20 | 2017-12-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
US10600748B2 (en) | 2016-06-20 | 2020-03-24 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
US10714437B2 (en) | 2016-06-20 | 2020-07-14 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
US11011482B2 (en) | 2016-06-20 | 2021-05-18 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
US20180114763A1 (en) * | 2016-08-05 | 2018-04-26 | Nanya Technology Corporation | Method for manufacturing a semiconductor structure |
US10141275B2 (en) * | 2016-08-05 | 2018-11-27 | Nanya Technology Corporation | Method for manufacturing a semiconductor structure |
CN107689353A (zh) * | 2016-08-05 | 2018-02-13 | 南亚科技股份有限公司 | 半导体结构及其制造方法 |
US11798905B2 (en) | 2020-09-30 | 2023-10-24 | Lapis Semiconductor Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006287048A (ja) | 半導体装置 | |
US20180269145A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
TWI278073B (en) | Semiconductor device | |
US20060108666A1 (en) | Semiconductor device and method of fabricating the same | |
JP4704800B2 (ja) | 積層型半導体装置及びその製造方法 | |
KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
JP2006156492A (ja) | 半導体装置 | |
US9972554B2 (en) | Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof | |
JP2010147070A (ja) | 半導体装置 | |
JP6238121B2 (ja) | 半導体装置 | |
JP4097660B2 (ja) | 半導体装置 | |
JP2007049103A (ja) | 半導体チップおよびその製造方法、ならびに半導体装置 | |
JP3732194B2 (ja) | 半導体装置 | |
KR20080035210A (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
JP5129438B2 (ja) | 半導体装置 | |
US9343416B2 (en) | Semiconductor device employing wafer level chip size package technology | |
US8786110B2 (en) | Semiconductor device and manufacturing method thereof | |
US11404382B2 (en) | Semiconductor package including an embedded semiconductor device | |
JP2006287049A (ja) | 半導体装置 | |
JP2005183518A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006005101A (ja) | 半導体装置 | |
JP4646789B2 (ja) | 半導体装置 | |
JP4806649B2 (ja) | 半導体装置 | |
JPH08222655A (ja) | 電子部品の電極構造とその製造方法 | |
JP2007042702A (ja) | 半導体装置 |