JP6851557B1 - 半導体装置、および、半導体装置の製造方法 - Google Patents

半導体装置、および、半導体装置の製造方法 Download PDF

Info

Publication number
JP6851557B1
JP6851557B1 JP2020560286A JP2020560286A JP6851557B1 JP 6851557 B1 JP6851557 B1 JP 6851557B1 JP 2020560286 A JP2020560286 A JP 2020560286A JP 2020560286 A JP2020560286 A JP 2020560286A JP 6851557 B1 JP6851557 B1 JP 6851557B1
Authority
JP
Japan
Prior art keywords
substrate
dicing street
axis
thin film
gan thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020560286A
Other languages
English (en)
Other versions
JPWO2021240603A1 (ja
Inventor
邦彦 西村
邦彦 西村
藤川　正洋
正洋 藤川
秀一 檜座
秀一 檜座
慎也 西村
慎也 西村
謙 今村
謙 今村
雄貴 滝口
雄貴 滝口
柳生　栄治
栄治 柳生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6851557B1 publication Critical patent/JP6851557B1/ja
Publication of JPWO2021240603A1 publication Critical patent/JPWO2021240603A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

ダイシングストリートにおける半導体膜に亀裂が生じることを抑制する。半導体装置は、複数の保護膜のそれぞれが形成される複数の素子領域の間を通り、第１の軸に沿って延びる第１のダイシングストリートと、複数の素子領域の間を通り、かつ、第２の軸に沿って延びる第２のダイシングストリートと、第１のダイシングストリートと第２のダイシングストリートとの交差部における半導体膜の上面に位置し、かつ、複数の素子領域には接触しないストップアイランドとを備える。Ｘ＿ｓｉ＞Ｘ＿ｄｓ、かつ、Ｙ＿ｓｉ＜Ｙ＿ｄｓを満たす。

Description

本願明細書に開示される技術は、半導体装置、および、半導体装置の製造方法に関するものである。
高出力かつ高周波のトランジスタとして、窒化ガリウム（ＧａＮ）膜を活性層として用いる高電子移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ、すなわち、ＨＥＭＴ）が実用化されている。
活性層としてＧａＮを用いることでデバイスの高耐電圧化を実現することができ、また、ＨＥＭＴ構造を用いることでデバイスの低抵抗化を実現することができるため、デバイスに大電力を印加することができるようになる。
しかしながらその一方で、大電力が印加された際にトランジスタ部に生じるジュール熱によって、素子性能の低下、または、素子破壊などが問題となる場合がある。
通常、高出力トランジスタにはヒートシンクと呼ばれる放熱部材が実装されるが、発熱箇所はトランジスタの中でも微小領域に限られるため、微小領域である発熱箇所からヒートシンクまでの熱輸送が課題となる。
トランジスタが形成されているＧａＮ薄膜は、基材であるＳｉＣ（炭化シリコン）基板を挟んでヒートシンクに接着されている。近年では、ＳｉＣの代わりに、より熱伝導率の高いダイヤモンドを用いる構造が提案されている。
ＧａＮ薄膜の基材としてダイヤモンドを用いると、ＧａＮ薄膜の微小領域で発生した熱がダイヤモンド層を基材の延在方向に拡散するため、広い範囲のヒートシンクを活用して放熱作用を分散させることができる。結果的に、発熱箇所での到達温度を低下させることができる。
ＧａＮ薄膜の基材としてダイヤモンドを用いる場合のＨＥＭＴの形成方法としては、たとえば、以下のようなものがある。
すなわち、Ｓｉ基板上またはＳｉＣ基板上にＧａＮ薄膜を結晶成長させ、その後、ＧａＮ薄膜の上面に絶縁膜を形成し、さらに、電極形成工程などを経てＨＥＭＴ構造を完成させる。
その後、上記のＨＥＭＴ構造を樹脂層などで封止してから支持基板に接着し、さらに、Ｓｉ基板またはＳｉＣ基板を除去する。そして、露出しているＧａＮ薄膜を高平滑化処理することによって、ＧａＮ薄膜とダイヤモンドとの接合処理の準備をする。
そして、別途準備されるダイヤモンド基板の表面に高平滑化処理を実施し、当該ダイヤモンド基板と上記のＧａＮ薄膜との接合（ボンディング）処理を行う。
さらに、支持基板を取り外すことによって、ダイヤモンド基板を基材とするＧａＮトランジスタが完成する。その後、ダイシングなどによって当該ＧａＮトランジスタは小片に個片化されて、ヒートシンクに接着される。
上記のダイシングの際に生じ得るチッピング（半導体層の欠けまたはクラックなど）を起点として絶縁膜が剥がれ、絶縁膜が剥がれる部分が素子領域にまで及んで素子不良の原因となる場合がある。
そのような不具合を抑制するためには、ダイシングで切断されるダイシングラインに沿って形成される、ダイシングラインよりも幅が広い領域であるダイシングストリートにおいて、絶縁膜をあらかじめ除去しておく必要がある（たとえば、特許文献１または特許文献２を参照）。すなわち、ダイシングストリートでは絶縁膜が形成されておらず、当該領域ではダイヤモンド基板上にＧａＮ薄膜のみが形成された状態となっている。
国際公開第２０１４／００９９９７号 特開２０１１−１３８８５６号公報
ダイシングストリートでは、トランジスタの作製工程中にＧａＮ薄膜にかかる応力に起因して、ＧａＮ薄膜に亀裂が発生する場合がある。
本来、ＧａＮ薄膜はＳｉ基板上またはＳｉＣ基板上に結晶成長された段階で応力を内包していることが多いが、基板との密着力またはＧａＮ薄膜上にさらに積層される膜（たとえば、絶縁膜など）との密着力、および、絶縁膜自体の弾性率が高い場合には、上記の応力を内包しつつもＧａＮ薄膜には亀裂は生じない。
ところが、上記のように絶縁膜が除去されることによってＧａＮ薄膜がその上層との密着力を失っている状態であるダイシングストリートでは、上記のＨＥＭＴの形成方法のようにＳｉ基板またはＳｉＣ基板を除去する工程を経ることによって、ＧａＮ薄膜は基板との密着力をも失ってしまう。そのため、ダイシングストリートにおけるＧａＮ薄膜には亀裂が生じやすい。
特許文献１には、ダイシングストリートの交差する部分に素子領域と重畳するように配置された島状の応力緩和樹脂層を備える半導体装置が開示されている。
特許文献１によると、樹脂からなる応力緩和層は、個片化された半導体チップを封止している封止樹脂と半導体チップとの間で、ヒートサイクルに起因する剥離が生じることを抑制することができる。
しかしながら特許文献１によると、応力緩和層は樹脂層であるため、一般的に弾性率が低い。そのため、ＧａＮ薄膜に亀裂が生じる場合には樹脂層にも亀裂が誘発されるのみであり、ＧａＮ薄膜に生じる亀裂を十分に抑制することはできない。
また、特許文献２には、ダイシングストリートの交差する部分にストッパ部を備える半導体装置が開示されている。
特許文献２によると、ストッパ部はデバイス面に保護テープが貼付された状態でデバイス面とは反対側の面の研削加工をする際に、ダイシングストリートと保護テープとの接着不良によって研削水が侵入することを抑制することができる。
しかしながら特許文献２によると、ストッパ部のＸ軸投影寸法およびＹ軸投影寸法の両方がダイシングストリートのＸ軸投影寸法およびＹ軸投影寸法の両方よりも大きい。そのため、ストッパ部と素子領域との間が、Ｘ軸方向およびＹ軸方向の両方で狭い部分が生じる。このようなストッパ部と素子領域との間が狭い部分は、ＧａＮ薄膜に亀裂を生じさせやすい。
本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、ダイシングストリートにおける半導体膜に亀裂が生じることを抑制するための技術である。
本願明細書に開示される技術の第１の態様は、半導体装置に関連し、基板の上面に形成される半導体膜と、前記半導体膜の上面に部分的に形成される複数の保護膜と、前記複数の保護膜のそれぞれが形成される複数の素子領域の間を通り、かつ、平面視において第１の軸に沿って延びる第１のダイシングストリートと、前記複数の素子領域の間を通り、かつ、平面視において前記第１の軸とは交差する第２の軸に沿って延びる第２のダイシングストリートと、前記第１のダイシングストリートと前記第２のダイシングストリートとの交差部における前記半導体膜の前記上面に位置し、かつ、前記複数の素子領域には接触しないストップアイランドとを備え、前記ストップアイランドの前記第１の軸への投影寸法をＸ＿ｓｉとし、前記ストップアイランドの前記第２の軸への投影寸法をＹ＿ｓｉとし、前記第２のダイシングストリートの前記第１の軸への投影幅をＸ＿ｄｓとし、前記第１のダイシングストリートの前記第２の軸への投影幅をＹ＿ｄｓとする場合、Ｘ＿ｓｉ＞Ｙ＿ｓｉ、Ｘ＿ｓｉ＞Ｘ＿ｄｓ、かつ、Ｙ＿ｓｉ＜Ｙ＿ｄｓを満たし、前記半導体膜は、ウルツ鉱型の結晶構造を有する結晶半導体膜であり、前記半導体膜のへき開面と、前記第１の軸の延びる方向とが直交する。
本願明細書に開示される技術の第１の態様によれば、ストップアイランドを横断するようにダイシングが行われた場合であっても保護膜の剥がれが素子領域に到達することを抑制しつつ、ダイシングストリートにおける亀裂の伸展を効果的に抑制することができる。
また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する、半導体装置の構成の例を概略的に示す上面図である。 図１に示された構成の一部を拡大して示す図である。 図２におけるＡ−Ａ’断面の構成の例を概略的に示す図である。 実施の形態に関する、ＧａＮ薄膜のへき開面について説明するための図である。 ダイシングストリートにおいて、ＧａＮ薄膜の亀裂が進展する様子の例を示す図である。 ストップアイランドの形状のバリエーションと、代表的な亀裂の進展とを例示する図である。 実施の形態に関する、半導体装置を作製するための工程の例を示すフローチャートである。 実施の形態に関するＧａＮ−ＨＥＭＴチップを作製するための工程の例を示すフローチャートである。 実施の形態に関する、半導体装置の構成の例を概略的に示す上面図である。 図９に示された構成の一部を拡大して示す図である。 図１０におけるＢ−Ｂ’断面の構成の例を概略的に示す図である。 実施の形態に関する、半導体装置を作製するための工程の例を示すフローチャートである。 図１２のステップＳＴ１１７で配線保護膜が形成された状態のＳｉ基板の構成の例を概略的に示す断面図である。 Ｓｉ基板の上面に、樹脂層など介して、ガラス支持基板が接着された状態の構成の例を概略的に示す断面図である。 ＧａＮ薄膜の下面にＧａＮ系バッファ層が露出している構成の例を概略的に示す断面図である。 ＧａＮ系バッファ層にダイヤモンド基板が接合された構成の例を概略的に示す断面図である。
以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれらすべてが必ずしも必須の特徴ではない。
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化が図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
また、以下に記載される説明において、ある構成要素を「備える」、「含む」または「有する」などと記載される場合、特に断らない限りは、他の構成要素の存在を除外する排他的な表現ではない。
また、以下に記載される説明において、「第１の」または「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
また、以下に記載される説明における、相対的または絶対的な位置関係を示す表現、たとえば、「一方向に」、「一方向に沿って」、「平行」、「直交」、「中心」、「同心」または「同軸」などは、特に断らない限りは、その位置関係を厳密に示す場合、および、公差または同程度の機能が得られる範囲において角度または距離が変位している場合を含むものとする。
また、以下に記載される説明において、等しい状態であることを示す表現、たとえば、「同一」、「等しい」、「均一」または「均質」などは、特に断らない限りは、厳密に等しい状態であることを示す場合、および、公差または同程度の機能が得られる範囲において差が生じている場合を含むものとする。
また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置または方向を意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の位置または方向とは関係しないものである。
また、以下に記載される説明において、「…の上面」または「…の下面」などと記載される場合、対象となる構成要素の上面自体または下面自体に加えて、対象となる構成要素の上面または下面に他の構成要素が形成された状態も含むものとする。すなわち、たとえば、「甲の上面に設けられる乙」と記載される場合、甲と乙との間に別の構成要素「丙」が介在することを妨げるものではない。
また、以下に記載される説明において、形状を示す表現、たとえば、「四角形状」または「円筒形状」などは、特に断らない限りは、厳密にその形状であることを示す場合、および、公差または同程度の機能が得られる範囲において凹凸または面取りなどが形成されている場合を含むものとする。
＜第１の実施の形態＞
以下、本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。
高出力動作および高周波数動作が可能なトランジスタとして実用化されている高電子移動度トランジスタ（ＨＥＭＴ）では、活性層として窒化ガリウム（ＧａＮ）を用いることで高耐電圧を実現することができ、また、ＨＥＭＴ構造を用いることで低抵抗を実現することができる。
しかしながら、ＧａＮを用いて板状の単結晶基板を製造することが難しいため、異種基板、たとえば、炭化シリコン（ＳｉＣ）基板、シリコン（Ｓｉ）基板またはサファイア（Ａｌ２Ｏ３）基板などの上面にＧａＮ薄膜をヘテロエピタキシャル成長させたものを用いる。
ここで、ＧａＮと基板とはそれぞれの結晶の格子定数が異なるため、格子定数差を緩和するバッファ層を挟む場合であっても、ＧａＮ薄膜内に応力が残存する。
さらに、ＧａＮ薄膜と基板とは線膨張係数が異なるため、たとえば１０００℃を超える高温でＧａＮ薄膜をヘテロエピタキシャル成長させた基板を室温に降温すると、ＧａＮ薄膜内の残留応力がさらに蓄積する。当該残留応力は、トランジスタの作製工程中にＧａＮ薄膜に亀裂が生じる原因となる。
ＧａＮ薄膜に亀裂が生じやすくなる原因は、他にもある。ＧａＮは、ウルツ鉱型の結晶構造を有し、かつ、基板の上面には（０００１）面が現れるように成長する。この場合、結晶のへき開面は、互いに１２０度の角度をなす３面が、それぞれ基板の上面に直交して存在する。すなわち、ＧａＮ薄膜は、互いに１２０度の角度をなす３方向に亀裂が生じやすい。
上記のように、ＧａＮと基板との格子定数差または線膨張係差などの原因でＧａＮ薄膜の一部に亀裂が生じると、それを起点として上記の３方向のいずれかに亀裂が進展してしまう。
ＧａＮ薄膜に亀裂が生じやすくなる原因は、他にもある。トランジスタの作製工程には、ＧａＮ薄膜の上面に窒化シリコン（ＳｉＮ）などの保護膜を積層し、さらに、部分的に当該保護膜を除去する工程などが含まれる。
この際に保護膜が応力を内包していると、保護膜が除去された部分のＧａＮ薄膜に応力がかかり、ＧａＮ薄膜に亀裂が生じやすくなる。
一般的に、ＨＥＭＴなどの半導体装置は、４インチなどの円形基板に数ｍｍ角程度の四角形の素子領域が縦横に複数配列された状態で作製された後、ダイシングブレードなどで素子領域ごとに切断される。
この際、ダイシングで切断される切断予定箇所（ダイシングラインに沿う、ダイシングラインよりも幅が広い領域）はダイシングストリートと呼ばれる。ダイシングストリートは、ダイシングが行われる前にあらかじめ保護膜が除去される領域であり、ダイシングストリートが形成されることによって、ダイシングの際に生じ得るチッピングを起点として保護膜が剥がれることが抑制される。
ＳｉＮなどの保護膜は反応性イオンエッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ、すなわち、ＲＩＥ）法で除去可能であるが、ＧａＮ薄膜はＲＩＥ法によるパターニングが難しいため、ダイシングストリートにおいても除去されない。したがって、ダイシングストリートにおけるＧａＮ薄膜が、隣接する非ストリート部（すなわち、素子領域）の保護膜の応力の影響を受けてしまい、ＧａＮ薄膜に亀裂が生じる場合がある。ダイシングストリートの幅が狭い場合には、ＧａＮ薄膜に亀裂がさらに生じやすくなる。
＜半導体装置の構成について＞
以下に、本実施の形態に関する半導体装置について、図面を参照して説明する。
図１は、本実施の形態に関する半導体装置の構成の例を概略的に示す上面図である。また、図２は、図１に示された構成の一部を拡大して示す図である。
図１に例が示されるように、半導体装置１は、たとえば４インチのＳｉＣ基板の上面にＧａＮ薄膜２が形成されている。そして、ＳｉＣ基板の上面に、平面視で四角形状の素子領域３がＸ軸およびＹ軸に沿って縦横に複数個配列されている。
また、図２に例が示されるように、縦方向（Ｙ軸方向）に隣接する素子領域３間には、Ｘ軸に沿って延びるＸ軸方向ダイシングストリート５が配置される。また、横方向（Ｘ軸方向）に隣接する素子領域３間には、Ｙ軸に沿って延びるＹ軸方向ダイシングストリート６が配置される。また、Ｘ軸方向ダイシングストリート５とＹ軸方向ダイシングストリート６との交点には、ＳｉＮ膜などで構成される離間領域であるストップアイランド４が配置される。
ここで、Ｘ軸方向ダイシングストリート５のＹ軸投影寸法７をＹ＿ｄｓとし、Ｙ軸方向ダイシングストリート６のＸ軸投影寸法８をＸ＿ｄｓとし、ストップアイランド４のＹ軸投影寸法９をＹ＿ｓｉとし、ストップアイランド４のＸ軸投影寸法１０をＸ＿ｓｉとすると、以下の関係が成り立つ。
Figure 0006851557
また、図２に例が示されるように、ストップアイランド４は素子領域３と分離されている。これらの関係の意義は後述する。
図３は、図２におけるＡ−Ａ’断面の構成の例を概略的に示す図である。図３に例が示されるように、ＳｉＣ基板１１の上面にＧａＮ薄膜２が積層されており、さらに、ＧａＮ薄膜２の上面の一部（素子領域に対応）に、ＳｉＮから成る保護膜１２が複数形成されている。
隣接する保護膜１２同士の間には、ストップアイランド４が配置されている。ストップアイランド４とそれぞれの保護膜１２との間には、ダイシングストリート１３が形成されている。
なお、ＳｉＣ基板１１とＧａＮ薄膜２との間には、バッファ層が形成されてもよい。また、素子領域には、保護膜１２以外に電極が配置されていてもよい。また、保護膜１２は、複数種類の材料が積層されて形成されるものであってもよい。
以下に、ストップアイランドの意義、および、ダイシングストリートの寸法とストップアイランドの寸法との大小関係の意義について説明する。
図４は、本実施の形態に関するＧａＮ薄膜２のへき開面について説明するための図である。ＧａＮ薄膜２は、ウルツ鉱構造の結晶構造を有し、かつ、成長面が（０００１）面となるように成長されている。そのため、図４に例が示されるように、互いに１２０度の角をなすへき開面１４（１−１００）、へき開面１５（０１−１０）およびへき開面１６（−１０１０）で亀裂が入りやすい。
特に、ＳｉＣ基板の上面でのＧａＮ薄膜成長などの異種基板の上面での膜成長では、格子定数差に起因する膜応力が残存している基板が、トランジスタの作製工程などにおける熱工程を経ると、ＧａＮ薄膜２に亀裂が発生する場合がある。そして、当該亀裂が発生した箇所を起点として、へき開面に沿って亀裂が基板の端部にまで進展する場合がある。トランジスタの作製工程における熱工程とは、たとえば、電極の焼結工程、または、保護膜１２の成膜工程などである。ＧａＮ薄膜２に亀裂が発生すると、当該亀裂の近傍でＧａＮ薄膜２が基板から剥離する場合があり、ＧａＮ薄膜２と基板との剥離が素子領域にまで進展すると、トランジスタの動作不良が生じる場合がある。
さらに、ＳｉＣ基板の上面でのＧａＮ薄膜成長などの、基板の線膨張係数と基板の上面に形成される薄膜の線膨張係数とが異なる場合、基板がトランジスタの作製工程における熱工程を経ると、基板の端部でＧａＮ薄膜２に亀裂が生じる場合がある。そして、当該亀裂が発生した箇所を起点として、へき開面に沿って亀裂が基板の中央部から基板の反対側の端部にまで進展する場合がある。
一方で、ＧａＮ薄膜２の上面に保護膜１２としてＳｉＮが成膜されていると、ＧａＮ薄膜２の亀裂の進展を抑制する効果がある。保護膜１２としてのＳｉＮ膜は、たとえば、スパッタ法またはプラズマ化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、すなわち、ＣＶＤ）法などで形成される非晶質であり、明確なへき開面を有さないため、へき開面を有する薄膜結晶の上面に形成すると、へき開に起因する亀裂の進展を抑制することができる。
しかしながら、半導体装置では、たとえば図２に例が示されたように、ダイシングストリートに対応する部分のＳｉＮ膜はあらかじめ除去されている。これは、基板をダイシングする際に生じ得るチッピングなどを起点としてＳｉＮ膜が剥がれることを抑制するためである。当該剥がれが素子領域にまで進展すると、トランジスタの動作不良が生じることがある。
結果的に、ＳｉＮ膜が形成されている素子領域ではＧａＮ薄膜２の亀裂の進展が抑制されるが、ダイシングストリートに対応する部分ではＧａＮ薄膜２の亀裂の進展が抑制されないこととなる。
図５は、ダイシングストリートにおいて、ＧａＮ薄膜２の亀裂１７が進展する様子の例を示す図である。図５に示される例では、Ｙ軸方向ダイシングストリート６の延びる方向がＧａＮ薄膜２のへき開面（１−１００）の方向と一致する（すなわち、平行である）場合、Ｙ軸方向ダイシングストリート６においてＧａＮ薄膜２の亀裂１７が進展する。一方で、Ｘ軸方向ダイシングストリート５の延びる方向はＧａＮ薄膜２のへき開面の方向とは一致しないため、ＧａＮ薄膜２の亀裂１７は進展しにくい。
そこで発明者らは、Ｙ軸方向ダイシングストリート６におけるＧａＮ薄膜２の亀裂１７が進展することを抑制するために、ダイシングストリート内にストップアイランドを設ける構造を考案した。ストップアイランドは、ＳｉＮ膜で構成されているため、上記と同様の理由でＧａＮ薄膜２の亀裂１７が進展することを抑制することができる。
図６は、ストップアイランドの形状のバリエーションと、代表的な亀裂の進展とを例示する図である。図６に例が示されるように、Ｙ軸方向ダイシングストリート６におけるＸ軸方向ダイシングストリート５との交差部以外の箇所に配置されたストップアイランド１８、および、Ｙ軸方向ダイシングストリート６とＸ軸方向ダイシングストリート５との交差部に配置されたストップアイランド１９は、亀裂２０がこれらのストップアイランドに到達した時点でその進展を停止させることが分かった。これによって、亀裂２０のような亀裂が進展することによってトランジスタの動作不良が生じることを抑制することができる。
一方で、ストップアイランド１８およびストップアイランド１９が配置されているにも関わらず、亀裂２１のように、これらのストップアイランドを避けるように進展する亀裂が存在することも分かった。このような亀裂２１を詳細に観察すると、ストップアイランド１８およびストップアイランド１９と、それぞれの側方（図６におけるＸ正方向）に隣接する素子領域３に対応して形成されるＳｉＮ膜との間の狭い経路を亀裂２１が進展していることが分かった。さらには、素子領域３に対応して形成されるＳｉＮ膜が引張応力を内包している場合、ストップアイランドと素子領域３との間にＹ軸方向に狭い幅を有する空隙が存在すれば、当該空隙に位置するＧａＮ薄膜２がＹ軸方向に進展する亀裂の起点となりやすいとも考えられる。
これに対し、Ｙ軸方向ダイシングストリート６とＸ軸方向ダイシングストリート５との交差部のＧａＮ薄膜２の上面に配置されるストップアイランド４は、亀裂２２がストップアイランド４に到達した時点でその進展を停止させるだけでなく、亀裂２２がストップアイランド４を回り込んでさらにＹ軸方向に進展することも抑制する。
ストップアイランド４のＸ軸投影寸法Ｘ＿ｓｉは、Ｙ軸方向ダイシングストリート６のＸ軸投影寸法Ｘ＿ｄｓよりも大きい。そのため、亀裂２２がＹ軸方向に直線的に進展することができる経路がなくなり、確実に１素子の間で亀裂２２が進展することを停止させることができる。
ここで注意すべきは、ストップアイランド４と素子領域３との間にＹ軸方向に延びる狭い空隙が生じないようにすることが必要である。すなわち、ストップアイランド４のＹ軸投影寸法Ｙ＿ｓｉがＸ軸方向ダイシングストリート５のＹ軸投影寸法Ｙ＿ｄｓよりも小さいことが必要である。
＜半導体装置の製造方法について＞
次に、本実施の形態に関する半導体装置の製造方法について、図３、図７を参照しつつ説明する。ここで、図７は、本実施の形態に関する半導体装置を作製するための工程の例を示すフローチャートである。
まず、図３のようにＳｉＣ基板１１を準備する（図７のステップＳＴ１１）。ＳｉＣ基板１１は、４Ｈ構造の半絶縁性のものを用い、寸法は４インチであるものとする。
次に、ＳｉＣ基板１１の上面にＧａＮ薄膜２を形成する（図７のステップＳＴ１２）。ＳｉＣ基板１１の上面に、ＳｉＣとは組成が異なるバッファ層を１層または複数層形成し、その後、ＧａＮ薄膜２（ＧａＮ層）、さらにはＡｌＧａＮ層を、その順で連続的にエピタキシャル成長させる。
バッファ層は、ＳｉＣ基板１１とＧａＮ薄膜２との格子不整合を緩和させるため、さらには、ＧａＮ薄膜２が内包する応力を緩和させるために、その組成比または膜厚などが調整されている。
ＡｌＧａＮ層は、ＧａＮ薄膜２の上面に連続的にエピタキシャル成長されることで、ＡｌＧａＮの自発分極効果とピエゾ分極効果とによって、ＧａＮ薄膜２内の、ＧａＮ薄膜２とＡｌＧａＮ層との界面付近に２次元電子ガスと呼ばれる高濃度の電子層を発生させる。この電子層は、不純物添加によって形成される電子層とは異なり、電子がイオン散乱を受けにくく、非常に高い電子移動度を示す。
なお、ＡｌＧａＮ層のさらに上面に、ＡｌＧａＮ層とは組成が異なるキャップ層が連続的にエピタキシャル成長される場合があってもよいし、ＧａＮ薄膜２の一部に、たとえばＦｅ（鉄）またはＣ（炭素）などの不純物が添加された層が挟まれる場合があってもよい。このようにして、ＳｉＣ基板１１の上面にＧａＮ薄膜２が形成される。
次に、保護膜１２を形成する（図７のステップＳＴ１３）。具体的には、最上膜のＡｌＧａＮ層またはキャップ層の上面に、保護膜１２としてＳｉＮ膜を成膜する。保護膜１２の成膜方法は、たとえば、プラズマＣＶＤ法、ＣＡＴ−ＣＶＤ法、または、スパッタ法などを用いることができる。
次に、電極を形成する（図７のステップＳＴ１４）。具体的には、図７のステップＳＴ１３で形成された保護膜１２のうち、ゲート電極、ソース電極およびドレイン電極が形成される予定である領域をＲＩＥ法などで開口し、さらに、スパッタ法とリフトオフ法などを組み合わせてそれぞれの電極を形成する。
ソース電極およびドレイン電極は、ＧａＮ薄膜２とオーミック接触させるため、上記の成膜後に熱処理をする場合がある。また、必要に応じて、それぞれの電極を形成する前に、それぞれの電極が形成される予定である領域にイオン注入することによって、ＧａＮ薄膜２に不純物を添加する場合がある。一方、ゲート電極は、細線化、および、ＧａＮ薄膜２にかけられる電界分布を調整するための断面形状の調整が必要となるため、上記の保護膜１２の開口と併せて、複数のレジスト工程を組み合わせて形成する。
図７のステップＳＴ１４で、電極が形成される予定である領域に対応する保護膜１２に開口を形成する際に、ダイシングストリートも同時に開口して、ＡｌＧａＮ層またはキャップ層を露出させておく。さらに、Ｘ軸方向ダイシングストリート５とＹ軸方向ダイシングストリート６との交差部には、ストップアイランド４に対応する位置の保護膜１２を残存させる。なお、ストップアイランド４の形状は、図２などで示されたものと同様である。
ここで、保護膜１２が引張応力を内包している場合、ダイシングストリートを開口した時点で残存している保護膜１２がダイシングストリートにおけるＧａＮ薄膜２を引っ張るため、ＧａＮ薄膜２に亀裂が生じる場合がある。しかしながら、このような場合であっても、ストップアイランド４が配置されていることによって、当該亀裂の進展は十分に抑制される。
次に、ゲート保護膜を形成する（図７のステップＳＴ１５）。ゲート電極は、微細線幅であり、かつ、断面形状が特殊である。そのため、当該ゲート電極を保護するゲート保護膜としてＳｉＮ膜を成膜する。ゲート保護膜の成膜方法は、たとえば、プラズマＣＶＤ法、ＣＡＴ−ＣＶＤ法またはスパッタ法などを用いることができる。
次に、配線電極を形成する（図７のステップＳＴ１６）。図７のステップＳＴ１５で形成されたゲート保護膜のうち、ゲート電極の接続部、ソース電極の接続部、および、ドレイン電極の接続部をＲＩＥ法などで開口する。そして、スパッタ法とリフトオフ法などを組み合わせて配線電極を形成する。
図７のステップＳＴ１６でそれぞれの電極の接続部に対応するゲート保護膜を開口する際に、対応する位置のダイシングストリートも同時に開口する。さらに、Ｘ軸方向ダイシングストリート５とＹ軸方向ダイシングストリート６との交差部には、ストップアイランド４に対応する位置のゲート保護膜を残存させる。なお、ストップアイランド４の形状は、図２などで示されたものと同様である。
ここで、ゲート保護膜が引張応力を内包している場合、ダイシングストリートを開口した時点で残存している保護膜１２がダイシングストリートにおけるＧａＮ薄膜２を引っ張るため、ＧａＮ薄膜２に亀裂が生じる場合がある。しかしながら、このような場合であっても、ストップアイランド４が配置されていることによって、当該亀裂の進展は十分に抑制される。
次に、配線保護膜を形成する（図７のステップＳＴ１７）。具体的には、素子全体を保護するためにＳｉＮ膜を成膜する。ＳｉＮ膜の成膜方法としては、たとえば、プラズマＣＶＤ法、ＣＡＴ−ＣＶＤ法またはスパッタ法などを用いることができる。
図７のステップＳＴ１７で形成された配線保護膜のうち、電極パッドに対応する領域をＲＩＥ法などで開口すると同時に、ダイシングストリートも開口する。さらに、Ｘ軸方向ダイシングストリート５とＹ軸方向ダイシングストリート６との交差部には、ストップアイランド４に対応する位置の配線保護膜を残存させる。なお、ストップアイランド４の形状は、図２などで示されたものと同様である。
ここで、配線保護膜が引張応力を内包している場合、ダイシングストリートを開口した時点で残存している保護膜１２がダイシングストリートにおけるＧａＮ薄膜２を引っ張るため、ＧａＮ薄膜２に亀裂が生じる場合がある。しかしながら、このような場合であっても、ストップアイランド４が配置されていることによって、当該亀裂の進展は十分に抑制される。
図７に例が示されたフローでは、保護膜１２、ゲート保護膜および配線保護膜を形成しており、ストップアイランド４には、これら３層が積層されている。しかしながら、これらのうち３層のうちのいずれか２層、またはいずれか１層がストップアイランド４の上面に形成されていてもよいし、一方で、これら３層以外にさらに層構造が追加されていてもよい。
なお、図７のステップＳＴ１６で配線電極を形成する際に、配線抵抗を下げるために、スパッタ法に加えてメッキによる電極厚膜化を実施してもよい。さらに、電極引き回しの都合上、電極を立体交差させる必要がある場合には、犠牲層を用いて空中配線工程を実施してもよいし、層間絶縁膜を挟む３次元配線工程を実施してもよい。
このように、図７のステップＳＴ１１からステップＳＴ１７までを実施することで、本実施の形態に関する半導体装置が完成する（図７のステップＳＴ１８）。
＜ＧａＮ−ＨＥＭＴチップの製造方法について＞
次に、本実施の形態に関する半導体装置から、ＧａＮ−ＨＥＭＴチップを作製する製造方法について、図８を参照しつつ説明する。ここで、図８は、本実施の形態に関するＧａＮ−ＨＥＭＴチップを作製するための工程の例を示すフローチャートである。
まず、図７のステップＳＴ１１からステップＳＴ１８までの工程によって製造された半導体装置を準備する（図８のステップＳＴ２１）。
次に、裏面構造を形成する（図８のステップＳＴ２２）。ここでは詳細な説明は省略されるが、本工程には、半導体装置のデバイス面側と別途準備された支持基板とをワックスなどを用いて仮接着する工程と、半導体装置のデバイス面とは反対側の面である裏面に位置するＳｉＣ基板１１を薄板化するための加工、および、ＶＩＡホール（すなわち、基板貫通穴）を形成するための加工を行う工程と、裏面に電極を形成する工程と、ワックスを溶解することによって半導体装置のデバイス面から支持基板を取り外す工程とを含む。
次に、ダイシングによって半導体装置を個片化する（図８のステップＳＴ２３）。図８のステップＳＴ２２までで裏面構造の形成が完了している半導体装置の裏面（すなわち、ＳｉＣ基板１１の下面）に、保護テープ（たとえば、ダイシングテープ）を貼付する。そして、回転刃（たとえば、ダイシングブレード）またはレーザーなどで素子領域３ごとの四角形状に切断する。
この際、図８のステップＳＴ２３で切断される予定である箇所は、図７のステップＳＴ１４、図７のステップＳＴ１６および図７のステップＳＴ１７で示されたように、対応する位置の保護膜がダイシングストリートを開口するために除去されているため、切断時に生じる基板微小欠け（チッピング）に影響を受ける保護膜は十分に抑制される。
ただし、ダイシングストリートにも一部、ストップアイランド４として保護膜が残存しているため、ストップアイランド４を切断した際に膜剥がれが生じることがある。しかしながら、ストップアイランド４は素子領域３の保護膜１２と分離されているため、膜剥がれが素子領域３にまで拡大することは十分に抑制される。よって、素子の歩留まりへの影響は十分に小さい。
このように、図８のステップＳＴ２１からステップＳＴ２３までを実施することで、本実施の形態に関する半導体装置から、ＧａＮ−ＨＥＭＴチップが完成する（図８のステップＳＴ２４）。
＜第２の実施の形態＞
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
第１の実施の形態で説明されたように、高出力動作可能であり、かつ、高周波数動作可能であるトランジスタとして実用化されている高電子移動度トランジスタ（ＨＥＭＴ）では、活性層として窒化ガリウム（ＧａＮ）を用いることで高耐電圧を実現することができ、また、ＨＥＭＴ構造を用いることで低抵抗を実現することができる。
しかしながら、高電圧を印加することによって高出力を得ようとすると、素子からの発熱量が膨大となり、素子の電気特性の低下、さらには、素子の信頼性の低下を招いてしまう。そのため、素子の許容能力よりも小さな出力条件で駆動せざるを得なかった。そこで、高出力で素子を駆動するために、発熱に起因する素子の温度上昇を抑制することが求められている。
ＨＥＭＴ構造では、半導体装置内のそれぞれの場所によって発熱量に大きな差がある。特に、ＧａＮ薄膜２の上面のうち、最も大きな電界がかけられるゲート電極近傍の微小領域において、もっとも発熱密度が高くなる。
ＧａＮ−ＨＥＭＴチップは、その裏面がヒートシンクに接着されていて裏面全面で放熱可能な構造となっているが、ＧａＮ−ＨＥＭＴチップに用いられる基板の熱伝導率の制約によって、微小領域において生じる熱が裏面全面に拡散できていない。
そこで、本実施の形態では、ＧａＮ−ＨＥＭＴチップに用いる基板として、現状のＳｉＣ基板よりも熱伝導率が高いダイヤモンド基板を用いる。ダイヤモンド基板をＧａＮ−ＨＥＭＴチップの基板として用いる場合、半導体装置の構成は第１の実施の形態と類似であるが、作製フローは第１の実施の形態とは異なるものとなる。この際、第１の実施の形態とは異なる工程においてＧａＮ薄膜２に亀裂が生じやすくなるため、当該亀裂の発生を抑制するために、ダイシングストリートにおけるストップアイランドを設ける構成が効果的である。
＜半導体装置の構成について＞
以下に、本実施の形態に関する半導体装置について、図面を参照して説明する。
図９は、本実施の形態に関する半導体装置の構成の例を概略的に示す上面図である。また、図１０は、図９に示された構成の一部を拡大して示す図である。
図９に例が示されるように、半導体装置３１は、たとえば４インチのダイヤモンド基板の上面にＧａＮ薄膜３２が形成されている。そして、ダイヤモンド基板の上面に、平面視で四角形状の素子領域３３がＸ軸およびＹ軸に沿って縦横に複数個配列されている。
また、図１０に例が示されるように、縦方向（Ｙ軸方向）に隣接する素子領域３３間にはＸ軸方向ダイシングストリート３５が配置され、横方向（Ｘ軸方向）に隣接する素子領域３３間にはＹ軸方向ダイシングストリート３６が配置される。また、Ｘ軸方向ダイシングストリート３５とＹ軸方向ダイシングストリート３６との交点には、ＳｉＮ膜などで構成される離間領域であるストップアイランド３４が配置される。
ここで、Ｘ軸方向ダイシングストリート３５のＹ軸投影寸法３７をＹ＿ｄｓとし、Ｙ軸方向ダイシングストリート３６のＸ軸投影寸法３８をＸ＿ｄｓとし、ストップアイランド３４のＹ軸投影寸法３９をＹ＿ｓｉとし、ストップアイランド３４のＸ軸投影寸法４０をＸ＿ｓｉとすると、以下の関係が成り立つ。
Figure 0006851557
また、図１０に例が示されるように、ストップアイランド３４は素子領域３３と分離されている。これらの関係の意義は第１の実施の形態で説明されたものと同様である。
図１１は、図１０におけるＢ−Ｂ’断面の構成の例を概略的に示す図である。図１１に例が示されるように、ダイヤモンド基板４１の上面にＧａＮ薄膜３２が積層されており、さらに、ＧａＮ薄膜３２の上面の一部（素子領域に対応）に、ＳｉＮから成る保護膜４２が複数形成されている。
隣接する保護膜４２同士の間には、ストップアイランド３４が配置されている。ストップアイランド３４とそれぞれの保護膜４２との間には、ダイシングストリート４３が形成されている。
なお、ダイヤモンド基板４１とＧａＮ薄膜３２との間には、バッファ層または接合層が配置されてもよい。また、素子領域には、保護膜４２以外に電極が配置されていてもよい。また、保護膜４２は、複数種類の材料が積層されて形成されるものであってもよい。
本実施の形態では、第１の実施の形態とは別の局面でＧａＮ薄膜３２に亀裂が進展しやすい。これに対し、本実施の形態に関する半導体装置によれば、当該局面においてもＧａＮ薄膜３２に亀裂が進展することを十分に抑制することができる。
＜半導体装置の製造方法について＞
次に、本実施の形態に関する半導体装置の製造方法について、図１１、図１２、図１３、図１４、図１５および図１６を参照しつつ説明する。ここで、図１２は、本実施の形態に関する半導体装置を作製するための工程の例を示すフローチャートである。
まず、Ｓｉ基板を準備する（図１２のステップＳＴ１１１）。Ｓｉ基板は、＜１１１＞面方位のものを用い、寸法は４インチであるものとする。
第１の実施の形態とは異なり、本実施の形態でＳｉ基板が用いられるのは、後の工程でＳｉ基板は除去されるためである。ＳｉＣ基板ではなくＳｉ基板を用いることで、除去性が高まる（すなわち、除去が容易となる）ことに加え、製品の材料費を抑制することができるという利点がある。
次に、Ｓｉ基板の上面にＧａＮ薄膜３２を形成する（図１２のステップＳＴ１１２）。Ｓｉ基板の上面に、Ｓｉとは組成が異なるバッファ層を１層または複数層形成し、その後、ＧａＮ薄膜３２（ＧａＮ層）、さらにはＡｌＧａＮ層を、その順で連続的にエピタキシャル成長させる。
バッファ層は、Ｓｉ基板とＧａＮ薄膜３２との格子不整合を緩和させるため、さらには、ＧａＮ薄膜３２が内包する応力を緩和させるために、その組成比または膜厚などが調整されている。
ＳｉＣ基板１１の上面にＧａＮ薄膜２をエピタキシャル成長させる場合に比べて、Ｓｉ基板の上面にＧａＮ薄膜３２をエピタキシャル成長させる場合の方が、ＧａＮ薄膜３２に残存する応力が大きくなる。そのため、上記のバッファ層の調整は、高い精度で行われることが望ましい。
次に、図７のステップＳＴ１３と同様に、保護膜４２を形成する（図１２のステップＳＴ１１３）。次に、図７のステップＳＴ１４と同様に、電極を形成する（図１２のステップＳＴ１１４）。次に、図７のステップＳＴ１５と同様に、ゲート保護膜を形成する（図１２のステップＳＴ１１５）。次に、図７のステップＳＴ１６と同様に、配線電極を形成する（図１２のステップＳＴ１１６）。次に、図７のステップＳＴ１７と同様に、配線保護膜を形成する（図１２のステップＳＴ１１７）。
次に、支持基板に接着する（図１２のステップＳＴ１１８）。図１３は、図１２のステップＳＴ１１７で配線保護膜が形成された状態のＳｉ基板４４の構成の例を概略的に示す断面図である。
また、図１４は、Ｓｉ基板４４の上面に、樹脂層４５などを介して、ガラス支持基板４６が接着された状態の構成の例を概略的に示す断面図である。
図１４に例が示されるように、Ｓｉ基板４４の上面において、保護膜４２、Ｘ軸方向ダイシングストリート３５、Ｙ軸方向ダイシングストリート３６およびストップアイランド３４を覆うように、光硬化性樹脂からなる樹脂層４５が塗布される。そして、真空中で、ガラス支持基板４６を樹脂層４５の上面に密着させた状態で、樹脂層４５に紫外線などを照射することによって樹脂層４５を硬化させる。
次に、Ｓｉ基板４４を除去する（図１２のステップＳＴ１１９）。具体的には、機械研削によってＳｉ基板４４の残り厚さが２０μｍとなるまでＳｉ基板４４をその下面側から除去し、さらに、ＲＩＥ法によってＳｉ基板４４の残り厚さがなくなるまで除去する。
機械研削後のＳｉ基板４４の残り厚さは、Ｓｉ基板４４とガラス支持基板４６との平行度、および、機械研削加工の平行度に基づいて決定すればよい。また、ＲＩＥ法は、エッチングガスとしてＳＦ６とＯ２との混合ガスを用いることで、Ｓｉを除去した後にＧａＮ薄膜３２の下面に現れるＧａＮ系バッファ層とのエッチングレート比（選択比）を高く取ることができる。
図１５は、上記のようにしてＳｉ基板４４が除去されることによって、ＧａＮ薄膜３２の下面にＧａＮ系バッファ層４７が露出している構成の例を概略的に示す断面図である。
Ｓｉ基板４４が除去される工程は、これまでＧａＮ薄膜３２が高い密着度で密着していたＳｉ基板４４が除去される工程である。そのため、Ｓｉ基板４４がなくなることによって、ＧａＮ薄膜３２が内包していた応力が開放される。
ＧａＮ薄膜３２に引張応力が内包されているとＧａＮ薄膜３２に亀裂が生じやすくなる。特に素子領域に対応する位置のＧａＮ薄膜３２の上面にはＧａＮ薄膜３２に亀裂が生じることを抑制する保護膜４２が形成されているのに対して、ダイシングストリートに対応する位置のＧａＮ薄膜３２の上面には樹脂層４５が直接形成されているため、ダイシングストリートに対応する位置のＧａＮ薄膜３２には特に亀裂が生じやすい。
これに対し、本実施の形態に関する半導体装置は、図１０などに例が示されたようにストップアイランド３４を備えている。そのため、ＧａＮ薄膜３２に亀裂が生じる場合であっても、ストップアイランド３４によって亀裂の進展が抑制される。
次に、ＧａＮ薄膜３２の下面において露出しているＧａＮ系バッファ層４７にダイヤモンド基板４１を接合する（図１２のステップＳＴ１２０）。この工程では、ＧａＮ薄膜３２とダイヤモンド基板４１とを、界面熱抵抗が小さい手法で接合するため、表面活性化接合法を用いる。表面活性化接合法は、被接合面を平滑化した後で、真空中で被接合面をアルゴンビームを用いて清浄化し、そのまま加圧および接合する手法である。
被接合面の平滑度は、たとえば、Ｒａ０．５ｎｍ以下であることが望ましく、平滑化処理としてはＣＭＰ（化学的機械的研磨）法を適用することができる。
図１５に例が示された、ＧａＮ薄膜３２の下面において露出している状態のＧａＮ系バッファ層４７に対してＣＭＰ加工を実施する。この際、ＧａＮ系材料は硬度が高く、ＣＭＰ加工の際に高い研磨圧力と研磨時間とを要する。そうすると、ＧａＮ薄膜３２に横方向の引張応力がかかり、ＧａＮ薄膜３２に亀裂が生じる原因となる場合がある。
これに対しても、本実施の形態に関する半導体装置は、図１０などに例が示されたようにストップアイランド３４を備えているため、ＧａＮ薄膜３２に亀裂が生じる場合であっても、ストップアイランド３４によって亀裂の進展が抑制される。
あらかじめ平滑化処理を実施された多結晶ダイヤモンド基板を、平滑化処理されたＧａＮ系バッファ層４７に接合することで、図１６に例が示されるような構造を得る。ここで、図１６は、上記のようにしてＧａＮ系バッファ層４７にダイヤモンド基板４１が接合された構成の例を概略的に示す断面図である。
本実施の形態では、ＧａＮ系バッファ層４７が平滑化されたが、ＧａＮ薄膜３２とダイヤモンド基板４１との間の熱抵抗を低下させるために、ＣＭＰ加工での研磨深さを増やしてＧａＮ系バッファ層４７を除去し、ＧａＮ薄膜３２を露出させてＧａＮ薄膜３２を平滑化してもよい。
さらに、ＧａＮ薄膜３２とダイヤモンド基板４１との組み合わせのような異種同士の接合では接合力が不足する場合があるため、接合界面にａ−Ｓｉなどを接合層として介在させることもできる。
また、本実施の形態では多結晶ダイヤモンド基板が用いられたが、単結晶ダイヤモンド基板が代わりに用いられてもよい。平滑化処理のしやすさでは、単結晶ダイヤモンド基板を用いる方が有利であるが、単結晶ダイヤモンド基板は大口径サイズのもの（たとえば、２インチ以上のもの）が現存しない。
次に、ガラス支持基板４６を取り外す（図１２のステップＳＴ１２１）。ガラス支持基板４６側からレーザー光を掃引照射することによって、ガラス支持基板４６と樹脂層４５との界面の樹脂を蒸発させて、ガラス支持基板４６をダイヤモンド基板４１の上面から取り外す。詳細には、ガラス支持基板４６と樹脂層４５との間に、薄い着色樹脂層（ここでは、図示しない）を挟まれており、レーザー光はこの着色樹脂層でほとんどが吸収される。そのため、着色樹脂層が蒸発する。着色樹脂層が蒸発すると、ガラス支持基板４６と樹脂層４５との間に気相が介在して両者の接着力はほとんどなくなるため、ガラス支持基板４６がダイヤモンド基板４１の上面から容易に脱落する。その後、樹脂層４５は、ダイヤモンド基板４１の上面の端部からテープ剥離法で引き剥がして、容易に除去することができる。
このように、図１２のステップＳＴ１１１からステップＳＴ１２１までを実施することで、本実施の形態に関する半導体装置が完成する（図１２のステップＳＴ１２２）。
本実施の形態に関する半導体装置から、ＧａＮ−ＨＥＭＴチップを作製する製造方法については、第１の実施の形態において説明されたものと同様であるので、説明は省略する。
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
以上に記載された実施の形態によれば、半導体装置は、半導体膜と、複数の保護膜１２（または、保護膜４２）と、第１のダイシングストリートと、第２のダイシングストリートと、ストップアイランド４（または、ストップアイランド３４）とを備える。ここで、半導体膜は、たとえば、ＧａＮ薄膜２またはＧａＮ薄膜３２などに対応するものである。また、第１のダイシングストリートは、たとえば、Ｘ軸方向ダイシングストリート５またはＸ軸方向ダイシングストリート３５などに対応するものである。また、第２のダイシングストリートは、たとえば、Ｙ軸方向ダイシングストリート６またはＹ軸方向ダイシングストリート３６などに対応するものである。ＧａＮ薄膜２（または、ＧａＮ薄膜３２）は、基板の上面に形成される。ここで、基板は、たとえば、ＳｉＣ基板１１、ダイヤモンド基板４１およびＳｉ基板４４などのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。保護膜１２（または、保護膜４２）は、ＧａＮ薄膜２（または、ＧａＮ薄膜３２）の上面に部分的に形成される。Ｘ軸方向ダイシングストリート５（または、Ｘ軸方向ダイシングストリート３５）は、複数の保護膜１２（または、保護膜４２）のそれぞれが形成される素子領域３（または、素子領域３３）間を通る。また、Ｘ軸方向ダイシングストリート５（または、Ｘ軸方向ダイシングストリート３５）は、平面視において第１の軸（Ｘ軸）に沿って延びる。Ｙ軸方向ダイシングストリート６（または、Ｙ軸方向ダイシングストリート３６）は、素子領域３（または、素子領域３３）間を通る。また、Ｙ軸方向ダイシングストリート６（または、Ｙ軸方向ダイシングストリート３６）は、平面視において第２の軸（Ｙ軸）に沿って延びる。ストップアイランド４（または、ストップアイランド３４）は、Ｘ軸方向ダイシングストリート５（または、Ｘ軸方向ダイシングストリート３５）とＹ軸方向ダイシングストリート６（または、Ｙ軸方向ダイシングストリート３６）との交差部におけるＧａＮ薄膜２（または、ＧａＮ薄膜３２）の上面に位置する。また、ストップアイランド４（または、ストップアイランド３４）は、素子領域３（または、素子領域３３）には接触しない。ここで、ストップアイランド４（または、ストップアイランド３４）の第１の軸への投影寸法をＸ＿ｓｉとし、ストップアイランド４（または、ストップアイランド３４）の第２の軸への投影寸法をＹ＿ｓｉとし、Ｙ軸方向ダイシングストリート６（または、Ｙ軸方向ダイシングストリート３６）の第１の軸への投影幅をＸ＿ｄｓとし、Ｘ軸方向ダイシングストリート５（または、Ｘ軸方向ダイシングストリート３５）の第２の軸への投影幅をＹ＿ｄｓとする場合、Ｘ＿ｓｉ＞Ｘ＿ｄｓ、かつ、Ｙ＿ｓｉ＜Ｙ＿ｄｓを満たす。なお、第１のダイシングストリートと第２のダイシングストリートとは、直交している場合に限られず、単に交差していればよい。したがって、ストップアイランド４の第１の軸への投影寸法であるＸ＿ｓｉと、ストップアイランド４の第２の軸への投影寸法であるＹ＿ｓｉとは、互いに直交する方向の寸法である場合には限られない。同様に、ダイシングストリートの第１の軸への投影寸法であるＸ＿ｄｓと、ダイシングストリートの第２の軸への投影寸法であるＹ＿ｄｓとは、互いに直交する方向の寸法である場合には限られない。
このような構成によれば、Ｘ軸方向ダイシングストリート５とＹ軸方向ダイシングストリート６との交差部にストップアイランド４が設けられているため、ダイシングストリートにおけるＧａＮ薄膜２に亀裂が生じる場合であっても、当該亀裂の伸展がストップアイランド４の箇所において抑制される。また、ストップアイランド４が素子領域３とは離間しつつも、Ｘ＿ｓｉ＞Ｘ＿ｄｓ、かつ、Ｙ＿ｓｉ＜Ｙ＿ｄｓの関係が満たされるため、ストップアイランド４を横断するようにダイシングが行われた場合であっても保護膜１２の剥がれが素子領域３に到達することを抑制しつつ、特にＹ軸方向に延びるダイシングストリートにおける亀裂の伸展を効果的に抑制することができる。具体的には、交差部を通過してＹ軸方向に延びる経路を、ストップアイランド４のＸ軸投影寸法１０がＹ軸方向ダイシングストリート６のＸ軸投影寸法８よりも大きいことによって遮断しつつ、ストップアイランド４のＹ軸投影寸法９がＸ軸方向ダイシングストリート５のＹ軸投影寸法７よりも小さいことによって、ストップアイランド４と素子領域３との間にＹ軸方向に延びる狭い空隙が生じないようにすることができる。
なお、上記の構成に本願明細書に例が示された他の構成を適宜追加した場合、すなわち、上記の構成としては言及されなかった本願明細書中の他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、以上に記載された実施の形態によれば、ＧａＮ薄膜２（または、ＧａＮ薄膜３２）は、ウルツ鉱型の結晶構造を有する結晶半導体膜である。このような構成によれば、Ｃ面、すなわち、（０００１）面が主面となるように成膜された結晶半導体膜では、へき開面が当該主面と直交する１２０°ごとに３面存在する。そのため、Ｘ軸方向ダイシングストリート５およびＹ軸方向ダイシングストリート６の両方がへき開面と一致することがない。したがって、ＧａＮ薄膜２の亀裂が原因となる不良を減少させることができる。
また、以上に記載された実施の形態によれば、ＧａＮ薄膜２（または、ＧａＮ薄膜３２）のへき開面と、第２の軸（Ｙ軸）の延びる方向とが平行である。このような構成によれば、ＧａＮ薄膜２のへき開面とＹ軸方向とが平行であるため、Ｘ軸方向ダイシングストリート５においてＧａＮ薄膜２に亀裂が生じることを効果的に抑制しつつ、Ｙ軸方向ダイシングストリート６においてはＧａＮ薄膜２に生じる亀裂の伸展をストップアイランド４によって効果的に抑制することができる。
また、以上に記載された実施の形態によれば、ＳｉＣ基板１１は、ＧａＮ薄膜２（または、ＧａＮ薄膜３２）と異なる格子定数を有する。このような構成によれば、採用可能な基板の選択肢が広がり、たとえば安価な基板を採用することによって、半導体装置の製造コストを低下させることができる。なお、格子定数が異なる基板の上面にＧａＮ薄膜２を形成すると、基板とＧａＮ薄膜２との密着性が低くなる。そのため、ＧａＮ薄膜２に亀裂が生じやすくなる。また、当該基板とＧａＮ薄膜２との間に格子定数を徐々に整合させるためのバッファ層を挿入してＧａＮ薄膜２をエピタキシャル成長させる場合も、格子定数差に応じて膜応力を内包することとなってしまうため、ＧａＮ薄膜２に亀裂が生じやすくなる。これに対して、ストップアイランド４を設けることによって、生じ得る亀裂が伸展することを効果的に抑制することができる。
また、以上に記載された実施の形態によれば、基板は、ダイヤモンド基板４１である。このような構成によれば、熱伝導率が高いダイヤモンド基板４１を備えることによって、半導体素子で生じる熱をダイヤモンド基板４１の下面に取り付けられるヒートシンクへ効率よく伝達することができる。そのため、安定性の高い半導体装置を提供することができる。なお、上面が平滑化されたダイヤモンド基板４１と下面が平滑化された半導体膜（ＧａＮ薄膜３２）とを接合法（ボンディング）によって接合して作製される半導体装置では、ＧａＮ薄膜３２の平滑化処理の際にＧａＮ薄膜３２に亀裂が生じやすくなる。さらに、接合後のダイヤモンド基板４１とＧａＮ薄膜３２との密着性が低くなる場合があり、それによってダイシングストリート内に亀裂が入りやすくなる。これに対して、ストップアイランド３４を設けることによって、生じ得る亀裂が伸展することを効果的に抑制することができる。
以上に記載された実施の形態によれば、半導体装置の製造方法において、基板の上面にＧａＮ薄膜３２を形成する。ここで、基板は、たとえば、ＳｉＣ基板１１、ダイヤモンド基板４１およびＳｉ基板４４などのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。そして、ＧａＮ薄膜３２の上面に保護膜１２（または、保護膜４２）を形成する。そして、保護膜１２（または、保護膜４２）を複数の素子領域３（または、素子領域３３）に分離するように部分的に除去しつつ、平面視において第１の軸（Ｘ軸）に沿って延びるＸ軸方向ダイシングストリート５（または、Ｘ軸方向ダイシングストリート３５）を形成する。そして、保護膜１２（または、保護膜４２）を複数の素子領域３（または、素子領域３３）に分離するように部分的に除去しつつ、平面視において第２の軸（Ｙ軸）に沿って延びるＹ軸方向ダイシングストリート６（または、Ｙ軸方向ダイシングストリート３６）を形成する。そして、Ｘ軸方向ダイシングストリート５（または、Ｘ軸方向ダイシングストリート３５）とＹ軸方向ダイシングストリート６（または、Ｙ軸方向ダイシングストリート３６）との交差部におけるＧａＮ薄膜３２の上面に位置し、かつ、素子領域３（または、素子領域３３）には接触しないストップアイランド４（または、ストップアイランド３４）を形成する。ここで、ストップアイランド４（または、ストップアイランド３４）の第１の軸への投影寸法をＸ＿ｓｉとし、ストップアイランド４（または、ストップアイランド３４）の第２の軸への投影寸法をＹ＿ｓｉとし、Ｙ軸方向ダイシングストリート６（または、Ｙ軸方向ダイシングストリート３６）の第１の軸への投影幅をＸ＿ｄｓとし、Ｘ軸方向ダイシングストリート５（または、Ｘ軸方向ダイシングストリート３５）の第２の軸への投影幅をＹ＿ｄｓとする場合、Ｘ＿ｓｉ＞Ｘ＿ｄｓ、かつ、Ｙ＿ｓｉ＜Ｙ＿ｄｓを満たす。
このような構成によれば、Ｘ軸方向ダイシングストリート５とＹ軸方向ダイシングストリート６との交差部にストップアイランド４が設けられているため、ダイシングストリートにおけるＧａＮ薄膜２に亀裂が生じる場合であっても、当該亀裂の伸展がストップアイランド４の箇所において抑制される。また、ストップアイランド４が素子領域３とは離間しつつも、Ｘ＿ｓｉ＞Ｘ＿ｄｓ、かつ、Ｙ＿ｓｉ＜Ｙ＿ｄｓの関係が満たされるため、ストップアイランド４を横断するようにダイシングが行われた場合であっても保護膜１２の剥がれが素子領域３に到達することを抑制しつつ、特にＹ軸方向に延びるダイシングストリートにおける亀裂の伸展を効果的に抑制することができる。
なお、特段の制限がない場合には、それぞれの処理が行われる順序は変更することができる。
また、上記の構成に本願明細書に例が示された他の構成を適宜追加した場合、すなわち、上記の構成としては言及されなかった本願明細書中の他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、以上に記載された実施の形態によれば、半導体装置の製造方法において、保護膜４２、Ｘ軸方向ダイシングストリート３５、Ｙ軸方向ダイシングストリート３６およびストップアイランド３４を覆うように、支持基板を接着する。ここで、支持基板は、たとえば、ガラス支持基板４６などに対応するものである。そして、基板を基板の下面側から除去する。ここで、基板は、たとえば、ＳｉＣ基板１１およびＳｉ基板４４などのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。Ｓｉ基板４４が除去された後にＧａＮ薄膜３２の下面に形成されるバッファ層の下面に、放熱基板を接合する。ここで、バッファ層は、たとえば、ＧａＮ系バッファ層４７などに対応するものである。また、放熱基板は、たとえば、ダイヤモンド基板４１などに対応するものである。このような構成によれば、ＧａＮ薄膜３２をエピタキシャル成長させることができないダイヤモンド基板４１などの放熱性が高い基板についても、半導体装置の基板として採用することができる。そのため、高い放熱性を有する半導体装置を提供することができる。なお、放熱性が高いダイヤモンド基板４１をＧａＮ系バッファ層４７に接合する際にＧａＮ薄膜３２に生じ得る亀裂の伸展は、ストップアイランド３４を設けることによって効果的に抑制することができる。
＜以上に記載された実施の形態の変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、限定的なものではないものとする。
したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態における構成要素と組み合わせる場合が含まれるものとする。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関連するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
１，３１ 半導体装置、２，３２ ＧａＮ薄膜、３，３３ 素子領域、４，１８，１９，３４ ストップアイランド、５，３５ Ｘ軸方向ダイシングストリート、６，３６ Ｙ軸方向ダイシングストリート、７，９，３７，３９ Ｙ軸投影寸法、８，１０，３８，４０ Ｘ軸投影寸法、１１ ＳｉＣ基板、１２，４２ 保護膜、１３，４３ ダイシングストリート、１４，１５，１６ へき開面、１７，２０，２１，２２ 亀裂、４１ ダイヤモンド基板、４４ Ｓｉ基板、４５ 樹脂層、４６ ガラス支持基板、４７ ＧａＮ系バッファ層。

Claims (6)

  1. 基板の上面に形成される半導体膜と、
    前記半導体膜の上面に部分的に形成される複数の保護膜と、
    前記複数の保護膜のそれぞれが形成される複数の素子領域の間を通り、かつ、平面視において第１の軸に沿って延びる第１のダイシングストリートと、
    前記複数の素子領域の間を通り、かつ、平面視において前記第１の軸とは交差する第２の軸に沿って延びる第２のダイシングストリートと、
    前記第１のダイシングストリートと前記第２のダイシングストリートとの交差部における前記半導体膜の前記上面に位置し、かつ、前記複数の素子領域には接触しないストップアイランドとを備え、
    前記ストップアイランドの前記第１の軸への投影寸法をＸ＿ｓｉとし、
    前記ストップアイランドの前記第２の軸への投影寸法をＹ＿ｓｉとし、
    前記第２のダイシングストリートの前記第１の軸への投影幅をＸ＿ｄｓとし、
    前記第１のダイシングストリートの前記第２の軸への投影幅をＹ＿ｄｓとする場合、
    Ｘ＿ｓｉ＞Ｙ＿ｓｉ、Ｘ＿ｓｉ＞Ｘ＿ｄｓ、かつ、Ｙ＿ｓｉ＜Ｙ＿ｄｓを満たし、
    前記半導体膜は、ウルツ鉱型の結晶構造を有する結晶半導体膜であり、
    前記半導体膜のへき開面と、前記第１の軸の延びる方向とが直交する、
    半導体装置。
  2. 請求項１に記載の半導体装置であり、
    前記半導体膜のへき開面と、前記第２の軸の延びる方向とが平行である、
    半導体装置。
  3. 請求項１または２に記載の半導体装置であり、
    前記基板は、前記半導体膜と異なる格子定数を有する、
    半導体装置。
  4. 請求項１から３のうちのいずれか１つに記載の半導体装置であり、
    前記基板は、ダイヤモンド基板である、
    半導体装置。
  5. 基板の上面に半導体膜を形成し、
    前記半導体膜の上面に保護膜を形成し、
    前記保護膜を複数の素子領域に分離するように部分的に除去しつつ、平面視において第１の軸に沿って延びる第１のダイシングストリートを形成し、
    前記保護膜を前記複数の素子領域に分離するように部分的に除去しつつ、平面視において前記第１の軸とは交差する第２の軸に沿って延びる第２のダイシングストリートを形成し、
    前記第１のダイシングストリートと前記第２のダイシングストリートとの交差部における前記半導体膜の前記上面に位置し、かつ、前記複数の素子領域には接触しないストップアイランドを形成し、
    前記ストップアイランドの前記第１の軸への投影寸法をＸ＿ｓｉとし、
    前記ストップアイランドの前記第２の軸への投影寸法をＹ＿ｓｉとし、
    前記第２のダイシングストリートの前記第１の軸への投影幅をＸ＿ｄｓとし、
    前記第１のダイシングストリートの前記第２の軸への投影幅をＹ＿ｄｓとする場合、
    Ｘ＿ｓｉ＞Ｙ＿ｓｉ、Ｘ＿ｓｉ＞Ｘ＿ｄｓ、かつ、Ｙ＿ｓｉ＜Ｙ＿ｄｓを満たし、
    前記半導体膜は、ウルツ鉱型の結晶構造を有する結晶半導体膜であり、
    前記半導体膜のへき開面と、前記第１の軸の延びる方向とが直交する、
    半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法であり、さらに、
    前記保護膜、前記第１のダイシングストリート、前記第２のダイシングストリートおよび前記ストップアイランドを覆うように、支持基板を接着し、
    前記基板を前記基板の下面側から除去し、
    前記基板が除去された後に前記半導体膜の下面に形成されるバッファ層の下面に、放熱基板を接合する、
    半導体装置の製造方法。
JP2020560286A 2020-05-25 2020-05-25 半導体装置、および、半導体装置の製造方法 Active JP6851557B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/020553 WO2021240603A1 (ja) 2020-05-25 2020-05-25 半導体装置、および、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6851557B1 true JP6851557B1 (ja) 2021-03-31
JPWO2021240603A1 JPWO2021240603A1 (ja) 2021-12-02

Family

ID=75154762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020560286A Active JP6851557B1 (ja) 2020-05-25 2020-05-25 半導体装置、および、半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20230238296A1 (ja)
EP (1) EP4160656A4 (ja)
JP (1) JP6851557B1 (ja)
KR (1) KR102654022B1 (ja)
CN (1) CN115668456A (ja)
WO (1) WO2021240603A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168388A (ja) * 1999-09-30 2001-06-22 Sharp Corp 窒化ガリウム系化合物半導体チップ及びその製造方法ならびに窒化ガリウム系化合物半導体ウエハー
US20040009649A1 (en) * 2002-07-12 2004-01-15 Kub Francis J. Wafer bonding of thinned electronic materials and circuits to high performance substrates
US20140167225A1 (en) * 2010-10-05 2014-06-19 Infineon Technologies Ag Crack Stop Barrier and Method of Manufacturing Thereof
JP2014203953A (ja) * 2013-04-04 2014-10-27 株式会社タムラ製作所 半導体素子及びその製造方法
JP2016198788A (ja) * 2015-04-09 2016-12-01 株式会社ディスコ レーザー加工装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5401301B2 (ja) * 2009-12-28 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
KR101165325B1 (ko) 2010-06-22 2012-07-13 (주)이컴앤드시스템 일회용 바코드를 이용한 도어락 개폐처리 방법 및 시스템과 도어락 장치
WO2014009997A1 (ja) 2012-07-11 2014-01-16 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168388A (ja) * 1999-09-30 2001-06-22 Sharp Corp 窒化ガリウム系化合物半導体チップ及びその製造方法ならびに窒化ガリウム系化合物半導体ウエハー
US20040009649A1 (en) * 2002-07-12 2004-01-15 Kub Francis J. Wafer bonding of thinned electronic materials and circuits to high performance substrates
US20140167225A1 (en) * 2010-10-05 2014-06-19 Infineon Technologies Ag Crack Stop Barrier and Method of Manufacturing Thereof
JP2014203953A (ja) * 2013-04-04 2014-10-27 株式会社タムラ製作所 半導体素子及びその製造方法
JP2016198788A (ja) * 2015-04-09 2016-12-01 株式会社ディスコ レーザー加工装置

Also Published As

Publication number Publication date
EP4160656A1 (en) 2023-04-05
US20230238296A1 (en) 2023-07-27
WO2021240603A1 (ja) 2021-12-02
EP4160656A4 (en) 2023-08-16
JPWO2021240603A1 (ja) 2021-12-02
KR20230002704A (ko) 2023-01-05
CN115668456A (zh) 2023-01-31
KR102654022B1 (ko) 2024-04-02

Similar Documents

Publication Publication Date Title
US9685513B2 (en) Semiconductor structure or device integrated with diamond
KR101200182B1 (ko) 질화물 반도체 디바이스의 제조 방법 및 질화물 반도체디바이스
JP7217808B2 (ja) 半導体装置の製造方法
JP2016009706A (ja) 半導体デバイスの製造方法、半導体基板および半導体デバイス
US10916447B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN110663097B (zh) 半导体元件基板的制造方法
WO2018179768A1 (ja) 半導体装置
JP2910811B2 (ja) 窒化ガリウム系化合物半導体ウエハーの切断方法
JP6851557B1 (ja) 半導体装置、および、半導体装置の製造方法
JP2748354B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP6794896B2 (ja) 酸化ガリウム半導体装置の製造方法
KR102273305B1 (ko) 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정
JP6488465B2 (ja) 半導体装置
Okamoto et al. Backside processing of RF GaN-on-GaN HEMTs considering thermal management
KR102621470B1 (ko) 에피택시 다이를 이용한 그룹3족 질화물 전력반도체 소자 제조 방법
TW202215504A (zh) 製作用於磊晶生長基於鎵之ｉｉｉ族氮化物合金層之底材之方法
TW202215503A (zh) 製作用於磊晶生長基於鎵之ｉｉｉ族氮化物合金層之底材之方法
JP5989422B2 (ja) 半導体装置の製造方法
TW202214921A (zh) 製作用於磊晶生長基於鎵之ｉｉｉ族氮化物合金層之底材之方法
CN111627856A (zh) GaN基半导体器件及其制备方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201026

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201026

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210309

R150 Certificate of patent or registration of utility model

Ref document number: 6851557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250