DE112014003966B4 - Halbleitervorrichtung mit einem harzvergossenen Halbleiterchip - Google Patents

Halbleitervorrichtung mit einem harzvergossenen Halbleiterchip Download PDF

Info

Publication number
DE112014003966B4
DE112014003966B4 DE112014003966.7T DE112014003966T DE112014003966B4 DE 112014003966 B4 DE112014003966 B4 DE 112014003966B4 DE 112014003966 T DE112014003966 T DE 112014003966T DE 112014003966 B4 DE112014003966 B4 DE 112014003966B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor chip
tanδ
heat sink
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112014003966.7T
Other languages
English (en)
Other versions
DE112014003966T5 (de
Inventor
Tomohito Iwashige
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112014003966T5 publication Critical patent/DE112014003966T5/de
Application granted granted Critical
Publication of DE112014003966B4 publication Critical patent/DE112014003966B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Halbleitervorrichtung, aufweisend:
einen Halbleiterchip (1) mit einer Vorderseite und einer Rückseite, wobei der Halbleiterchip (1) ein Halbleiterelement enthält;
einen Harzvergussabschnitt (8), der ein Bauteil versiegelt, in welchem der Halbleiterchip enthalten ist; und
eine Bondschicht (13), welche zwischen dem Harzvergussabschnitt (8) und dem Bauteil angeordnet ist, wobei
die Bondschicht (13) aus einem organischen Harz ist, das an einer Oberseite des Bauteils angeordnet ist,
die Bondschicht (13) eine Doppelschichtstruktur mit einer ersten Schicht (13a) in direkter Verbindung mit dem Bauteil und einer zweiten Schicht (13b) in direkter Verbindung mit dem Harzvergussabschnitt (8) hat, und
ein Verlustkoeffizient tanδ der ersten Schicht (13a) kleiner als ein Verlustkoeffizient tanδ der zweiten Schicht (13b) innerhalb eines Temperaturbereichs von 200 °C bis 250 °C ist,
wobei die erste Schicht (13a) aus einem organischen Harz ist, welches innerhalb eines Temperaturbereichs von 200 °C bis 250 °C einen Verlustkoeffizienten tanδ hat, der 0 < tanδ ≤ 0.3 erfüllt, wodurch der Glaszustand beibehalten wird, und
wobei die zweite Schicht (13b) aus einem organischen Harz ist, das innerhalb eines Temperaturbereichs von 200 °C bis 250 °C einen Verlustkoeffizienten tanδ hat, der 1.0 ≤ tanδ < 2 erfüllt,
wobei der Verlustkoeffizient tanδ ein Verhältnis zwischen dem Speicherelastizitätsmodul und dem Verlustelastizitätsmodul darstellt.

Description

  • Diese Anmeldung basiert auf der japanischen Stammanmeldung mit der Anmeldenummer JP 2013-179141 und der dazugehörigen Offenlegungsschrift JP 2015-050222 A , angemeldet am 30.08.2013.
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, welche einen harzvergossenen Halbleiterchip verwendet.
  • Die Patentliteratur 1 schlägt einen Aufbau vor, bei dem eine Polyamidharzschicht auf einer Oberfläche eines Halbleiterchips oder auf einer Oberfläche einer Wärmesenke angeordnet wird, um zu verhindern, dass ein Harz sich von einer Halbleitervorrichtung abschält. Hierbei enthält die Halbleitervorrichtung einen Halbleiterchip und eine Wärmesenke, welche beide harzvergossen sind. Der oben erwähnte Aufbau kann die Haftkraft zwischen dem Halbleiterchip oder der Wärmesenke und einem Vergussharz verbessern und kann verhindern, dass sich das Harz von dem Halbleiterchip oder von der Wärmesenke auch bei hohen Temperaturen ablöst.
  • Jedoch erzeugt eine Temperatur von 200 °C oder mehr eine Belastung, die über der Klebkraft liegt, so dass ein Ablösen verursacht wird, selbst wenn das Polyamidharz verwendet wird, um die Klebkraft zwischen dem Halbleiterchip und dem Gussharz und die Klebkraft zwischen der Wärmesenke und dem Gussharz zu erhöhen, wie erläutert. Insbesondere macht es beispielsweise Siliziumcarbid (nachfolgend als SiC bezeichnet), das als Halbleitermaterial verwendet wird, notwendig, die Funktionalität innerhalb eines höheren Temperaturbereichs von 200 °C bis 250 °C im Vergleich zu Siliziumhalbleitern sicherzustellen.
  • [Patentliteratur 1] JP 2003-124406 A
  • Weiterer relevanter Stand der Technik ist bekannt aus der JP 2003-124406 A , der JP 2004-296906 A , der US 2007/0090539 A1 , der US 7 285 321 B2 und der US 2011/0213075 A1 .
  • Mit Blick auf das Voranstehende ist es Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, bei der das Ablösen zwischen jedem Bauteil und dem Harzvergussabschnitt innerhalb eines Temperaturbereichs von 200 °C bis 250 °C vermieden ist.
  • Die Lösung der Aufgabe erfolgt durch die Merkmale des Anspruchs 1.
  • Gemäß einem Aspekt der vorliegenden Erfindung umfasst eine Halbleitervorrichtung einen Halbleiterchip, einen Harzvergussabschnitt und eine Verbindungsschicht. Der Halbleiterchip hat eine Vorderseite und eine Rückseite und enthält ein Halbleiterelement. Der Harzvergussabschnitt versiegelt ein Bauteil, in welchem der Halbleiterchip enthalten ist. Die Verbindungsschicht befindet sich zwischen dem Harzvergussabschnitt und dem Bauteil. Die Verbindungsschicht ist aus einem organischen Harz, das an der Vorderseite des Bauteils angeordnet ist. Die Verbindungsschicht hat eine Doppelschichtstruktur mit einer ersten Schicht, die in Verbindung mit dem Bauteil ist, und einer zweiten Schicht, die in Verbindung mit dem Harzvergussabschnitt ist. Ein Verlustkoeffizient oder tanδ der ersten Schicht ist kleiner als ein Verlustkoeffizient tanδ der zweiten Schicht innerhalb eines Temperaturbereichs von 200 °C bis 250 °C. Die erste Schicht ist aus einem organischen Harz, welches innerhalb eines Temperaturbereichs von 200 °C bis 250 °C einen Verlustkoeffizienten tanδ hat, der 0 < tanδ ≤ 0.3 erfüllt, wodurch der Glaszustand beibehalten wird; und die zweite Schicht ist aus einem organischen Harz, das innerhalb eines Temperaturbereichs von 200 °C bis 250 °C einen Verlustkoeffizienten tanδ hat, der 1.0 ≤ tanδ < 2 erfüllt, wobei der Verlustkoeffizient tanδ ein Verhältnis zwischen dem Speicherelastizitätsmodul und dem Verlustelastizitätsmodul darstellt.
  • Bei der erfindungsgemäßen Halbleitervorrichtung ist ein Ablösen zwischen jedem Bauteil und dem Harzvergussabschnitt innerhalb eines Temperaturbereichs von 200 °C bis 250 °C unterdrückt.
  • Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich besser aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung.
    • 1 zeigt im Schnitt den Aufbau einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
    • 2 zeigt die Darstellung einer Beziehung zwischen einer Temperatur Temp (Einheit: °C), einem Speicherelastizitätsmodul E' (Einheit: Pa) und einem Verlustkoeffizienten tanδ der Halbleitervorrichtung;
    • 3 zeigt in tabellarischer Darstellung Materialtypen a bis e, welche in einem Experiment verwendet wurden, Tg/°C eines jeden Materials und Maximalwert von tanδ eines jeden Materials;
    • 4 zeigt in tabellarischer Form ein Untersuchungsergebnis unter Verwendung der Materialien von 3 bei einer Ausführungsform der vorliegenden Erfindung; und
    • 5 zeigt in tabellarischer Darstellung Untersuchungsergebnisse unter Verwendung der Materialien von 3 bei Vergleichsbeispielen.
  • Die nachfolgende Beschreibung erläutert eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Wie in 1 gezeigt, enthält die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform einen Halbleiterchip 1, einen Metallblock 2, Wärmesenken 3 und 4 und Leiterrahmen 5 bis 7. Ein Harzvergussabschnitt 8 verschließt diese Komponenten, so dass sie zur Halbleitervorrichtung zusammengefasst sind.
  • Der Halbleiterchip 1 wird gebildet durch Ausbilden eines Halbleiterleistungselements, beispielsweise eines MOSFET oder IGBT oder eines Halbleiterelements, beispielsweise einer Schottky-Sperrdiode in Chipform auf einem SiC-Substrat. In der vorliegenden Ausführungsform sei als Beispiel eines Halbleiterleistungselements ein MOSFET beschrieben. Der Halbleiterchip 1 ist als rechteckförmige Platte geformt mit einer Vorderseite und einer Rückseite. Gemäß der vorliegenden Ausführungsform liegen im Halbleiterchip 1 eine Gateelektrode und eine Sourceelektrode im Nahbereich der Vorderseite, und eine Drainelektrode liegt im Nahbereich der Rückseite.
  • Der Metallblock 2 verbindet die Vorderseite des Halbleiterchips 1 thermisch mit der Wärmesenke 3. Der Metallblock 2 ist beispielsweise aus Kupfer, was hohe elektrische Leitfähigkeit und hohen Wärmeübertragungskoeffizienten sicherstellt. Insbesondere hat der Metallblock 2 eine Würfelform und eine Vorderseite und eine Rückseite. Die Rückseite des Metallblocks 2 ist elektrisch und thermisch mit der MOSFET-Sourceelektrode nahe der Vorderseite des Halbleiterchips 1 über ein Verbindungsmaterial 9, beispielsweise ein Lot, verbunden. Die Vorderseite des Metallblocks 2 ist elektrisch und thermisch mit der Wärmesenke 3 über ein Verbindungsmaterial 10, beispielsweise ein Lot, verbunden.
  • Die Wärmesenken 3 und 4 dienen jeweils als Radiatorplatte, welche vom Halbleiterchip 1 übertragene Wärme großflächig verteilt und abführt. Beispielsweise werden die Wärmesenken 3 und 4 unter Verwendung von Kupfer als Basismaterial gebildet, was hohe elektrische Leitfähigkeit und hohen Wärmeübertragungskoeffizienten sicherstellt. Die Oberflächen der Wärmesenken 3 und 4 können bei Bedarf mit Gold beschichtet sein. Die Wärmesenke 3 ist elektrisch und thermisch mit der MOSFET-Sourceelektrode nahe der Vorderseite des Halbleiterchips 1 über den Metallblock 2 verbunden. Auf diese Weise wirkt die Wärmesenke 3 als Radiatorplatte und dient auch als Verdrahtung in Verbindung mit der MOSFET-Sourceelektrode. Die Wärmesenke 4 ist elektrisch und thermisch mit der MOSFET-Drainelektrode nahe der Rückseite des Halbleiterchips 1 über ein Verbindungsmaterial 11, beispielsweise ein Lot, verbunden. Auf diese Weise arbeitet die Wärmesenke 4 als Radiatorplatte und auch als Verdrahtung in Verbindung mit der MOSFET-Drainelektrode. Jede der Wärmesenken 3 und 4 ist so ausgebildet, dass sie eine Oberfläche entgegengesetzt zum Halbleiterchip 1 hat, so dass die Oberfläche von dem Harzvergussabschnitt 8 freiliegt. Die freiliegende Oberfläche der Wärmesenke 3 bzw. 4 ermöglicht eine Wärmeabführung.
  • Der Leiterrahmen 5 ist mit der Wärmesenke 3 integriert oder mit dieser verbunden. Der Leiterrahmen 5 ist zur Außenseite des Harzvergussabschnitts 8 herausgeführt und dient als eine Verdrahtung, welche elektrisch die MOSFET-Sourceelektrode mit einem außen liegenden Verbindungsobjekt verbindet. Der Leiterrahmen 6 ist mit der Wärmesenke 4 integriert oder mit dieser verbunden. Der Leiterrahmen 6 ist zur Außenseite des Harzvergussabschnitts herausgeführt und dient als Verdrahtung, welche elektrisch die MOSFET-Drainelektrode mit einem außen liegenden Verbindungsobjekt verbindet. Der Leiterrahmen 7 ist separat zur Wärmesenke 4 angeordnet und zur Außenseite des Harzvergussabschnitts 8 herausgeführt. Der Leiterrahmen 7 ist elektrisch mit der MOSFET-Gateelektrode über einen Bonddraht 12 verbunden und dient als Verdrahtung, welche elektrisch die Gateelektrode mit einem außen liegenden Verbindungsobjekt verbindet.
  • Der Harzvergussabschnitt 8 ist aus einem hoch wärmebeständigen Harz, beispielsweise Epoxyharz, gebildet. Der Harzvergussabschnitt 8 wird gebildet, indem die korrekt verbundenen Bauteile (beispielsweise der Halbleiterchip 1, der Metallblock 2, die Wärmesenken 3 und 4 und die Leiterrahmen 5 bis 7) in einem Gusswerkzeug angeordnet werden, wonach dann das Harz in das Gusswerkzeug eingespritzt wird. Der Harzvergussabschnitt 8 ist dafür ausgelegt, die Bauteile zu versiegeln, wobei ein Ende eines jeden der Leiterrahmen 5 bis 7 und eine Seite der Wärmesenken 3 und 4 frei bleibt.
  • Der Grundaufbau der Halbleitervorrichtung ist wie oben beschrieben gebildet. Die Oberfläche eines jeden Bauteils der Halbleitervorrichtung enthält eine Doppelschicht-Bondschicht 13, so dass die Halbleitervorrichtung die Haftkraft zwischen dem Harzvergussabschnitt 8 und jedem Bauteil verbessern und eine Belastung verringern kann.
  • Die Bondschicht 13 enthält eine erste Schicht 13a, welche über die Oberfläche eines jeden Bauteils hinweg ausgebildet ist und welche eine Haftaufbringharzschicht bildet, welche eine auf jeden Bauteil aufgebrachte Haftkraft verbessert. Insbesondere liefert die erste Schicht 13a eine stärkere Haftkraft auf jedem Bauteil, als wenn diese vom Harzvergussabschnitt 8 erzeugt werden würde, der in Kontakt mit der Oberfläche eines jeden Bauteils ausgebildet wird. Die erste Schicht 13a ist als eine organische Harzschicht ausgebildet, welche unter einer hohen Temperatur zwischen 200 °C und 250 °C verglast wird. Genauer gesagt, die erste Schicht 13a ist aus einem organischen Harz, welches 0 < tanδ ≤ 0.3 betreffend einen Verlustkoeffizienten tanδ im Temperaturbereich zwischen 200 °C und 250 °C erfüllt und welches ohne Glasübergang verglast wird. Beispielsweise kann die erste Schicht 13a Polyimid, Polyamidimid oder Polyimidsilikon verwenden. Die erste Harzschicht 13a wird gebildet, indem die Bauteile in eine organische Harzlösung getaucht werden, welche ein Bestandteilmaterial der ersten Harzschicht 13a enthält, oder indem die organische Harzlösung vor dem Verguss auf die Bauteile gesprüht wird.
  • Eine zweite Schicht 13b ist nahe der Vorderseite der ersten Schicht 13a ausgebildet, nämlich auf der Seite der Bondschicht 13 in Kontakt mit dem Harzvergussabschnitt 8. Die zweite Schicht 13b bildet eine Belastungsverringerungsharzschicht, welche eine Belastung zwischen jedem Bauteil und dem Harzvergussabschnitt 8 verringert. Die zweite Schicht 13b verwendet eine organische Harzschicht, die in der Lage ist, eine Belastung unter hoher Temperatur zwischen 200 °C und 250 °C zu verringern. Eine hohe Haftkraft wird zwischen der zweiten Schicht 13b und dem Harzvergussabschnitt 8 erzeugt. Die Haftkraft ist zumindest stärker als diejenige, die erzeugt werden würde, wenn der Harzvergussabschnitt 8 in Kontakt mit der Oberfläche eines jeden Bauteils ausgebildet wird. Die zweite Schicht 13b ist aus einem Harzmaterial, dessen Dispersionsspitze des Verlustkoeffizienten tanδ (nachfolgend als tanδ-Dispersionsspitze bezeichnet) in dem Temperaturbereich zwischen 200 °C und 250 °C in den Bereich von 1.0 ≤ tanδ < 2 fällt. Beispielsweise kann die zweite Schicht 13b aus Polyimid oder Polyamidimid sein. Die zweite Harzschicht 13b wird gebildet, indem die Bauteile nach dem Gießen der ersten Harzschicht 13a in eine organische Harzlösung getaucht werden, die ein Bestandteilmaterial der zweiten Harzschicht 13b enthält, oder indem die organische Harzlösung auf die Bauteile gesprüht wird.
  • Die erste Schicht 13a ist so konfiguriert, dass der Verlustkoeffizient tanδ den oben erwähnten Bereich erfüllt. Die zweite Schicht 13b ist so konfiguriert, dass die tanδ-Dispersionsspitze in dem oben genannten Bereich liegt. Der Grund hierfür folgt. Die nachfolgende Beschreibung erläutert den Grund unter Bezugnahme auf 2.
  • 2 zeigt die Beziehung zwischen einer Temperatur Temp (Einheit: °C), dem Speicherelastizitätsmodul E' (Einheit: Pa) und dem Verlustkoeffizienten tanδ der Halbleitervorrichtung. Der Speicherelastizitätsmodul E' bezeichnet ein Element einer Energie, welche in einem Objekt zurückgehalten wird, wenn das Objekt die Energie aufgrund einer äußeren Kraft und Verformung erzeugt. Der Speicherelastizitätsmodul E' bezeichnet ein Element, welches die aufgebrachte Energie ohne Zeitverzögerung zurückliefert, wenn eine externe Kraft auf das Objekt wirkt. Der Verlustkoeffizient tanδ stellt ein Verhältnis zwischen dem Speicherelastizitätsmodul E' und dem Verlustelastizitätsmodul E" dar und wird als Parameter zur Angabe der Belastungsverringerung verwendet. Der Verlustelastizitätsmodul E" bezeichnet ein Element der Energie, die nach außen hin abgegeben wird, wenn das Objekt die Energie aufgrund einer externen Kraft und Verformung erzeugt. Genauer gesagt, der Verlustelastizitätsmodul E" bezeichnet ein Element, welches die aufgebrachte Energie mit einer Zeitverzögerung zurückliefert, wenn eine externe Kraft auf das Objekt aufgebracht wird. Dieses Beispiel verwendet den Verlustkoeffizienten tanδ als einen Parameter zur Angabe der Belastungsverringerung. Ursprünglich wird ein Bereich entsprechend einer Änderung im Verlustelastizitätsmodul E" als ein Parameter zur Angabe der Belastungsverringerung verwendet. Jedoch schwankt der Verlustelastizitätsmodul E" stark und kann nicht klar dargestellt werden. Allgemein wird der Verlustkoeffizient tanδ als Parameter zur Angabe der Belastungsverringerung verwendet.
  • Gemäß den Daten von 2 stellen die für die erste Schicht 13a verwendeten Materialien sicher, dass der Verlustkoeffizient tanδ im Temperaturbereich zwischen 200 °C und 250 °C im Bereich von 0 < tanδ ≤ 0.3 enthalten ist. Der Glaszustand wird im Temperaturbereich zwischen 200 °C und 250 °C beibehalten, wenn die erste Schicht 13a wenigstens ein organisches Harz verwendet, dessen Verlustkoeffizient tanδ im Bereich von 0 < tanδ ≤ 0.3 enthalten ist. Die Haftkraft kann beibehalten werden. Aus diesem Grund verwendet die erste Schicht 13a das organische Harz, dessen Verlustkoeffizient tanδ im Bereich von 0 < tanδ ≤ 0.3 enthalten ist.
  • Gemäß der Daten in 2 stellen die für die zweite Schicht 13b verwendeten Materialien sicher, dass die tanδ-Dispersionsspitze (die Spitze des Verlustkoeffizienten tanδ) im Bereich von 1.0 ≤ tanδ < 2 im Temperaturbereich zwischen 200 °C und 250 °C enthalten ist. Dies bedeutet, dass der Glasübergang im Temperaturbereich zwischen 200 °C und 250 °C erfolgt und eine aktive Molekülbewegung bewirkt, wenn die zweite Schicht 13b ein organisches Harz verwendet, dass die tanδ-Dispersionsspitze im Temperaturbereich zwischen 200°C und 250 °C im Bereich von 1.0 ≤ tanδ < 2 enthalten ist. Aus diesem Grund kann die Verwendung des organischen Harzes eine Belastung, die bei hoher Temperatur aufgrund einer Differenz im linearen Ausdehnungskoeffizienten zwischen einem Bauteil und dem Harzvergussabschnitt 8 erzeugt wird, als thermische Energie aufgrund der Molekularbewegung des organischen Harzes verringern. Aus diesem Grund verwendet die zweite Schicht 13b das organische Harz, dessen tanδ-Dispersionsspitze im Bereich von 1.0 ≤ tanδ < 2 enthalten ist.
  • Polyimid und Polyamidimid sind als Beispiele des organischen Harzes angegeben, das für die erste Schicht 13a und die zweite Schicht 13b verwendet wird und unterschiedliche Zusammensetzungen hat. In jedem organischen Harz muss tanδ nur die oben genannten Bedingungen erfüllen. Die erste Schicht 13a und die zweite Schicht 13b sind jeweils als eine organische Harzschicht ausgelegt. Hohe Haftkraft ist zwischen den Schichten vorhanden, und die Haftkraft kann auch unter einer hohe Temperatur zumindest zwischen 200 °C und 250 °C beibehalten werden.
  • Die Halbleitervorrichtung gemäß der oben erläuterten Ausgestaltung enthält die Bondschicht 13, die zwischen dem Harzvergussabschnitt 8 und jedem Bauteil angeordnet ist. Die Bondschicht 13 verwendet einen Doppelschichtaufbau mit der ersten Schicht 13a und der zweiten Schicht 13b anstelle eines einschichtigen Aufbaus. Die erste Schicht 13a und die zweite Schicht 13b arbeiten unabhängig als eine Haftaufbringharzschicht bzw. Belastungsverringerungsschicht. Die erste Schicht 13a kann eine starke Haftkraft zwischen jedem Bauteil und dem Harzvergussabschnitt 8 sicherstellen. Zusätzlich ermöglicht die zweite Schicht 13b die Belastungsverringerung. Dies kann die Haftkraft zwischen den Bauteilen sicherstellen und kann zu jeder Zeit eine belastungsverringernde Struktur schaffen. Dies kann auch eine starke Klebekraft sicherstellen, die verhindert, dass sich die Bauteile bei einer Belastung unter hoher Temperatur von dem Harzvergussabschnitt 8 ablösen. Jedes Bauteil kann davor geschützt werden, sich unter hoher Temperatur zwischen 200 °C und 250 °C von dem Harzvergussabschnitt 8 zu lösen.
  • Genauer gesagt, die Erfinder haben eine Untersuchung durchgeführt, um zu bestätigen, ob oder ob nicht sich jedes Bauteil von dem Harzvergussabschnitt 8 ablöst, indem die erste Schicht 13a und die zweite Schicht 13b unter Verwendung von Materialien a bis e ausgebildet wurden und im Temperaturbereich zwischen -40 °C und 225 °C ein Heiß/Kalt-Zyklustest 1000-mal durchgeführt wurde.
  • Bei dem Experiment sprühten die Erfinder eine lösungsmittelhaltiges organisches Harz über die Wärmesenke, trockneten das organische Harz, vergossen das organische Harz unter Verwendung des gleichen Vergussmaterials A, härteten das Vergussmaterial aus, aktivierten eine Klebkraft zwischen dem Vergussmaterial und dem organischen Harz und führten dann den Heiß/Kalt-Zyklustest durch. Die Erfinder verwendeten Materialien a bis e gemäß 3. Material a entspricht einem Polyimid mit einer Glasübergangstemperatur Tg (Einheit: °C) bei 300 und dem Maximalwert von tanδ bei 0.08 im Temperaturbereich zwischen 200 °C und 250 °C. Material b entspricht einem Polyamidimid mit einer Glasübergangstemperatur Tg (Einheit. °C) bei 260 und dem Maximalwert von tanδ bei 0.06 im Temperaturbereich zwischen 200 °C und 250 °C. Material c entspricht einem Polyimid mit einer Glasübergangstemperatur Tg (Einheit: °C) bei 210 und dem Maximalwert von tanδ bei 1.74 (bei 242 °C) im Temperaturbereich zwischen 200 °C und 250 °C. Material d entspricht einem Polyimidsilikon mit einer Glasübergangstemperatur Tg (Einheit: °C) bei 250 und einem Maximalwert von tanδ bei 0.28 im Temperaturbereich zwischen 200 °C und 250 °C. Material e entspricht einem Polyamidimid mit einer Glasübergangstemperatur Tg (Einheit: °C) bei 220 und einem Maximalwert tanδ bei 1.19 (bei 225 °C) im Temperaturbereich zwischen 200 °C und 250 °C.
  • Wie in 4 gezeigt, sind die erste Schicht 13a und die zweite Schicht 13b in fünf Kombinationen vorgesehen, nämlich als Materialen a und c, Materialien a und e, Materialien b und c, Materialien d und c und Materialien d und e. Organische Harze wie die Materialien a, b und d zeichnen sich durch einen Verlustkoeffizienten tanδ aus, der im Temperaturbereich zwischen 200 °C und 250 °C im Bereich von 0 < tanδ ≤ 0.3 liegt. Diese Materialen werden für die erste Schicht 13a verwendet. Organische Harze wie die Materialien c und e zeichnen sich durch eine tanδ-Dispersionsspitze aus, die im Temperaturbereich zwischen 200 °C und 250 °C im Bereich von 1.0 ≤ tan5 < 2 enthalten ist. Diese Materialien werden für die zweite Schicht 13b verwendet.
  • Genauer gesagt, ein erstes Beispiel (E1) verwendet Material a für die erste Schicht 13a und Material c für die zweite Schicht 13b. Ein zweites Beispiel (E2) verwendet Material a für die erste Schicht 13a und Material e für die zweite Schicht 13b. Ein drittes Beispiel (E3) verwendet Material b für die erste Schicht 13a und Material c für die zweite Schicht 13b. Ein viertes Beispiel (E4) verwendet Material d für die erste Schicht 13a und Material c für die zweite Schicht 13b. Ein fünftes Beispiel (E5) verwendet Material d für die erste Schicht 13a und Material e für die zweite Schicht 13b.
  • Im Ergebnis zeigen die ersten bis fünften Beispiele 0 % Ablösung, d. h. keine Ablösung zwischen jedem Bauteil und dem Harzvergussabschnitt 8, auch nach dem Heiß/Kalt-Zyklustest, also ein gutes Zuverlässigkeitsergebnis.
  • Als Vergleichsbeispiele führten die Erfinder die gleiche Untersuchung unter Verwendung der oben genannten Materialien a bis e unter der Bedingung durch, dass die Bondschicht 13 als Einschichtstruktur ausgebildet war oder dass die Eigenschaften der organischen Materialien für die Schichten 13a und 13b umgekehrt wurden, wobei die Doppelschichtstruktur aus erster Schicht 13a und zweiter Schicht 13b beibehalten wurde. Genauer gesagt, das erste Vergleichsbeispiel (CE1) bis zum fünften Vergleichsbeispiel (CE5) bilden die Bondschicht 13 als Einschichtstruktur unter Verwendung der Materialen a bis e. Das sechste Vergleichsbeispiel (CE6) bis zum zehnten Vergleichsbeispiel (CE10) bilden die Bondschicht 13 als Doppelschichtstruktur mit der ersten Schicht 13a und der zweiten Schicht 13b. Das sechste Vergleichsbeispiel bildet die erste Schicht 13a unter Verwendung des Materials c und die zweite Schicht 13b unter Verwendung des Materials a. Das siebte Vergleichsbeispiel bildet die erste Schicht 13a unter Verwendung des Materials c und die zweite Schicht 13b unter Verwendung des Materials b. Das achte Vergleichsbeispiel bildet die erste Schicht 13a unter Verwendung des Materials c und die zweite Schicht 13b unter Verwendung des Materials d. Das neunte Vergleichsbeispiel bildet die erste Schicht 13a unter Verwendung des Materials e und die zweite Schicht unter Verwendung des Materials a. Das zehnte Vergleichsbeispiel bildet die erste Schicht 13a unter Verwendung des Materials e und die zweite Schicht 13b unter Verwendung des Materials b.
  • Im Ergebnis zeigt gemäß 5 nur das erste Vergleichsbeispiel einen Ablösebereich von kleiner als 20 % (<20 %), wenn Material a für die Bondschicht 13 in Einschichtstruktur gewählt wird. Alle anderen Vergleichsbeispiele zeigen einen Ablösebereich von größer oder gleich 20 % (≥20 %), was kein gutes Zuverlässigkeitsergebnis darstellt.
  • Auch sollte aus diesen Ergebnissen die erste Schicht 13a bevorzugt ein organisches Harz verwenden, das sich durch einen Verlustkoeffizienten tanδ auszeichnet, der im Temperaturbereich zwischen 200 °C und 250 °C in den Bereich von 0 < tanδ ≤ 0.3 fällt. Die zweite Schicht 13b verwendet bevorzugt ein organisches Harz, das sich durch die tanδ-Dispersionsspitze auszeichnet, die im Temperaturbereich zwischen 200 °C und 250 °C in den Bereich von 1.0 ≤ tanδ < 2 fällt.
  • Beispielsweise enthält die oben geschilderte Ausführungsform die Leiterrahmen 5 bis 7 in Verbindung mit dem Gate, der Source und den Drainelektroden, da als ein Beispiel eines Halbleiterelements der MOSFET verwendet wird. Die benötigte Anzahl von Leiterrahmen hängt von dem zu verwendenden Halbleiterelement ab. Beispielsweise genügen lediglich Leiterrahmen in Verbindung mit Anode und Kathode, wenn als ein Halbleiterelement eine Schottky-Sperrdiode verwendet wird.
  • Obgleich eine Ausführungsform beschrieben wurde, die ein Beispiel eines Aufbaus mit dem Metallblock 2 und den Wärmesenken 3 und 4 zusätzlich zur Halbleitervorrichtung 1 verwendet, ist die vorliegende Erfindung auch bei einer Halbleitervorrichtung 1 anwendbar, welche vom Harzvergussabschnitt 8 verschlossen ist.
  • Die oben beschriebene Ausführungsform erläutert das Beispiel eines Verlustkoeffizienten tanδ für bevorzugte Materialien als organische Harze, die für die erste Schicht 13a und die zweite Schicht 13b verwendet werden. Die Ausführungsform stellt jedoch nur ein Beispiel dar. Beispielsweise kann der Verlustkoeffizient tanδ für die erste Schicht 13a kleiner als der für die zweite Schicht 13b zumindest im Temperaturbereich zwischen 200 °C und 250 °C sein. Die erste Schicht 13a kann als eine Haftaufbringharzschicht dienen, um die Haftkraft zu erhöhen. Die zweite Schicht 13b kann als Belastungsverringerungsschicht dienen, um eine Belastungsverringerung zu ermöglichen.

Claims (4)

  1. Halbleitervorrichtung, aufweisend: einen Halbleiterchip (1) mit einer Vorderseite und einer Rückseite, wobei der Halbleiterchip (1) ein Halbleiterelement enthält; einen Harzvergussabschnitt (8), der ein Bauteil versiegelt, in welchem der Halbleiterchip enthalten ist; und eine Bondschicht (13), welche zwischen dem Harzvergussabschnitt (8) und dem Bauteil angeordnet ist, wobei die Bondschicht (13) aus einem organischen Harz ist, das an einer Oberseite des Bauteils angeordnet ist, die Bondschicht (13) eine Doppelschichtstruktur mit einer ersten Schicht (13a) in direkter Verbindung mit dem Bauteil und einer zweiten Schicht (13b) in direkter Verbindung mit dem Harzvergussabschnitt (8) hat, und ein Verlustkoeffizient tanδ der ersten Schicht (13a) kleiner als ein Verlustkoeffizient tanδ der zweiten Schicht (13b) innerhalb eines Temperaturbereichs von 200 °C bis 250 °C ist, wobei die erste Schicht (13a) aus einem organischen Harz ist, welches innerhalb eines Temperaturbereichs von 200 °C bis 250 °C einen Verlustkoeffizienten tanδ hat, der 0 < tanδ ≤ 0.3 erfüllt, wodurch der Glaszustand beibehalten wird, und wobei die zweite Schicht (13b) aus einem organischen Harz ist, das innerhalb eines Temperaturbereichs von 200 °C bis 250 °C einen Verlustkoeffizienten tanδ hat, der 1.0 ≤ tanδ < 2 erfüllt, wobei der Verlustkoeffizient tanδ ein Verhältnis zwischen dem Speicherelastizitätsmodul und dem Verlustelastizitätsmodul darstellt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das organische Harz der ersten Schicht (13a) gebildet ist aus Polyimid oder Polyamidimid oder Polyimidsilikon.
  3. Halbleitervorrichtung nach Anspruch 1, wobei das organische Harz der zweiten Schicht (13b) gebildet ist aus Polyimid oder Polyamidimid.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Bauteil aufweist: eine erste Wärmesenke (3), die mit einer Oberseite des Halbleiterchips verbunden ist; und eine zweite Wärmesenke (4), die mit einer Rückseite des Halbleiterchips verbunden ist, wobei die erste Wärmesenke (3) und die zweite Wärmesenke (4) in dem Harzvergussabschnitt (8) versiegelt sind, wobei eine Oberfläche sowohl der ersten Wärmesenke (3) als auch der zweiten Wärmesenke (4) freiliegt, die freiliegende Oberfläche der ersten Wärmesenke (3) entgegengesetzt zum Halbleiterchip ist und die freiliegende Oberfläche der zweiten Wärmesenke (4) entgegengesetzt zum Halbleiterchip ist, und die freiliegende Oberfläche der ersten Wärmesenke (3) und die freiliegende Oberfläche der zweiten Wärmesenke (4) von dem Halbleiterchip erzeugte Wärme nach außen hin abstrahlen.
DE112014003966.7T 2013-08-30 2014-08-21 Halbleitervorrichtung mit einem harzvergossenen Halbleiterchip Active DE112014003966B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013179141A JP6127837B2 (ja) 2013-08-30 2013-08-30 半導体装置
JP2013-179141 2013-08-30
PCT/JP2014/004286 WO2015029386A1 (ja) 2013-08-30 2014-08-21 半導体装置

Publications (2)

Publication Number Publication Date
DE112014003966T5 DE112014003966T5 (de) 2016-06-09
DE112014003966B4 true DE112014003966B4 (de) 2019-08-22

Family

ID=52585978

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014003966.7T Active DE112014003966B4 (de) 2013-08-30 2014-08-21 Halbleitervorrichtung mit einem harzvergossenen Halbleiterchip

Country Status (4)

Country Link
US (1) US9536802B2 (de)
JP (1) JP6127837B2 (de)
DE (1) DE112014003966B4 (de)
WO (1) WO2015029386A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150001700A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Power Modules with Parylene Coating
JP6127837B2 (ja) 2013-08-30 2017-05-17 株式会社デンソー 半導体装置
JP6064928B2 (ja) * 2014-02-13 2017-01-25 トヨタ自動車株式会社 半導体装置
CN107112318B (zh) * 2014-12-29 2019-06-18 三菱电机株式会社 功率模块
US10177057B2 (en) 2016-12-15 2019-01-08 Infineon Technologies Ag Power semiconductor modules with protective coating
JP6953859B2 (ja) * 2017-07-25 2021-10-27 株式会社デンソー 半導体装置
IT201800004209A1 (it) * 2018-04-05 2019-10-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
WO2020044668A1 (ja) * 2018-08-31 2020-03-05 ローム株式会社 半導体装置
DE112020002828T5 (de) * 2019-06-11 2022-02-24 Rohm Co., Ltd. Halbleiterbauteil
IT201900013743A1 (it) 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
IT202000016840A1 (it) 2020-07-10 2022-01-10 St Microelectronics Srl Dispositivo mosfet incapsulato ad alta tensione e dotato di clip di connessione e relativo procedimento di fabbricazione
US20230260861A1 (en) * 2022-02-11 2023-08-17 Wolfspeed, Inc. Semiconductor packages with increased power handling

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124406A (ja) 2001-08-06 2003-04-25 Denso Corp 半導体装置
JP2004296906A (ja) 2003-03-27 2004-10-21 Denso Corp 樹脂封止型半導体装置
US20070090539A1 (en) 2005-05-31 2007-04-26 Khalil Hosseini Semiconductor device and method for producing the same
US7285321B2 (en) 2003-11-12 2007-10-23 E.I. Du Pont De Nemours And Company Multilayer substrates having at least two dissimilar polyimide layers, useful for electronics-type applications, and compositions relating thereto
US20110213075A1 (en) 2010-02-26 2011-09-01 Toshiyuki Goshima Polyimide resin composition for semiconductor devices, method of forming film in semiconductor devices using the same and semiconductor devices
JP2013179141A (ja) 2012-02-28 2013-09-09 Sony Corp トランジスタおよびその製造方法、並びに表示装置および電子機器
JP2015050222A (ja) 2013-08-30 2015-03-16 株式会社デンソー 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822989B2 (ja) 1996-08-12 1998-11-11 日本電気株式会社 リードフレーム及びその製造方法並びに樹脂封止型半導体装置
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
JP3719506B2 (ja) * 2001-12-19 2005-11-24 株式会社デンソー 半導体装置及びその製造方法
JP2002373961A (ja) * 2001-06-15 2002-12-26 Denso Corp 樹脂封止型電子装置
JP4225183B2 (ja) * 2003-11-05 2009-02-18 株式会社デンソー 半導体装置の製造方法
JP2006179538A (ja) * 2004-12-21 2006-07-06 Hitachi Ltd 半導体パワーモジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124406A (ja) 2001-08-06 2003-04-25 Denso Corp 半導体装置
JP2004296906A (ja) 2003-03-27 2004-10-21 Denso Corp 樹脂封止型半導体装置
US7285321B2 (en) 2003-11-12 2007-10-23 E.I. Du Pont De Nemours And Company Multilayer substrates having at least two dissimilar polyimide layers, useful for electronics-type applications, and compositions relating thereto
US20070090539A1 (en) 2005-05-31 2007-04-26 Khalil Hosseini Semiconductor device and method for producing the same
US20110213075A1 (en) 2010-02-26 2011-09-01 Toshiyuki Goshima Polyimide resin composition for semiconductor devices, method of forming film in semiconductor devices using the same and semiconductor devices
JP2013179141A (ja) 2012-02-28 2013-09-09 Sony Corp トランジスタおよびその製造方法、並びに表示装置および電子機器
JP2015050222A (ja) 2013-08-30 2015-03-16 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
DE112014003966T5 (de) 2016-06-09
JP2015050222A (ja) 2015-03-16
US9536802B2 (en) 2017-01-03
WO2015029386A1 (ja) 2015-03-05
JP6127837B2 (ja) 2017-05-17
US20160204046A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
DE112014003966B4 (de) Halbleitervorrichtung mit einem harzvergossenen Halbleiterchip
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014212376B4 (de) Halbleitervorrichtung
DE112012006656B4 (de) Halbleitervorrichtung
DE102011077543B4 (de) Halbleitervorrichtung
DE102012224355B4 (de) Leistungsmodul
DE102012214917B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
DE112015006049T5 (de) Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
DE102009042399B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE10236455B4 (de) Halbleiterbauelement mit einem Leistungshalbleiterelement eines Vertikaltyps
DE102012200329A1 (de) Halbleiteranordnung mit einem Heatspreader
DE102014105462B4 (de) Halbleiterleistungsbauelement mit einer wärmesenke und verfahren zum herstellen
DE112008002559T5 (de) Drahtlose Halbleiterbaugruppe für effiziente Wärmeabfuhr
DE102010061011A1 (de) Halbleiterbaugruppe und Verfahren zum Herstellen derselben
DE112016007464B4 (de) Halbleitervorrichtung
DE102009049613A1 (de) Leistungshalbleitervorrichtung
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102015201182A1 (de) Leistungshalbleitervorrichtung
DE112011104406T5 (de) Halbleitervorrichtung
DE102014107084B4 (de) Hybridhalbleiterpackage und Verfahren
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE112016007096B4 (de) Halbleitervorrichtung
DE202015006897U1 (de) Halbleitermodul und Leistungsanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final