DE102013112029B4 - Halbleiterbauelement mit Kapselung - Google Patents

Halbleiterbauelement mit Kapselung Download PDF

Info

Publication number
DE102013112029B4
DE102013112029B4 DE102013112029.6A DE102013112029A DE102013112029B4 DE 102013112029 B4 DE102013112029 B4 DE 102013112029B4 DE 102013112029 A DE102013112029 A DE 102013112029A DE 102013112029 B4 DE102013112029 B4 DE 102013112029B4
Authority
DE
Germany
Prior art keywords
encapsulation
semiconductor
thermal expansion
coefficient
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013112029.6A
Other languages
English (en)
Other versions
DE102013112029A1 (de
Inventor
Joachim Mahler
Edward Fuergut
Khalil Hosseini
Georg Meyer-Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013112029A1 publication Critical patent/DE102013112029A1/de
Application granted granted Critical
Publication of DE102013112029B4 publication Critical patent/DE102013112029B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Verfahren, das Folgendes umfasst:das Bereitstellen eines Halbleiter-Chips, der einen ersten thermischen Ausdehnungskoeffizienten aufweist; unddas Kapseln des Halbleiter-Chips mit einer Kapselung, die anorganische Partikel aufweist, wobei die Kapselung Sulfophosphat-Glaspartikel aufweist und die Partikel in eine gesinterte Masse gehärtet werden.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Im Allgemeinen enthalten Halbleiter-Packages wenigstens einen Halbleiter-Chip, der mit einem Kunststoff- oder Epoxidharz-Kapselungsmaterial bedeckt ist. Einige elektronische Bauelemente werden in Hochtemperaturanwendungen eingesetzt, zum Beispiel in Kraftfahrzeuganwendungen, und werden unter anspruchsvollen Umgebungsbedingungen betrieben. Thermische Wechselbeanspruchung des Halbleiter-Packages verursacht potenziell, dass sich der Halbleiter-Chip vom Kunststoff- oder Epoxidharz-Kapselungsmaterial abtrennt. Solch ein Abtrennen des Halbleiter-Chips vom Kunststoff- oder Epoxidharz-Kapselungsmaterial erzeugt möglicherweise eine Öffnung für das Eintreten von Feuchtigkeit. Der Feuchtigkeitseintritt korrodiert möglicherweise elektrische Verbindungen auf einem zum Halbleiter-Package gehörigen Chip und verformt potenziell die Abmaße des Chips oder beeinflusst sie anderweitig.
  • Die Druckschrift US 7 994 646 B2 beschreibt eine Halbleitervorrichtung, die einen Halbleiterchip mit einer ersten Fläche und einer der ersten Fläche gegenüberliegenden zweiten Fläche und einer Verkapselung mit anorganischen Partikeln aufweist, die den Halbleiterchip einkapselt.
  • Die Druckschrift US 2006/0175583 A1 beschreibt ein Verfahren zum Verbinden eines thermoplastischen Materials mit einem duroplastischen Material. Mindestens eines von dem thermoplastischen Material und dem duroplastischen Material enthält Partikel, die schmelzen, wenn das thermoplastische Material und das duroplastische Material während des Verbindungsvorgangs erhitzt werden.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Hierin werden Techniken beschrieben, die sich auf Halbleiterbauelemente beziehen, die Kapselungen verwenden. In einer Umsetzungsform wird möglicherweise ein Halbleiterbauelement hergestellt, um wenigstens eine Kapselung zu enthalten, die wenigstens Glaspartikel enthält. Die Verwendung einer Kapselung, die Glaspartikel enthält, stellt verbesserte thermische Stabilität bereit, was Feuchtigkeitseintritt zwischen der Kapselung und dem Chip bzw. den Chips des Packages minimiert oder ausschließt, somit das Package für verbesserte Zuverlässigkeit über ein breiteres thermisches Verwendungsspektrum auslegt. Weiterhin stellt die Verwendung solch einer Kapselung im Vergleich zu konventionellen Kapselungsmaterialien erhöhte Durchschlagsfestigkeit bereit.
  • Figurenliste
    • 1 veranschaulicht eine Ausführungsform, in der Halbleiter-Chips in einem vorbestimmten Abstand auf einem Wafer-Träger platziert werden.
    • 2 veranschaulicht eine Ausführungsform, in der Halbleiter-Chips in einem vorbestimmten Abstand auf einem Wafer-Träger platziert werden.
    • 3 veranschaulicht eine Kapselung, die sich zu kapselndem Material verfestigt hat, während Halbleiter-Chips auf einen Wafer-Träger geklebt werden.
    • 4 veranschaulicht kapselndes Material und die Halbleiter-Chips, die nach dem Wafer-Schneiden auf einen Wafer-Träger geklebt werden.
    • 5 veranschaulicht eine Halbleiterstruktur gemäß einer Ausführungsform, nachdem ein Wafer-Träger freigegeben worden ist.
    • 6 veranschaulicht eine Halbleiterstruktur gemäß einer Ausführungsform nach selektivem Ätzen einer metallisierten Schicht in Abschnitten der Halbleiterstruktur.
    • 7 veranschaulicht eine Halbleiterstruktur gemäß einer Ausführungsform nach dem Abtrennen der Halbleiterbauelemente.
    • 8 veranschaulicht einen typischen Prozess des Bereitstellens eines gekapselten Chips oder eines Halbleiter-Packages, das kapselndes Material verwendet.
  • Die „Ausführliche Beschreibung“ bezieht sich auf die zugehörigen Figuren. In den Figuren identifiziert die am weitesten links stehende Ziffer bzw. Ziffern einer Referenznummer die Figur, in der die Referenznummer zuerst auftaucht. Die gleichen Nummern werden in allen Zeichnungen durchweg verwendet, um sich auf die gleichen Merkmale und Komponenten zu beziehen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Hierin werden Techniken beschrieben, die sich auf Halbleiterbauelemente beziehen, die Kapselungen verwenden. In einer Umsetzungsform wird möglicherweise ein Halbleiterbauelement hergestellt, um wenigstens eine Kapselung zu enthalten, die wenigstens Glaspartikel enthält. Die Verwendung einer Kapselung, die Glaspartikel enthält, stellt verbesserte thermische Stabilität bereit, was Feuchtigkeitseintritt zwischen der Kapselung und dem Chip bzw. den Chips des Packages minimiert oder ausschließt, somit das Package für verbesserte Zuverlässigkeit über ein breiteres thermisches Verwendungsspektrum auslegt. Weiterhin stellt die Verwendung solch einer Kapselung im Vergleich zu konventionellen Kapselungsmaterialien erhöhte Durchschlagsfestigkeit bereit.
  • 1 veranschaulicht eine Ausführungsform, in der die Halbleiter-Chips 102 in einem vorbestimmten Abstand auf dem Wafer-Träger 104 platziert sind, verschaltet mittels eines Klebers 106, der möglicherweise eine Klebefolie oder ein anderes ähnliches Material ist. In einer Ausführungsform enthalten die Chips 102 Steuerungs-Chips, Logik-Chips, vertikale Hochspannungs-Chips, Leistungstransistor-Chips, Metall-Oxid-Halbleiter-Feldeffekttransistor-Chips oder andere geeignete Halbleiter-Dies. In einer Ausführungsform werden wenigstens zwei Halbleiter-Chips 102 mit einer ersten Fläche 108, die frei liegt, und einer zweiten Fläche 110, die am Kleber 106 angebracht ist, platziert. Die erste Fläche 108 enthält möglicherweise einen oder mehrere Kontakte, wie zum Beispiel einen Source-Anschluss, einen Gate-Anschluss, einen Anoden-Anschluss oder ähnliches. Weiterhin enthält die zweite Fläche 110 möglicherweise einen oder mehrere solcher Kontakte.
  • In einer Ausführungsform ist der Kleber 106 eine Metallisierungsschicht, wie zum Beispiel ein metallisierter Kleber, eine metallisierte Keimschicht, ein metallisiertes Substrat, ein Träger, eine Folie oder eine andere geeignete metallische Schicht. In einer Ausführungsform ist der Wafer-Träger 104 dazu ausgelegt, die Chips 102 beabstandet zu enthalten, um eine „Ausgangsauffächerungsfläche“ auf dem Wafer zu definieren, und eine metallisierte Keimschicht wird auf einer Hauptoberfläche eines rekonfigurierten Wafers durch chemische Deposition, stromlose Deposition oder Sputtern abgeschieden. In einer anderen Ausführungsform werden die Chips auf einem Träger angeordnet, der eine Metallschicht enthält.
  • Wie in 1 veranschaulicht wird, wird in einer Ausführungsform eine Kapselung 112 zwischen den Halbleiter-Chips 102 auf dem Wafer-Träger 104 aufgebracht. In einer anderen Ausführungsform wird die Kapselung 112 zwischen den Halbleiter-Chips 102 auf dem Wafer-Träger 104 und oberhalb der Halbleiter-Chips 102 aufgebracht, wie in 2 veranschaulicht wird. Mit solch einer Ausführungsform ist es möglich, den
    Wafer-Träger 104 sofort zu entfernen und weitere Prozessschritte auszuführen, nachdem die Kapselung 112 zwischen den Halbleiter-Chips 102 auf dem Wafer-Träger 104 und oberhalb der Halbleiter-Chips 102 aufgebracht wurde und gehärtet ist. Die Beschreibung und die bezogenen Figuren, die im Folgenden beschrieben werden, gelten für die in den 1 und 2 beschriebenen Ausführungsformen.
  • In einer Ausführungsform enthält die Kapselung 112 anorganische Partikel (z.B. Glas) . Die Kapselung 112 ist dazu ausgelegt, einen thermischen Ausdehnungskoeffizienten (CTE, coefficient of thermal expansion) von weniger als ungefähr 10×10-6/K aufzuweisen, was dem CTE von Silizium in Silizium-Chips nahekommt (etwa 2,5×10-6/K). Im Gegensatz dazu weisen konventionelle kapselnde Epoxidharz- oder Polymer-Materialien typischerweise einen höheren CTE von ungefähr 1×10-5/K auf, oder etwa in einer Größenordnung, die größer als der CTE von Silizium ist. Das Missverhältnis zwischen dem CTE der konventionellen kapselnden Epoxidharz- oder Polymer-Materialien und Silizium trägt zur ungleichmäßigen thermischen Ausdehnung der Materialien bei, da die Materialien thermisch wechselbeansprucht werden, was potenziell die Materialien unerwünschterweise trennt und einen Weg für Feuchtigkeitseintritt in das Halbleiter-Package erzeugt.
  • Geeignete Materialien für die Kapselung 112 enthalten anorganische Materialien. In einer Ausführungsform wird die Kapselung 112 als ein keramisches Material bereitgestellt. In einer Ausführungsform wird die Kapselung 112 als ein metallorganisches Material bereitgestellt. Geeignete metallorganische Materialien enthalten Polysiloxane und organisch modifizierte Silicate. In einer Ausführungsform wird die Kapselung 112 so bereitgestellt, dass sie Glas oder Glaspartikel enthält. Geeignete Glasmaterialien enthalten Sulfophosphat-Gläser, die in den Glas-/Kunststoff-Verbindungen vorhanden sind.
  • In einer Ausführungsform wird die Kapselung 112 durch einen Sinterprozess gehärtet, bei dem die Partikel zusammengeschmolzen werden, um die Kapselung 112 zu verfestigen oder zu härten. In einer Ausführungsform wird die Kapselung 112 bei Prozesstemperaturen zwischen ungefähr 200 - 400 Grad Celsius als ein Sol-Gel aus einer Suspension aus metallorganischen oder keramischen Nanopartikeln angefertigt und enthält Glas. In einer Ausführungsform wird die Kapselung 112 als eine Paste in einem Druckprozess abgeschieden, wie bei einer Unterdrückung oder bei einem Schablonendruck, und dann bei Temperaturen zwischen 300 - 450 Grad Celsius verarbeitet, um die Partikel in eine gesinterte Masse zu härten.
  • Nach dem Aushärten stellt die Kapselung 112 für das Halbleiter-Chip-Array 102 Stabilität bereit, mit einer Temperaturstabilität von über 300 Grad Celsius und Feuchtigkeitsbeständigkeit. Die Kapselung 112 ermöglicht einen geringeren thermischen Ausdehnungskoeffizienten im Vergleich zu anderen (z.B. Epoxidharz-) Materialien. Die Kapselung 112 führt zu geringerer Korrosion der Bauelemente aufgrund von ionischer Verunreinigung. In einer Ausführungsform stellt die Kapselung 112 eine hermetische Dichtung um den Halbleiter-Chip 102 bereit und ist dazu ausgelegt, Feuchtigkeitseintritt zu hemmen. Verschiedene Techniken werden eingesetzt, um die Halbleiter-Chips 102 mit der Kapselung 112 einzubetten, zum Beispiel Formpressen und Spritzguss, Laminierung oder Dosierung.
  • 3 veranschaulicht die Kapselung 112, die sich zu Kapselungsmaterial 114 verfestigt hat, während die Halbleiter-Chips 102 auf den Wafer-Träger 104 geklebt sind. In einer Ausführungsform wird die Kapselung 112 durch einen Sinterprozess gehärtet, bei dem die Kapselung 112 reagiert und sich zum kapselnden Material 114 verfestigt. In einer Ausführungsform wird die Kapselung 112 und/oder das gehärtete kapselnde Material 114 zur oberen Oberfläche 108 der Halbleiter-Chips 102 planarisiert.
  • 4 veranschaulicht das kapselnde Material 114 und die Halbleiter-Chips 102, die nach dem Wafer-Schneiden auf den Wafer-Träger 104 geklebt werden. Das Wafer-Schneiden wird verwendet, um im kapselnden Material 114 Durchgangsöffnungen 116 zwischen den Halbleiter-Chips 102 nach dem Härten bereitzustellen. In einer Ausführungsform werden in der Industrie bekannte Wafer-Schneideverfahren verwendet, wie zum Beispiel Sägen und Schneiden durch das kapselnde Material 114 bis zum Erreichen der Klebeschicht 106. In einer Ausführungsform werden die Halbleiter-Chips 102 abgetrennt, so dass das kapselnde Material 114 an den Seiten der Halbleiter-Chips 102 angebracht bleibt. In einer Ausführungsform werden die Halbleiter-Chips 102 abgetrennt, so dass das kapselnde Material 114 nicht an den Seiten der Halbleiter-Chips 102 angebracht bleibt.
  • 5 veranschaulicht eine Halbleiterstruktur gemäß einer Ausführungsform, nachdem der Wafer-Träger 104 freigegeben worden ist. In einer Ausführungsform wird ein metallisiertes Material 118 durch die Durchgangsöffnungen 116 zwischen jedem Halbleiter-Chip 102 abgeschieden. In einer Ausführungsform erstreckt sich das metallisierte Material 118 lateral über die aktive erste Fläche 108 des Halbleiter-Chips 102 und ist elektrisch mit Kontakten auf der ersten Fläche 108 verbunden. In einer Ausführungsform erstreckt sich das metallisierte Material 118 lateral über die zweite Fläche 110 des Halbleiter-Chips 102. In einer anderen Ausführungsform wird das metallisierte Material 118, das sich lateral über die zweite Fläche 110 erstreckt, galvanisch bis zur Soll-Stärke von bis zu 250 µm in einem Beispiel verstärkt.
  • 6 veranschaulicht eine Halbleiterstruktur gemäß einer Ausführungsform nach selektivem Ätzen der metallisierten Schicht 118 in Abschnitten der Halbleiterstruktur, um selektiv geätzte Metallabscheidungen 120 bereitzustellen. Der Halbleiter-Chip 102 ist mit den selektiv geätzten Metallabscheidungen 120 an Kontakten auf der ersten Fläche 108 des Halbleiter-Chips 102 verbunden. Die Metallabscheidungen 120 erstrecken sich von der ersten Fläche 108 des Halbleiter-Chips 102 zwischen dem kapselnden Material 114 zur zweiten Fläche 110. In einer Ausführungsform wurde die Metallabscheidung 120 selektiv auf die zweite Fläche 110 des Halbleiter-Chips 102 geätzt, damit sie durch das kapselnde Material 114 isoliert bleibt. In einer anderen Ausführungsform wurde die Metallabscheidung 120 selektiv auf die erste Fläche 108 des Halbleiter-Chips 102 geätzt. Konkreter gesagt, wird die Struktur einem Ätzmittel ausgesetzt. Das Ätzmaterial hängt von der Zusammensetzung des metallisierten Materials ab. In einer Ausführungsform werden fotolytische oder Laser-Verfahren eingesetzt, so dass zwischen den Gate-, Source- und Drain-Kontakten der einzelnen Einheiten keine elektrisch leitfähigen Verbindungen bleiben.
  • 7 veranschaulicht eine Halbleiterstruktur gemäß einer Ausführungsform nach dem Abtrennen der Halbleiterbauelemente. Die Metallabscheidungen 120 sind gesägt oder anderweitig abgetrennt 122 worden, so dass sich die Source-Drains auf jeder Seite der Durchgangsöffnungen 116 von den Metallabscheidungen 120 auf der ersten Fläche 108 bis zur zweiten Fläche 110 des Halbleiter-Chips 102 erstrecken. In einer Ausführungsform wird die Abtrennung durch Singulation bereitgestellt. Auf diese Art und Weise werden isolierte Halbleiterbauelemente möglicherweise auf Leiterplatten platziert, wobei die erste Fläche 108, die aktive Fläche, des Halbleiter-Chips 102 mit der Leiterplatte verschaltet ist.
  • In einer alternativen Ausführungsform, vor der Singulation, wie sie in Verbindung mit 7 beschrieben wird, wird ein kapselndes Material, das Glaspartikel aufweist, wie zum Beispiel das kapselnde Material 114, über wenigstens die erste Fläche 108, die aktive Fläche, und die Metallabscheidungen 120 bereitgestellt. Solch ein kapselndes Material, das Glaspartikel aufweist, wird dann gehärtet. Danach wird die Singulation in der in Verbindung mit 7 beschriebenen Art und Weise ausgeführt.
  • 8 veranschaulicht den typischen Prozess 800 für das Bereitstellen eines gekapselten Chips oder eines Halbleiter-Packages, das kapselndes Material verwendet. In verschiedenen Umsetzungsformen wird der Prozess 800 möglicherweise durch mit einer Produktionsstätte verknüpften Betriebsmitteln ausgeführt. Solch eine Produktionsstätte enthält möglicherweise zum Beispiel Produktionseinheiten, mit denen unterschiedliche Produktionsprozesse durchgeführt werden können. Die Produktionsprozesse sind in einem besonderen Beispiel Ätzprozesse, nasschemische Verfahren, Diffusionsprozesse und unterschiedliche Reinigungsprozesse, wie zum Beispiel ein chemisch-mechanisches Polieren (CMP, chemical mechanical polishing) . Für jeden der Prozesse werden möglicherweise eine oder mehrere Produktionseinheiten bereitgestellt, in denen verschiedene Produktionsschritte in einem Produktionsprozess durchgeführt werden. In verschiedenen Umsetzungsformen enthalten die Komponenten möglicherweise einen oder mehrere Schalter, Induktivitäten, Dioden und ähnliches.
  • Im Vorgang 802 wird ein Halbleiter-Chip, der einen ersten thermischen Ausdehnungskoeffizienten aufweist, bereitgestellt. Solch ein Halbleiter-Chip ähnelt möglicherweise den Halbleiter-Chips 102. Im Vorgang 804 wird der Halbleiter-Chip mit einer Kapselung, die anorganische Partikel umfasst, gekapselt. Solche anorganischen Partikel enthalten möglicherweise Glas. Im Vorgang 806 wird eine Metallschicht aufgebracht, damit sie sich lateral über den Halbleiter-Chip und die Kapselung erstreckt.
  • In der vorangegangenen „Ausführlichen Beschreibung“ wird Bezug auf die zugehörigen Zeichnungen genommen, die hiervon einen Teil bilden und in denen veranschaulichend spezifische Ausführungsformen gezeigt werden, in denen die Erfindung möglicherweise angewendet wird. In dieser Hinsicht wird richtungsbezeichnende Begrifflichkeit, wie zum Beispiel „oben“, „unten“, „vorne“, „hinten“, „führend“, „folgend“ usw. hinsichtlich der Ausrichtung der Figur bzw. Figuren, die beschrieben werden, verwendet. Weil die Komponenten von Ausführungsformen in mehreren unterschiedlichen Ausrichtungen positioniert werden können, wird die richtungsbezeichnende Begrifflichkeit zum Zweck der Veranschaulichung verwendet.
  • Es soll verstanden werden, dass die Merkmale der verschiedenen, hierin beschriebenen Ausführungsbeispiele möglicherweise miteinander kombiniert werden, sofern nicht spezifisch etwas anderes angegeben ist.
  • Die Begriffe „verschaltet“ und/oder „elektrisch verschaltet“ sind, wie sie in dieser Beschreibung eingesetzt werden, nicht notwendigerweise so gemeint, dass sie bedeuten, dass die Elemente direkt miteinander verschaltet sind; es kann eine direkte Verbindung zwischen diesen Elementen bestehen; es können aber auch zwischengeschaltete Elemente möglicherweise zwischen den „verschalteten“ oder „elektrisch verschalteten“ Elementen bereitgestellt werden.
  • Ausführungsformen gewährleisten das Reduzieren von Belastungen, wenn Halbleiterbauelemente hohen Temperaturen ausgesetzt sind, und den Schutz der Halbleiter-Chips gegen Feuchtigkeitsschäden an elektrischen Kontakten.
  • Ausführungsformen stellen Kapselungen für Wafer-Level Packaging von Halbleiterbauelementen bereit. Eine Kapselung aus anorganischen Partikeln wird zwischen den auf dem Träger beabstandeten Halbleiter-Chips abgeschieden. Die Kapselungspartikel werden zwischen den Chips gehärtet und anschließend gesägt oder anderweitig geteilt, um Durchgangsöffnungen bereitzustellen. Ein elektrisch leitendes Material wird zwischen der neu abgeteilten Kapselung platziert und an der ersten Fläche und der zweiten Fläche der Halbleiter-Chips angebracht. Ätzen oder andere in der Halbleiterindustrie verwendete Verfahren werden am elektrisch leitenden Material umgesetzt, das auf der ersten und zweiten Fläche platziert ist, um elektrische Bahnen bereitzustellen. In einer Ausführungsform wird das elektrisch leitfähige Material strukturiert, um für jeden Chip separate Gate-, Source- und Drain-Kontakte bereitzustellen. Die Halbleiter-Packages werden vom Wafer zur anschließenden Verwendung mit anderen Bauelementen singularisiert. Nach der Singulation vom Wafer werden fertige Halbleiter-Packages bereitgestellt, die zur Montage und/oder zum Anbringen auf Leiterplatten und anderen elektronischen Bauelementen geeignet sind.

Claims (15)

  1. Verfahren, das Folgendes umfasst: das Bereitstellen eines Halbleiter-Chips, der einen ersten thermischen Ausdehnungskoeffizienten aufweist; und das Kapseln des Halbleiter-Chips mit einer Kapselung, die anorganische Partikel aufweist, wobei die Kapselung Sulfophosphat-Glaspartikel aufweist und die Partikel in eine gesinterte Masse gehärtet werden.
  2. Verfahren nach Anspruch 1, wobei die Kapselung zusätzlich organisches Material aufweist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin das Aufbringen einer Metallschicht umfasst, die sich lateral über den Halbleiter-Chip und die Kapselung erstreckt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Kapselung einen zweiten thermischen Ausdehnungskoeffizienten aufweist, der sich vom ersten thermischen Ausdehnungskoeffizienten unterscheidet.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste thermische Ausdehnungskoeffizient ungefähr 2.5×10-6/K ist.
  6. Verfahren nach Anspruch 4 oder 5, wobei der zweite thermische Ausdehnungskoeffizient niedriger als 10×10-6/K ist.
  7. Halbleiterbauelement, das Folgendes aufweist: einen Halbleiter-Chip, der einen ersten thermischen Ausdehnungskoeffizienten aufweist; und eine Kapselung, die anorganische Partikel aufweist und die den Halbleiter-Chip kapselt, wobei die Kapselung Sulfophosphat-Glaspartikel aufweist und die Partikel in eine gesinterte Masse gehärtet sind.
  8. Halbleiterbauelement nach Anspruch 7, wobei die Kapselung zusätzlich organisches Material aufweist.
  9. Halbleiterbauelement nach einem der Ansprüche 7 bis 8, das weiterhin eine Metallschicht aufweist, die sich lateral über den Halbleiter-Chip und die Kapselung erstreckt.
  10. Halbleiterbauelement nach einem der Ansprüche 7 bis 9, wobei der Chip eine erste Elektrode auf der ersten Oberfläche und eine zweite Elektrode auf der zweiten Oberfläche enthält.
  11. Halbleiterbauelement nach Anspruch 10, wobei die erste Elektrode elektrisch mit einer Metallschicht verschaltet ist, die sich lateral über den Halbleiter-Chip und die Kapselung erstreckt.
  12. Halbleiterbauelement nach einem der Ansprüche 7 bis 11, wobei der Halbleiter-Chip einen Leistungstransistor mit einer ersten Elektrode, die mit einem Drain verbunden ist, und mit einer zweiten Elektrode, die mit einer Source verbunden ist, aufweist.
  13. Halbleiterbauelement nach einem der Ansprüche 7 bis 12, wobei der erste thermische Ausdehnungskoeffizient ungefähr 2,5×10-6/K ist.
  14. Halbleiterbauelement nach einem der Ansprüche 7 bis 13, wobei die Kapselung einen zweiten thermischen Ausdehnungskoeffizienten aufweist, der sich vom ersten thermischen Ausdehnungskoeffizienten unterscheidet.
  15. Halbleiterbauelement nach Anspruch 14, wobei der zweite thermische Ausdehnungskoeffizient niedriger als 10×10-6/K ist.
DE102013112029.6A 2012-10-31 2013-10-31 Halbleiterbauelement mit Kapselung Active DE102013112029B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/664,418 US9666499B2 (en) 2012-10-31 2012-10-31 Semiconductor device with encapsulant
US13/664,418 2012-10-31

Publications (2)

Publication Number Publication Date
DE102013112029A1 DE102013112029A1 (de) 2014-04-30
DE102013112029B4 true DE102013112029B4 (de) 2023-08-31

Family

ID=50479855

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013112029.6A Active DE102013112029B4 (de) 2012-10-31 2013-10-31 Halbleiterbauelement mit Kapselung

Country Status (2)

Country Link
US (1) US9666499B2 (de)
DE (1) DE102013112029B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013057867A1 (ja) * 2011-10-21 2013-04-25 パナソニック株式会社 半導体装置
DE102015102535B4 (de) 2015-02-23 2023-08-03 Infineon Technologies Ag Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
EP3439028A1 (de) 2017-08-03 2019-02-06 Siemens Aktiengesellschaft Leistungsmodul mit mindestens einem leistungshalbleiter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175583A1 (en) 2005-02-07 2006-08-10 Michael Bauer Method of joining a thermoplastic material to a thermoset material, and thermoplastic-thermoset composite
US7994646B2 (en) 2008-12-17 2011-08-09 Infineon Technologies Ag Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175583A1 (en) 2005-02-07 2006-08-10 Michael Bauer Method of joining a thermoplastic material to a thermoset material, and thermoplastic-thermoset composite
US7994646B2 (en) 2008-12-17 2011-08-09 Infineon Technologies Ag Semiconductor device

Also Published As

Publication number Publication date
US20140117531A1 (en) 2014-05-01
DE102013112029A1 (de) 2014-04-30
US9666499B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102013104337B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102009044863B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102014102006B4 (de) Halbleitermodul
DE102016106137B4 (de) Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102013102973B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
DE102016111931B4 (de) Belastungsisolationsmerkmale für gestapelte Dies und Verfahren zum Herstellen eines Integriertes-Bauelement-Packages
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102013107593A1 (de) Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102015101561B4 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE102013109558B4 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102014113376A1 (de) Verfahren zum herstellen eines chip-package, chip-package, verfahren zum herstellen einer chip-baugruppe und chip-baugruppe
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102013112029B4 (de) Halbleiterbauelement mit Kapselung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102016101887B4 (de) Verfahren zum Herstellen eines Package mit Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division