CN100411123C - 半导体芯片埋入基板的结构及制法 - Google Patents

半导体芯片埋入基板的结构及制法 Download PDF

Info

Publication number
CN100411123C
CN100411123C CNB2005101259071A CN200510125907A CN100411123C CN 100411123 C CN100411123 C CN 100411123C CN B2005101259071 A CNB2005101259071 A CN B2005101259071A CN 200510125907 A CN200510125907 A CN 200510125907A CN 100411123 C CN100411123 C CN 100411123C
Authority
CN
China
Prior art keywords
opening
semiconductor chip
dielectric layer
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005101259071A
Other languages
English (en)
Other versions
CN1971864A (zh
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Phoenix Precision Technology Corp
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CNB2005101259071A priority Critical patent/CN100411123C/zh
Publication of CN1971864A publication Critical patent/CN1971864A/zh
Application granted granted Critical
Publication of CN100411123C publication Critical patent/CN100411123C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明是一种半导体芯片埋入基板的结构及制法，该制法是在一承载板的第一及第二表面设置有第一及第二开口，并使该第一开口部分区域与第二开口相互贯通，将至少一半导体芯片接置在第一开口底部，充填粘着材料于该承载板的第一及第二开口、及该半导体芯片间之间隙，以使该粘着材料包覆该半导体芯片周围；又在该承载板及半导体芯片上形成一第一介电层，且在该第一介电层上形成第一线路层及在该第一介电层中形成导电结构，使该第一线路层借由该导电结构电性连接到半导体芯片；本发明的半导体芯片埋入基板的结构及制法使粘着材料能够有效地分布及充填在半导体芯片周围，包覆住半导体芯片，避免在半导体芯片周围产生孔洞影响后续制程，有效保护该半导体芯片，提升后续制程质量及可靠性。

Description

半导体芯片埋入基板的结构及制法
技术领域
本发明是关于一种半导构装结构及其制法，特别是关于一种整合半导体芯片的构装结构及其制法。
背景技术
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装形态，其主要是在一封装基板(package substrate)或导线架上先装置半导体芯片，再将半导体芯片电性连接在该封装基板或导线架上，接着以胶体进行封装。其中球栅阵列式(Ball grid array，BGA)是一种先进的半导体封装技术，它采用一封装基板安置半导体芯片，并利用自动对位(Self-alignment)技术在该封装基板背面植置多个成栅状阵列排列的锡球(Solder ball)，使相同单位面积的半导体芯片承载件上可以容纳更多的输入/输出连接端(I/O connection)，符合了高度集成化(Integration)的半导体芯片所需，借由这些锡球将整个封装单元焊接并电性连接到外部装置。
目前球栅阵列(BGA)结构在更多脚数(1500pin)以上及高频5GHz以上已无法符合电性及散热性的需求。覆晶的球栅阵列式(FCBGA)结构则可以使用在更高脚数及更高频的产品，但整体的封装成本高，且在技术上仍有许多限制，尤其在电性连接部分，因为环保需要，使得电性连接材料，例如焊锡材料的铅(Pb)等将被禁用，使用其它替代材料，使电性、机械及物性的质量不稳定。
为此，新的解决方法是将半导体芯片直接埋入芯片承载件中。如图1所示，它是美国第6,709,898号专利案提出的散热型半导体封装件。如图所示，该半导体封装件包括一散热板102，该散热板102具有至少一凹部104；一半导体芯片114，该半导体芯片114的非作用表面114B是借由一热传导粘着材料118接置在该凹部104中；一线路增层结构122是借由增层技术形成于该散热板102及该半导体芯片114上。
请参阅图2，它是提供半导体接置在散热板中的剖面视图，如图所示，该散热板102的凹部104从该散热板102的上表面延伸至该散热板102内部一定开口深度处，并将半导体芯片114以热传导粘着材料118粘着在凹部104的底部平面，当粘着材料充填入凹部104时，因粘着材料本身的表面张力使其无法完全填充凹部104的空间，容易造成孔洞130，接着在进行半导体构装件的制程中，当带有孔洞130的半导体构装件遇到高温环境时，孔洞130中的气体遇热膨胀，造成爆米花现象，影响产品可靠性及质量。
发明内容
为克服上述现有技术的问题，本发明主要目的在于提供一种半导体芯片埋入基板的结构及制法，能有效提升半导体构装结构的质量及可靠性。
本发明的再一目的在于提供一种半导体芯片埋入基板的结构及制法，在半导体芯片内埋的半导体构装结构中，粘着材料能够有效包覆住半导体芯片，避免在半导体芯片周围产生孔洞影响后续制程可靠性。
为达上述及其它的目的，本发明提供一种半导体芯片埋入基板的结构及制法，该半导体芯片埋入基板的制法包括：提供一具有第一表面及相对第二表面的承载板，在该第一及第二表面形成有相对的第一及第二开口，使该第一开口部分区域与第二开口相互贯通；将至少一半导体芯片接置于第一开口底部，且收纳于第一开口中；充填粘着材料于该承载板的第一及第二开口、及该半导体芯片间的间隙，以使该粘着材料包覆该半导体芯片周围；在承载板及半导体芯片上形成一第一介电层；以及在该第一介电层上形成第一线路层及在该第一介电层中形成导电结构，使该第一线路层能够借由该导电结构电性连接到半导体芯片。此外，在该第一线路层上还可持续通过线路增层制程以形成有线路增层结构，并可在该线路增层结构表面设置防焊层，该防焊层形成有多个开口以外露出该线路增层结构外缘线路部份，供形成多个如焊球或金属凸块等导电组件，供该嵌埋于承载板的半导体芯片能够电性导接到外部装置。
通过上述制法，本发明也提供一种半导体芯片埋入基板的结构，该半导体芯片埋入基板的结构包括：一具有第一表面及相对第二表面的承载板，在该第一及第二表面形成有相对的第一及第二开口，并使该第一开口部分区域与第二开口相互贯通；至少一接置在该承载板第一开口底部的半导体芯片；一粘着材料，充填在该承载板的第一及第二开口、及该半导体芯片间的间隙，以使该粘着材料包覆该半导体芯片周围；一第一介电层，是形成于该承载板和半导体芯片上；以及一形成于该第一介电层上的第一线路层，且该第一线路层可借由贯穿该第一介电层的导电结构电性连接到该半导体芯片。在此主要结构上，也可进行线路增层结构制程以在该第一介电层及第一线路层上形成线路增层结构，并可在线路增层结构表面加上防焊层，该防焊层设有多个开口，以露出线路增层结构的连接垫，并可在该开口中设置焊球或金属凸块等导电组件，使嵌埋于该承载板内的半导体芯片能够电性连接到外部。
本发明的半导体芯片埋入基板的结构及制法中，该承载板第一表面的开口尺寸是大于所要埋入的半导体芯片尺寸，形成于第一表面的开口是仅在其部分区域与第二表面开口相互形成贯通，在该第一表面开口底部仍保有一容置面可供接置半导体芯片，其后使该粘着材料从该第二开口流入，经第一及第二开口所形成的贯通区域至第一开口，使粘着材料能够有效地分布及充填在半导体芯片周围，粘着材料能够有效包覆住半导体芯片，避免在半导体芯片周围产生孔洞影响后续制程可靠性，有效保护该半导体芯片，提升后续制程质量及可靠性。
附图说明
图1是美国第6,709,898号专利案的半导体结构剖面示意图；
图2是美国专利第6,709,898号专利案实施例中的介电层无法完全在半导体芯片与承载板之间填充而形成孔洞的剖面示意图；以及
图3A至图3I是本发明的半导体芯片埋入基板的制法示意图；
图4是本发明的半导体芯片埋入基板的结构另一剖面示意图。
具体实施方式
实施例
请参阅图3A-图3H所示，它是本发明的半导体构装结构的制法流程图。
首先，请参阅图3A，提供一具第一表面302A及第二表面302B的承载板302，并在该承载板302的第一表面302A上形成具一定深度但未贯穿该承载板302的第一开口306。如对形成有第一开口306的承载板302作I-I线段的剖面，则可得到图3B的剖面图，对应于该第一开口306的底部则形成有容置面306A。
接着，参阅图3C，在承载板302的第二表面302B开设第二开口308，其中该第二开口308部分区域是位于第一开口306范围中，使该第一开口306的部分区域是与该第二开口308互相贯通。也就是该承载板302第二表面302B的第二开口308的深度至第一开口306的底部容置面306A，使该承载板302的第一及第二开口306、308的部分区域互相贯通。其中，该承载板302的第一及第二开口306、308可利用例如蚀刻方法制得，或利用电镀或压合等方法形成具有开口的承载板结构。该承载板302较佳是可提供半导体芯片散热的金属板。有关该具有开口的承载板制法是熟悉该项技艺人士易于思及的技术，在此不再赘述。
若对应图3C中的II-II线段作剖面，则可得如图3D所示的剖面图。其中，应注意的是在实际制程时，并非限于上述先形成第一开口306后还再形成第二开口308，也可先形成第二开口308再形成第一开口306，或以其它方式形成该具有第一及第二开口306、308的承载板302，需注意的是要使该第一开口306与第二开口308的部分区域形成贯通，且该贯通区域较佳是位于该第一开口306周缘，该第一开口306及第二开口308深度均未单独贯通该承载板，且该第一开口306与第二开口308形成方式并非以蚀刻为限。
接着，请参阅图3E，形成该具有第一及第二开口306、308的承载板302后，将至少一半导体芯片314的非主动面314B，以导热粘着材料318粘着在承载板302第一开口306底部的容置面306A上，其中该半导体芯片314的主动面314A上具有多个电性连接垫316。
参阅图3F，充填粘着材料319在该第一及第二开口306、308中，及半导体芯片314与承载板302间的间隙，进而该粘着材料319能够有效地分布及充填在半导体芯片314接置周围，使该介电层310有效包覆住半导体芯片314，提升后续制程质量及可靠性。
参阅图3G，在该承载板302与半导体芯片314上形成一介电层310。
参阅图3H，其后在该介电层310中形成有多个开口，且至少部分该开口位置是对应于半导体芯片电性连接垫316处，借以外露出该电性连接垫316，供后续利用图案化线路制程在该介电层310上形成有线路层311，并在该介电层310中形成有导电结构312(例如导电盲孔或导电凸块)，使该线路层311可以借由该导电结构312电性连接到该半导体芯片314的电性连接垫316，供该半导体芯片314直接向外作电性延伸。
参阅图3I，其后还可进行线路增层制程，在该介电层310及线路层311上形成线路增层结构32，该线路增层结构32包括有介电层322、形成于该介电层322上的线路层320以及形成于该介电层322中供该线路层320作层间电性导接的导电盲孔321。之后可在该线路增层结构32表面设置一防焊层340，另该防焊层340形成有多个开口以外露出该线路增层结构外层线路部份，供形成多个如焊球342或金属凸块等导电组件，供该嵌埋于承载板302的半导体芯片314可以电性导接到外部装置。
依据上述制程，本发明也提供一种半导体芯片埋入基板的结构，该结构包括：一具有第一表面302A及相对第二表面302B的承载板302，在该第一及第二表面302A、302B形成有相对的第一及第二开口306、308，使该第一开口306部分区域与第二开口308相互贯通；至少一接置在该承载板302第一开口306底部容置面306A的半导体芯片314；一粘着材料319，充填在该第一及第二开口306、308中，及半导体芯片314与承载板302间的间隙，包覆该半导体芯片314；一介电层310，形成于该承载板302和半导体芯片314上；以及一形成于该介电层310上的线路层311，且该线路层311是可借由贯穿该介电层310的导电结构312电性连接到该半导体芯片314。其中该半导体芯片314是通过其非主动面314B以导热粘着材料318粘贴在该第一开口306底部的容置面306A上，且该半导体芯片314在其主动面314A上具有多个电性连接垫316，供电性导接到该导电结构312及线路层311。再者，在该介电层310及线路层311上，可借由线路增层工序形成线路增层结构32，另外，在线路增层结构32上可形成一防焊层340，该防焊层340具有多个开口供形成例如焊球342或金属凸块的导电元件，进而提供半导体芯片314电性连接到外部。
另外，该承载板302的第一及第二开口306、308可以是矩形、圆形或椭圆形等任意形状，第一开口306是仅在其部分区域与第二开口308相互形成贯通，在该第一开口306底部仍保有一容置面306A可供接置半导体芯片314，其后使该粘着材料319从该第二开口308流入，经第一及第二开口306、308所形成的贯通区域到第一开口306，使粘着材料319能够有效地分布及充填于该半导体芯片314周围，提升后续制程质量及可靠度。
另请参阅图4，它是本发明的半导体芯片埋入基板的结构另一的剖面示意图。如图所示，图4所示与上述实施例大致相同，其主要差异在于，该承载板402的第二开口408是对应形成于该第一开口406边缘处，使该第一及第二开口406、408的边缘切齐，将第二开口408完全显露在第一开口406，也就是该第一及第二开口406、408所形成的贯通区域即为第二开口408处，应注的是第一开口406是仅在其部分区域与第二开口408相互形成贯通，该第一开口406及第二开口408深度均未单独贯通该承载板，在该第一开口406底部仍保有一容置面406A可供接置半导体芯片414，使该粘着材料419从该第二开口408流入到第一开口406，使粘着材料419能够有效地分布及充填在半导体芯片414周围，提升后续制程质量及可靠性。

Claims (11)

1. 一种半导体芯片埋入基板的制法，其特征在于，该半导体芯片埋入基板的制法包括：
提供一具有第一表面及相对第二表面的承载板，在该第一及第二表面形成有相对的第一及第二开口，使该第一开口部分区域与第二开口相互贯通；
将至少一半导体芯片接置于第一开口底部，且收纳于第一开口中；
充填粘着材料于该承载板的第一及第二开口、及该半导体芯片间的间隙，以使该粘着材料包覆该半导体芯片周围；
在承载板及半导体芯片上形成一第一介电层；以及
在该第一介电层上形成第一线路层及在该第一介电层中形成导电结构，使该第一线路层能够借由该导电结构电性连接到半导体芯片。
2. 如权利要求1所述的制法，其特征在于，该半导体芯片埋入基板的制法还包括在该第一介电层及第一线路层上形成线路增层结构。
3. 如权利要求2所述的制法，其特征在于，该线路增层结构包括有第二介电层、形成于该第二介电层上的第二线路层以及形成于该第二介电层中供该第二线路层作层间电性导接的导电盲孔。
4. 如权利要求1所述的制法，其特征在于，该第一及第二开口深度均未单独贯通该承载板。
5. 如权利要求1所述的制法，其特征在于，该第一开口仅在其部分区域与第二开口相互形成贯通，在该第一开口底部形成有一容置面可供接置半导体芯片，以提供该粘着材料从该第二开口流入，经第一及第二开口所形成的贯通区域到第一开口，使粘着材料能够有效地分布及充填在半导体芯片周围。
6. 如权利要求1所述的制法，其特征在于，该半导体芯片是通过其非主动面以导热粘着材料粘贴在该第一开口底部上，且该半导体芯片在其主动面上具有电性连接垫，供电性导接到该导电结构及第一线路层。
7. 一种半导体芯片埋入基板的结构，其特征在于，该半导体芯片埋入基板的结构包括：
一具有第一表面及相对第二表面的承载板，在该第一及第二表面形成有相对的第一及第二开口，并使该第一开口部分区域与第二开口相互贯通；
至少一接置在该承载板第一开口底部的半导体芯片；
一粘着材料，充填在该承载板的第一及第二开口、及该半导体芯片间的间隙，以使该粘着材料包覆该半导体芯片周围；
一第一介电层，是形成于该承载板和半导体芯片上；以及
一形成于该第一介电层上的第一线路层，且该第一线路层借由贯穿该第一介电层的导电结构电性连接到该半导体芯片。
8. 如权利要求7所述的半导体芯片埋入基板的结构，其特征在于，该第一介电层及第一线路层上形成有线路增层结构。
9. 如权利要求8所述的半导体芯片埋入基板的结构，其特征在于，该线路增层结构包括有第二介电层、形成于该第二介电层上的第二线路层以及形成于该第二介电层中供该第二线路层作层间电性导接的导电盲孔。
10. 如权利要求7所述的半导体芯片埋入基板的结构，其特征在于，该第一及第二开口深度均未单独贯通该承载板。
11. 如权利要求7所述的半导体芯片埋入基板的结构，其特征在于，该半导体芯片是通过其非主动面以导热粘着材料粘贴在该第一开口底部上，且该半导体芯片在其主动面上具有电性连接垫，供电性导接到该导电结构及第一线路层。
CNB2005101259071A 2005-11-25 2005-11-25 半导体芯片埋入基板的结构及制法 Active CN100411123C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101259071A CN100411123C (zh) 2005-11-25 2005-11-25 半导体芯片埋入基板的结构及制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101259071A CN100411123C (zh) 2005-11-25 2005-11-25 半导体芯片埋入基板的结构及制法

Publications (2)

Publication Number Publication Date
CN1971864A CN1971864A (zh) 2007-05-30
CN100411123C true CN100411123C (zh) 2008-08-13

Family

ID=38112591

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101259071A Active CN100411123C (zh) 2005-11-25 2005-11-25 半导体芯片埋入基板的结构及制法

Country Status (1)

Country Link
CN (1) CN100411123C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383329B (zh) * 2007-09-04 2011-12-28 欣兴电子股份有限公司 嵌埋有芯片的封装结构及其制作方法
CN101546739B (zh) * 2008-03-28 2010-12-15 宏齐科技股份有限公司 不通过打线即达成电性连接的芯片封装结构及其制作方法
CN102117782B (zh) * 2010-01-06 2012-12-26 南亚电路板股份有限公司 复合埋入式元件结构及其制造方法
TWI449271B (zh) * 2011-11-16 2014-08-11 Dawning Leading Technology Inc 具有連接介面的電子裝置、其電路基板以及其製造方法
CN103972194B (zh) * 2014-05-09 2016-08-24 山东华芯微电子科技有限公司 一种封装结构
TWI557853B (zh) * 2014-11-12 2016-11-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN109149782B (zh) * 2017-06-19 2022-05-24 台湾东电化股份有限公司 无线充电装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442043B1 (en) * 1999-08-11 2002-08-27 Fujikura Limited Chip assembly module of bump connection type using a multi-layer printed circuit substrate
CN1401137A (zh) * 2000-12-18 2003-03-05 Tdk株式会社 电子装置及其制造方法
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
CN1505149A (zh) * 2002-12-02 2004-06-16 华泰电子股份有限公司 多芯片集成电路的立体封装装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442043B1 (en) * 1999-08-11 2002-08-27 Fujikura Limited Chip assembly module of bump connection type using a multi-layer printed circuit substrate
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
CN1401137A (zh) * 2000-12-18 2003-03-05 Tdk株式会社 电子装置及其制造方法
CN1505149A (zh) * 2002-12-02 2004-06-16 华泰电子股份有限公司 多芯片集成电路的立体封装装置

Also Published As

Publication number Publication date
CN1971864A (zh) 2007-05-30

Similar Documents

Publication Publication Date Title
US5977633A (en) Semiconductor device with metal base substrate having hollows
US7446402B2 (en) Substrate structure with embedded semiconductor chip and fabrication method thereof
US7294928B2 (en) Components, methods and assemblies for stacked packages
EP0863548B1 (en) Mounting assembly of integrated circuit device and method for production thereof
TWI543309B (zh) 用於具有多個微電子元件及倒裝型連接之封裝的嵌入式熱分散器
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
CN100411123C (zh) 半导体芯片埋入基板的结构及制法
US5572405A (en) Thermally enhanced ball grid array package
CN100466242C (zh) 电子回路装置
CN101859752B (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
US20060240595A1 (en) Method and apparatus for flip-chip packaging providing testing capability
CN100463125C (zh) 用于半导体封装的再分布的引线框及其制作方法
CN104733450A (zh) 三维空间封装结构及其制造方法
CN104124223B (zh) 电子系统及其核心模块
EP1207727A2 (en) Compliant laminate connector
CN101236963B (zh) 半导体装置和用于该半导体装置的封装结构
CN110854083B (zh) 半导体芯片的封装结构及其封装工艺
CN105321908B (zh) 半导体器件及半导体器件的制造方法
CN105321900A (zh) 用于集成电路封装的暴露的、可焊接的散热器
CN103681516A (zh) 制造半导体装置的方法
JP2006295183A (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
CN103839897A (zh) 集成电路封装及制造方法
CN100481420C (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN100424863C (zh) 芯片埋入基板的封装结构
CN105321901A (zh) 用于倒装芯片封装的暴露的、可焊接的散热器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant