CN100424863C - 芯片埋入基板的封装结构 - Google Patents

芯片埋入基板的封装结构 Download PDF

Info

Publication number
CN100424863C
CN100424863C CNB2005101234002A CN200510123400A CN100424863C CN 100424863 C CN100424863 C CN 100424863C CN B2005101234002 A CNB2005101234002 A CN B2005101234002A CN 200510123400 A CN200510123400 A CN 200510123400A CN 100424863 C CN100424863 C CN 100424863C
Authority
CN
China
Prior art keywords
bearing bed
chip
base plate
loading plate
buried base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101234002A
Other languages
English (en)
Other versions
CN1971895A (zh
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CNB2005101234002A priority Critical patent/CN100424863C/zh
Publication of CN1971895A publication Critical patent/CN1971895A/zh
Application granted granted Critical
Publication of CN100424863C publication Critical patent/CN100424863C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的芯片埋入基板的封装结构包括：一承载板，且该承载板具有至少一阶梯状开口；一半导体芯片，收纳于该阶梯状开口中，且该半导体芯片上具有多个电极垫；一介电层，形成于该半导体芯片及承载板上，且充填在该半导体芯片与承载板间的间隙中；以及一线路层，形成于该介电层上，且该线路层可以通过形成在介电层中的导电结构电性连接到该半导体芯片的电极垫；本发明的结构将半导体芯片有效地定位在芯片承载件中，并可整合多个半导体芯片，提升了电子装置的电性功能；维持半导体元件在承载板开口中的平整性与一致性，简化半导体业制程步骤、成本及接口问题。

Description

芯片埋入基板的封装结构
技术领域
本发明是关于一种芯片埋入基板的封装结构，特别是关于一种整合有半导体芯片的封装结构。
背景技术
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，其主要是在一封装基板(package substrate)或导线架上先装置半导体芯片，再将半导体芯片电性连接在该封装基板或导线架上，接着用胶体进行封装。其中球栅阵列式(Ball grid array，BGA)为一种先进的半导体封装技术，它采用一封装基板安置半导体芯片，并利用自动对位(Self-alignment)技术在该封装基板背面植置多个成栅状阵列排列的锡球(Solder ball)，使相同单位面积的半导体芯片承载件上可以容纳更多的输入/输出连接端(I/O connection)，符合高度集成化(Integration)的半导体芯片需要，借由这些锡球将整个封装单元焊接并电性连接到外部装置。
传统半导体封装结构是将半导体芯片粘贴在基板顶面，进行打线接合(wire bonding)或覆晶接合(Flip chip)封装，再在基板的背面植设锡球进行电性连接，如此，虽然可以实现多脚数的目的，但是在更高频使用时或高速操作时，因导线连接路径过长，使其电气特性效能不但无法提升，而会有所限制，另外，因传统封装需要多次连接接口，相对地增加生产制造成本。
有鉴于此，为了有效地提升电性质量并符合下一代产品的应用，业界纷纷研究采用将芯片埋入承载板内，作这直接的电性连接，缩短电性传导路径，并减少信号损失、信号失真及提升在高速操作的能力。
如图1所示，它是美国第6,709,898号专利案提出的半导体封装件。如图所示，该半导体封装件包括一散热板102，该散热板102具有至少一凹部104；一半导体芯片114，该半导体芯片114的非作用表面借由一导热粘着材料118接置在该凹部104中；一线路增层结构122是借由增层技术形成于该散热板102及该半导体芯片114上。其中，该散热板102的凹部104从该散热板102的上表面延伸到该散热板102内部一定开孔深度处，将半导体芯片114以导热粘着材料118粘着在凹部104的底部平面，再在该芯片114和散热板102上以现有的热压制程，使介电材料流入凹部104中，填充在芯片114和散热板102之间。
当介电材料流入凹部104时，因凹部104的尺寸限制以及介电材料本身的表面张力，使得介电材料无法完全填充凹部104的空间，容易造成空隙或气泡产生，使得后续在进行半导体封装件的热循环制程中，该空隙或气泡中的气体遇热膨胀，挤压封装件中的芯片甚或爆裂而使芯片受损；另由于介电材料无法完全填充在该凹部104中，导致该介电材料层表面平整度差，无法应用在高阶集成电路产品上。
再者，该半导体封装件中虽然可直接在芯片上延伸出线路，缩短电性传导路径，提升在高速操作的能力，但在面对现今电子产品的多功能，该半导体封装件中埋入的半导体芯片大多是单一形式的元件，尚未形成多功能的模块架构，不符现今电子产品发展趋势。
发明内容
为克服上述现有技术的缺失，本发明的主要目的在于提供一种芯片埋入基板的封装结构，将半导体芯片有效地定位在芯片承载件中。
本发明的另一目的在于提供一种芯片埋入基板的封装结构，可整合多个半导体芯片，提升电子装置的电性功能。
本发明的再一目的在于提供一种芯片埋入基板的封装结构，可维持半导体元件在承载板开口中的平整性与一致性，进而提升后续细线路制程的制造能力。
本发明的又一目的在于提供一种芯片埋入基板的封装结构，整合半导体芯片与基板的制程，为客户端提供较大的需求弹性，简化半导体业制程步骤、成本及接口问题。
为达上述及其它目的，本发明一种芯片埋入基板的封装结构包括：一承载板，且该承载板具有至少一阶梯状开口；一半导体芯片，收纳于该阶梯状开口中，且该半导体芯片上具有多个电极垫；一介电层，形成于该半导体芯片及承载板上，且充填在该半导体芯片与承载板间的间隙中；以及一线路层，形成于该介电层上，且该线路层可以通过形成在介电层中的导电结构电性连接到该半导体芯片的电极垫。
在本发明中该承载板可以是一整体结构，并在该承载板中依序开设尺寸大小不同的开口，形成阶梯状开口，另该具有阶梯状开口的承载板也具有多个大小不同开口尺寸。
本发明还涉及一种芯片埋入基板的封装结构，该芯片埋入基板的封装结构包括：一承载板，是由第一承载层、第二承载层及第三承载层组成，该第二承载层是接置在该第一承载层上，且该第二承载层具有至少一贯穿开孔，又该第三承载层具有至少一贯穿开孔，该开孔是对应于第二承载层开孔处，且其开孔尺寸是大于第二承载层开孔的尺寸，在该承载板中形成开口由下而上逐渐放大的阶梯状开口，外露出第一承载层的接置面，以及显露该第二承载层部分表面的接置面；多个半导体芯片，收纳于该承载板的阶梯状开口中的第一、第二承载层的接置面，且这些半导体芯片具有多个电极垫；一介电层，形成于这些半导体芯片及承载板上，且充填在这些半导体芯片与承载板间的间隙中；以及一线路层，形成于该介电层上，且该线路层可以通过形成于介电层中的导电结构电性连接到这些半导体芯片的电极垫。
因此，本发明的芯片埋入基板的封装结构利用该承载板具有阶梯状开口，且该阶梯状开口是采用开口由下而上逐渐放大的形状，使得介电层材料容易充填到该半导体芯片与承载板开口的间隙中，可将该半导体芯片有效地固定在该承载板中，并维持收纳半导体芯片的承载板介电层表面平整性与一致性，进而提升后续在介电层上形成线路制程的可靠性。
本发明也出另一芯片埋入基板的封装结构，它在该承载板的阶梯状开口中收纳有一包括多个半导体芯片的芯片组合，且这些半导体芯片是紧邻的接置在该阶梯状开口中的阶梯接置面上，供后续在该半导体芯片及承载板上覆盖介电层及形成线路层时，同时可借由该线路层使这些半导体芯片作电性连接，可使得这些收纳在承载板开口的半导体芯片间的电性连接路径缩短，从而提升这些芯片间电性信号的传输质量，减少接收信号失真，达到信号高速传输的目的，形成整合有多个芯片的模块化结构，符合现今电子产品多功能的需求。
此外，由于本发明的封装结构可整合半导体元件的承载件制造与封装过程，可提供客户端较大需求弹性以及简化半导体业制程与接口协调问题。
附图说明
图1是现有整合半导体芯片的封装结构；
图2A及图2B是本发明的芯片埋入基板的封装结构实施例1的剖面示意图；以及
图3A及图3B是本发明的芯片埋入基板的封装结构实施例2的剖面示意图。
具体实施方式
实施例1
图2A所示是本发明的芯片埋入基板的封装结构实施例1的剖面示意图。如图所示，该封装结构包括一承载板20，且该承载板20具有至少一阶梯状开口20a，可收纳至少一半导体元件；至少一半导体芯片21，收纳在该承载板20的阶梯状开口20a中；一介电层22，形成于该半导体芯片21及承载板20上，且该介电层22的材料填充在该半导体芯片21与承载板开口20a的间隙中，将该半导体芯片21固定在该承载板20中。其中，该介电层22上还可形成有一线路层23，且该线路层23能够电性导接到该半导体芯片21。
在本发明中该承载板20是由多个承载层堆栈组成，且位于最底层以上的承载层具有至少一个贯穿开孔，并且该贯穿开孔由下往上逐层递增扩大。以下即以三层结构作说明。该承载板20包括第一承载层200、第二承载层202以及第三承载层204。该第二承载层202是接置在该第一承载层200上，且该第二承载层具有至少一贯穿其表面的开孔202a，并使该第一承载层200封闭住该开孔202a的一侧。该第三承载层204具有至少一贯穿其表面的开孔204a，该开孔204a位置是对应于第二承载层开孔202a处，且该开孔204a的尺寸是大于开孔202a的尺寸，在该承载板20中形成由下而上开口逐渐放大的阶梯状开口20a。该第一、第二及第三承载层可以是绝缘层、金属层、陶瓷层或内部已形成线路层的基板的任意组合。在此须申明的是，该承载板20的层数可依据实际需要而定(例如该承载板可以是四层，五层甚至更多层的承载板)，为简单说明本法本发明的功效及优点，现仅以3层承载板为例予以说明，但并非用以限制本发明。
另外，该承载板20也可以是一体成型的结构，该由下而上开口尺寸逐渐放大的阶梯状开口20a，可通过在承载板20中依序对应形成不同尺寸的开口而制得。
该半导体芯片21具有一主动面21a及与该主动面相对的非主动面21b。该半导体芯片21是以其非主动面21b接置在该第一承载层200上，且收纳于该阶梯状开口20a中，该半导体芯片21的主动面21a具有多个电极垫210。该半导体芯片21可以是主动或被动芯片，例如选自电容芯片，存储器芯片，ASIC(Application Specific Integrated Circuit)芯片或CPU芯片等。
该介电层22可例如是环氧树脂(Epoxy resin)、聚酰亚胺(Polyimide)、氰酸脂(Cyanate ester)、玻璃纤维(Glass fiber)、双马来酰亚胺三嗪(BT，Bismaleimide triazine)或混合环氧树脂与玻璃纤维等材质所构成。
该线路层23是形成于该介电层22上，并可借由形成于该介电层22中的导电结构222(例如导电盲孔或凸块)，电性导接到该半导体芯片21的电极垫210。该线路层23的形成方式是业界现有的制程技术，故在此不再为文赘述。
与现有技术相比，本发明的芯片埋入基板的封装结构主要是将半导体芯片21放置在承载板20的阶梯状开口20a中，并借由该阶梯状开口20a的逐渐放大的形式，将介电层的材料充分填充在该半导体芯片21与该承载板20开口20a间的间隙中，将该半导体芯片21有效地固定在该承载板20中，从而使该半导体芯片封装达到良好的质量及可靠性。
后续于本发明的封装结构中，也可依据实际需要在该介电层22及线路层23上进行线路增层制程，以构成所需电性设计的线路连接。图2B所示是在图2A所示的介电层22及线路层23上进行线路增层制程所形成封装结构的剖面示意图。其结构与图2A所示的结构大致相同，只是在该介电层22及线路层23上还形成有一线路增层结构24。
参阅图2B，该线路增层结构24包括有绝缘层240，叠置在该绝缘层240上的图案化线路层242以及穿过该绝缘层240电性连接该线路层242的导电盲孔242a，且该多个导电盲孔242a能够电性连接到该线路层23。在该线路增层结构24的外表面的线路层上则形成有多个电性连接垫244，且在该最外层线路层上是被覆有一防焊层25，该防焊层25具有多个开口，外露出该电性连接垫244，植置有多个导电元件260，例如锡球(Solder ball)、导电柱或焊柱，收纳在该承载板20中的该半导体芯片21可以通过电极垫210、线路层23、该线路增层结构24以及该导电元件电性导接到外部电子装置。
实施例2
图3A是本发明的芯片埋入基板的封装结构实施例2的剖面示意图，它与实施例1大致相同，其主要差异在于承载板的阶梯状开口中容置有芯片组。如图所示，该封装结构包括一承载板30，具有至少一阶梯状开口30a；具有半导体芯片31a、31b、31c的芯片组合，收纳在该阶梯状开口30a中，且这些半导体芯片31a、31b、31c上具有多个电极垫310a、310b、310c；一介电层32，形成于该半导体芯片31a、31b、31c及承载板30上，且该介电层32的材料是充分填充于该承载板30开口30a与芯片间隙中，将这些半导体芯片固定在该承载板30中。其中，该介电层32上还可形成有一线路层33，且该线路层33电性导接到这些半导体芯片31a、31b、31c。
该承载板30是由多个承载层堆栈组成，且位于最底层以上的各个承载层均具有至少一贯穿开孔，并且该贯穿开孔由下往上逐层递增扩大。以下即以三层式结构作说明。该承载板30包括第一承载层300、第二承载层302以及第三承载层304。该第二承载层302接置于该第一承载层300上，且该第二承载层302具有至少一贯穿其表面的开孔302a，使该第一承载层300封闭该开孔302a的一侧。该第三承载层304具有至少一贯穿其表面的开孔304a，该开孔304a是对应于该开孔302a处，且该开孔304a的尺寸是大于该开孔302a的尺寸，在该承载板30中形成开口由下而上逐渐放大的阶梯状开口30a，且该阶梯状开口30a是具有一外露出第一承载层300接置面300b的开孔302a，以及显露该第二承载层302部分表面所形成的接置面302b的开孔304a。该第一、第二及第三承载层300、302、304可以是绝缘层、金属层、陶瓷层或内部已形成线路层的基板的任意组合。在此须申明的是，该承载板30的层数可依据实际需要而定(例如该承载板可以是四、五层甚至更多层的承载板)，为简单说明本发明的功效及优点，仅以三层结构的承载板为例予以说明，但并非用以限制本发明。
该半导体芯片31a、31b、31c是紧邻的接置于第一承载层300的接置面300b及第二承载层302的接置面302b上，并收纳在该阶梯状开口30a。其中，这些半导体芯片31a、31b、31c可以是主动或被动芯片，例如电容硅芯片，存储器芯片，ASIC(Application Specific IntegratedCircuit)芯片或CPU芯片等类型的半导体芯片的任意组合。
该介电层32可例如以是环氧树脂(Epoxy resin)、聚酰亚胺(Polyimide)、氰酸脂(Cyanate ester)、玻璃纤维(Glass fiber)、双马来酰亚胺三嗪(BT，Bismaleimide triazine)或混合环氧树脂与玻璃纤维等材质所构成。
该线路层33是可借由形成于该介电层32中的多个导电结构322(例如导电盲孔或凸块)，电性导接到这些半导体芯片31a、31b、31c上的电极垫310a、310b、310c。线路层33可同时用以提供这些半导体芯片31a、31b、31c间的直接电性导接，缩短这些半导体芯片间的电性连接路径，保证这些芯片间电性信号的传输质量，减少接收信号失真，达到信号高速传输及电性功能整合的目的。
在本发明的芯片埋入基板的封装结构中，也可依据实际需要在该介电层32及线路层33上进行增层线路制程，构成所需电性设计的线路连接。图3B所示是在图3A所示的介电层32及线路层33上进行线路增层制程所形成的封装结构的剖面示意图，其结构与图3A所示的结构大致相同，只是在该介电层32及线路层33上还形成有线路增层结构34。
请参阅图3B，该线路增层结构34是包括绝缘层340，叠置在该绝缘层340上的线路层342以及穿过该绝缘层340电性连接到该线路层33的导电盲孔342a，且该多个导电盲孔342a可以电性连接到线路层33。在该线路增层结构34的外表面的线路层上则形成有多个电性连接垫344，且在该外层线路层上是被覆有一防焊层35，该防焊层35是具有多个开口，外露出该层电性连接垫344，提供植置有多个导电元件360，例如锡球(Solder ball)、导电柱或焊柱，供收纳在该承载板30中的该半导体芯片31a、31b、31c，可以通过电极垫310a、310b、310c、线路层33、线路增层结构34以及导电元件电性导接到外部电子装置。
因此，本发明的芯片埋入基板的封装结构主要是将至少一半导体芯片(或芯片组合)收纳于承载板的阶梯状开口，并可借由该阶梯状开口逐渐放大的形式，使得介电层的材料充分填充在该承载板的开口中，以此将半导体芯片(或芯片组合)固定在该开口中，同时能够维持收纳有半导体芯片的承载板介电层表面的平整性与一致性，进而提升后续在介电层上形成线路制程的可靠性。此外，在本发明中该承载板的阶梯状开口中收纳多个功能不相同(或相同，也或部分相同)的半导体芯片，且这些半导体芯片是紧邻的接置在该阶梯状开口中的阶梯上，供后续在该半导体芯片及承载板上压合介电层及形成线路层时，同时可借由该线路层使这些半导体芯片作电性连接，可使得这些收纳在承载板开口中的半导体芯片间的电性连接路径缩短，从而可提升这些芯片间电性信号的传输质量，减少接收信号的失真，可达到信号高速传输的目的，同时形成整合有多芯片模块化结构，符合现今电子产品多功能的需要。
再者，在本发明的芯片埋入基板的封装结构的介电层及线路层上，还可进行线路增层制程，在该嵌埋有半导体芯片的承载板上形成高密度及细线路的多层线路结构，同时可在线路结构外表面植设多个导电元件，供嵌埋在承载板中的半导体芯片能够直接电性连接到外部装置，因此，本发明也可整合半导体芯片的承载件的制造与封装过程，提供客户端较大需求弹性以及简化半导体业制程与接口协调问题。

Claims (9)

1. 一种芯片埋入基板的封装结构，其特征在于，该芯片埋入基板的封装结构包括：
一承载板，包括第一承载层、第二承载层及第三承载层，且该第二承载层是接置于该第一承载层上，该第二承载层具有至少一贯穿开孔，使该第一承载层封闭住该开孔的一侧，该第三承载层是具有至少一贯穿开孔，该开孔是对应于第二承载层开孔位置，且其开孔尺寸是大于第二承载层的开孔尺寸，在该承载板中形成开口由下而上逐渐放大的阶梯状开口；
一半导体芯片，收纳于该阶梯状开口中并位于该第一承载层上，且该半导体芯片上具有多个电极垫；
一介电层，形成于该半导体芯片及承载板上，且充填在该半导体芯片与承载板间的间隙中；以及
一线路层，形成于该介电层上，且该线路层可以通过形成在介电层中的导电结构电性连接到该半导体芯片的电极垫。
2. 如权利要求1所述的芯片埋入基板的封装结构，其特征在于，该芯片埋入基板的封装结构还包括至少一形成于该介电层及线路层上的线路增层结构，且该线路增层结构是可电性导接到该线路层。
3. 如权利要求2所述的芯片埋入基板的封装结构，其特征在于，该线路增层结构外表面是植设有多个导电元件，可供该半导体芯片电性连接到外部电子装置。
4. 如权利要求1所述的芯片埋入基板的封装结构，其特征在于，该第一、第二及第三承载层中的一个可以是绝缘层、金属层、陶瓷层及内部已形成线路层的基板中的一个。
5. 如权利要求1所述的芯片埋入基板的封装结构，其特征在于，该半导体芯片是主动或被动芯片。
6. 一种芯片埋入基板的封装结构，其特征在于，该芯片埋入基板的封装结构包括：
一承载板，是由第一承载层、第二承载层及第三承载层组成，该第二承载层是接置在该第一承载层上，且该第二承载层具有至少一贯穿开孔，又该第三承载层具有至少一贯穿开孔，该开孔是对应于第二承载层开孔处，且其开孔尺寸是大于第二承载层开孔的尺寸，在该承载板中形成开口由下而上逐渐放大的阶梯状开口，外露出第一承载层的接置面，以及显露该第二承载层部分表面的接置面；
多个半导体芯片，收纳于该承载板的阶梯状开口中的第一、第二承载层的接置面，且这些半导体芯片具有多个电极垫；
一介电层，形成于这些半导体芯片及承载板上，且充填在这些半导体芯片与承载板间的间隙中；以及
一线路层，形成于该介电层上，且该线路层可以通过形成于介电层中的导电结构电性连接到这些半导体芯片的电极垫。
7. 如权利要求6所述的芯片埋入基板的封装结构，其特征在于，该芯片埋入基板的封装结构还包括至少一形成于该介电层及线路层上的线路增层结构，且该线路增层结构是可电性导接到该线路层。
8. 如权利要求7所述的芯片埋入基板的封装结构，其特征在于，该线路增层结构外表面还植设有多个导电元件，供这些半导体芯片电性连接到外部装置。
9. 如权利要求6所述的芯片埋入基板的封装结构，其特征在于，这些半导体芯片是选择为主动及被动芯片。
CNB2005101234002A 2005-11-25 2005-11-25 芯片埋入基板的封装结构 Expired - Fee Related CN100424863C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101234002A CN100424863C (zh) 2005-11-25 2005-11-25 芯片埋入基板的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101234002A CN100424863C (zh) 2005-11-25 2005-11-25 芯片埋入基板的封装结构

Publications (2)

Publication Number Publication Date
CN1971895A CN1971895A (zh) 2007-05-30
CN100424863C true CN100424863C (zh) 2008-10-08

Family

ID=38112611

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101234002A Expired - Fee Related CN100424863C (zh) 2005-11-25 2005-11-25 芯片埋入基板的封装结构

Country Status (1)

Country Link
CN (1) CN100424863C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201041460A (en) 2009-05-12 2010-11-16 Chunghwa Picture Tubes Ltd Circuit layout of circuit substrate, light source module and circuit substrate
CN101950739B (zh) * 2009-06-05 2012-02-01 深圳华映显示科技有限公司 线路基板
CN103945646B (zh) * 2013-01-21 2017-12-29 联想(北京)有限公司 一种电路板
CN111816569B (zh) * 2020-07-28 2022-04-08 珠海越亚半导体股份有限公司 封装框架及其制作方法和基板
CN113643986B (zh) * 2021-08-10 2024-04-09 中国科学院微电子研究所 提高嵌入式硅桥与芯片间互联精度的结构的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138215A (zh) * 1995-03-20 1996-12-18 三菱电机株式会社 半导体装置
JPH10326846A (ja) * 1997-05-26 1998-12-08 Sony Corp 半導体パッケージとその製造方法
CN1404144A (zh) * 2001-08-30 2003-03-19 株式会社村田制作所 电子元件
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
CN1512578A (zh) * 2002-12-27 2004-07-14 ��ʽ���������Ƽ� 半导体模块
US6838758B1 (en) * 2000-05-10 2005-01-04 Advanced Micro Devices, Inc. Package and method for making an underfilled integrated circuit
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1138215A (zh) * 1995-03-20 1996-12-18 三菱电机株式会社 半导体装置
JPH10326846A (ja) * 1997-05-26 1998-12-08 Sony Corp 半導体パッケージとその製造方法
US6838758B1 (en) * 2000-05-10 2005-01-04 Advanced Micro Devices, Inc. Package and method for making an underfilled integrated circuit
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
CN1404144A (zh) * 2001-08-30 2003-03-19 株式会社村田制作所 电子元件
CN1512578A (zh) * 2002-12-27 2004-07-14 ��ʽ���������Ƽ� 半导体模块
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same

Also Published As

Publication number Publication date
CN1971895A (zh) 2007-05-30

Similar Documents

Publication Publication Date Title
JP3762844B2 (ja) 対向マルチチップ用パッケージ
US20060186531A1 (en) Package structure with chip embedded in substrate
US7312405B2 (en) Module structure having embedded chips
US7838334B2 (en) Package-on-package device, semiconductor package and method for manufacturing the same
CN103620773B (zh) 两个或多个晶元的多晶元背面堆叠
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US5977633A (en) Semiconductor device with metal base substrate having hollows
US6369448B1 (en) Vertically integrated flip chip semiconductor package
US8120186B2 (en) Integrated circuit and method
US6414384B1 (en) Package structure stacking chips on front surface and back surface of substrate
CA2313611C (en) Semiconductor device
CN100524717C (zh) 芯片内埋的模块化结构
US7888808B2 (en) System in package integrating a plurality of semiconductor chips
US20090057867A1 (en) Integrated Circuit Package with Passive Component
CN101477971A (zh) 半导体芯片及其制造方法
JP2000216281A (ja) 樹脂封止型半導体装置
US20100314730A1 (en) Stacked hybrid interposer through silicon via (TSV) package
KR101000457B1 (ko) 다중 기판 영역 기반의 패키지 및 이의 제조 방법
TWI750467B (zh) 半導體封裝
CN100424863C (zh) 芯片埋入基板的封装结构
CN101425510A (zh) 半导体元件的叠层封装结构及其方法
US6340839B1 (en) Hybrid integrated circuit
US6023097A (en) Stacked multiple-chip module micro ball grid array packaging
US20030198034A1 (en) Multi-chip module and fabricating method thereof
CN100411123C (zh) 半导体芯片埋入基板的结构及制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081008