CN1401137A - 电子装置及其制造方法 - Google Patents

电子装置及其制造方法 Download PDF

Info

Publication number
CN1401137A
CN1401137A CN01805172A CN01805172A CN1401137A CN 1401137 A CN1401137 A CN 1401137A CN 01805172 A CN01805172 A CN 01805172A CN 01805172 A CN01805172 A CN 01805172A CN 1401137 A CN1401137 A CN 1401137A
Authority
CN
China
Prior art keywords
base plate
installation base
mentioned
electronic component
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01805172A
Other languages
English (en)
Other versions
CN1193416C (zh
Inventor
森谷文治
田岛盛一
黑泽文胜
林信一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1401137A publication Critical patent/CN1401137A/zh
Application granted granted Critical
Publication of CN1193416C publication Critical patent/CN1193416C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/16—Apparatus for electrolytic coating of small objects in bulk
    • C25D17/28—Apparatus for electrolytic coating of small objects in bulk with means for moving the objects individually through the apparatus during treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的目的在于提供一种电子装置的制造方法，能以简单的构成和简单的工序提高电子元件的连接电极和安装基板的图形化导体部的机械结合强度和结合的稳定性，而不影响电子元件的工作。在电子装置的制造方法中，配置电子元件(13)和安装基板(11)，使电子元件(13)的一个面(13a)和安装基板(11)的一个面(11a)相对，并使电子元件(13)的连接电极(14)与安装基板(11)的图形化导体部(12)进行电连接和机械结合。其次，在电子元件(13)和安装基板(11)上配置树脂薄膜(15)，通过在安装基板(11)上形成的孔(31)从安装基板(11)的与电子元件(13)相反一侧将电子元件(13)侧的空气抽走，使薄膜树脂(15)的形状变化，从而使电子元件(13)和安装基板(11)紧密接触。其次，加热树脂薄膜(15)，将其粘接安装基板(11)上。

Description

电子装置及其制造方法
技术领域
本发明涉及具有安装基板和安装在该安装基板上的电子元件的电子装置及其制造方法。
背景技术
弹性表面波元件是在压电基板的一个面上形成梳状电极的元件。该弹性表面波元件广泛用于便携电话等移动体通信机器中的滤波器等。
半导体元件等电子元件大多以封装体的形式出现，该封装体将电子元件安装在安装基板上，使电子元件的连接电极与安装基板上的图形化导体部连接，而且，将电子元件的连接电极与安装基板上的图形化导体部电连接的部分密封。弹性表面波元件的情况也一样。再有，在本申请中，将具有安装基板和安装在该安装基板上的电子元件的部件称作电子装置。
在电子装置中，电子元件的连接电极与安装基板上的图形化导体部连接方法大致有2种，1种是使具有电子元件的连接电极的面面向安装基板那样来配置电子元件的面朝下焊，另1种是使具有电子元件的连接电极的面面向与安装基板相反一侧那样来配置电子元件的面朝上焊。为了使电子装置小型化，面朝下焊较有利。
在采用了面朝下焊的现有的电子装置的制造方法中，一般，在电子元件的连接电极与安装基板上的图形化导体部连接之后，在电子元件和安装基板之间充填底层填充材料，再将电子元件的连接电极与安装基板上的图形化导体部电连接的部分密封。
但是，当电子元件是弹性表面波元件时，因存在弹性表面波特有的问题，故不能使用上述那样的一般方法。所谓弹性表面波特有的问题是指：弹性表面波元件这其表面上形成梳状电极，为了防止附着尘埃等异物，必须对弹性表面元件进行密封，另一方面，为了不对弹性表面波元件的动作产生影响，密封树脂不能与弹性表面波元件表面上的弹性表面波传输区接触。
因此，过去，作为弹性表面波元件的电子装置的制造方法，使用例如在弹性表面波元件的连接电极与安装基板上的图形化导体部连接之后，利用由陶瓷或金属等形成的帽状结构体将弹性表面波元件包围，再进行密封的方法。作为弹性表面波元件的电子装置的另一制造方法，有在弹性表面波元件的连接电极与安装基板上的图形化导体部连接之后，用侧面填充材料将弹性表面波元件包围，在进行密封的方法。
此外，在特开平10-125825号公报、特开2001-53092号公报、特开2001-176995号公报中分别公开了将芯片型电子元件安装在基板上的电子装置的制造方法。
在特开平10-125825号公报公开的方法中，首先，利用倒装芯片焊接将芯片型电子元件安装在基板上。其次，将由树脂形成的密封用薄膜覆盖在电子元件上。再其次，利用压模，在电子元件的周围将密封用薄膜压在底版上，使密封用薄膜与基板粘接，通过密封用薄膜密封电子元件。在特开平10-125825号公报中，作为将密封用薄膜粘接在基板上的方法，公开了利用密封用薄膜的粘接性的方法和使用粘接剂的方法。
在特开2001-53092号公报公开的方法中，首先，将芯片型电子元件安装在基板上。其次，在具有柔性的薄片和基板的预定粘接部位涂上粘接剂。再其次，通过设在基板上的微小孔，将薄片和基板之间的空间的气体抽走，进而，利用夹具将薄片压在底版上，再用粘按剂将薄片粘接在基板上。
在特开2001-176995号公报公开的方法中，首先，将芯片型电子元件安装在基板上。其次，使变形薄膜附着在电子元件上。其次，通过设在基板上的孔进行抽气，使变形薄膜与电子元件适配且将变形薄膜粘接在基板上。在特开2001-176995号公报中，作为将变形薄膜粘接在基板上的方法，公开了使用粘接剂的方法和利用变形薄膜的热粘接特性的方法。
在当电子元件是弹性表面波时的电子装置的制造方法中，利用帽状构造体将弹性表面波元件包围再进行密封的方法存在难以使电子小型化的问题。此外，在该方法中，因上述构造体对弹性波表面元件的连接电极与安装基板上的图形化导体部的机械结合没有帮助，故存在不能提高弹性波表面元件的连接电极与安装基板上的图形化导体部的机械结合强度或结合稳定性的问题。
此外，在当电子元件是弹性表面波时的电子装置的制造方法中，用侧面填充材料将弹性表面波元件包围再进行密封的方法存在侧面填充材料进入弹性表面波元件表面的传输区的问题。
再有，不仅是弹性表面波元件，当电子元件例如是振子或高频电路元件时，若密封用树脂等与电子元件的表面接触，有时会对电子元件的工作产生影响。因此，上述问题不限于电子元件是弹性表面波元件的情况，，对于电子元件例如是振子或高频电路元件的情况也一样。
另一方面，若按照特开平10-125825号公报、特开2001-53092号公报、特开2001-176995号公报公开的方法，可以密封电子元件而不使密封用树脂等与电子元件的表面接触。
但是，在特开平10-125825号公报公开的方法中，因必须机械驱动压摸，故用于制造电子装置的设备庞大且制造工艺复杂。
在特开2001-53092号公报公开的方法中，在薄片和基板的预定粘接部位涂敷粘接剂的工序复杂。
在特开2001-176995号公报公开的方法中，使用变形薄膜封装电子元件，在特开2001-176995号公报中，记载了通过设在基板上的孔进行抽气，使变形薄膜与电子元件适配的方法。但是，在该公报中，没有公开通过设在基板上的孔进行抽气使薄膜变形的方法。因此，该公报记载的变形薄膜可以认为是预先按电子元件的外形成形的薄膜。所以，在特开2001-176995号公报公开的方法中，必需要制作变形薄膜的工序，该工序很复杂。
在使用了弹性表面波的带通滤波器中，通带的中心频率例如设定在1800MHz附近。这时，实际滤波器的中心频率对所要的中心频率的偏离，最大允许±1.2MHz左右。这样，在使用了弹性表面波的带通滤波器中，要求以很高的精度设定中心频率。
但是，当利用用树脂形成的薄膜覆盖安装在基板上的弹性表面波元件，加热该薄膜使其与基板粘接，来制作电子装置时，存在弹性表面波元件的特性有时因薄膜的粘接处理而变化的问题。这是因为在薄膜处于高温状态的初期，构成薄膜的树脂中的挥发成分向周围挥发，进而堆积在弹性表面波元件上的缘故。当带通滤波器使用弹性表面波元件时，弹性表面波元件特性的变化会引起滤波器通带的中心频率偏离或滤波器传输特性变差，特别是插入损失增大。
发明的公开
本发明的第1目的在于提供一种电子装置的制造方法，是具有安装基板和安装在该安装基板上电子元件的电子装置的制造方法，能以简单的工序提高电子元件的连接电极和安装基板的图形化导体部的机械结合强度和结合的稳定性，而不影响电子元件的工作。
本发明的第2目的在于提供一种电子装置的制造方法，在上述第1目的基础上能以简单的工序密封电子元件，而不影响电子元件的工作。
本发明的第3目的在于提供一种电子装置，是具有安装基板和安装在该安装基板上电子元件的电子装置，能以简单的工序提高电子元件的连接电极和安装基板的图形化导体部的机械结合强度和结合的稳定性，而不影响电子元件的工作。
本发明的第4目的在于提供一种电子装置，在上述第3目的基础上能以简单的工序密封电子元件，而不影响电子元件的工作。
本发明的电子装置的制造方法是一种电子装置的制造方法，该电子装置包括具有从一个面露出的图形化导体部的安装基板和电子元件，该电子元件的一个面具有连接电极，具有该连接电极的面与安装基板的一个面相对，连接电极与安装基板的图形化导体部进行电连接和机械结合，
该电子装置的制造方法包括：
配置电子元件和安装基板使电子元件的一个面和安装基板的一个面相对，并使电子元件的连接电极与安装基板的图形化导体部进行电连接和机械结合的工序；
配置树脂薄膜将电子元件和安装基板覆盖的工序；
由薄膜树脂将电子元件和安装基板覆盖，通过在安装基板上形成的孔从安装基板的与电子元件相反一侧将电子元件侧的气体抽走，使薄膜树脂的形状变化，从而使电子元件的与安装基板相反一侧的面和电子元件的周边部分的安装基板的一个面紧密接触的工序；
加热树脂薄膜，在树脂薄膜具有流动性之后使树脂薄膜硬化，将树脂薄膜粘接在安装基板上的工序。
在本发明的电子装置的制造方法中，树脂薄膜粘接在安装基板上，将电子元件和安装基板覆盖，使电子元件的与安装基板相反一侧的面和电子元件的周边部分的安装基板的一个面密封。而且，通过该树脂薄膜，可以加强电子元件的连接电极与安装基板的图形化导体部的机械结合。
在本发明的电子装置的制造方法中，可以用树脂薄膜将电子元件密封。此外，在本发明的电子装置的制造方法中，也可以在电子元件的一个面和安装基板一个面之间形成空间。
此外，在本发明的电子装置的制造方法中，使树脂薄膜的形状变化的工序可以在使树脂薄膜软化的状态下使树脂薄膜的形状变化。
此外，在本发明的电子装置的制造方法中，在安装基板上形成的孔可以配置在安装基板上的配置电子元件的区域的中央部。这时，电子装置的制造方法也可以进而具有在粘接树脂薄膜的工序之后将孔堵塞的工序。
此外，在本发明的电子装置的制造方法中，在安装基板上形成的孔可以配置在安装基板上的配置电子元件的区域的周边部。这时，在粘接树脂薄膜的工序中可以用树脂将该孔堵塞。
此外，在本发明的电子装置的制造方法中，在安装基板上形成的孔可以是用来使配置在安装基板的一个面上的图形化导体部和设在安装基板上的另一个导体部电连接的通孔。
此外，在本发明的电子装置的制造方法中，进而具有预先求粘接树脂薄膜工序中的处理条件和粘接树脂薄膜工序前后电子元件特性的变化的关系的工序，在粘接树脂薄膜的工序中，可以根据上述关系控制处理条件，使电子元件能得到所要的特性。这时，处理条件可以包含树脂加热时树脂薄膜的温度和树脂薄膜的加热时间中的至少一方。此外，因树脂薄膜包含硬化促进剂，故处理条件也可以包含树脂薄膜的硬化促进剂的含量。
本发明的电子装置包括：
具有从一个面露出的图形化导体部的安装基板；
一个面具有连接电极，具有该连接电极的面与安装基板的一个面相对，连接电极与安装基板的图形化导体部进行电连接和机械结合的电子元件；
将电子元件和安装基板覆盖，使电子元件的与安装基板相反一侧的面和电子元件的周边部分的安装基板的一个面紧密接触，经过加热流动和硬化后粘接在安装基板上的树脂薄膜，
安装基板具有为了通过从安装基板的与电子元件相反一侧将电子元件侧的气体抽走来决定树脂薄膜的形状而使用的孔。
在本发明的电子装置中，树脂薄膜将电子元件和安装基板覆盖，使电子元件的与安装基板相反一侧的面和电子元件的周边部分的安装基板的一个面密封，树脂薄膜粘接在安装基板上。而且，利用该树脂薄膜可以加强电子元件的连接电极与安装基板的图形化导体部的机械结合。
在本发明的电子装置中，可以用树脂薄膜将电子元件密封.此外，在本发明的电子装置中，也可以在电子元件的一个面和安装基板一个面之间形成空间。
此外，在本发明的电子装置中，安装基板上的孔可以配置在安装基板上的配置电子元件的区域的中央部。这时，电子装置也可以进而具有将安装基板的孔堵塞的栓塞部件。
此外，在本发明的电子装置中，安装基板上的孔可以配置在安装基板上的配置电子元件的区域的周边部，这时，可以用树脂薄膜将该孔堵塞。
此外，在本发明的电子装置中，在安装基板上形成的孔可以是用来使配置在安装基板的一个面上的图形化导体部和设在安装基板上的另一个导体部电连接的通孔。
本发明的其它目的、特征和利益可以从以下的说明中得到充分的了解。
附图的简单说明
图1是本发明的第1实施形态的电子装置的截面图。
图2是概念性地示出本发明的第1实施形态使用的树脂薄膜的一例特性的说明图。
图3是为了与本发明的第1实施形态进行比较而示出的过去的一例结合方法的截面图。
图4是为了与本发明的第1实施形态进行比较而示出的过去的另一例结合方法的截面图。
图5是为了与本发明的第1实施形态进行比较而示出的过去的又一例结合方法的截面图。
图6是表示本发明的第1实施形态的一例结合方法的截面图。
图7是表示本发明的第1实施形态的另一例结合方法的截面图。
图8是表示本发明的第1实施形态的又一例结合方法的截面图。
图9是表示本发明的第1实施形态的一例作为电子元件的弹性表面波元件的平面图。
图10是表示本发明的第1实施形态的电子装置的制造方法中的一个工序的说明图。
图11是表示图10所示的工序的下一个工序的说明图。
图12是表示图11所示的工序的下一个工序的说明图。
图13是表示图12所示的工序的下一个工序的说明图。
图14是表示在图13所示的切断工序之前的安装基板、电子元件和树脂薄膜的平面图。
图15是表示使用作为抽气孔的通孔时的本发明的第1实施形态的电子装置的截面图。
图16是表示本发明的第2实施形态的电子装置的制造方法中的一个工序的说明图。
图17是表示图16所示的工序的下一个工序的说明图。
图18是表示图17所示的工序的下一个工序的说明图。
图19是表示图18所示的工序的下一个工序的说明图。
图20是表示使用作为抽气孔的通孔时的本发明的第2实施形态的电子装置的截面图。
图21是表示本发明的第3实施形态的一例低带通滤波器的传输特性的特性图。
图22是表示本发明的第3实施形态的另一例低带通滤波器的传输特性的特性图。
图23是表示本发明的第3实施形态的加热处理的次数和中心频率的变化量以及S21参数的变化量的关系的特性图。
图24是表示本发明的第3实施形态的硬化促进剂的含有量和中心频率的变化量的关系的特性图。
图25是表示本发明的第3实施形态的硬化促进剂的含有量和树脂薄膜的加热温度以及中心频率的变化量的关系的特性图。
实施发明的最佳形态
下面，参照附图详细说明本发明的实施形态。
[第1实施形态]
首先，参照图1说明本发明的第1实施形态的电子装置的构成。本实施形态的电子装置10包括：具有从一个面11a露出并按规定的形状图形化的导体部12的安装基板；一个面13a具有连接电极14，具有该连接电极14的面13a与安装基板11的一个面11a相对，连接电极14与安装基板11的图形化导体部12进行电连接和机械结合的电子元件13；将电子元件13和安装基板11覆盖，使电子元件13的与安装基板11相反一侧的面13b和电子元件13的周边部分的安装基板11的一个面11a紧密接触，并粘接在安装基板11上的树脂薄膜15。
安装基板11由玻璃、树脂或陶瓷等形成。电子元件13例如是弹性表面波元件、振子或高频电路元件等，但也可以是其它电子元件。电子元件13如前所述，配置成使其具有连接电极14的面13a面向安装基板11，利用面朝下焊安装在安装基板11上。在电子元件13的一个面13a和安装基板11的一个面11a之间形成空间16。
电子元件13的和安装基板11相反一侧的面13b利用树脂薄膜15覆盖而不留间隙。在安装基板11的另一个面11a上，电子元件13的周边部分也用树脂薄膜15覆盖而不留间隙。此外，树脂薄膜15将电子元件13全部密封，包括电子元件13的连接电极14和安装基板11的图形化导体12连接的部分。
树脂薄膜15例如由环氧树脂等热硬化树脂形成。树脂薄膜15的厚度例如是50～150μm。
其次，概略说明本实施形态的电子装置10的制造方法。该电子装置10的制造方法包括：配置电子装置13和安装基板11使电子元件13的一个面13a和安装基板11的一个面11a相对，并使电子元件13的连接电极14与安装基板11的图形化导体部12进行电连接和机械结合的工序；配置树脂薄膜15将电子元件13和安装基板11覆盖，使电子元件13的与安装基板11相反一侧的面13b和电子元件13的周边部分的安装基板11的一个面11a紧密接触，将树脂薄膜15粘接在安装基板11上的工序。
其次，参照图2概念性地说明本实施形态使用的一例树脂薄膜15的特性。在图2中，白圈和实线表示树脂薄膜15的温度和任意方向的长度的对应关系。此外，为了与树脂薄膜15的特性进行比较，在图2中，黑圈和虚线表示象BT(Bismaleimide triazine)树脂那样相对温度变化形状稳定的树脂的温度和任意方向的长度的对应关系。在相对温度变化形状稳定的树脂中，如符号110表示的那样，其长度相对温度变化大致呈直线变化。
树脂薄膜15在常温(室温)RT下保持薄膜形状。如符号101所示，当树脂薄膜15的温度从常温RT开始上升到玻璃转移温度TG时，树脂薄膜5慢慢软化，同时，其长度随温度变化大致呈直线膨胀。如符号102所示，当树脂薄膜15的温度从玻璃转移温度上升到硬化开始温度HT时，树脂薄膜15变得具有流动性，同时，急剧膨胀。如符号103所示，当树脂薄膜15的温度超过硬化开始温度HT时，树脂薄膜15开始硬化。当树脂薄膜15硬化结束时，如符号104所示，树脂薄膜15收缩。这时，对树脂薄膜15产生收缩方向的力(以下称收缩力)。在树脂薄膜15硬化结束后，如符号105所示，树脂薄膜15即使温度上升也不再软化或具有流动性，其形状相对温度变化保持稳定。硬化开始温度HT因树脂薄膜15的特性而异，例如，是150～200℃左右，当使用环氧树脂形成树脂薄膜15时，大约是150℃左右。此外，树脂薄膜15从硬化开始到硬化结束所需要的时间也因树脂薄膜15的特性而异。
再有，图2所示的树脂薄膜15的特性充其量是概念性的东西。因此，例如，若改变单位时间的温度变化量，树脂薄膜15的特性也改变。
在本实施形态的电子装置10的制造方法中，例如，在使树脂薄膜15的温度上升并软化的状态下，将电子元件13和安装基板11覆盖，改变树脂薄膜15的形状，使电子元件13的与安装基板11相反一侧的面13b和电子元件13的周边部分的安装基板11的一个面11a均匀密封。然后，再使树脂薄膜15的温度上升，在使树脂薄膜15具有流动性之后，通过使树脂薄膜15硬化，将树脂薄膜15粘接在安装基板11上，同时，使树脂薄膜15的形状固定。当树脂薄膜15硬化时，如上述那样产生收缩力。该树脂薄膜15的收缩力将电子元件13压向安装基板11一侧。由此，可以更可靠地加强电子元件13的连接电极14和安装基板11的图形化导体部12的机械结合。此外，通过使树脂薄膜15收缩，树脂薄膜15更紧密地将电子元件13和安装基板11密封。
再有，当树脂薄膜15即使在常温下也具有柔软性时，可以在常温下使树脂薄膜15变形，决定其形状，然后，使树脂薄膜15的温度上升，使其硬化。
此外，也可以在玻璃转移温度下使树脂薄膜15软化，在该状态下决定树脂薄膜15的形状，然后，在玻璃转移温度以下的温度环境下，经过较长的时间使树脂薄膜15硬化。
此外，当树脂薄膜15是由紫外线软化的树脂形成时，可以不使树脂薄膜15的温度上升来使其软化，而对树脂薄膜15照射紫外线来使其软化。或者，在使树脂薄膜15的温度上升的同时照射紫外线来使其软化。
此外，当树脂薄膜15是由紫外线软化的树脂形成时，可以不使树脂薄膜15的温度上升来使其硬化，而对树脂薄膜15照射紫外线来使其硬化。或者，在使树脂薄膜15的温度上升的同时照射紫外线来使其硬化。
在本实施形态中，作为将电子元件13的连接电极14和安装基板11的图形化导体部12连接并使其机械结合的方法，可以使用各种方法。下面，举若干例子来说明将电子元件13的连接电极14和安装基板11的图形化导体部12连接并使其机械结合的方法。
首先，为了与本实施形态进行比较，参照图3至图5，说明现有的的结合方法的例子。再有，在图3至图5中，与其它部分相比，电子元件13的连接电极14和安装基板11的图形化导体部12的电连接和机械结合的部分画得大一些。
在图3所示的例子中，作为电子元件13的连接电极14，设置与电子元件13的图形化导体部17连接的例如由金形成的凸起14A，另一方面，在安装基板11一侧，作为图形化导体12的一部分，设置例如由金形成的连接部12A。在该例中，突起14A和连接部12A是金属结合，因此，突起14a和连接部12A在实现电连接的同时，又实现了机械的结合。
在图4所示的例子中，作为电子元件13的连接电极14，设置与电子元件13的图形化导体部17连接的例如由金形成的凸起14B，另一方面，在安装基板11一侧，作为图形化导体12的一部分，设置例如由金形成的连接部12A。在该例中，突起14B和连接部12A是通过导电性胶18进行电连接的。然后，在电子元件13和安装底11之间充填基底填充材料19，利用该基底填充材料10的收缩力，可以稳定地确保凸起14B、导电性胶18和连接部12A的机械结合。
在图5所示的例子中，作为电子元件13的连接电极14，设置与电子元件13的图形化导体部17连接的例如由金形成的凸起14A，另一方面，在安装基板11一侧，作为图形化导体12的一部分，设置例如由金形成的连接部12A。在该例中，突起14A和连接部12A以相互连接的方式进行配置，由此，突起14A和连接部12A实现电连接。在突起14A和连接部12A的周围的电子元件13和安装基板11之间，注入非导电性或各向异性的粘接用的胶20。利用该粘接用的胶20的收缩力，可以稳定地确保凸起14A和连接部12A的机械结合。
其次，参照图6至图8，说明本实施形态的结合方法的例子。再有，在图6至图8中，与其它部分相比，电子元件13的连接电极14和安装基板11的图形化导体部12的电连接和机械结合的部分画得大一些。
在图6的例子中，和图3所示的例子一样，作为电子元件13的连接电极14，设置与电子元件13的图形化导体部17连接的例如由金形成的凸起14A，另一方面，在安装基板11一侧，作为图形化导体12的一部分，设置例如由金形成的连接部12A。在该例中，突起14A和连接部12A是金属结合，因此，突起14A和连接部12A在实现电连接的同时，又实现了机械的结合。在该例子中，进而设置本实施形态的树脂薄膜15。而且，利用该树脂薄膜15的收缩力来加强凸起14A和连接部12A的机械结合。
在图7所示的例子中，和图4所示的例子一样，作为电子元件13的连接电极14，设置与电子元件13的图形化导体部17连接的例如由金形成的凸起14B，另一方面，在安装基板11一侧，作为图形化导体12的一部分，设置例如由金形成的连接部12A。在该例中，突起14B和连接部12A是通过导电性胶18进行电连接的。进而，设置本实施形态的树脂薄膜15。而且，不使用基底填充材料19，而利用该树脂薄膜15的收缩力来稳定地确保导电性胶18和连接部12A的机械结合。
在图8的例子中，和图5所示的例子一样，作为电子元件13的连接电极14，设置与电子元件13的图形化导体部17连接的例如由金形成的凸起14A，另一方面，在安装基板11一侧，作为图形化导体12的一部分，设置例如由金形成的连接部12A。突起14A和连接部12A以相互连接的方式进行配置，由此，突起14A和连接部12A实现电连接。在突起14A和连接部12A的周围的电子元件13和安装基板11之间，注入非导电性或各向异性的粘接用的胶20。利用该粘接用的胶20的收缩力，可以稳定地确保凸起14A和连接部12A的机械结合。在该例子中，进而设置本实施形态的树脂薄膜15。而且，利用该树脂薄膜15的收缩力来加强凸起14A和连接部12A的机械结合。
再有，本实施形态的结合方法不限于图6至图8所示的方法，可以利用面朝下焊的几乎所有的现有的结合方法。
其次，参照图9，说明作为电子元件13的一例弹性表面波元件13A。图9所示弹性表面波元件13A具有压电基板21、在该压电基板21的一个面上形成的梳状电极22和图形化导体部23、和在图形化导体部23的端部形成的连接电极24。连接电极24与图1中的连接电极14对应。弹性表面波元件13A是将由梳状电极22产生的弹性表面波作为基本动作使用的元件，在本实施形态中，具有带通滤波器的功能。
在图9中，带有记号‘IN’的连接电极24是输入端子，带有记号‘OUT’的连接电极24是输入端子，带有记号‘GND’的连接电极24是接地端子。此外，在图9中，用符号25所示的虚线包围的区域包含弹性表面波传输区，是必须不能让密封材料进入其内的区域。
其次，参照图10至图14，说明本实施形态的电子装置10的制造方法。在本实施形态中，电子装置10可以一个一个制造，也可以同时制造多个电子装置10。下面，说明同时制造多个电子装置10的情况。
在本实施形态电子装置的制造方法中，首先，如图10所示，在安装基板11上配置电子元件13，使电子元件13的一个面13a与安装基板11的一个面11a相对，使电子元件13的连接电极14与安装基板11的图形化导体部12进行电连接和机械结合。其次，将形成和安装基板11的一个面11a的形状大致相同的平面形状的树脂薄膜15覆盖在电子元件10和安装基板11上。
再有，图10中的安装基板11包含与多个电子元件13对应的部分。而且，在该安装基板11上配置多个电子元件13。此外，在本实施形态中，在安装基板11上，在配置各电子元件13的区域的中央部形成孔31。
其次，如图11所示，在加热树脂薄膜15使其软化的状态下，通过安装基板11的孔31从安装基板11的与电子元件13相反一侧将电子元件13侧的气体抽走。这里所说的气体是空气、氮气、惰性气体等。因进行处理时的环境不同而异。由此，树脂薄膜15将电子元件13和安装基板11覆盖，改变树脂薄膜15的形状，使电子元件13的与安装基板11相反一侧的面13b和电子元件13的周边部分的安装基板11的一个面11a均匀密封。这时，树脂薄膜15的温度比树脂薄膜15的硬化温度低。这样，通过利用安装基板11的孔31从安装基板11的与电子元件13相反一侧将电子元件13侧的气体抽走，能够容易决定树脂薄膜15的形状。此外，在使树脂薄膜15软化的状态下，通过改变树脂薄膜15的形状，能够容易决定树脂薄膜15的形状。再有，当树脂薄膜15在常温下足够柔软时，可以不对树脂薄膜15加热，而通过上述抽气来改变树脂薄膜15的形状。
再有，当树脂薄膜15是由紫外线软化的树脂形成时，可以不使树脂薄膜15的温度上升来使其软化，而对树脂薄膜15照射紫外线来使其软化。或者，在使树脂薄膜15的温度上升的同时照射紫外线来使其软化。
在本实施形态中，作为加热树脂薄膜15的装置和从安装基板11的与电子元件13相反一侧将电子元件13侧的气体抽走的装置，可以使用可减压的加热炉32。但是，作为加热装置和抽气装置，也可以使用其他装置。加热炉32具有能放置安装基板11的加热器33。加热器33对安装基板11和树脂薄膜15进行加热。在加热器33中形成与安装基板11的孔31连通的孔34。当把加热炉32内的气体排出使加热炉32内减压时，通过加热器33的孔34和安装基板11的孔31，从安装基板11的与电子元件13相反一侧将电子元件13侧的气体抽走。
其次，如图12所示，利用加热器33加热安装基板11和树脂薄膜15，使树脂薄膜15的温度在硬化温度以上。由此，在使树脂薄膜15具有流动性之后，使其硬化，将树脂薄膜15粘接在安装基板11上，同时，固定树脂薄膜15的形状。
再有，当树脂薄膜15利用紫外线硬化树脂形成时，可以不使树脂薄膜15的温度上升来使其硬化，而对树脂薄膜15照射紫外线来使其硬化。或者，在使树脂薄膜15的温度上升的同时照射紫外线来使其硬化。
其次，如图13所示，必要时，利用由密封材料等形成的栓塞部件35将安装基板11的孔31堵塞。接着，在图13的符号41所示的切断位置上，将安装基板11和树脂薄膜15切断，完成各电子装置10。图14是表示在图13所示的切断工序之前的安装基板、电子元件和树脂薄膜的平面图。一个一个制造电子装置10时的制造方法除不需要上述切断上述安装基板11和树脂薄膜15的工序之外，和同时制造多个电子装置10的情况相同。
如以上说明的那样，在本实施形态的电子装置10的制造方法中，树脂薄膜15将电子元件13和安装基板11覆盖，使电子元件13的与安装基板11相反一侧的面13b和电子元件13的周边部分的安装基板11的一个面11a紧密接触，粘接在安装基板11上。而且，利用该树脂薄膜15加强电子元件13的连接电极14和安装基板11的图形化导体部12的机械结合。此外，在本实施形态中，在电子元件13和安装基板11之间不充填基底填充材料。因此，若按照本实施形态，可以以简单的构成和简单的工序提高电子元件13的连接电极14和安装基板11的图形化导体部12的机械结合强度或结合的稳定性，而不影响电子元件13的工作。
此外，在本实施形态中，通过安装基板11形成的孔31，从安装基板11的与电子元件13相反一侧将电子元件13侧的气体抽走，由此使树脂薄膜15的形状变化。因此，若按照本实施形态，容易决定树脂薄膜15的形状。
进而，在本实施形态中，通过象上述那样抽走气体，使树脂薄膜15与电子元件13和安装基板11密合，再加热树脂薄膜15，在树脂薄膜15具有流动性之后，使树脂薄膜15硬化，由此，将树脂薄膜15粘接在安装基板11上。因此，若按照本实施形态，在对安装基板11粘接树脂薄膜15时，利用树脂薄膜15硬化时收缩力，提高树脂薄膜15与电子元件13和安装基板11密合性。因此，若按照本实施形态，可以更可靠地提高电子元件13的连接电极14和安装基板11的图形化导体部12的机械结合强度或结合的稳定性。
此外，若按照本实施形态，因利用树脂薄膜15来密封电子元件13，可以以简单的构成和简单的工序密封电子元件13，而不影响电子元件13的工作。因此，能确保电子装置10适应环境的能力。再有，即使安装基板11的孔31配置在配置电子元件13的区域的中央部，通过利用栓塞部件35堵塞该孔31，也可以可靠地保持电子元件13的密封状态。此外，当孔31很小，不影响电子元件13的密封状态时，也可以不堵塞孔31。
此外，若按照本实施形态，因在电子元件13的一个面13a和安装基板11的一个面11a之间形成空间16，故可以通过使电子元件13的一个面13a与其它物体接触来防止电子元件13的工作受到影响。这一点，对于电子元件13是弹性表面波元件、振子或高频电路器件的情况特别有效。
由此，若按照本实施形态，可以提高电子装置10的可靠性。此外，若按照本实施形态，因使用树脂薄膜15密封电子元件13，故与使用帽状结构体密封电子元件13的情况相比，可以实现电子装置10的小型、轻量和薄型化。此外，若按照本实施形态，因使用树脂薄膜15密封电子元件13，故能够以低的成本得到上述各效果。
在本实施形态中，安装基板11上的孔31不一定特别为抽气进行设置，也可以利用通孔等已存在的孔。图15是表示使用通孔作为孔31时的本实施形态的电子装置10的截面图。在图15所示的电子装置10中，作为孔31的通孔与配置在安装基板11的一个面11a上图形化导体部12和配置在安装基板11的另一个面导体部39电连接。当使用作为孔31的通孔时，不必在安装基板11上特别设置抽气用的孔。
[第2实施形态]
其次，参照图16至图20说明本发明的第2实施形态的电子装置的制造方法。和第1实施形态一样，本实施形态可以一个一个地制造电子装置10，也可以同时制造多个电子装置10。下面，说明同时制造多个电子装置10的情况。
在本实施形态电子装置的制造方法中，首先，如图16所示，在安装基板11上配置电子元件13，使电子元件13的一个面13a与安装基板11的一个面11a相对，使电子元件13的连接电极14与安装基板11的图形化导体部12进行电连接和机械结合。其次，将形成和安装基板11的一个面11a的形状大致相同的平面形状的树脂薄膜15覆盖在电子元件10和安装基板11上。
再有，图16中的安装基板11包含与多个电子元件13对应的部分。而且，在该安装基板11上配置多个电子元件13。此外，在本实施形态中，在安装基板11上，在配置各电子元件13的区域的周边部形成孔31。孔31例如可以设在以电子元件13为中心的相互相反一侧的地方，也可以设在电子元件13的4个侧面的外侧的4个地方。
其次，如图17所示，在加热树脂薄膜15使其软化的状态下，通过安装基板11的孔31从安装基板11的与电子元件13相反一侧将电子元件13侧的气体抽走。由此，树脂薄膜15将电子元件13和安装基板11覆盖，改变树脂薄膜15的形状，使电子元件13的与安装基板11相反一侧的面13b和电子元件13的周边部分的安装基板11的一个面11a均匀密封。这时，树脂薄膜15的温度比树脂薄膜15的硬化温度低。再有，当树脂薄膜15在常温下足够柔软时，可以不对树脂薄膜15加热，而通过上述抽气来改变树脂薄膜15的形状。
本实施形态和第1实施形态一样，作为加热树脂薄膜15的装置和从安装基板11的与电子元件13相反一侧将电子元件13侧的气体抽走的装置，可以使用可减压的加热炉32。但是，作为加热装置和抽气装置，也可以使用其他装置。
其次，如图18所示，利用加热炉32的加热器33  热安装基板11和树脂薄膜15，使树脂薄膜15的温度在硬化温度以上。由此，在使树脂薄膜15具有流动性之后，使其硬化，将树脂薄膜15粘接在安装基板11上，同时，固定树脂薄膜15的形状。
其次，如图19所示，在符号41所示的切断位置上，将安装基板11和树脂薄膜15切断，完成各电子装置10。在将树脂薄膜15粘接到安装基板11上的工序中，因利用树脂薄膜15将安装基板11的孔31堵塞，故即使不使用第1实施形态中的栓塞部件35去堵塞孔31，也能确保密封状态。
再有，在图19中，当切断安装基板11和树脂薄膜15时，在各电子装置10的安装基板11上留下孔31。但是，也可以在比孔31更靠近电子元件13的位置上切断安装基板11和树脂薄膜15，在各电子装置10的安装基板11上不留下孔31。
在本实施形态中，安装基板11上的孔31不一定特别为抽气进行设置，也可以利用通孔等已存在的孔。图20是表示使用通孔作为孔31时的本实施形态的电子装置10的截面图。在图20所示的电子装置10中，作为孔31的通孔与配置在安装基板11的一个面11a上图形化导体部12和配置在安装基板11的另一个面导体部39电连接。当使用作为孔31的通孔时，不必在安装基板11上特别设置抽气用的孔。
本实施形态的其它构成、作用和效果和第1实施形态一样。
[第3实施形态]
其次，参照图21至图25，说明本发明的第3实施形态的电子装置10的制造方法。再有，本实施形态中的电子装置的构成和第1或第2实施形态一样。
本实施形态的电子装置10的制造方法具有求将树脂薄膜15粘接在安装基板11上的工序(以下称粘接工序)中的处理条件和粘接工序前后电子元件13的特性变化的关系的工序。在本实施形态中，粘接工序根据上述关系控制处理条件，以便使电子元件13得到所要的特性。处理条件可以包含树脂薄膜15加热时树脂薄膜15的温度和树脂薄膜15的加热时间中的至少一方。此外，树脂薄膜15包含硬化促进剂，处理条件也可以包含促进剂的含有量。本实施形态的电子装置10的制造方法中的其它工序和第1或第2实施形态一样。
下面，以电子元件13是弹性表面波元件，电子装置10是带通滤波器为例，详细说明本实施形态。这时，作为电子元件13的弹性表面波元件的特性通过作为电子装置10的带通滤波器的特性、例如带通滤波器的通带中心频率或插入损失来反映。因此，在以下的说明中，作为电子元件13的特性，使用带通滤波器的通带中心频率和插入损失。
在本例中，在制造作为实际产品的电子装置10之前，预先求出粘接工序中的处理条件和粘接工序前后电子元件13的特性变化的关系。
图21是表示为了求上述处理条件和特性变化的关系而进行的测定的一例结果的特性图。图21示出粘接工序前后带通滤波器的传输特性的变化。在图21中，横轴表示频率，纵轴表示与滤波器的衰减量对应的S21参数。在图21中，实线表示电子元件13密封前、即粘接工序前的传输特性。虚线表示电子元件13密封后、即粘接工序后的传输特性。再有，在该例中，用环氧树脂形成树脂薄膜15，该环氧树脂中的硬化促进剂的含有量是0.1％的重量。此外，在该例中，设粘接工序中的树脂薄膜15的加热温度是180℃，加热时间是1小时。由图21可知，粘接工序前后带通滤波器的通带中心频率发生变化。
图22是表示为了求粘接工序中的处理条件和粘接工序前后电子元件13的特性变化的关系而进行的测定的另一例结果的特性图。图22示出粘接工序前后带通滤波器的传输特性的变化。在图22中，横轴表示频率，纵轴表示S21参数。图22详细示出S21参数为0.0～-5.0dB时的频段的传输特性。此外，在该例中，粘接工序通过改变加热处理次数，按4种程序执行，并分别测定粘接工序后的带通滤波器的传输特性。再有，在1次加热处理中，设定树脂薄膜15的加热温度为180℃，加热时间为1小时。此外，在该例中，用环氧树脂形成树脂薄膜15，该环氧树脂的硬化促进剂的含有量为0.1％重量。在图22中，实线表示电子元件13密封前、即粘接工序前的传输特性。一点划线表示1次加热处理时的粘接工序后的传输特性。二点划线表示2次加热处理时的粘接工序后的传输特性。虚线表示3次加热处理时的粘接工序后的传输特性。点线表示4次加热处理时的粘接工序后的传输特性。在图22所示的例子中，粘接工序中的加热次数越多，粘接工序中带通滤波器的通带中心频率的变化量越大。
在本例中，根据图22所示的测定结果，求出粘接工序中的加热处理次数和粘接工序前后带通滤波器的通带中心频率f0的变化量以及粘接工序前后带通滤波器的S21参数的变化量的关系。图23是表示这些关系的特性图。在图23中，横轴表示中心频率的变化量，纵轴\表示S21参数的变化量。此外，在图23中，带符号H0的点是与图23的原点、即电子元件13密封前的中心频率f0和S21参数对应的点。带符号H1的点表示1次加热处理时粘接工序前后中心频率f0的变化量和S21参数的变化量。带符号H2的点表示2次加热处理时粘接工序前后中心频率f0的变化量和S21参数的变化量。带符号H3的点表示3次加热处理时粘接工序前后中心频率f0的变化量和S21参数的变化量。带符号H4的点表示4次加热处理时粘接工序前后中心频率f0的变化量和S21参数的变化量。再有，这里，将S21参数比最小插入损失时的值还低3dB时的2个频率间的频带作为通频带，将该通频带的中心的频率作为中心频率。
由图23可知，粘接工序中的加热次数越多、即加热时间越长，粘接工序前后中心频率f0的变化量和S21参数的变化量越大。在图23所示的例子中，粘接工序中的加热处理次数每增加1次，中心频率偏离约2Mhz。
图23表示粘接工序中作为处理条件的树脂薄膜15的加热处理次数和粘接工序前后作为电子元件13的特性变化的中心频率f0的变化量以及S21参数的变化量的关系。
图24是表示为了求粘接工序中的处理条件和粘接工序前后电子元件13的特性变化的关系而进行的测定的又一例结果的特性图。在该测定中，求出用环氧树脂形成的树脂薄膜15中的硬化促进剂的含有量和粘接工序前后中心频率f0的变化量的关系。再有，在该测定中，在粘接工序中设树脂薄膜15的加热温度为150℃，加热时间为1小时。在图24中，横轴表示硬化促进剂的含有量，纵轴表示中心频率f0的变化量。在图24中，多个黑圈表示实际的测定结果。此外，实线表示利用最小二乘法并根据测定结果求得的硬化促进剂的含有量和中心频率f0的变化量的关系。由图24可知，中心频率f0的变化量因硬化促进剂的含有量而变化。这样，图24示出粘接工序中作为处理条件的硬化促进剂的含有量和粘接工序前后作为电子元件13的特性变化的中心频率f0的变化量的关系。
图25是表示为了求粘接工序中的处理条件和粘接工序前后电子元件13的特性变化的关系而进行的测定的再又一例结果的特性图。在该测定中，对粘接工序中树脂薄膜15的加热温度分别为150℃和180℃的情况，分别求出用环氧树脂形成的树脂薄膜15中的硬化促进剂的含有量和粘接工序前后中心频率f0的变化量的关系。该测定的其它条件和图24所示的结果的测定情况一样。再有，在图25中，只示出表示利用最小二乘法并根据测定结果求得的硬化促进剂的含有量和中心频率f0的变化量的关系的曲线。由图25可知，中心频率f0的变化量因硬化促进剂的含有量和粘接工序中树脂薄膜15的加热温度而变化。这样，图25示出粘接工序中作为处理条件的硬化促进剂的含有量和树脂薄膜15的加热温度以及粘接工序前后作为电子元件13的特性变化的中心频率f0的变化量的关系。
在本实施形态中，根据以上求得的关系，控制粘接工序中的处理条件，从而使电子元件13得到所要的特性，这样来制造电子装置10。在本实施形态中，作为制造电子装置10以使电子元件13得到所要的特性的方法，具体地说有以下2种方法。
制造电子装置10的第1方法是通过控制粘接工序的处理条件来对电子元件13的特性进行校正的方法。该方法例如可以按以下顺序实现。首先，在安装到安装基板11之前的状态下，作为电子元件13的特性，测定带通滤波器通频带的中心频率。当测定的中心频率偏离所要的频率且该偏离是在通过控制粘接工序中的处理条件能够校正的范围内时，可以通过控制粘接工序中的处理条件校正中心频率的偏离。由此，可以使带通滤波器的中心频率接近所要的频率。
制造电子装置10的第2方法是通过估计粘接工序前后电子元件13的特性变化来制作电子元件13从而在粘接工序后能使电子元件13得到所要的特性的方法。该方法例如可以按以下顺序实现。首先，决定粘接工序中的处理条件，使粘接工序前后中心频率的变化量达到规定的量。其次，通过估计粘接工序前后电子元件13的特性变化来制作电子元件13从而在粘接工序后能得到所要的中心频率。即，制作电子元件13，使其中心频率相对所要的频率只偏离规定的量。而且，通过在刚才决定的条件下执行粘接工序，可以使中心频率接近所要的频率。
再有，无论是上述第1方法还是上述第2方法，当如图23那样S21参数的变化量也象中心频率的变化量越大插入损失越大那样变大时，最好在S21参数的变化量在规定量(例如0.05dB)以下的范围内控制处理条件。
如以上说明的那样，若按照本实施形态，可以通过加热树脂薄膜15将树脂薄膜15粘接在安装基板11上，同时使电子元件13得到所要的特性。
本实施形态的其它构成、作用和效果和第1或第2实施形态一样。
再有，本发明不限于上述各实施形态，可以进行各种变更。例如，在本发明中，一个电子装置也可以包含多个电子元件。
如以上说明的那样，在本发明的电子装置的制造方法中，配置树脂薄膜将电子元件和安装基板覆盖，通过在安装基板上形成的孔从安装基板的与电子元件相反一侧将电子元件侧的气体抽走，使薄膜树脂的形状变化，将电子元件的与安装基板相反一侧的面和电子元件的周边部分的安装基板的一个面密封。在本发明中，进而，加热树脂薄膜，在树脂薄膜具有流动性之后使树脂薄膜硬化，由此，将树脂薄膜粘接在安装基板上。利用该树脂薄膜加强电子元件的连接电极和安装基板的图形化导体部的机械结合。因此，若按照本发明，可以以简单的工序提高电子元件的连接电极和安装基板的图形化导体部的机械结合强度或结合的稳定性，而不影响电子元件的工作。
此外，在本发明的电子装置的制造方法中，通过在安装基板上形成的孔从安装基板的与电子元件相反一侧将电子元件侧的气体抽走，使薄膜树脂的形状变化。因此，若按照本发明，能够容易决定树脂薄膜的形状。
进而，在本发明的电子装置的制造方法中，通过象上述那样抽走气体，可以使树脂薄膜和电子元件及安装基板密合，加热树脂薄膜，在树脂薄膜具有流动性之后使树脂薄膜硬化，由此，将树脂薄膜粘接在安装基板上。因此，若按照本发明，可以提高树脂薄膜对电子元件和安装基板的密封性能，结果，能更可靠地提高电子元件的连接电极和安装基板的图形化导体部的机械结合强度或结合的稳定性。
此外，在本发明的电子装置的制造方法中，可以利用树脂薄膜密封电子元件。这时，可以以简单的工序密封电子元件，而不影响电子元件的工作。
此外，在本发明的电子装置的制造方法中，可以在电子元件的一个面和安装基板的一个面之间形成空间。这时，通过使电子元件的一个面与其它物体接触来防止电子元件的工作受到影响。
此外，在本发明的电子装置的制造方法中，使树脂薄膜的形状变化的工序可以在使树脂薄膜软化的状态下使树脂薄膜的形状发生变化。这时，能够更容易决定树脂薄膜的形状。
此外，在本发明的电子装置的制造方法中，在安装基板上形成的孔可以配置在安装基板上的配置电子元件的区域的中央部，在粘接树脂薄膜的工序之后将该孔堵塞。这时，即使利用树脂薄膜密封电子元件，也能可靠地保持密封状态。
此外，在本发明的电子装置的制造方法中，在安装基板上形成的孔可以配置在安装基板上的配置电子元件的区域的周边部，在粘接树脂薄膜的工序中可以用树脂薄膜将该孔堵塞。这时，即使利用树脂薄膜密封电子元件，也能可靠地保持密封状态。
此外，在本发明的电子装置的制造方法中，在安装基板上形成的孔可以是用来使配置在安装基板的一个面上的图形化导体部和设在安装基板上的另一个导体部电连接的通孔。这时，不必在安装基板上特别设置抽气孔。
此外，在本发明的电子装置的制造方法中，进而具有预先求粘接树脂薄膜工序中的处理条件和粘接树脂薄膜工序前后电子元件特性的变化的关系的工序，在粘接树脂薄膜的工序中，可以根据上述关系控制处理条件，使电子元件能得到所要的特性。这时，通过加热树脂薄膜使树脂薄膜粘接在安装基板上，使电子元件能得到所要的特性。
此外，在本发明的电子装置中，树脂薄膜将电子元件和安装基板覆盖，使电子元件的与安装基板相反一侧的面和电子元件的周边部分的安装基板的一个面密封，树脂薄膜粘接在安装基板上。而且，利用该树脂薄膜可以加强电子元件的连接电极与安装基板的图形化导体部的机械结合。因此，若按照本发明，可以以简单的工序提高电子元件的连接电极和安装基板的图形化导体部的机械结合强度或结合的稳定性，而不影响电子元件的工作。
此外，在本发明的电子装置中，在其制造工序中，通过在安装基板上形成的孔从安装基板的与电子元件相反一侧将电子元件侧的气体抽走，使薄膜树脂的形状变化。因此，若按照本发明，能够容易决定树脂薄膜的形状。
进而，在本发明的电子装置中，通过象上述那样抽走气体，可以使树脂薄膜和电子元件及安装基板密合，经过利用加热使树脂薄膜流动和硬化，将树脂薄膜粘接在安装基板上。因此，若按照本发明，可以提高树脂薄膜对电子元件和安装基板的密封性能，结果，能更可靠地提高电子元件的连接电极和安装基板的图形化导体部的机械结合强度或结合的稳定性。
此外，在本发明的电子装置中，可以用树脂薄膜将电子元件密封。这时，能以简单的构成密封电子元件而不影响电子元件的工作。
此外，在本发明的电子装置中，可以在电子元件的一个面和安装基板一个面之间形成空间。这时，通过使电子元件的一个面与其它物体接触来防止电子元件的工作受到影响。
此外，在本发明的电子装置中，安装基板上形成的孔可以配置在安装基板上的配置电子元件的区域的中央部，再利用栓塞部件将该孔堵塞。这时，即使利用树脂薄膜密封电子元件，也能可靠地保持密封状态。
此外，在本发明的电子装置中，安装基板上的孔可以配置在安装基板上的配置电子元件的区域的周边部，这时，可以用树脂薄膜将该孔堵塞。这时，即使利用树脂薄膜密封电子元件，也能可靠地保持密封状态。
此外，在本发明的电子装置中，在安装基板上形成的孔可以是用来使配置在安装基板的一个面上的图形化导体部和设在安装基板上的另一个导体部电连接的通孔。
由以上说明可知，可以实施本发明的各种各样的形态和变形例。因此，在和以下的权利要求范围同等的范围内，也可以使用上述最佳实施形态之外的实施形态来实施本发明。

Claims (18)

1.一种电子装置的制造方法，该电子装置包括具有从一个面露出的图形化导体部的安装基板和电于元件，该电于元件的一个面具有连接电极，具有该连接电极的面与安装基板的一个面相对，上述连接电极与上述安装基板的图形化导体部进行电连接和机械结合，其特征在于，该电子装置的制造方法包括：
配置上述电子装置和安装基板使上述电子元件的一个面和上述安装基板的一个面相对，并使上述电子元件的连接电极与上述安装基板的图形化导体部进行电连接和机械结合的工序；
配置树脂薄膜将上述电子元件和上述安装基板覆盖的工序；
由上述薄膜树脂将电子元件和安装基板覆盖，通过在上述安装基板上形成的孔从安装基板的与电子元件相反一侧将电子元件侧的气体抽走，使上述薄膜树脂的形状变化，从而使电子元件的与安装基板相反一侧的面和电子元件的周边部分的安装基板的一个面紧密接触的工序；
加热上述树脂薄膜，在树脂薄膜具有流动性之后使树脂薄膜硬化，将树脂薄膜粘接在上述安装基板上的工序。
2.权利要求1记载的电子装置的制造方法，其特征在于：上述树脂薄膜密封上述电子元件。
3.权利要求1记载的电子装置的制造方法，其特征在于：在上述电子元件的一个面和上述安装基板一个面之间形成空间。
4.权利要求1记载的电子装置的制造方法，其特征在于：使上述树脂薄膜的形状变化的工序可以在使上述树脂薄膜软化的状态下使树脂薄膜的形状变化。
5.权利要求1记载的电子装置的制造方法，其特征在于：在上述安装基板上形成的孔配置在安装基板上的配置电子元件的区域的中央部。
6.权利要求5记载的电子装置的制造方法，其特征在于：进而具有在粘接上述树脂薄膜的工序之后堵塞上述孔的工序。
7.权利要求1记载的电子装置的制造方法，其特征在于：在上述安装基板上形成的孔配置在安装基板上的配置电子元件的区域的周边部，在粘接上述树脂薄膜的工序中用树脂薄膜将该孔堵塞。
8.权利要求1记载的电子装置的制造方法，其特征在于：在上述安装基板上形成的孔可以是用来使配置在安装基板的上述一个面上的上述图形化导体部和设在安装基板上的另一个导体部电连接的通孔。
9.权利要求1记载的电子装置的制造方法，其特征在于：进而具有预先求粘接上述树脂薄膜工序中的处理条件和粘接上述树脂薄膜工序前后上述电子元件特性的变化的关系的工序，
在粘接上述树脂薄膜的工序中，可以根据上述关系控制处理条件，使上述电子元件能得到所要的特性。
10.权利要求9记载的电子装置的制造方法，其特征在于：上述处理条件包含上述树脂薄膜加热时的上述树脂薄膜的温度和上述树脂薄膜的加热时间中的至少一方。
11.权利要求9记载的电子装置的制造方法，其特征在于：上述树脂薄膜包含硬化促进剂，上述处理条件包含上述树脂薄膜中的上述硬化促进剂的含有量。
12.一种电子装置，其特征在于，包括：
具有从一个面露出的图形化导体部的安装基板；
一个面具有连接电极，具有该连接电极的面与上述安装基板的一个面相对，上述连接电极与上述安装基板的图形化导体部进行电连接和机械结合的电子元件；
将上述电子元件和安装基板覆盖，使上述电子元件的与安装基板相反一侧的面和电子元件的周边部分的安装基板的一个面紧密接触，经过加热流动和硬化后粘接在上述安装基板上的树脂薄膜，
上述安装基板具有为了通过从安装基板的与电子元件相反一侧将电子元件侧的气体抽走来决定上述树脂薄膜的形状而使用的孔。
13.权利要求12记载的电子装置，其特征在于：上述树脂薄膜将上述电子元件密封。
14.权利要求12记载的电子装置，其特征在于：在上述电子元件的一个面和上述安装基板一个面之间形成空间。
15.权利要求12记载的电子装置，其特征在于：上述安装基板上的孔配置在安装基板上的配置电子元件的区域的中央部。
16.权利要求15记载的电子装置，其特征在于：进而用栓塞部件将上述安装基板的孔堵塞。
17.权利要求12记载的电子装置，其特征在于：上述安装基板上的孔可以配置在安装基板上的配置电子元件的区域的周边部，用上述树脂薄膜将该孔堵塞。
18.权利要求12记载的电子装置，其特征在于：在上述安装基板上形成的孔是用来使配置在安装基板的上述一个面上的上述图形化导体部和设在安装基板上的另一个导体部电连接的通孔。
CNB018051723A 2000-12-18 2001-12-14 电子装置及其制造方法 Expired - Fee Related CN1193416C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP384382/2000 2000-12-18
JP2000384382 2000-12-18

Publications (2)

Publication Number Publication Date
CN1401137A true CN1401137A (zh) 2003-03-05
CN1193416C CN1193416C (zh) 2005-03-16

Family

ID=18851854

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018051723A Expired - Fee Related CN1193416C (zh) 2000-12-18 2001-12-14 电子装置及其制造方法

Country Status (5)

Country Link
US (3) US20020097562A1 (zh)
EP (1) EP1345263A4 (zh)
KR (1) KR100781789B1 (zh)
CN (1) CN1193416C (zh)
WO (1) WO2002050887A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294699C (zh) * 2003-08-21 2007-01-10 倪永贵 表面贴装晶体谐振器陶瓷基座及其加工工艺
CN100411123C (zh) * 2005-11-25 2008-08-13 全懋精密科技股份有限公司 半导体芯片埋入基板的结构及制法
CN102338898A (zh) * 2010-07-28 2012-02-01 盛玉林 反射片及其加工工艺
CN105873373B (zh) * 2015-01-21 2019-01-25 华为技术有限公司 一种电路板处理方法及电路板
CN111785709A (zh) * 2015-10-30 2020-10-16 日亚化学工业株式会社 发光装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221232A (ja) * 2003-01-14 2004-08-05 Nitto Denko Corp 半導体装置および半導体装置の製造方法
GB2453560A (en) * 2007-10-10 2009-04-15 Renewable Energy Corp Asa Wafer electroplating apparatus
JP6433414B2 (ja) * 2015-11-18 2018-12-05 株式会社中央製作所 エレベータ式めっき装置
US20180130719A1 (en) * 2016-11-09 2018-05-10 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and method of manufacturing the same
US10834827B2 (en) * 2017-09-14 2020-11-10 HELLA GmbH & Co. KGaA System for potting components using a cap
EP3836010A1 (en) * 2019-12-12 2021-06-16 Fingerprint Cards AB A biometric sensor module for card integration
JP2022177554A (ja) * 2021-05-18 2022-12-01 Tdk株式会社 基板処理装置および基板処理方法
JP2022177553A (ja) * 2021-05-18 2022-12-01 Tdk株式会社 基板処理装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069192U (ja) * 1992-07-03 1994-02-04 富士通株式会社 プリント基板実装構造
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
JPH08160401A (ja) * 1994-12-02 1996-06-21 Sony Corp プラズマアドレス表示素子及びその製造方法
WO1997002596A1 (fr) 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
JPH0964076A (ja) * 1995-08-25 1997-03-07 Matsushita Electric Ind Co Ltd Ｉｃチップの封止基板と封止方法と封止装置
JPH09162525A (ja) * 1995-12-06 1997-06-20 Oki Electric Ind Co Ltd フリップチップ実装ベアーチップへの封止樹脂塗布工程
WO1997045955A1 (de) 1996-05-24 1997-12-04 Siemens Matsushita Components Gmbh & Co. Kg Elektronisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement
JP3659439B2 (ja) 1996-07-30 2005-06-15 京セラ株式会社 表面実装型電子部品
JPH10125825A (ja) 1996-10-23 1998-05-15 Nec Corp チップ型デバイスの封止構造およびその封止方法
US5893726A (en) * 1997-12-15 1999-04-13 Micron Technology, Inc. Semiconductor package with pre-fabricated cover and method of fabrication
JPH11330148A (ja) * 1998-03-13 1999-11-30 Toshiba Corp 半導体装置
JPH11354705A (ja) * 1998-06-04 1999-12-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2001189639A (ja) 1998-12-29 2001-07-10 Toshiba Corp 弾性表面波装置
JP2001053092A (ja) * 1999-08-13 2001-02-23 Japan Radio Co Ltd パッケージ、デバイス及びその製造方法
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294699C (zh) * 2003-08-21 2007-01-10 倪永贵 表面贴装晶体谐振器陶瓷基座及其加工工艺
CN100411123C (zh) * 2005-11-25 2008-08-13 全懋精密科技股份有限公司 半导体芯片埋入基板的结构及制法
CN102338898A (zh) * 2010-07-28 2012-02-01 盛玉林 反射片及其加工工艺
CN105873373B (zh) * 2015-01-21 2019-01-25 华为技术有限公司 一种电路板处理方法及电路板
CN111785709A (zh) * 2015-10-30 2020-10-16 日亚化学工业株式会社 发光装置

Also Published As

Publication number Publication date
EP1345263A1 (en) 2003-09-17
US7134196B2 (en) 2006-11-14
US20040235219A1 (en) 2004-11-25
WO2002050887A1 (fr) 2002-06-27
KR100781789B1 (ko) 2007-12-04
EP1345263A4 (en) 2004-12-15
KR20020073548A (ko) 2002-09-26
US20020097562A1 (en) 2002-07-25
US20040177498A1 (en) 2004-09-16
CN1193416C (zh) 2005-03-16

Similar Documents

Publication Publication Date Title
CN1193416C (zh) 电子装置及其制造方法
CN1300845C (zh) 半导体装置制造用粘合薄片、以及应用该薄片的半导体装置的制造方法
CN1324701C (zh) 具有窄间距化的内引线的半导体装置
CN1157105C (zh) 内装电路器件组件及其制造方法
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1143375C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1507150A (zh) 压电部件的制造方法及压电部件
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1917142A (zh) 半导体器件制造装置
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1258096A (zh) 半导体器件接触器、采用它的检测装置和方法及清洗方法
CN1882224A (zh) 配线基板及其制造方法
CN1423477A (zh) 固态成像装置及其制作方法
CN1652341A (zh) 光学器件
CN101047195A (zh) 半导体摄像装置及其制造方法
CN1722456A (zh) 图像传感器封装及其制造方法
CN1280883C (zh) 半导体装置制造用的粘接片
CN1220260C (zh) 半导体装置及其制造方法和印刷掩膜
CN1684249A (zh) 半导体装置和半导体装置的制造方法
CN1518099A (zh) 引线框架及其制造方法和使用引线框架的半导体器件
US8642395B2 (en) Method of making chip-on-lead package
CN101079383A (zh) 半导体器件的制造方法和制造装置
CN101038897A (zh) 电子器件
CN1196576A (zh) 塑料封装的半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050316

Termination date: 20100114