JP2001053092A - パッケージ、デバイス及びその製造方法 - Google Patents
パッケージ、デバイス及びその製造方法Info
- Publication number
- JP2001053092A JP2001053092A JP11229038A JP22903899A JP2001053092A JP 2001053092 A JP2001053092 A JP 2001053092A JP 11229038 A JP11229038 A JP 11229038A JP 22903899 A JP22903899 A JP 22903899A JP 2001053092 A JP2001053092 A JP 2001053092A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- sheet
- package
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 アンダーフィルを用いずに、耐環境性のよい
フリップチップ実装用のパッケージを実現する。 【解決手段】 バンプ１４を用いて基板１２上にチップ
１０を接続及び固定する。その上からシート１８を被
せ、接着剤２０によってシート１８を基板１２に固定
し、チップ１０が外気から遮断された状態を形成する。
パッケージ完成後にデバイスをリフロー炉に投入したと
き、チップ１０と共に封入されている気体が熱膨張した
としても、柔軟性を有するシート１８が変形するのみ
で、パッケージに亀裂が発生することはない。そのた
め、亀裂を介して外気を呼吸し結露を発生させるといっ
た信頼性低下要因を排除することができる。
フリップチップ実装用のパッケージを実現する。 【解決手段】 バンプ１４を用いて基板１２上にチップ
１０を接続及び固定する。その上からシート１８を被
せ、接着剤２０によってシート１８を基板１２に固定
し、チップ１０が外気から遮断された状態を形成する。
パッケージ完成後にデバイスをリフロー炉に投入したと
き、チップ１０と共に封入されている気体が熱膨張した
としても、柔軟性を有するシート１８が変形するのみ
で、パッケージに亀裂が発生することはない。そのた
め、亀裂を介して外気を呼吸し結露を発生させるといっ
た信頼性低下要因を排除することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、チップを収納する
パッケージ、このパッケージ内にチップを収納したデバ
イス、及びこのデバイスを製造するための製造方法に関
する。
パッケージ、このパッケージ内にチップを収納したデバ
イス、及びこのデバイスを製造するための製造方法に関
する。
【０００２】
【従来の技術】チップのパッケージ形態としては、大別
して、箱状のケース内にチップを収納する形態と、樹脂
によりチップを封止する形態とがある。前者の一例とし
ては、チップを不活性気体と共に金属ケース内に収納し
当該金属ケースの継ぎ目をシールする、というハーメチ
ックシールが周知である。このパッケージ形態には、高
コストであるという短所がある。更に、セラミクス等か
ら形成されたケース内にチップを接着固定し、チップ上
の導体パターンとパッケージ側の導体パターンとをワイ
ヤボンディングにより電気接続し、しかる後パッケージ
に蓋をしたパッケージ形態もある。このパッケージ形態
には、ボンディングワイヤのインダクタンスの影響によ
り性能が劣化したり特性がばらついたりするため、マイ
クロ波帯のうち比較的高周波の帯域やミリ波帯では支障
がある、という短所がある。
して、箱状のケース内にチップを収納する形態と、樹脂
によりチップを封止する形態とがある。前者の一例とし
ては、チップを不活性気体と共に金属ケース内に収納し
当該金属ケースの継ぎ目をシールする、というハーメチ
ックシールが周知である。このパッケージ形態には、高
コストであるという短所がある。更に、セラミクス等か
ら形成されたケース内にチップを接着固定し、チップ上
の導体パターンとパッケージ側の導体パターンとをワイ
ヤボンディングにより電気接続し、しかる後パッケージ
に蓋をしたパッケージ形態もある。このパッケージ形態
には、ボンディングワイヤのインダクタンスの影響によ
り性能が劣化したり特性がばらついたりするため、マイ
クロ波帯のうち比較的高周波の帯域やミリ波帯では支障
がある、という短所がある。
【０００３】後者、即ち樹脂によりチップを封止するパ
ッケージ形態としては、チップ全体を樹脂モールドした
形態や、図３に示すようにアンダーフィルを用いるパッ
ケージ形態がある。
ッケージ形態としては、チップ全体を樹脂モールドした
形態や、図３に示すようにアンダーフィルを用いるパッ
ケージ形態がある。
【０００４】図３に示したデバイスは、半導体等のチッ
プ１０をアルミナ等の基板１２上にフリップチップ実装
した構成を有している。図中、チップ１０の下面及び基
板１２の上面には、図示しないがそれぞれ導体パターン
が形成されており、両導体パターンは、数十μｍ程度の
寸法を有するバンプ１４により相互に電気的に接続され
かつ機械的に固定されている。この構成の実現方法とし
ては、例えば、チップ１０の導体パターン上の所定の箇
所にバンプ１４を載置し、バンプ１４を載置した箇所を
基板１２上の対応する箇所に対し位置合わせした上で、
その導体パターン形成面を基板１２に向けてチップ１０
を基板１２上に載置し、しかる後、バンプに力、超音波
等を加えて導体パターン間の電気接続及び機械固定を実
現する、というフェースダウンボンディングの手法を採
る。
プ１０をアルミナ等の基板１２上にフリップチップ実装
した構成を有している。図中、チップ１０の下面及び基
板１２の上面には、図示しないがそれぞれ導体パターン
が形成されており、両導体パターンは、数十μｍ程度の
寸法を有するバンプ１４により相互に電気的に接続され
かつ機械的に固定されている。この構成の実現方法とし
ては、例えば、チップ１０の導体パターン上の所定の箇
所にバンプ１４を載置し、バンプ１４を載置した箇所を
基板１２上の対応する箇所に対し位置合わせした上で、
その導体パターン形成面を基板１２に向けてチップ１０
を基板１２上に載置し、しかる後、バンプに力、超音波
等を加えて導体パターン間の電気接続及び機械固定を実
現する、というフェースダウンボンディングの手法を採
る。
【０００５】更に、チップ１０と基板１２の隙間には、
アンダーフィル１６と呼ばれる絶縁性の充填剤を、充填
する。アンダーフィル１６を充填する目的のうち主たる
ものは、デバイスの耐環境性能を向上させ信頼性を得る
ことである。即ち、外部からの塵や埃の侵入を防ぐこと
や、チップ１０と基板１２の表面、特に導体パターンや
その周辺における結露を防ぐこと等である。更に、導体
パターンとバンプ１４の接合強度が十分でない場合に
は、アンダーフィル１６は機械的補強材としても機能す
る。しかしながら、例えばＭＭＩＣ(Microwave Monolit
hic Integrated Circuit)等、高周波デバイスの分野で
は、配線の電気抵抗を抑えるため導体パターンを金にて
形成するのが一般的であり、バンプ１４としても金を含
有するものを用いるため、導体パターンとバンプ１４の
接合強度は比較的高く（バンプ１個当たり７０ｇ程
度）、従って、アンダーフィル１６の主目的は耐環境性
能の維持・向上となる。
アンダーフィル１６と呼ばれる絶縁性の充填剤を、充填
する。アンダーフィル１６を充填する目的のうち主たる
ものは、デバイスの耐環境性能を向上させ信頼性を得る
ことである。即ち、外部からの塵や埃の侵入を防ぐこと
や、チップ１０と基板１２の表面、特に導体パターンや
その周辺における結露を防ぐこと等である。更に、導体
パターンとバンプ１４の接合強度が十分でない場合に
は、アンダーフィル１６は機械的補強材としても機能す
る。しかしながら、例えばＭＭＩＣ(Microwave Monolit
hic Integrated Circuit)等、高周波デバイスの分野で
は、配線の電気抵抗を抑えるため導体パターンを金にて
形成するのが一般的であり、バンプ１４としても金を含
有するものを用いるため、導体パターンとバンプ１４の
接合強度は比較的高く（バンプ１個当たり７０ｇ程
度）、従って、アンダーフィル１６の主目的は耐環境性
能の維持・向上となる。
【０００６】このパッケージ形態は、ハーメチックシー
ルに比べ低コストで実現できる、ワイヤボンディングを
使用する形態と異なりインダクタンスを発生させるワイ
ヤがない、樹脂によりチップを封止するパッケージ形態
より簡素で小型化しやすい等の利点を有している。
ルに比べ低コストで実現できる、ワイヤボンディングを
使用する形態と異なりインダクタンスを発生させるワイ
ヤがない、樹脂によりチップを封止するパッケージ形態
より簡素で小型化しやすい等の利点を有している。
【０００７】
【発明が解決しようとする課題】しかしながら、フリッ
プチップ実装には、アンダーフィルを用いるため、この
パッケージ形態を採用できる周波数帯域がせいぜい５Ｇ
Ｈｚまでである、という問題点がある。即ち、アンダー
フィルにて発生する損失やアンダーフィルの誘電率が、
特性上悪影響を及ぼすため、使用できる周波数に上限が
ある。具体的には、チップ上に形成された増幅器の利得
が上がらない、線路の特性インピーダンスの周波数特性
がずれる、等の問題が生ずる。
プチップ実装には、アンダーフィルを用いるため、この
パッケージ形態を採用できる周波数帯域がせいぜい５Ｇ
Ｈｚまでである、という問題点がある。即ち、アンダー
フィルにて発生する損失やアンダーフィルの誘電率が、
特性上悪影響を及ぼすため、使用できる周波数に上限が
ある。具体的には、チップ上に形成された増幅器の利得
が上がらない、線路の特性インピーダンスの周波数特性
がずれる、等の問題が生ずる。
【０００８】これらのうち、アンダーフィルの誘電率に
起因する問題点、例えば周波数特性のずれについては、
回路設計段階でアンダーフィルの誘電率を考慮すること
で、理論上は対処可能ではある。しかし、増幅器の利得
低下等、アンダーフィルにて発生する損失に起因する問
題点については、実現される回路の性能低下となって現
れるため、回路設計段階の工夫等では回避困難である。
起因する問題点、例えば周波数特性のずれについては、
回路設計段階でアンダーフィルの誘電率を考慮すること
で、理論上は対処可能ではある。しかし、増幅器の利得
低下等、アンダーフィルにて発生する損失に起因する問
題点については、実現される回路の性能低下となって現
れるため、回路設計段階の工夫等では回避困難である。
【０００９】また、一般に、誘電体材料は周波数分散特
性を有しており、周波数により複素誘電率が異なる。ア
ンダーフィルとして用いられる材料も誘電体材料の一種
であるから、その複素誘電率には周波数特性がある。そ
のため、回路設計段階でアンダーフィルの影響を算入す
る際、その複素誘電率の周波数特性をも算入しなければ
ならず、設計に困難さが生まれていた。
性を有しており、周波数により複素誘電率が異なる。ア
ンダーフィルとして用いられる材料も誘電体材料の一種
であるから、その複素誘電率には周波数特性がある。そ
のため、回路設計段階でアンダーフィルの影響を算入す
る際、その複素誘電率の周波数特性をも算入しなければ
ならず、設計に困難さが生まれていた。
【００１０】なお、前述した樹脂モールドにも同様の問
題が生じうる。
題が生じうる。
【００１１】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、ハーメチックシー
ルに比べ低コストであり、インダクタンスを発生させる
ワイヤがなく、樹脂モールドに比べ簡素小型かつ特性良
好であり、従来のフリップチップ実装に比肩できる耐環
境性能を有するパッケージを、アンダーフィルを使用せ
ずに実現することを、その目的とする。本発明は、この
目的の達成を通じ、例えば３０ＧＨｚといった高周波で
も顕著な特性劣化なしで使用でき、かつ、その設計も容
易なデバイス及びそのパッケージを提供する。
とを課題としてなされたものであり、ハーメチックシー
ルに比べ低コストであり、インダクタンスを発生させる
ワイヤがなく、樹脂モールドに比べ簡素小型かつ特性良
好であり、従来のフリップチップ実装に比肩できる耐環
境性能を有するパッケージを、アンダーフィルを使用せ
ずに実現することを、その目的とする。本発明は、この
目的の達成を通じ、例えば３０ＧＨｚといった高周波で
も顕著な特性劣化なしで使用でき、かつ、その設計も容
易なデバイス及びそのパッケージを提供する。
【００１２】
【課題を解決するための手段】このような目的を達成す
るために、本発明に係るパッケージは、（１）バンプに
よりチップ上の導体パターンが電気的に接続されかつ機
械的に固定された導体パターンを有する基板と、（２）
チップを覆うよう基板にかぶせられ、チップが外気から
遮断されるよう、チップを取り巻く部位にて基板に接着
固定された柔軟性のあるシートと、を備えることを特徴
とする。本発明に係るデバイスは、（３）本発明に係る
パッケージと、（４）バンプを介し基板上の導体パター
ンと電気的に接続されかつ機械的に固定された導体パタ
ーンを有し上記パッケージに収納された上記チップと、
を備えることを特徴とする。本発明に係るデバイスを製
造する製造方法は、（５）チップを基板上に載置し、
（６）バンプによりチップ上の導体パターンと基板上の
導体パターンとを電気的に接続しかつ機械的に固定し、
（７）基板又はシートの表面のうち、少なくとも、チッ
プ配置部位を取り囲むよう基板上に設定されている接着
固定予定部位又はこれに対応するシート上の部位に、接
着剤を塗布し、（８）チップを覆うよう、かつ、接着固
定予定部位とこれに対応するシート上の部位とが接触す
るよう、シートを基板にかぶせ、（９）接着剤を用いて
シートを基板に接着固定することを特徴とする。
るために、本発明に係るパッケージは、（１）バンプに
よりチップ上の導体パターンが電気的に接続されかつ機
械的に固定された導体パターンを有する基板と、（２）
チップを覆うよう基板にかぶせられ、チップが外気から
遮断されるよう、チップを取り巻く部位にて基板に接着
固定された柔軟性のあるシートと、を備えることを特徴
とする。本発明に係るデバイスは、（３）本発明に係る
パッケージと、（４）バンプを介し基板上の導体パター
ンと電気的に接続されかつ機械的に固定された導体パタ
ーンを有し上記パッケージに収納された上記チップと、
を備えることを特徴とする。本発明に係るデバイスを製
造する製造方法は、（５）チップを基板上に載置し、
（６）バンプによりチップ上の導体パターンと基板上の
導体パターンとを電気的に接続しかつ機械的に固定し、
（７）基板又はシートの表面のうち、少なくとも、チッ
プ配置部位を取り囲むよう基板上に設定されている接着
固定予定部位又はこれに対応するシート上の部位に、接
着剤を塗布し、（８）チップを覆うよう、かつ、接着固
定予定部位とこれに対応するシート上の部位とが接触す
るよう、シートを基板にかぶせ、（９）接着剤を用いて
シートを基板に接着固定することを特徴とする。
【００１３】このように、本発明においては、チップと
基板の電気接続及び機械固定は、従来のフリップチップ
実装と同様に行われるが、チップと基板の間にアンダー
フィルを充填しない。従来のフリップチップ実装にてア
ンダーフィルが果たしていた機能のうち、塵や埃の侵入
防止及び結露の発生防止については、チップを覆うよう
柔軟性のあるシートをチップにかぶせることにより実現
する。
基板の電気接続及び機械固定は、従来のフリップチップ
実装と同様に行われるが、チップと基板の間にアンダー
フィルを充填しない。従来のフリップチップ実装にてア
ンダーフィルが果たしていた機能のうち、塵や埃の侵入
防止及び結露の発生防止については、チップを覆うよう
柔軟性のあるシートをチップにかぶせることにより実現
する。
【００１４】即ち、パッケージされたデバイスを印刷回
路基板等に実装する際には、一般に、リフロー炉におけ
る加熱等、デバイスに熱が加わる工程が実施される。柔
軟性に欠けるパッケージ内に閉ざされた空間を形成しそ
の内部にチップを収納する構造では、熱が加わると、そ
の空間内に封入された気体が膨張し、その結果生ずる内
圧上昇によってパッケージを構成する部材に亀裂が生ず
る恐れがある。亀裂が生ずると、外部から湿気を含んだ
気体が侵入し、また温度変化により外気の呼吸が生ずる
ため、上記空間内に結露が発生するであろう。そこで、
本発明においては、柔軟性を有するシートを基板上のチ
ップにかぶせ、チップを取り巻く部位にてこのシートを
基板に接着固定し、これによってチップを外気から遮断
するようにしている。塵、埃、湿気等は、基板及びシー
トによって遮断されチップ近傍には侵入しない。リフロ
ー炉等で熱が加わり、基板及びシートにより形成される
チップ収納用の空間内の気体が膨張したとしても、シー
トに柔軟性があるため、シートが一時的に撓み又は膨ら
むのみで済み、外気の呼吸をもたらす亀裂は生じない。
チップ収納用の空間内の圧力を、予め、その外部の気圧
に比べ低くしておけば、リフロー炉における不良発生は
更に少なくなる。
路基板等に実装する際には、一般に、リフロー炉におけ
る加熱等、デバイスに熱が加わる工程が実施される。柔
軟性に欠けるパッケージ内に閉ざされた空間を形成しそ
の内部にチップを収納する構造では、熱が加わると、そ
の空間内に封入された気体が膨張し、その結果生ずる内
圧上昇によってパッケージを構成する部材に亀裂が生ず
る恐れがある。亀裂が生ずると、外部から湿気を含んだ
気体が侵入し、また温度変化により外気の呼吸が生ずる
ため、上記空間内に結露が発生するであろう。そこで、
本発明においては、柔軟性を有するシートを基板上のチ
ップにかぶせ、チップを取り巻く部位にてこのシートを
基板に接着固定し、これによってチップを外気から遮断
するようにしている。塵、埃、湿気等は、基板及びシー
トによって遮断されチップ近傍には侵入しない。リフロ
ー炉等で熱が加わり、基板及びシートにより形成される
チップ収納用の空間内の気体が膨張したとしても、シー
トに柔軟性があるため、シートが一時的に撓み又は膨ら
むのみで済み、外気の呼吸をもたらす亀裂は生じない。
チップ収納用の空間内の圧力を、予め、その外部の気圧
に比べ低くしておけば、リフロー炉における不良発生は
更に少なくなる。
【００１５】従って、本発明によれば、アンダーフィル
を使用せずに、従来のフリップチップ実装に比肩できる
耐環境性能を有するパッケージを、実現できる。アンダ
ーフィルを使用しないため、誘電体材料の誘電率や損失
に起因する問題を解消できるから、本発明によれば、例
えば３０ＧＨｚといった高周波でも顕著な特性劣化なし
で使用できかつその設計も容易なデバイス及びパッケー
ジを、提供できる。更には、基板とチップの接続固定に
ついては従来のフリップチップ実装と同様の構造である
から、従来のフリップチップ実装が他のパッケージ形態
に対して有していた利点を、引き続き得ることができ
る。例えば、本発明は、ハーメチックシールに比べ低コ
ストである。ワイヤボンディングを実施しないため、イ
ンダクタンスを発生させるワイヤがない。樹脂モールド
に比べ、簡素小型かつ特性良好である。なお、バンプ接
合強度については、バンプ材料の選択等で確保できる。
例えば、チップが、その配線材料として一般に金を用い
るマイクロ波以上の周波数帯域向けのチップであるなら
ば、バンプを、金を含有するバンプとすればよい。更
に、チップを基板に押しつけるようシートをかぶせるこ
とにより、バンプによる接合がはずれにくくなる。
を使用せずに、従来のフリップチップ実装に比肩できる
耐環境性能を有するパッケージを、実現できる。アンダ
ーフィルを使用しないため、誘電体材料の誘電率や損失
に起因する問題を解消できるから、本発明によれば、例
えば３０ＧＨｚといった高周波でも顕著な特性劣化なし
で使用できかつその設計も容易なデバイス及びパッケー
ジを、提供できる。更には、基板とチップの接続固定に
ついては従来のフリップチップ実装と同様の構造である
から、従来のフリップチップ実装が他のパッケージ形態
に対して有していた利点を、引き続き得ることができ
る。例えば、本発明は、ハーメチックシールに比べ低コ
ストである。ワイヤボンディングを実施しないため、イ
ンダクタンスを発生させるワイヤがない。樹脂モールド
に比べ、簡素小型かつ特性良好である。なお、バンプ接
合強度については、バンプ材料の選択等で確保できる。
例えば、チップが、その配線材料として一般に金を用い
るマイクロ波以上の周波数帯域向けのチップであるなら
ば、バンプを、金を含有するバンプとすればよい。更
に、チップを基板に押しつけるようシートをかぶせるこ
とにより、バンプによる接合がはずれにくくなる。
【００１６】本発明の好ましい実施形態においては、１
個の基板から複数のデバイスを一括して製造する。その
ため、まず、基板及びシートとして、複数のチップを載
置しうる広さを有する基板及び当該複数のチップ上から
基板を覆いうる広さを有するシートを準備する。それ
ら、基板及びシート上には、各チップに対応する領域を
設定しておく。次に、複数のチップを基板上に載置す
る。更に、バンプによる接続及び固定並びに接着剤の塗
布を、基板上に載置されている複数のチップ又はこれに
対応する基板及びシート上の領域について実施する。シ
ートを基板にかぶせる工程は、基板上に載置されている
複数のチップについて一括して実施する。接着剤を用い
てシートを基板に接着固定する工程は、シートと基板に
より挟まれた空間から気体を吸引排出し、更にシートを
基板とは逆方向から整形治具にて型押しして上記接着固
定予定部位とこれに対応するシート上の部位とを接触さ
せることにより、上記複数の領域について一括して実施
する。そして、接着剤が硬化した段階で、基板を上記複
数の領域単位で分割して製品たる複数のデバイスを相互
に切り離す。このように、本発明に係るパッケージ及び
デバイスは、量産に適している。
個の基板から複数のデバイスを一括して製造する。その
ため、まず、基板及びシートとして、複数のチップを載
置しうる広さを有する基板及び当該複数のチップ上から
基板を覆いうる広さを有するシートを準備する。それ
ら、基板及びシート上には、各チップに対応する領域を
設定しておく。次に、複数のチップを基板上に載置す
る。更に、バンプによる接続及び固定並びに接着剤の塗
布を、基板上に載置されている複数のチップ又はこれに
対応する基板及びシート上の領域について実施する。シ
ートを基板にかぶせる工程は、基板上に載置されている
複数のチップについて一括して実施する。接着剤を用い
てシートを基板に接着固定する工程は、シートと基板に
より挟まれた空間から気体を吸引排出し、更にシートを
基板とは逆方向から整形治具にて型押しして上記接着固
定予定部位とこれに対応するシート上の部位とを接触さ
せることにより、上記複数の領域について一括して実施
する。そして、接着剤が硬化した段階で、基板を上記複
数の領域単位で分割して製品たる複数のデバイスを相互
に切り離す。このように、本発明に係るパッケージ及び
デバイスは、量産に適している。
【００１７】それぞれチップが載置される基板上の複数
の領域は、ダイシング等の方法で互いに切り離すように
してもよいが、基板がアルミナ等の基板である場合に
は、スクライブ溝を設けこの溝に沿い切り離すという簡
便な方法を採用できる。この方法を実施するに際して
は、まず、基板にスクライブを施すことにより、基板上
に、互いにスクライブ溝により区分された複数の領域を
形成する。形成された複数の領域について上述の手順で
チップ載置からシート接着までの工程が行われた後、各
スクライブ溝に対応する刃を有する切断治具をスクライ
ブ溝に押しつけ、基板を領域単位で分割する。このよう
にスクライブ溝を用いる方法を採用するに際しては、基
板表裏を貫通する微小孔をスクライブ溝内に予め設けて
おくのが望ましい。その様にすれば、チップ収納用空間
を減圧するための吸引排出を、この微小孔を介し基板の
表裏両面のうちチップ載置面とは逆の面から気体吸引を
行う、という手法で実施できる。
の領域は、ダイシング等の方法で互いに切り離すように
してもよいが、基板がアルミナ等の基板である場合に
は、スクライブ溝を設けこの溝に沿い切り離すという簡
便な方法を採用できる。この方法を実施するに際して
は、まず、基板にスクライブを施すことにより、基板上
に、互いにスクライブ溝により区分された複数の領域を
形成する。形成された複数の領域について上述の手順で
チップ載置からシート接着までの工程が行われた後、各
スクライブ溝に対応する刃を有する切断治具をスクライ
ブ溝に押しつけ、基板を領域単位で分割する。このよう
にスクライブ溝を用いる方法を採用するに際しては、基
板表裏を貫通する微小孔をスクライブ溝内に予め設けて
おくのが望ましい。その様にすれば、チップ収納用空間
を減圧するための吸引排出を、この微小孔を介し基板の
表裏両面のうちチップ載置面とは逆の面から気体吸引を
行う、という手法で実施できる。
【００１８】
【発明の実施の形態】以下、本発明の好適な実施形態に
関し図面に基づき説明する。なお、図３に示した従来技
術と同一の又は対応する構成については同一の符号を付
し、重複する説明を省略する。
関し図面に基づき説明する。なお、図３に示した従来技
術と同一の又は対応する構成については同一の符号を付
し、重複する説明を省略する。
【００１９】図１に、本発明の一実施形態に係るパッケ
ージの構造を示す。この図に示すように、本実施形態に
おいては、図３に示した従来技術におけるアンダーフィ
ル１６に相当する部材が用いられていない。これに代
え、チップ１０を覆うよう基板１２のチップ載置面に柔
軟性を有するシート１８を被せ、さらに、基板１２及び
シート１８によってチップ１０を収納する閉ざされた空
間が形成されるよう、チップ１０を取り巻く部位にて接
着剤２０によりシート１８を基板１２に接着固定した構
成を有している。
ージの構造を示す。この図に示すように、本実施形態に
おいては、図３に示した従来技術におけるアンダーフィ
ル１６に相当する部材が用いられていない。これに代
え、チップ１０を覆うよう基板１２のチップ載置面に柔
軟性を有するシート１８を被せ、さらに、基板１２及び
シート１８によってチップ１０を収納する閉ざされた空
間が形成されるよう、チップ１０を取り巻く部位にて接
着剤２０によりシート１８を基板１２に接着固定した構
成を有している。
【００２０】従って、本実施形態においては、チップ１
０の導体パターン形成面が誘電体材料で直接覆われてい
ないため、誘電体材料の誘電率や損失の影響によって特
性が低下すること及び設計が困難になることを、防ぐこ
とができる。また、シート１８及び基板１２によって閉
ざされた空間が形成されているため、外部からの塵や埃
の侵入並びに湿気の侵入を防ぐことができる。シート１
８は柔軟性を有しているため、チップ１０が収納されて
いる空間に封入されている気体、例えば窒素や乾燥空気
がリフロー等の際多少膨張したとしても、シート１８に
亀裂が発生することがなく、従って当該亀裂を介した外
気の呼吸による結露、ひいてはこれによる信頼性の低下
を防ぐことができる。加えて、チップ１０と基板１２の
導体パターン同士の接続及び固定については、従来のフ
リップチップ実装と同様であるため、従来のフリップチ
ップ実装がハーメチックシール、ワイヤボンディング、
樹脂モールド等に対して有していた利点を、引き続き得
ることができる。
０の導体パターン形成面が誘電体材料で直接覆われてい
ないため、誘電体材料の誘電率や損失の影響によって特
性が低下すること及び設計が困難になることを、防ぐこ
とができる。また、シート１８及び基板１２によって閉
ざされた空間が形成されているため、外部からの塵や埃
の侵入並びに湿気の侵入を防ぐことができる。シート１
８は柔軟性を有しているため、チップ１０が収納されて
いる空間に封入されている気体、例えば窒素や乾燥空気
がリフロー等の際多少膨張したとしても、シート１８に
亀裂が発生することがなく、従って当該亀裂を介した外
気の呼吸による結露、ひいてはこれによる信頼性の低下
を防ぐことができる。加えて、チップ１０と基板１２の
導体パターン同士の接続及び固定については、従来のフ
リップチップ実装と同様であるため、従来のフリップチ
ップ実装がハーメチックシール、ワイヤボンディング、
樹脂モールド等に対して有していた利点を、引き続き得
ることができる。
【００２１】図２に、この実施形態に係るパッケージ乃
至デバイスを製造する方法の一例を示す。まず、図２
（１）に示すように、原基板２２上にスクライブ溝２４
を形成しておく。このスクライブ溝２４は、チップ１０
が搭載される個別の領域を相互に区分するための溝であ
り、その内部には、原基板２２を貫通する微小孔２６を
設けておく。微小孔２６の長さは、スクライブ溝２４に
よって区分される各個別の領域の一辺よりも短くしてお
く。
至デバイスを製造する方法の一例を示す。まず、図２
（１）に示すように、原基板２２上にスクライブ溝２４
を形成しておく。このスクライブ溝２４は、チップ１０
が搭載される個別の領域を相互に区分するための溝であ
り、その内部には、原基板２２を貫通する微小孔２６を
設けておく。微小孔２６の長さは、スクライブ溝２４に
よって区分される各個別の領域の一辺よりも短くしてお
く。
【００２２】次に、図２（２）に示すように、スクライ
ブ溝２４によって互いに区分されている個別の領域に、
チップ１０を載置し、両者に予め形成されている導体パ
ターン同士をバンプ１４を用いて電気的に接続しかつ機
械的に固定する。
ブ溝２４によって互いに区分されている個別の領域に、
チップ１０を載置し、両者に予め形成されている導体パ
ターン同士をバンプ１４を用いて電気的に接続しかつ機
械的に固定する。
【００２３】更に、図２（３）に示すように、複数のチ
ップ１０が載置されている原基板２２上に原シート２８
を被せる。原シート２８上には、原シート２８と原基板
２２とを接着固定するための接着剤２０が塗布されてい
る。接着剤２０が塗布されている部位は、ちょうど、ス
クライブ溝２４及びその近辺を覆う部位である。なお、
接着剤については、原シート２８側でなく、原基板２２
側に塗布していてもよい。また、図２（３）に示した部
位以外の部位に塗布しておいても構わない。
ップ１０が載置されている原基板２２上に原シート２８
を被せる。原シート２８上には、原シート２８と原基板
２２とを接着固定するための接着剤２０が塗布されてい
る。接着剤２０が塗布されている部位は、ちょうど、ス
クライブ溝２４及びその近辺を覆う部位である。なお、
接着剤については、原シート２８側でなく、原基板２２
側に塗布していてもよい。また、図２（３）に示した部
位以外の部位に塗布しておいても構わない。
【００２４】図２（３）においては、更に、原基板２２
が真空吸引治具３２に装着されている。真空吸引治具３
２は、図示しないポンプ等に接続される真空吸引ポート
３４を有している。この真空吸引ポート３４を介して真
空吸引治具３２内の空気が外部に吸引されると、原シー
ト２８は原基板２２方向に吸着され、かつ、原シート２
８と原基板２２との間に存する空間が減圧される。な
お、この工程を実施する際、周囲の環境を、窒素雰囲気
としておくか、あるいは乾燥した空気の雰囲気としてお
くのが望ましい。
が真空吸引治具３２に装着されている。真空吸引治具３
２は、図示しないポンプ等に接続される真空吸引ポート
３４を有している。この真空吸引ポート３４を介して真
空吸引治具３２内の空気が外部に吸引されると、原シー
ト２８は原基板２２方向に吸着され、かつ、原シート２
８と原基板２２との間に存する空間が減圧される。な
お、この工程を実施する際、周囲の環境を、窒素雰囲気
としておくか、あるいは乾燥した空気の雰囲気としてお
くのが望ましい。
【００２５】更に、図２（４）に示すように、チップ載
置面方向から原基板２２方向に向けて、整形治具３６を
押し当てることにより、原基板２２に原シート２８特に
その接着剤２０塗布部位を接着させ、接着剤２０を用い
て原シート２８を原基板２２に接着させる。例えば、接
着剤２０が熱硬化性であれば、加熱によって接着剤２０
を硬化させることができる。
置面方向から原基板２２方向に向けて、整形治具３６を
押し当てることにより、原基板２２に原シート２８特に
その接着剤２０塗布部位を接着させ、接着剤２０を用い
て原シート２８を原基板２２に接着させる。例えば、接
着剤２０が熱硬化性であれば、加熱によって接着剤２０
を硬化させることができる。
【００２６】この後、図２（５）に示すように、真空吸
引治具３２及び整形治具３６を取り外し、代わりに、ス
クライブ溝２４に対応した刃３８を有する切断治具４０
をチップ１０載置面側から原基板２２に押し当てる。こ
れによって、図２（６）に示すように、原基板２２をス
クライブ溝２４によって切断し、複数個のパッケージさ
れたデバイスを得ることができる。なお、図２（６）に
おいては、基板１２の厚み方向をやや強調して描いてい
るため、図１に示したものとは外見上相違があるが、こ
れは、単なる説明上の相違であり、実体的な相違を意味
するものではない。
引治具３２及び整形治具３６を取り外し、代わりに、ス
クライブ溝２４に対応した刃３８を有する切断治具４０
をチップ１０載置面側から原基板２２に押し当てる。こ
れによって、図２（６）に示すように、原基板２２をス
クライブ溝２４によって切断し、複数個のパッケージさ
れたデバイスを得ることができる。なお、図２（６）に
おいては、基板１２の厚み方向をやや強調して描いてい
るため、図１に示したものとは外見上相違があるが、こ
れは、単なる説明上の相違であり、実体的な相違を意味
するものではない。
【００２７】このように、本実施形態に係るパッケージ
乃至デバイスは、量産に適した方法にて、製造すること
ができる。ただし、本実施形態に係るパッケージ乃至デ
バイスの製造方法は、上述のような材料乃至工程により
制限を受けるものではない。例えば、上述の例では原基
板２２としてアルミナ基板を想定し、スクライブ溝２４
の形成による個別領域の区分、微小孔２６を介した減圧
吸引、並びに切断治具４０を用いた切断といった工程を
採用していたが、これに代え、他の材質の原基板２２を
採用することとしてもよいし、ダイシング等の工程を採
用することとしてもよい。接着剤２０の塗布部位につい
ては、前述の如く原基板２２側にしてもよいし、原シー
ト２８のチップ１０側全面としてもよい。熱硬化性でな
い接着剤２０を用いても構わない。原シート２８乃至そ
れから切断されるシート１８については、熱硬化性とし
てもよいし、そうでなくてもよい。原シート２８乃至シ
ート１８を熱硬化性とすることあるいは原シート２８の
チップ１０側全面に熱硬化性の接着剤２０を塗布するこ
とによって、パッケージ完成後の形状変化を抑えること
ができる。
乃至デバイスは、量産に適した方法にて、製造すること
ができる。ただし、本実施形態に係るパッケージ乃至デ
バイスの製造方法は、上述のような材料乃至工程により
制限を受けるものではない。例えば、上述の例では原基
板２２としてアルミナ基板を想定し、スクライブ溝２４
の形成による個別領域の区分、微小孔２６を介した減圧
吸引、並びに切断治具４０を用いた切断といった工程を
採用していたが、これに代え、他の材質の原基板２２を
採用することとしてもよいし、ダイシング等の工程を採
用することとしてもよい。接着剤２０の塗布部位につい
ては、前述の如く原基板２２側にしてもよいし、原シー
ト２８のチップ１０側全面としてもよい。熱硬化性でな
い接着剤２０を用いても構わない。原シート２８乃至そ
れから切断されるシート１８については、熱硬化性とし
てもよいし、そうでなくてもよい。原シート２８乃至シ
ート１８を熱硬化性とすることあるいは原シート２８の
チップ１０側全面に熱硬化性の接着剤２０を塗布するこ
とによって、パッケージ完成後の形状変化を抑えること
ができる。
【図１】 本発明の一実施形態に係るパッケージの構造
を示す断面図である。
を示す断面図である。
【図２】 本実施形態に係るパッケージ乃至デバイスの
製造方法を示す図であり、特に（１）は原基板を、
（２）はチップが載置された状態を、（３）は原シート
を被せ真空吸引治具に装着した状態を、（４）は整形治
具を装着した状態を、（５）は切断治具を装着した状態
を、（６）は切断されたパッケージ乃至デバイスを、そ
れぞれ示す断面図である。
製造方法を示す図であり、特に（１）は原基板を、
（２）はチップが載置された状態を、（３）は原シート
を被せ真空吸引治具に装着した状態を、（４）は整形治
具を装着した状態を、（５）は切断治具を装着した状態
を、（６）は切断されたパッケージ乃至デバイスを、そ
れぞれ示す断面図である。
【図３】 一従来技術に係るパッケージの構造を示す断
面図である。
面図である。
１０ チップ、１２ 基板、１４ バンプ、１８ シー
ト、２０ 接着剤、２２ 原基板、２４ スクライブ
溝、２６ 微小孔、２８ 原シート、３２ 真空吸引治
具、３６ 整形治具、３８ 刃、４０ 切断治具。
ト、２０ 接着剤、２２ 原基板、２４ スクライブ
溝、２６ 微小孔、２８ 原シート、３２ 真空吸引治
具、３６ 整形治具、３８ 刃、４０ 切断治具。
Claims (9)
- 【請求項１】 バンプによりチップ上の導体パターンが
電気的に接続されかつ機械的に固定された導体パターン
を有する基板と、 チップを覆うよう基板にかぶせられ、チップが外気から
遮断されるよう、チップを取り巻く部位にて基板に接着
固定された柔軟性のあるシートと、 を備えることを特徴とするパッケージ。 - 【請求項２】 請求項１記載のパッケージにおいて、 シートが、チップを基板に押しつけるよう基板にかぶせ
られたことを特徴とするパッケージ。 - 【請求項３】 請求項１又は２記載のパッケージにおい
て、 シート及び基板により形成されるチップ収納用の空間内
の圧力が、その外部の気圧に比べ低いことを特徴とする
パッケージ。 - 【請求項４】 請求項１乃至３のいずれか記載のパッケ
ージと、 バンプを介し基板上の導体パターンと電気的に接続され
かつ機械的に固定された導体パターンを有し上記パッケ
ージに収納された上記チップと、 を備えることを特徴とするデバイス。 - 【請求項５】 請求項４記載のデバイスにおいて、 チップがマイクロ波以上の周波数帯域にて使用されるチ
ップであり、 バンプが金を含有するバンプであることを特徴とするデ
バイス。 - 【請求項６】 請求項４又は５記載のデバイスを製造す
る製造方法であって、 チップを基板上に載置し、 バンプによりチップ上の導体パターンと基板上の導体パ
ターンとを電気的に接続しかつ機械的に固定し、 基板又はシートの表面のうち、少なくとも、チップ配置
部位を取り囲むよう基板上に設定されている接着固定予
定部位又はこれに対応するシート上の部位に、接着剤を
塗布し、 チップを覆うよう、かつ、接着固定予定部位とこれに対
応するシート上の部位とが接触するよう、シートを基板
にかぶせ、 接着剤を用いてシートを基板に接着固定することを特徴
とする製造方法。 - 【請求項７】 請求項６記載の製造方法において、 基板及びシートとして、複数のチップを載置しうる広さ
を有する基板及び当該複数のチップ上から基板を覆いう
る広さを有するシートを準備し、基板及びシート上に、
各チップに対応する領域を設定しておき、 複数のチップを基板上に載置し、 バンプによる接続及び固定並びに接着剤の塗布を、基板
上に載置されている複数のチップ又はこれに対応する基
板及びシート上の領域について実施し、 シートを基板にかぶせる工程を、基板上に載置されてい
る複数のチップについて一括して実施し、 接着剤を用いてシートを基板に接着固定する工程を、シ
ートと基板により挟まれた空間から気体を吸引排出し、
更にシートを基板とは逆方向から整形治具にて型押しし
て上記接着固定予定部位とこれに対応するシート上の部
位とを接触させることにより、上記複数の領域について
一括して実施し、 その後接着剤が硬化した段階で、基板を上記複数の領域
単位で分割して製品たる複数のデバイスを相互に切り離
すことを特徴とする製造方法。 - 【請求項８】 請求項７記載の製造方法において、 上記複数の領域が、互いにスクライブ溝により区分され
ており、 各スクライブ溝に対応する刃を有する切断治具をスクラ
イブ溝に押しつけることにより、基板を上記複数の領域
単位で分割することを特徴とする製造方法。 - 【請求項９】 請求項８記載の製造方法において、 基板表裏を貫通する微小孔をスクライブ溝内に予め設け
ておき、 上記吸引排出は、この微小孔を介し、基板の表裏両面の
うちチップ載置面とは逆の面からの気体吸引を以て、行
うことを特徴とする製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11229038A JP2001053092A (ja) | 1999-08-13 | 1999-08-13 | パッケージ、デバイス及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11229038A JP2001053092A (ja) | 1999-08-13 | 1999-08-13 | パッケージ、デバイス及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001053092A true JP2001053092A (ja) | 2001-02-23 |
Family
ID=16885782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11229038A Pending JP2001053092A (ja) | 1999-08-13 | 1999-08-13 | パッケージ、デバイス及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001053092A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176995A (ja) * | 1999-10-15 | 2001-06-29 | Thomson Csf | 電子部品のパッケージ方法 |
| US6836022B2 (en) | 2003-02-13 | 2004-12-28 | Medtronic, Inc. | High voltage flip-chip component package and method for forming the same |
| US7134196B2 (en) | 2000-12-18 | 2006-11-14 | Tdk Corporation | Electronic device and manufacturing same |
| JP2011009257A (ja) * | 2009-06-23 | 2011-01-13 | Denso Corp | 電子装置の製造方法 |
| JP4813795B2 (ja) * | 2002-08-22 | 2011-11-09 | エプコス アクチエンゲゼルシャフト | 封止された電子構成素子および該電子構成素子を製造するための方法 |
| WO2014003107A1 (ja) * | 2012-06-29 | 2014-01-03 | 東レエンジニアリング株式会社 | 圧着装置および圧着方法 |
| JP2015056571A (ja) * | 2013-09-13 | 2015-03-23 | 新日本無線株式会社 | 半導体装置およびその製造方法 |
| JP2015056572A (ja) * | 2013-09-13 | 2015-03-23 | 新日本無線株式会社 | 半導体装置およびその製造方法 |
-
1999
- 1999-08-13 JP JP11229038A patent/JP2001053092A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176995A (ja) * | 1999-10-15 | 2001-06-29 | Thomson Csf | 電子部品のパッケージ方法 |
| US7134196B2 (en) | 2000-12-18 | 2006-11-14 | Tdk Corporation | Electronic device and manufacturing same |
| KR100781789B1 (ko) * | 2000-12-18 | 2007-12-04 | 티디케이가부시기가이샤 | 전자장치 및 그 제조방법 |
| JP4813795B2 (ja) * | 2002-08-22 | 2011-11-09 | エプコス アクチエンゲゼルシャフト | 封止された電子構成素子および該電子構成素子を製造するための方法 |
| US6836022B2 (en) | 2003-02-13 | 2004-12-28 | Medtronic, Inc. | High voltage flip-chip component package and method for forming the same |
| JP2011009257A (ja) * | 2009-06-23 | 2011-01-13 | Denso Corp | 電子装置の製造方法 |
| WO2014003107A1 (ja) * | 2012-06-29 | 2014-01-03 | 東レエンジニアリング株式会社 | 圧着装置および圧着方法 |
| KR20150036254A (ko) * | 2012-06-29 | 2015-04-07 | 토레이 엔지니어링 컴퍼니, 리미티드 | 압착 장치 및 압착 방법 |
| KR102117726B1 (ko) * | 2012-06-29 | 2020-06-01 | 토레이 엔지니어링 컴퍼니, 리미티드 | 압착 장치 및 압착 방법 |
| JP2015056571A (ja) * | 2013-09-13 | 2015-03-23 | 新日本無線株式会社 | 半導体装置およびその製造方法 |
| JP2015056572A (ja) * | 2013-09-13 | 2015-03-23 | 新日本無線株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7816794B2 (en) | Electronic device and method of fabricating the same | |
| US6828663B2 (en) | Method of packaging a device with a lead frame, and an apparatus formed therefrom | |
| US7336017B2 (en) | Stack type surface acoustic wave package, and method for manufacturing the same | |
| US11394362B2 (en) | Electronic component housing package, electronic apparatus, and electronic module | |
| US7268426B2 (en) | High-frequency chip packages | |
| US6852926B2 (en) | Packaging microelectromechanical structures | |
| US20040080041A1 (en) | Semiconductor device with improved heatsink structure | |
| US6698084B2 (en) | Method for manufacturing radio frequency module components with surface acoustic wave element | |
| JP2001053092A (ja) | パッケージ、デバイス及びその製造方法 | |
| JPH1041420A (ja) | 高周波デバイスパッケージ | |
| US6404100B1 (en) | Surface acoustic wave apparatus and method of manufacturing the same | |
| JP2008108782A (ja) | 電子装置およびその製造方法 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| KR20060115531A (ko) | 기밀특성이 우수한 표면탄성파 소자 패키지 및 그 제조방법 | |
| JP2812313B2 (ja) | 半導体装置 | |
| JP4203193B2 (ja) | 半導体素子の実装方法 | |
| JP2001053179A (ja) | パッケージ及びデバイス | |
| JP2003031725A (ja) | 半導体装置の製造方法 | |
| JPH1197584A (ja) | 半導体装置 | |
| JPH11145194A (ja) | フリップチップの実装方法および実装構造 | |
| JPH07321243A (ja) | 半導体装置及びその製造方法 | |
| JP2004319729A (ja) | 電子部品用パッケージ | |
| JPH0992767A (ja) | 複合リードフレームおよび半導体装置 | |
| JPH06112348A (ja) | ハイブリッド回路 | |
| JP2000058694A (ja) | 半導体パッケージ |