JPH1041420A - 高周波デバイスパッケージ - Google Patents

高周波デバイスパッケージ

Info

Publication number
JPH1041420A
JPH1041420A JP8194725A JP19472596A JPH1041420A JP H1041420 A JPH1041420 A JP H1041420A JP 8194725 A JP8194725 A JP 8194725A JP 19472596 A JP19472596 A JP 19472596A JP H1041420 A JPH1041420 A JP H1041420A
Authority
JP
Japan
Prior art keywords
frequency device
electrode
lead
signal
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8194725A
Other languages
English (en)
Other versions
JP2861956B2 (ja
Inventor
Takao Koizumi
孝雄 小泉
Yuhei Kosugi
勇平 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8194725A priority Critical patent/JP2861956B2/ja
Priority to US08/890,975 priority patent/US5932927A/en
Publication of JPH1041420A publication Critical patent/JPH1041420A/ja
Application granted granted Critical
Publication of JP2861956B2 publication Critical patent/JP2861956B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 パッケージ内での電気的接続及び高周波デバ
イスの気密封止を簡便に行う。 【解決手段】 ベース２に接合されたＭＩＣ１の表面に
は、ＧＮＤ電極９、信号電極１０及び電源電極１１が設
けられる。これら各電極９，１０，１１には、それぞれ
テープキャリアのＧＮＤリード１４、信号リード１５及
び電源リード４が熱圧着により接続される。ベース２上
には、ＭＩＣ１を覆って樹脂７が滴下され、それを固化
させることで、ＭＩＣ１が封止される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＭＩＣ（Microwav
e Integrated Circuit）やＭＭＩＣ（Micrwave Monolit
hic Integrated Circuit）といった高周波デバイスを封
止したパッケージに関する。
【０００２】
【従来の技術】図７は、高周波デバイスとしてＭＩＣを
用いた、従来の高周波デバイスパッケージの一部を破断
した斜視図である。
【０００３】図７に示すように、このパッケージにおい
て、ベース１０２には、ＭＩＣ１０１及び膜回路基板１
１６がはんだにより接合されている。膜回路基板１１６
は、セラミック基板に薄膜技術により調整回路、フィル
タ回路、バラン回路等を形成したものである。また、ベ
ース１０２には、チップコンデンサ１０３も接合されて
いる。
【０００４】ベース１０２には、パッケージの外部の回
路と接続するための電源端子１０４及び信号端子１１５
が、ベース１０２との間で気密加工されてベース１０２
を貫通して設けられている。電源端子１０４及び信号端
子１１５は、それぞれボンディングワイヤー１１７によ
ってチップコンデンサ１０３及び膜回路基板１１５に接
続されている。また、チップコンデンサ１０３と膜回路
基板１１５との接続、膜回路基板１１５とＭＩＣ１０１
との接続も、ボンディングワイヤー１１７によって行わ
れている。これによって、外部からＭＩＣ１０１に電源
が供給され、あるいは外部からの入力信号がＭＩＣ１０
１に導かれ、また、パッケージ内で信号処理された出力
信号が外部へ導かれる。さらに、電源端子１０４とＭＩ
Ｃ１０１との間はチップコンデンサ１０３を介して接続
されるので、高周波信号が電源端子１０４を通じて外部
に漏れるのを防止している。
【０００５】そして、ベース１０２のＭＩＣ１０１等が
搭載された面全体はキャップ１０６で気密封止され、こ
れによってＭＩＣ１０１等が湿気や塵から保護される。
キャップ１０６は金属製であり、この気密封止によって
電気的シールドもなされる。封止は、はんだによるろう
付け、あるいは電気による溶接によって行われる。
【０００６】
【発明が解決しようとする課題】最近、ＭＩＣのような
高周波デバイスを使用する装置でも個人が使用するパー
ソナルユース的なものが多く現れ、低コスト化の要求が
高まってきている。しかしながら、上述した従来の高周
波デバイスパッケージでは、低コスト化に際して以下に
示すような問題点があった。
【０００７】まず第１に、パッケージ内での電気的接続
をボンディングワイヤーで行っている点である。ボンデ
ィングワイヤーで電気的接続を行うことによって、その
接続は電極ごとの作業となり、必然的に工数が多くなっ
てしまう。
【０００８】第２に、高周波デバイスの気密封止をキャ
ップによって行う点である。キャップにより気密封止を
行う場合、この作業は窒素雰囲気中でしかも高い位置決
め精度で行う必要があり、特別な設備が必要となる。
【０００９】そこで本発明は、パッケージ内での電気的
接続及び高周波デバイスの気密封止を簡便に行え、製造
が容易な高周波デバイスパッケージを提供することを目
的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
本発明の高周波デバイスパッケージは、ベースと、前記
ベース上に搭載され、表面に、電源用の電極、信号用の
電極及び接地用の電極が設けられた高周波デバイスと、
テープキャリア方式により前記高周波デバイスの各電極
とそれぞれ電気的に接続されたリードと、前記ベース上
に前記高周波デバイスを覆って滴下され、その後、固化
されることによって前記高周波デバイスを封止する樹脂
とを有するものである。
【００１１】また、前記高周波デバイスの電極と前記リ
ードとの電気的接続が熱圧着により行われるものであっ
てもよく、この場合、前記高周波デバイスの電極は突起
状の電極とするのが好ましい。
【００１２】さらに、前記ベースの、前記高周波デバイ
スの電源用の電極の近傍には、表面に電極を有するコン
デンサが搭載され、前記コンデンサの電極は前記高周波
デバイスの電源用の電極に接続されるリードと電気的に
接続されるとともに、前記コンデンサは前記高周波デバ
イスとともに前記樹脂で封止されているものであっても
よい。
【００１３】また、前記樹脂の表面は、導電性材料でコ
ーティングされたものであってもよいし、さらに、前記
高周波デバイスの信号用の電極と接続されるリードはコ
プレーナ線路を形成するものであってもよい。この場合
には、 前記信号用の電極と接続されるリードは前記接
地用の電極と接続されるリードに隣接して配線され、両
リードが絶縁性の保護部材により一体となって保持され
たものであってもよい。
【００１４】上記のとおり構成された本発明では、高周
波デバイスの各電極と、パッケージ外部の回路と接続す
るためのリードとの接続を、テープキャリア方式を用い
て行っているため、各電極とそれに対応するリードとの
接続が一括して行える。しかも、高周波デバイスの封止
は滴下樹脂によってなされるため、封止作業が簡便であ
り、かつ、複数の高周波デバイスに対して同時に行うこ
とも可能である。
【００１５】また、電源用の電極の近傍にコンデンサを
配置し、このコンデンサを電源用の電極と接続すること
で、外部に対してノイズとなる高周波信号がカットされ
るが、この電極とコンデンサとを同じリードで接続する
ことで、接続工程が新たに増えることもない。
【００１６】さらに、信号用の電極と接続されるリード
をコプレーナ線路とすることにより、入出力部の特性イ
ンピーダンスが改善され、信号の伝送特性が向上する。
この場合特に、信号用の電極と接続されるリードと接地
用の電極と接続されるリードとを隣接して配置し、両者
を絶縁性の保護部材で一体底に保持することで、両者の
位置ずれが発生せず、インピーダンスの変動が防止され
る。
【００１７】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
【００１８】図１は、本発明の高周波デバイスパッケー
ジの第１の実施形態の一部を破断した斜視図である。図
２は、図１に示した高周波デバイスパッケージの、リー
ドを接続する前の状態の斜視図である。
【００１９】図１において、ベース２上には、高周波デ
バイスであるＭＩＣ１が、はんだあるいは導電性接着剤
によって接合されている。ベース２は銅タングステンか
らなり、ＧａＡｓ等で構成されるＭＩＣ１と熱膨張率が
ほぼ等しい。そのため、ＭＩＣ１の動作によりＭＩＣ１
が発熱し、それによってベース２が加熱されても、両者
の熱膨張差によるＭＩＣ１へのストレスが低減される。
【００２０】ベース２は、ＭＩＣ１を搭載する台として
の機能の他、ＭＩＣ１の放熱経路ともなるので、熱伝導
率も考慮されている。一般的に、ベース２としては、上
記のような銅タングステンが用いられるが、熱膨張率が
ＭＩＣ１とほぼ等しく、熱伝導率が良好な材料であれ
ば、窒化アルミニウム等も用いることができる。ベース
２の外形は、ＭＩＣ１の外形よりも数ｍｍ程度大きく、
また、ベース２の厚みは０．３〜１ｍｍ程度である。
【００２１】図２に示すように、ＭＩＣ１の上面には、
それぞれ突起状の電極である、ＧＮＤ電極９、信号電極
及１０び電源電極１１が設けられている。ＧＮＤ電極９
は、信号電極１０の両側に配置されている。また、ベー
ス２上において、ＭＩＣ１の電源電極１１の近傍には、
セラミックで形成したチップコンデンサ３が、はんだあ
るいは導電性接着材により接合されている。チップコン
デンサ３の上面にも、突起状の電極８が設けられてい
る。
【００２２】再び図１を参照すると、ＧＮＤ電極９には
ＧＮＤリード１４が電気的に接続され、信号電極１０に
は信号リード１５が電気的に接続される。さらに、電源
電極１１及びチップコンデンサ３の電極８には、電源リ
ード４が電気的に接続される。これらの接続は、後述す
るように、熱圧着により一括して行われる。
【００２３】これらＧＮＤリード１４、信号リード１５
及び電源リード４は、図３に示すテープキャリア２０か
ら切断されたものである。図３に示すように、テープキ
ャリア２０は、ポリイミドを母材としたプラスチックテ
ープ２１に、メッキ工程、エッチング工程等の工程を経
て、銅等の導体で、ＧＮＤリード１４、信号リード１５
及び電源リード４を形成したものである。プラスチック
テープ２１には、インナーリード２５が突出するデバイ
スホール３３と、アウターリード２６が突出するアウタ
ーリードホール２２と、自動化対応のためのスプロケッ
トホール２３とが設けられている。
【００２４】アウターリードホール２２の内側には、ポ
リイミドからなるサポートリング２４が設けられ、サポ
ートリング２４は、上記の各電極と接続されるインナー
リード２５となる部分、及び、外部の回路と接続される
アウターリード２６となる部分を除いてＧＮＤリード１
４、信号リード１５及び電源リード４を被覆している。
また、各インナーリード２５の位置は、それぞれ上記の
各電極に重なる位置に配置される。
【００２５】そして、各インナーリード２５は熱圧着に
より同時に各電極と接続され、その後、図１に示したよ
うに、ＧＮＤリード１４、信号リード１５及び電源リー
ド４はそれぞれアウターリード２６の部分で切断され
る。ＧＮＤリード１４及び信号リード１５はコプレーナ
線路となっており、インピーダンスが５０Ωになるよう
に設計されている。このように、ＧＮＤリード１４及び
信号リード１５をコプレーナ線路とし、入出力部の特性
インピーダンスを改善することにより、信号の伝送特性
を向上させることができる。これは、信号が流れる線路
をテープキャリア２０を用いて形成することによって達
成されるものである。
【００２６】また、サポートリング２４についても、Ｇ
ＮＤリード１４、信号リード１５及び電源リード４を被
覆している部分を残して切断されて除去され、図１に示
したような絶縁性の保護部材５となる。特に、ＧＮＤリ
ード１４と信号リード１５とは一体となった状態で保護
部材５で保持さる。これにより、ＧＮＤリード１４と信
号リード１５との機械的な位置ずれが発生せず、設計し
たインピーダンスが変動することはない。
【００２７】ＧＮＤリード１４、信号リード１５及び電
源リード４が接続されたＭＩＣ１は、シリコーンあるい
はエポキシ等の樹脂７によって、チップコンデンサ３と
ともに封止される。この樹脂７は、初期状態では流動性
を持っており、ベース２上にＭＩＣ１及びチップコンデ
ンサ３を覆って滴下され、その後、樹脂７の性質に応じ
た所定の処理（例えば、樹脂７が熱硬化性のものであれ
ば、加熱処理）で固化される。これによって、ＭＩＣ１
及びチップコンデンサ３が気密封止され、湿気や塵から
保護される。
【００２８】さらに、電気的にシールドが必要な場合に
は、導電性接着材６によって樹脂７の表面がコーティン
グされる。ＧＮＤリード１４、信号リード１５及び電源
リード４は、保護部材５で保護されているため、導電性
接着材６でコーティングを行っても短絡等の問題はな
い。
【００２９】次に、上述したパッケージの製造工程につ
いて、図４のフローチャートを参照しつつ説明する。
【００３０】まず、ベース２上に、ＭＩＣ１及びチップ
コンデンサ３を接合する（Ｓ１０１）。ＭＩＣ１の各電
極及９，１０，１１びチップコンデンサ３の電極８に
は、ボンディングワイヤーによって予め突起を形成し、
上記各電極８，９，１０，１１を突起状の電極としてお
く。
【００３１】次いで、上記各電極８，９，１０，１１に
テープキャリア２０のインナーリード２５を熱圧着し、
両者を電気的に接続する（Ｓ１０２）。
【００３２】この工程について、図５を用いて説明す
る。なお、以下の説明では、ＧＮＤ電極９、信号電極１
０、電源電極１１及びチップコンデンサ３の電極８を区
別せず、単に電極１３として表す。
【００３３】ＭＩＣ１及びチップコンデンサ（図５では
不図示）が接合されたベース２は、ホットプレート３１
上に載置される。そして、ＭＩＣ１及びチップコンデン
サの各電極１３上にテープキャリア２０のインナーリー
ド２５を位置合せし、加熱されたボンディングツール３
２をインナーリード２５の上方から押圧する。これによ
り、全てのインナーリード２５の熱圧着が一括して行わ
れ、電極１３とインナーリード２５との接続を簡単に行
うことができる。この際、各電極１３は突起状の電極と
なっているので、熱圧着が行いやすく、接続の信頼性も
向上する。また、ベース２はホットプレート３１で加熱
されているので、ボンディングツール３２の温度を低く
でき、接続の信頼性がより向上する。
【００３４】熱圧着が終了したら、ＭＩＣ１上に樹脂７
を滴下する。ここでは熱硬化性の樹脂７を用いており、
その樹脂７を１００〜１６０℃で硬化させ、ＭＩＣ１の
封止を行う（Ｓ１０３）。また、必要に応じて、樹脂７
の表面にさらに導電性接着材６をコーティングする。こ
れら樹脂７による封止及び導電性接着材６によるコーテ
ィングは、特別な雰囲気中で行う必要がなく、しかも、
バッチ処理によって複数のＭＩＣ１に対する作業が一括
して行えるので、簡単に、かつ効率的に行える。
【００３５】ＭＩＣ１を封止した状態を、図６に示す。
図６に示すように、この状態では、プラスチックテープ
２１がパッケージと一体となったままである。
【００３６】最後に、アウターリード２６の部分をプラ
スチックテープ２１から切り離すとともに、サポートリ
ング２４の不要な部分を除去し、図１に示したようなパ
ッケージが完成する。
【００３７】
【発明の効果】以上説明したように本発明の高周波デバ
イスパッケージは、高周波デバイスの各電極と各リード
との接続をテープキャリア方式を用いて行うので、各電
極とそれに対応するリードとの接続を一括して行うこと
ができる。加えて、高周波デバイスの封止は滴下樹脂に
よってなされるため、特別な設備や工程を必要とせず、
しかも効率良く封止作業を行うことができる。従って、
電極とリードとの接続工程及び高周波デバイスの封止工
程が簡便なものとなり、パッケージの製造コストを低下
させることができる。
【００３８】また、外部に対してノイズとなる高周波信
号をカットする目的で電源用の電極の近傍にコンデンサ
を配置した場合には、この電極とコンデンサとを同じリ
ードで接続することで、新たな工程を増やさずに電極と
リードとの接続を行うことができる。
【００３９】さらに、信号用の電極と接続されるリード
をコプレーナ線路とすることにより、信号の伝送特性を
向上させることができる。この場合特に、信号用の電極
と接続されるリードと接地用の電極と接続されるリード
とを隣接して配置し、両者を絶縁性の保護部材で一体底
に保持することで、両者のインピーダンスの変動を防止
することができる。
【図面の簡単な説明】
【図１】本発明の高周波デバイスパッケージの第１の実
施形態の一部を判断した斜視図である。
【図２】図１に示した高周波デバイスパッケージの、リ
ードを接続する前の状態の斜視図である。
【図３】図１に示した高周波デバイスパッケージの各リ
ードを形成するためのテープキャリアの平面図である。
【図４】本発明の高周波デバイスパッケージの製造工程
を説明するためのフローチャートである。
【図５】ＭＩＣの電極とテープキャリアのリードとの接
続工程を説明するための図である。
【図６】ＭＩＣを樹脂封止し、リードを切断する前の斜
視図である。
【図７】従来の高周波デバイスパッケージの一部を破断
した斜視図である。
【符号の説明】
１ ＭＩＣ ２ ベース ３ チップコンデンサ ４ 電源リード ５ 保護部材 ６ 導電性接着材 ７ 樹脂 ８ 電極 ９ ＧＮＤ電極 １０ 信号電極 １１ 電源電極 １４ ＧＮＤリード １５ 信号リード ２０ テープキャリア ２１ プラスチックテープ ２４ サポートリング ２５ インナーリード ２６ アウターリード ３１ ホットプレート ３２ ボンディングツール

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ベースと、 前記ベース上に搭載され、表面に、電源用の電極、信号
    用の電極及び接地用の電極が設けられた高周波デバイス
    と、 テープキャリア方式により前記高周波デバイスの各電極
    とそれぞれ電気的に接続されたリードと、 前記ベース上に前記高周波デバイスを覆って滴下され、
    その後、固化されることによって前記高周波デバイスを
    封止する樹脂とを有する高周波デバイスパッケージ。
  2. 【請求項２】 前記高周波デバイスの電極と前記リード
    との電気的接続が熱圧着により行われる請求項１に記載
    の高周波デバイスパッケージ。
  3. 【請求項３】 前記高周波デバイスの電極は突起状の電
    極である請求項２に記載の高周波デバイスパッケージ。
  4. 【請求項４】 前記ベースの、前記高周波デバイスの電
    源用の電極の近傍には、表面に電極を有するコンデンサ
    が搭載され、前記コンデンサの電極は前記高周波デバイ
    スの電源用の電極に接続されるリードと電気的に接続さ
    れるとともに、前記コンデンサは前記高周波デバイスと
    ともに前記樹脂で封止されている請求項１に記載の高周
    波デバイスパッケージ。
  5. 【請求項５】 前記樹脂の表面は、導電性材料でコーテ
    ィングされる請求項１ないし４のいずれか１項に記載の
    高周波デバイスパッケージ。
  6. 【請求項６】 前記高周波デバイスの信号用の電極と接
    続されるリードはコプレーナ線路を形成する請求項１な
    いし５のいずれか１項に記載の高周波デバイスパッケー
    ジ。
  7. 【請求項７】 前記信号用の電極と接続されるリードは
    前記接地用の電極と接続されるリードに隣接して配置さ
    れ、両リードは絶縁性の保護部材により一体となって保
    持される請求項６に記載の高周波デバイスパッケージ。
JP8194725A 1996-07-24 1996-07-24 高周波デバイスパッケージ及びその製造方法 Expired - Fee Related JP2861956B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8194725A JP2861956B2 (ja) 1996-07-24 1996-07-24 高周波デバイスパッケージ及びその製造方法
US08/890,975 US5932927A (en) 1996-07-24 1997-07-10 High-frequency device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8194725A JP2861956B2 (ja) 1996-07-24 1996-07-24 高周波デバイスパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1041420A true JPH1041420A (ja) 1998-02-13
JP2861956B2 JP2861956B2 (ja) 1999-02-24

Family

ID=16329211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8194725A Expired - Fee Related JP2861956B2 (ja) 1996-07-24 1996-07-24 高周波デバイスパッケージ及びその製造方法

Country Status (2)

Country Link
US (1) US5932927A (ja)
JP (1) JP2861956B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178788B2 (en) 2006-02-10 2012-05-15 Fujitsu Limited Electronic component package

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2758630B1 (fr) * 1997-01-21 1999-04-09 Thomson Tubes Electroniques Procede de scellement etanche d'un detecteur de rayonnement a l'etat solide et detecteur obtenu par ce procede
JPH11266129A (ja) * 1998-03-16 1999-09-28 Toshiba Corp 高周波半導体装置
JP4074719B2 (ja) * 1999-01-08 2008-04-09 大日本印刷株式会社 情報記録媒体
JP3555927B2 (ja) * 1999-04-07 2004-08-18 Ｎｅｃエレクトロニクス株式会社 テープキャリアパッケージ
US6873044B2 (en) * 2000-09-11 2005-03-29 Xytrans, Inc. Microwave monolithic integrated circuit package
US6713853B1 (en) * 2002-07-23 2004-03-30 Applied Micro Circuits Corporation Electronic package with offset reference plane cutout
US20090115051A1 (en) * 2007-11-01 2009-05-07 Lap-Wai Lydia Leung Electronic Circuit Package
US9515032B1 (en) 2015-08-13 2016-12-06 Win Semiconductors Corp. High-frequency package
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11844178B2 (en) * 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727986B2 (ja) * 1987-07-10 1995-03-29 住友電気工業株式会社 マイクロ波素子用パッケ−ジの製造方法
US5182631A (en) * 1988-04-15 1993-01-26 Nippon Telegraph And Telephone Corporation Film carrier for RF IC
JPH02105557A (ja) * 1988-10-14 1990-04-18 Nec Corp 樹脂封止型半導体装置
JPH02125643A (ja) * 1988-11-04 1990-05-14 Nec Corp 樹脂封止型半導体装置
JPH02260447A (ja) * 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd Ｉｃパッケージ
JPH03161957A (ja) * 1989-11-20 1991-07-11 Hitachi Ltd 半導体装置
JPH04348063A (ja) * 1991-05-25 1992-12-03 Rohm Co Ltd 半導体装置及びインナリ−ド
JPH05109920A (ja) * 1991-10-14 1993-04-30 Ibiden Co Ltd 電子部品搭載用基板
JPH05152378A (ja) * 1991-11-30 1993-06-18 Nitto Denko Corp テープキヤリアパツケージ
JP2956363B2 (ja) * 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
JP3243655B2 (ja) * 1992-09-29 2002-01-07 タツタ電線株式会社 ハイブリッドｉｃ
JPH06164185A (ja) * 1992-11-20 1994-06-10 Tatsuta Electric Wire & Cable Co Ltd ハイブリッドｉｃ
JPH07221256A (ja) * 1994-02-07 1995-08-18 Fujitsu Ltd 半導体装置及びその製造方法
JPH07297342A (ja) * 1994-04-25 1995-11-10 Hitachi Cable Ltd 複合リードフレーム
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178788B2 (en) 2006-02-10 2012-05-15 Fujitsu Limited Electronic component package

Also Published As

Publication number Publication date
JP2861956B2 (ja) 1999-02-24
US5932927A (en) 1999-08-03

Similar Documents

Publication Publication Date Title
US7268426B2 (en) High-frequency chip packages
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
EP0426284B1 (en) RF transistor package with nickel oxide barrier
JP2001196488A (ja) 電子部品装置及びその製造方法
JP2861956B2 (ja) 高周波デバイスパッケージ及びその製造方法
CN110140205B (zh) 半导体装置
US5406120A (en) Hermetically sealed semiconductor ceramic package
GB2199988A (en) Multi-layer molded plastic ic package
JP2003007910A (ja) 半導体装置
JPH08274575A (ja) 素子複合搭載回路基板
US6982483B2 (en) High impedance radio frequency power plastic package
JP2534881B2 (ja) 気密封止回路装置
JPH0752759B2 (ja) パツケ−ジ
JP2792377B2 (ja) 半導体装置
JP2006049602A (ja) 半導体装置およびその製造方法
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
JPH11145180A (ja) 電子部品およびその製造方法
JP3051225B2 (ja) 集積回路用パッケージ
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000068329A (ja) 半導体集積装置
JPH06112348A (ja) ハイブリッド回路
JP3420362B2 (ja) 半導体装置の実装構造
JPH09232899A (ja) 電子素子のパッケージ実装方法
JPH10189819A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees