JP2011009257A - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP2011009257A JP2011009257A JP2009148341A JP2009148341A JP2011009257A JP 2011009257 A JP2011009257 A JP 2011009257A JP 2009148341 A JP2009148341 A JP 2009148341A JP 2009148341 A JP2009148341 A JP 2009148341A JP 2011009257 A JP2011009257 A JP 2011009257A
- Authority
- JP
- Japan
- Prior art keywords
- component
- tape member
- cutting
- substrate
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】基板形成領域110を一面に複数個有する板材100を用意し、各基板形成領域110に、電子部品として第1の部品21と第1の部品21よりも背が高い第2の部品22とを搭載した後、板材100の一面および電子部品21、22を被覆するようにテープ部材200を板材100の一面に貼り付ける。この貼り付け工程では、テープ部材200を板材100の切断部120に貼り付けるとともに、第2の部品22に貼り付けて第2の部品22に支持させることにより、第1の部品21がテープ部材200とは非接触の状態で被覆されるようにする。その後、板材100を、テープ部材200とは反対側の他面から切り込んで、個々の基板形成領域110単位に切断する。
【選択図】図4
Description
図1(a)は、本発明の第1実施形態に係る電子装置1の概略平面構成を示す図であり、図1(b)は同電子装置1の概略断面構成を示す図である。本実施形態の電子装置1は、大きくは基板10の両板面のうちの一面に電子部品21、22を搭載してなるものである。
図6は、本発明の第2実施形態に係るテープ部材200が貼り付けられた板材100の種々の例を示す概略断面図である。本実施形態は、上記第1実施形態に比べて、電子部品21〜25を板材100の両面に搭載したことが相違するものであり、ここでは、その相違点を中心に述べることとする。
図7は、本発明の第3実施形態に係る電子装置の製造方法の要部を示す図であり、(a)は切断により個片化されたプリント基板10、つまり本実施形態の電子装置の概略平面図、(b)はテープ部材200が貼り付けられた板材100を示す概略断面図である。
図8は、本発明の第4実施形態に係る切断により個片化されたプリント基板10、つまり本実施形態の電子装置の種々の例を示す概略平面図である。
図9は、本発明の第5実施形態に係る電子装置の製造方法の要部を示す図であり、(a)は切断により個片化された基板10、つまり本実施形態の電子装置の概略平面図、(b)はテープ部材200が貼り付けられた板材100を示す概略断面図である。
図10は、本発明の第6実施形態に係る電子装置の製造方法の要部を示す図であり、(a)は切断により個片化された基板10、つまり本実施形態の電子装置の概略平面図、(b)はテープ部材200が貼り付けられた板材100を示す概略断面図である。
図12は、本発明の第7実施形態に係る電子装置の製造方法における切断工程を示す概略断面図であり、(b)は(a)中の丸で囲まれたA部の拡大図である。本実施形態では、テープ部材200の貼り付け工程を、一部変形したものであり、ここでは、その変形部分を中心に述べる。
図13は、本発明の第8実施形態に係る電子装置の製造方法における切断工程を示す概略断面図である。本実施形態では、テープ部材200の貼り付け工程を、一部変形したものであり、ここでは、その変形部分を中心に述べる。
なお、上記各実施形態では、基板10が形成される基板形成領域110を一面に複数個有し、切断部120にて個々の基板形成領域110単位に切断されるようになっている板材100を用い、電子部品21、22の搭載後、板材100の一面のみにテープ部材200を貼り付けた状態で、切断を行った。しかし、上記各実施形態においては、更に板材100の一面とは反対側の他面にも、当該他面を保護する等の目的でテープ部材200を貼り付け、この状態で切断を行ってもよい。
21 電子部品としての第1の部品
22 電子部品としての第2の部品
30 ワイヤ
100 板材
110 基板形成領域
120 切断部
200 テープ部材
300 治具
310 突起部
Claims (4)
- 基板(10)の両板面の一面に電子部品(21、22)を搭載してなる電子装置を製造する製造方法であって、
前記基板(10)が形成される基板形成領域(110)を一面に複数個有し、各々の前記基板形成領域(110)の外周に位置する切断部(120)にて切断されるようになっている板材(100)を用意し、
各々の前記基板形成領域(110)に電子部品(21、22)を搭載した後、前記板材(100)の一面および前記電子部品(21、22)を被覆するようにテープ部材(200)を前記板材(100)の一面に貼り付けた状態で、前記切断部(120)にて前記板材(100)を切断することにより、個片化された前記基板(10)を形成する電子装置の製造方法において、
前記電子部品(21、22)の搭載工程では、前記電子部品として第1の部品(21)と当該搭載後の高さが前記第1の部品(21)よりも高い第2の部品(22)とを、互いに隣り合うように、各々の前記基板形成領域(110)について搭載し、
前記テープ部材(200)の貼り付け工程では、前記テープ部材(200)を前記切断部(120)に貼り付けて、前記テープ部材(200)のうち前記切断部(120)に貼り付いている部位の内周に位置する各々の前記基板形成領域(110)および前記電子部品(21、22)を前記テープ部材(200)で被覆して封止するとともに、
前記テープ部材(200)で被覆されている各々の前記基板形成領域(110)においては、さらに前記テープ部材(200)を前記第2の部品(22)に貼り付けて前記第2の部品(22)に支持させ、前記第2の部品(22)の周囲にて前記テープ部材(200)と前記板材(100)の一面とが離れた空間を形成することにより、前記第2の部品(22)に隣り合う前記第1の部品(21)を当該空間に位置させて、当該第1の部品(21)が前記テープ部材(200)とは非接触の状態で前記テープ部材(200)に被覆されるようにし、
前記板材(100)の切断は、前記板材(100)における前記テープ部材(200)が貼り付いている一面とは反対側の他面側から切り込んでいくことにより行うことを特徴とする電子装置の製造方法。 - 前記第1の部品(21)はワイヤボンディングにより前記基板形成領域(110)に接続されるものであり、
前記第1の部品(21)と前記第2の部品(22)とを、前記基板形成領域(110)における前記ワイヤボンディングされる部位を挟んで隣り合うように搭載することを特徴とする請求項1に記載の電子装置の製造方法。 - 前記第2の部品(22)として、前記搭載後の高さが、前記第1の部品(21)に前記ワイヤボンディングを行って形成されるワイヤ(30)よりも高いものを用い、
前記電子部品(21、22)の搭載工程では、前記第1の部品(21)および前記第2の部品(22)の搭載を行うとともに、前記第1の部品(21)に前記ワイヤボンディングを行うことを特徴とする請求項2に記載の電子装置の製造方法。 - 前記テープ部材(200)の貼り付け工程では、前記切断部(120)に対応する位置に突起(310)を有する治具(300)を用い、
前記突起(310)と前記切断部(120)とを位置合わせしつつ、前記板材(100)の一面と前記治具(300)とを前記テープ部材(200)を介して対向させ、
前記テープ部材(200)を当該テープ部材(200)の平面方向に弛まないように引っ張りながら、前記テープ部材(200)に対して、前記治具(300)における前記突起(310)以外の部位を非接触としつつ前記突起(310)を接触させた状態で、前記突起(310)にて前記テープ部材(200)を前記切断部(120)に押し付けることにより、前記テープ部材(200)を、前記切断部(120)および前記第2の部品(22)に貼り付けることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009148341A JP5067399B2 (ja) | 2009-06-23 | 2009-06-23 | 電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009148341A JP5067399B2 (ja) | 2009-06-23 | 2009-06-23 | 電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011009257A true JP2011009257A (ja) | 2011-01-13 |
JP5067399B2 JP5067399B2 (ja) | 2012-11-07 |
Family
ID=43565619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009148341A Expired - Fee Related JP5067399B2 (ja) | 2009-06-23 | 2009-06-23 | 電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5067399B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024057609A1 (ja) * | 2022-09-15 | 2024-03-21 | 住友電工プリントサーキット株式会社 | プリント配線板の製造方法及びプリント配線板の製造システム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000004139A (ja) * | 1998-06-16 | 2000-01-07 | Oki Electric Ind Co Ltd | 弾性表面波デバイスの封止構造及びその封止方法 |
JP2001053092A (ja) * | 1999-08-13 | 2001-02-23 | Japan Radio Co Ltd | パッケージ、デバイス及びその製造方法 |
JP2001308510A (ja) * | 2000-02-18 | 2001-11-02 | Matsushita Electric Ind Co Ltd | バンプ部品実装体の製造方法及びその製造装置 |
JP2002313828A (ja) * | 2001-04-17 | 2002-10-25 | Tdk Corp | 電子装置およびその製造方法 |
JP2005277097A (ja) * | 2004-03-24 | 2005-10-06 | Sanyo Electric Co Ltd | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
-
2009
- 2009-06-23 JP JP2009148341A patent/JP5067399B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000004139A (ja) * | 1998-06-16 | 2000-01-07 | Oki Electric Ind Co Ltd | 弾性表面波デバイスの封止構造及びその封止方法 |
JP2001053092A (ja) * | 1999-08-13 | 2001-02-23 | Japan Radio Co Ltd | パッケージ、デバイス及びその製造方法 |
JP2001308510A (ja) * | 2000-02-18 | 2001-11-02 | Matsushita Electric Ind Co Ltd | バンプ部品実装体の製造方法及びその製造装置 |
JP2002313828A (ja) * | 2001-04-17 | 2002-10-25 | Tdk Corp | 電子装置およびその製造方法 |
JP2005277097A (ja) * | 2004-03-24 | 2005-10-06 | Sanyo Electric Co Ltd | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024057609A1 (ja) * | 2022-09-15 | 2024-03-21 | 住友電工プリントサーキット株式会社 | プリント配線板の製造方法及びプリント配線板の製造システム |
Also Published As
Publication number | Publication date |
---|---|
JP5067399B2 (ja) | 2012-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5652940B2 (ja) | 半導体チップ付着装置、及び半導体チップ付着方法 | |
JP5045769B2 (ja) | センサ装置の製造方法 | |
KR100886717B1 (ko) | 적층 반도체 패키지 및 이의 제조 방법 | |
CN108573930B (zh) | 薄膜倒装封装及薄膜倒装封装的制造方法 | |
KR20020078931A (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
JPH0794553A (ja) | 半導体装置およびその製造方法 | |
JP6797234B2 (ja) | 半導体パッケージ構造体及びその製造方法 | |
US8436456B2 (en) | Wiring board, semiconductor device and method for manufacturing semiconductor device | |
US20070063204A1 (en) | Surface mounting led substrate and led | |
US20100237490A1 (en) | Package structure and manufacturing method thereof | |
JP4945682B2 (ja) | 半導体記憶装置およびその製造方法 | |
US20110241187A1 (en) | Lead frame with recessed die bond area | |
JPH09129811A (ja) | 樹脂封止型半導体装置 | |
JP6128993B2 (ja) | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 | |
JP5067399B2 (ja) | 電子装置の製造方法 | |
JP5078631B2 (ja) | 半導体装置 | |
CN218371758U (zh) | 集成电路封装和支撑基板 | |
KR101716882B1 (ko) | 접속 영역의 스트레스가 분산되는 연성 패키지, 및 그 제조 방법 | |
JP4181557B2 (ja) | 半導体装置およびその製造方法 | |
JP2006286679A (ja) | 半導体装置およびその製造方法 | |
US20120048595A1 (en) | Wiring board and method of manufacturing a semiconductor device | |
JP3303825B2 (ja) | 半導体装置の製造方法 | |
KR101511362B1 (ko) | 연성회로기판용 플레이트 조립체의 제조방법 및 연성회로기판용 플레이트 조립체 | |
KR100911461B1 (ko) | 반도체 패키지 | |
JP2007201251A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |