JP2005277097A - 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP2005277097A
JP2005277097A JP2004088054A JP2004088054A JP2005277097A JP 2005277097 A JP2005277097 A JP 2005277097A JP 2004088054 A JP2004088054 A JP 2004088054A JP 2004088054 A JP2004088054 A JP 2004088054A JP 2005277097 A JP2005277097 A JP 2005277097A
Authority
JP
Japan
Prior art keywords
resin
semiconductor pellet
chip
chip components
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004088054A
Other languages
English (en)
Other versions
JP4429054B2 (ja
Inventor
Shunichi Imaoka
俊一 今岡
Takeshi Yamaguchi
健 山口
Ryosuke Usui
良輔 臼井
Hiroyuki Watanabe
裕之 渡辺
Toshimichi Naruse
俊道 成瀬
Atsushi Kato
敦史 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004088054A priority Critical patent/JP4429054B2/ja
Priority to US11/054,039 priority patent/US7709941B2/en
Priority to TW094104584A priority patent/TWI256117B/zh
Priority to CNB2005100591375A priority patent/CN100411156C/zh
Publication of JP2005277097A publication Critical patent/JP2005277097A/ja
Application granted granted Critical
Publication of JP4429054B2 publication Critical patent/JP4429054B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】 樹脂封止型半導体装置の樹脂封止時のワイヤ流れによるボンディングワイヤの断線やボンディングワイヤ同士の接触などによる接続不良を抑制する。
【解決手段】 半導体ペレット３０及びチップ部品４０は絶縁基材２０上に設けられ、トランスファーモールド法により成型されたモールド樹脂により封止される。チップ部品４０は、半導体ペレット３０の四辺を取り囲むように配設される。半導体ペレット３０を取り囲むチップ部品４０の長手方向は一定の方向を向いている。樹脂注入時には、注入樹脂の流れの方向に対して、チップ部品４０の長手方向が実質的に垂直となるように絶縁基材２０が金型成型器にセットされる。
【選択図】図１

Description

本発明は、半導体装置に関する。より具体的には、本発明は半導体ペレットとチップ部品とが樹脂で封止された樹脂封止型半導体装置及びその製造方法に関する。
半導体ペレットと、抵抗等のチップ部品とがモールド樹脂により封止された半導体装置が知られている。モールド樹脂を注入する方法としては、トランスファーモールド法が知られている（たとえば、特許文献１及び特許文献２を参照）。
特開平９−１７９１２号公報 特開平１１−２５１３４４号公報
トランスファーモールド法による樹脂の封止過程において、高い圧力が封止部分にかかる。特に、装置の超薄型を図る場合には、注入樹脂の流れる方向に垂直な断面積が減少するため、より高い圧力が封止部分にかかる。注入されるモールド樹脂の圧力によって半導体ペレットの電極とリード電極等とを接続するボンディングワイヤがモールド樹脂の流れ方向に力を受ける。これにより、ワイヤの剥がれや隣り合うワイヤ同士の接触が引き起こされ、不良品となる可能性があり、半導体装置の製造歩留まりの低下の要因となっていた。
本発明はこうした課題に鑑みてなされたものであり、その目的は、ボンディングワイヤの断線やボンディングワイヤ同士の接触などによる接続不良が抑制される樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法の提供にある。
本発明の樹脂封止型半導体装置のある態様は、導体回路が設けられた絶縁基材と、前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、前記絶縁基材上に実装された複数のチップ部品と、前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、を備え、前記樹脂が注入される際に、少なくとも１方向において、前記半導体ペレットに対する前記樹脂の流れを遮蔽する位置に前記複数のチップ部品が配置されていることを特徴とする。
上記構成によれば、樹脂注入時における半導体ペレットへの注入樹脂の流れがチップ部品によって遮られるので、半導体ペレット周辺にかかる注入樹脂の圧力が和らぎ、ワイヤボンディングの接続不良が抑制される。
本発明の樹脂封止型半導体装置の他の態様は、導体回路が設けられた絶縁基材と、前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、前記絶縁基材上に実装された複数のチップ部品と、前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、を備え、前記複数のチップ部品が前記半導体ペレットの四辺を取り囲み、前記複数のチップ部品の長手方向が、一定の方向に向いていることを特徴とする。
上記構成によれば、注入樹脂の流れの方向を各チップ部品の長手方向と垂直にすることにより、半導体ペレット周辺にかかる注入樹脂の圧力を和らげ、ワイヤ流れが抑制することができ、ワイヤボンディングの接続不良を低減することができる。半導体ペレットの辺と長手方向が同じ向きに設けられたチップ部品からなるチップ部品列と半導体ペレットとの距離を近接させるほど、半導体ペレット周辺にかかる注入樹脂の圧力緩和を効果的に行うことができる。
本発明の樹脂封止型半導体装置のさらに他の態様は、導体回路が設けられた絶縁基材と、前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、前記絶縁基材上に実装された複数のチップ部品と、前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、を備え、前記複数のチップ部品が前記半導体ペレットの四辺を取り囲み、前記各半導体ペレットの各辺に対応して設けられたチップ部品列に含まれるチップ部品の長手方向が、前記半導体ペレットの各辺に沿った方向を向いていることを特徴とする。
上記構成によれば、注入樹脂の流れの方向を半導体ペレットのいずれの辺の方向に向けても、半導体ペレット周辺にかかる注入樹脂の圧力を和らげ、ワイヤ流れを抑制することができ、ワイヤボンディングの接続不良を低減することができる。複数のチップ部品と半導体ペレットとの距離を近接させるほど、半導体ペレット周辺にかかる注入樹脂の圧力緩和を効果的に行うことができる。
本発明の樹脂封止型半導体装置のさらに他の態様は、導体回路が設けられた絶縁基材と、前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、前記絶縁基材上に実装された複数のチップ部品と、前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、を備え、前記複数のチップ部品が前記絶縁基材の周縁部に沿って配設され、前記複数のチップ部品の長手方向が、一定の方向に向いていることを特徴とする。
上記構成によれば、注入樹脂の流れの方向を各チップ部品の長手方向と垂直にすることにより、半導体ペレット周辺にかかる注入樹脂の圧力を和らげ、ワイヤ流れを抑制することができ、ワイヤボンディングの接続不良を低減することができる。
本発明の樹脂封止型半導体装置のさらに他の態様は、導体回路が設けられた絶縁基材と、前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、前記絶縁基材上に実装された複数のチップ部品と、前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、を備え、前記複数のチップ部品が前記絶縁基材の周縁部に沿って配設され、前記絶縁基材の各辺に対応して設けられたチップ部品列に含まれるチップ部品の長手方向が、前記絶縁基材の各辺に沿った方向を向いていることを特徴とする。
上記構成によれば、注入樹脂の流れの方向を絶縁基材のいずれの辺の方向に向けても、半導体ペレット周辺にかかる注入樹脂の圧力を和らげ、ワイヤ流れを抑制することができ、ワイヤボンディングの接続不良を低減することができる。
本発明の樹脂封止型半導体装置のさらに他の態様は、導体回路が設けられた絶縁基材と、前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、前記絶縁基材上に実装された複数のチップ部品と、前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、を備え、前記複数のチップ部品からなる２列以上のチップ部品列が前記半導体ペレットのある辺の近傍に配置され、前記複数のチップ部品の長手方向が前記半導体ペレットのある辺の方向を向き、各チップ部品列に含まれる各チップ部品のチップ部品列方向の位置が隣接するチップ部品列に含まれる各チップ部品と互い違いにずれていることを特徴とする。
上記構成によれば、注入樹脂の流れの方向を各チップ部品列のチップ部品の長手方向と垂直にすることにより、注入樹脂の圧力をより効果的に和らげることができ、ワイヤ流れをより効果的に抑制することができ。
本発明の樹脂封止型半導体装置のさらに他の態様は、導体回路が設けられた絶縁基材と、前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、前記絶縁基材上に実装された複数のチップ部品と、前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、を備え、前記複数のチップ部品からなるチップ部品列が前記半導体ペレットのある辺の近傍に配置され、前記複数のチップ部品の長手方向が前記半導体ペレットのある辺の方向を向き、前記チップ部品列上に、ダミーチップ部品が設けられること特徴とする。
上記構成によれば、樹脂封止型半導体装置の構造上、チップ部品を所望の位置に配設できない場合であっても、チップ部品を配設できない位置にダミーチップ部品を用いることにより、半導体ペレットの方に向かう注入樹脂の流れの行く手を確実に遮ることができる。
本発明の他の態様は、導体回路が設けられた絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと表面実装型の複数のチップ部品とを樹脂で封止する半導体装置の製造方法であって、前記半導体ペレットの少なくとも一辺に沿って、チップ部品の長手方向が前記一辺の方向を向くように前記複数のチップ部品を配置する工程と、前記複数のチップ部品の長手方向が前記樹脂の注入方向と実質的に垂直となるように、前記絶縁基材を金型成型器のキャビティに載置する工程と、前記半導体ペレットと前記チップ部品に対して前記樹脂を注入する工程と、を備えることを特徴とする。
上記半導体装置の製造方法によれば、注入樹脂の流れが複数チップ部品により遮蔽されるため、半導体ペレットに接続するワイヤボンディングのワイヤ流れが抑制されるので、樹脂封止時におけるワイヤボンディングの接続不良を抑制することができる。
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
本発明の装置によれば、樹脂封止型半導体装置のワイヤ流れを抑制し、ボンディングワイヤの接続不良を低減することができる。
（実施例１）
図１は、実施例１に係る半導体装置１０の平面図であり、図２は図１のＡ−Ａ線での断面図である。半導体装置１０は、絶縁基材２０、半導体ペレット３０、複数のチップ部品４０、モールド樹脂５０を含む。半導体ペレット３０及び複数のチップ部品４０は絶縁基材２０上に設けられ、トランスファーモールド法により成型されたモールド樹脂５０により封止されている。なお、図１の平面図ではモールド樹脂５０は省略されている。
絶縁基材２０を構成する材料としては、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。絶縁基材２０は、単層でも複層でもよい。
半導体ペレット３０の電極パッド３２は、ワイヤボンディングによって絶縁基材２０上の導体回路（図示せず）を形成するリード電極２２と電気的に接続されており、金線ボンディング３４は、電極パッド３２と絶縁基材２０側のリード電極２２とを接続する。
チップ部品４０は、半導体ペレット３０の四辺を取り囲むように配設され、絶縁基材２０上に設けられた導体回路と接続している。チップ部品４０は、具体的には、コンデンサ、インダクタ、抵抗器などである。チップ部品４０のサイズは一定の形状に規格化されており、いわゆる「1005サイズ」「0603サイズ」及び「0402サイズ」が好適に用いられる。ここで、「1005サイズ」とは、チップ部品４０の寸法が1.0mm×0.5mm×0.5mmであることを意味し、「0603サイズ」とは、チップ部品４０の寸法が0.6mm×0.3mm×0.3mmであることを意味し、「0402サイズ」とは、チップ部品４０の寸法が0.4mm×0.2mm×0.2mmであることを意味する。このように、チップ部品４０の長手方向と垂直方向の投影面積は、短手方向と垂直方向の投影面積より広い。モールド樹脂５０の厚みは少なくともチップ部品４０の高さよりは厚い。
モールド樹脂５０を構成する材料として、エポキシ樹脂等の熱硬化性樹脂が例示される。モールド樹脂５０は、ガラス等のフィラーを含んでもよい。
実施例１では、各半導体ペレット３０を取り囲む複数のチップ部品４０の長手方向は一定の方向を向いている。トランスファーモールド法によってモールド樹脂５０を注入する際に、モールド樹脂５０の流れに対して、チップ部品４０の長手方向が垂直になるようにモールド前の半導体装置１０が配置される。これにより、半導体ペレット３０に向かうモールド樹脂５０の流れは、チップ部品４０によって効果的に遮られるので、半導体ペレット３０に接続された金線ボンディング３４が注入されるモールド樹脂５０から受ける圧力が低減される。このため、モールド樹脂５０の注入時に、ワイヤ流れにより金線ボンディング３４が電極パッド３２又はリード電極２２からはずれたり、隣接する金線ボンディング３４同士が接触するといった現象が抑制され、半導体装置１０の金線ボンディング３４の接続不良が低減される。金線ボンディング３４の接続不良の低減は、半導体装置１０の製造歩留まりの向上に寄与する。
以下に説明する実施例２以降の半導体装置１０の基本構成はチップ部品４０の配置が異なる他は、実施例１と同様であるので、実施例１と同様な構成については適宜説明を省略し、以下では本実施例に特徴的な構成について説明する。
（実施例２）
図３は、実施例２に係る半導体装置１０の平面図である。図３においても、モールド樹脂５０は省略されている。実施例２の半導体装置１０では、各半導体ペレット３０の各辺に対応して設けられた複数のチップ部品４０の長手方向は、半導体ペレット３０の各辺に沿った方向を向いている。このため、トランスファーモールド法によってモールド樹脂５０を注入する際に、モールド樹脂５０の流れに対して、モールド前の半導体装置１０のいずれの辺を向けて配置しても、半導体ペレット３０に流れ込むモールド樹脂５０の流れがチップ部品４０により効果的に遮られるので、半導体装置１０の金線ボンディング３４のワイヤ流れを抑制し、金線ボンディング３４の接続不良を低減することができる。
（実施例３）
図４は、実施例３に係る半導体装置１０の平面図である。図４においても、モールド樹脂５０は省略されている。実施例３の半導体装置１０では、複数のチップ部品４０は、絶縁基材２０の周縁部に沿って配設されている。各チップ部品４０の長手方向は一定の方向を向いている。このような構成によっても、トランスファーモールド法によってモールド樹脂５０を注入する際に、モールド樹脂５０の流れに対して、一定方向に揃えられたチップ部品４０の長手方向が垂直になるようにモールド前の半導体装置１０を配置することにより、半導体ペレット３０に向かうモールド樹脂５０の流れをチップ部品４０によって効果的に遮るので、半導体装置１０の金線ボンディング３４のワイヤ流れを抑制し、金線ボンディング３４の接続不良を低減することができる。
（実施例４）
図５は、実施例４に係る半導体装置１０の平面図である。図５においても、モールド樹脂５０は省略されている。実施例４の半導体装置１０では、複数のチップ部品４０は、実施例３と同様に、絶縁基材２０の周縁部に沿って配設されているが、各チップ部品４０の長手方向は、半導体ペレット３０の各辺に沿った方向を向いている。このため、トランスファーモールド法によってモールド樹脂５０を注入する際に、モールド樹脂５０の流れに対して、モールド前の半導体装置１０のいずれ辺を向けて配置しても、半導体ペレット３０に流れ込むモールド樹脂５０の流れがチップ部品４０により遮られ、ワイヤ流れが抑制される。
（実施例５）
図６は、実施例５に係る半導体装置１０の平面図である。図６においても、モールド樹脂５０は省略されている。実施例５の半導体装置１０では、複数のチップ部品４０は、半導体ペレット３０の一方の辺の近傍に、当該辺と並行するチップ部品列４２及びチップ部品列４４をなして配置されている。チップ部品列４２及びチップ部品列４４に配設されたチップ部品４０は、長手方向が各列方向と同じ方向に向いている。さらに、チップ部品列４２のチップ部品４０は、チップ部品列４４のチップ部品４０に対して、列方向と垂直な方向から見て、互い違いに配置されている。すなわち、チップ部品列４２のチップ部品４０間の隙間の位置は、チップ部品列４４のチップ部品４０間の隙間の位置に対して、列方向にチップ部品４０の長手方向の長さの半分ずつずれている。このような構成にすることにより、トランスファーモールド法によってモールド樹脂５０を注入する際に、モールド樹脂５０の流れに対して、チップ部品列４２及びチップ部品列４４の列方向が垂直になるようにモールド前の半導体装置１０を配置することにより、半導体ペレット３０に向かうモールド樹脂５０の流れをチップ部品４０によってより効果的に遮ることができる。すなわち、図７に示すように、半導体ペレット３０に向かうモールド樹脂５０の流れは、まずチップ部品列４２によって行く手を遮られ、圧力が減衰する。次に、モールド樹脂５０の流れは、チップ部品列４２のチップ部品４０間の隙間を通り、チップ部品列４４により再度行く手を遮られ、圧力が減衰する。
なお、実施例５において、チップ部品列を３列以上なして配置し、各チップ部品列のチップ部品４０を、隣接するチップ部品列のチップ部品４０に対して、列方向と垂直な方向から見て、互い違いに配置することにより、半導体ペレット３０に向かうモールド樹脂５０の流れをさらに効果的に遮ることが可能である。
（実施例６）
図８は、実施例６に係る半導体装置１０の平面図である。図８においても、モールド樹脂５０は省略されている。実施例６の半導体装置１０では、半導体ペレット３０の一方の辺の近傍に、複数のチップ部品４０及び少なくとも１つのダミーチップ部品４６が当該辺と並行して配置されている。ここで、ダミーチップ部品４６とは、半導体装置１０の動作には不要な部品である。ダミーチップ部品４６として、絶縁基材２０上の配線と接続しないチップ部品４０や、チップ部品４０と同型のモックなどを用いることができる。チップ部品４０及びダミーチップ部品４６の長手方向は、列方向と同じ方向を向いている。この構成によれば、半導体装置１０の回路構成上、または半導体装置１０の動作上、チップ部品４０を所望の位置に配設できない場合やチップ部品４０を所望の位置に配設する必要のない場合であっても、所望の位置にダミーチップ部品４６を用いることにより、半導体ペレット３０に向かうモールド樹脂５０の流れの行く手を確実に遮ることができる。
（半導体装置の製造方法）
絶縁基材を用意し、絶縁基材に導体回路を設ける。ウエハ上から半導体ペレットを切り出し、切り出された半導体ペレットを絶縁基材にマウントして、半導体ペレットの電極パッドと導体回路に設けられたリード電極とをワイヤボンディングにより接続する。絶縁基材にマウントされた半導体ペレットの周辺に、上記実施例１乃至６に示したいずれかの配置の複数のチップ部品又はダミーチップ部品を設ける。
次に、半導体ペレット及び複数のチップ部品を樹脂で封止する。図９は、半導体装置１０の封止方法の手順を示す。
(１)金型成型器１００のポット１０４に固形状のモールド樹脂タブレット１０６をセットする。半導体ペレット３０及びチップ部品４０が実装された絶縁基材２０を、金型成型器１００のキャビティ１０２内に設置する。図１０は、金型成型器１００のキャビティ１０２内に実施例１に係る半導体ペレット３０及びチップ部品４０が実装された絶縁基材２０を設置したときの平面図である。流動化したモールド樹脂の流れる方向に対して、チップ部品４０の長手方向が垂直になるようにキャビティ１０２内に絶縁基材２０を載置する。
図９に戻り、(２)金型温度170〜180℃の条件でモールド樹脂タブレット１０６を溶融し、圧力をかけて金型成型器１００内のランナー１０８に流し込む。
(３)金型成型器１００により注入されたモールド樹脂を45〜90秒間加圧し、モールド樹脂が熱硬化後に金型成型器１００を開き、モールド樹脂が成形された絶縁基材２０を取り出す。
このように、トランスファーモールド法による樹脂注入において、樹脂の流れる方向に対して、半導体ペレット３０の周辺近傍に配設されたチップ部品４０の長手方向を垂直にすることにより、樹脂の流れがチップ部品４０により効果的に遮蔽される。このため、樹脂の圧力による金線ボンディング３４のダメージが低減され、金線ボンディング３４の接続状態を良好に保つことができる。なお、樹脂の流れる方向と半導体ペレット３０の周辺近傍に配設されたチップ部品４０の長手方向とがなす角度は、垂直であることが望ましいが、当該角度は必ずしも厳密に垂直である必要はなく、当該角度が少なくとも垂直から±１０度以内の角度領域であれば、樹脂の流れをチップ部品４０の長手方向の側壁で遮断することができ、本願発明の「垂直」の概念に属する。
上記製造方法を用いて、上記実施例１乃至６の各形態の半導体装置を作製したところ、ワイヤ流れが抑制され、金線ボンディングの接続不良が低減されることが確認された。
さらに、ワイヤ流れの抑制効果は、「1005サイズ」「0603サイズ」及び「0402サイズ」ともに、モールド樹脂５０の厚みが、チップ部品４０の高さの２．０倍以下のときに顕著であることが確認された。
また、チップ部品４０のサイズが一種類ではなく、たとえば「1005サイズ」と「0603サイズ」とが混在する場合のように、複数サイズのチップ部品４０が配設される場合には、モールド樹脂５０の厚みが、最もサイズが大きいチップ部品４０の高さの２．０倍以下のときにワイヤ流れの抑制効果が顕著であることが確認された。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
なお、上記実施例においては、絶縁基材上に半導体ペレット及びチップ部品が実装されているが、銅などによる配線パターンを持ちながら半導体ペレット等を支持するためのコアを使用しないコアレスSIP(System in Package)として知られるISB(Integrated System in Board：登録商標)についても本発明が適用され得る。
実施例１に係る半導体装置の平面図である。 図１のＡ−Ａ線での断面図である。 実施例２に係る半導体装置の平面図である。 実施例３に係る半導体装置の平面図である。 実施例４に係る半導体装置の平面図である。 実施例５に係る半導体装置の平面図である。 実施例５に係る半導体装置の樹脂封止時の樹脂の流れを示す図である。 実施例６に係る半導体装置の平面図である。 半導体装置の封止方法の手順を示す図である。 金型成型器のキャビティ内に実施例１に係る半導体ペレット及びチップ部品が実装された絶縁基材を設置したときの平面図である。
符号の説明
１０ 半導体装置、２０ 絶縁基材、３０ 半導体ペレット、４０ チップ部品、５０ モールド樹脂。

Claims (8)

  1. 導体回路が設けられた絶縁基材と、
    前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、
    前記絶縁基材上に実装された複数のチップ部品と、
    前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、
    を備え、
    前記封止樹脂が注入される際に、少なくとも１方向において、前記半導体ペレットに対する前記封止樹脂の流れを遮蔽する位置に前記複数のチップ部品が配置されていることを特徴とする樹脂封止型半導体装置。
  2. 導体回路が設けられた絶縁基材と、
    前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、
    前記絶縁基材上に実装された複数のチップ部品と、
    前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、
    を備え、
    前記複数のチップ部品が前記半導体ペレットの四辺を取り囲み、前記複数のチップ部品の長手方向が、一定の方向に向いていることを特徴とする樹脂封止型半導体装置。
  3. 導体回路が設けられた絶縁基材と、
    前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、
    前記絶縁基材上に実装された複数のチップ部品と、
    前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、
    を備え、
    前記複数のチップ部品が前記半導体ペレットの四辺を取り囲み、前記各半導体ペレットの各辺に対応して設けられたチップ部品列に含まれるチップ部品の長手方向が、前記半導体ペレットの各辺に沿った方向を向いていることを特徴とする樹脂封止型半導体装置。
  4. 導体回路が設けられた絶縁基材と、
    前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、
    前記絶縁基材上に実装された複数のチップ部品と、
    前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、
    を備え、
    前記複数のチップ部品が前記絶縁基材の周縁部に沿って配設され、前記複数のチップ部品の長手方向が、一定の方向に向いていることを特徴とする樹脂封止型半導体装置。
  5. 導体回路が設けられた絶縁基材と、
    前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、
    前記絶縁基材上に実装された複数のチップ部品と、
    前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、
    を備え、
    前記複数のチップ部品が前記絶縁基材の周縁部に沿って配設され、前記絶縁基材の各辺に対応して設けられたチップ部品列に含まれるチップ部品の長手方向が、前記絶縁基材の各辺に沿った方向を向いていることを特徴とする樹脂封止型半導体装置。
  6. 導体回路が設けられた絶縁基材と、
    前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、
    前記絶縁基材上に実装された複数のチップ部品と、
    前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、
    を備え、
    前記複数のチップ部品からなる２列以上のチップ部品列が前記半導体ペレットのある辺の近傍に配置され、前記複数のチップ部品の長手方向が前記半導体ペレットのある辺の方向を向き、各チップ部品列に含まれる各チップ部品のチップ部品列方向の位置が隣接するチップ部品列に含まれる各チップ部品と互い違いにずれていることを特徴とする樹脂封止型半導体装置。
  7. 導体回路が設けられた絶縁基材と、
    前記絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと、
    前記絶縁基材上に実装された複数のチップ部品と、
    前記半導体ペレットと前記複数のチップ部品とを封止する封止樹脂と、
    を備え、
    前記複数のチップ部品からなるチップ部品列が前記半導体ペレットのある辺の近傍に配置され、前記複数のチップ部品の長手方向が前記半導体ペレットのある辺の方向を向き、前記チップ部品列上に、ダミーチップ部品が設けられること特徴とする樹脂封止型半導体装置。
  8. 導体回路が設けられた絶縁基材上に設けられ、前記導体回路とワイヤボンディングされた半導体ペレットと表面実装型の複数のチップ部品とを樹脂で封止する樹脂封止型半導体装置の製造方法であって、
    前記半導体ペレットの少なくとも一辺に沿って、チップ部品の長手方向が前記一辺の方向を向くように前記複数のチップ部品を配置する工程と、
    前記複数のチップ部品の長手方向が前記樹脂の注入方向と実質的に垂直となるように、前記絶縁基材を金型成型器のキャビティに載置する工程と、
    前記半導体ペレットと前記複数のチップ部品に対して前記樹脂を注入する工程と、
    を備えることを特徴とする樹脂封止型半導体装置の製造方法。
JP2004088054A 2004-03-24 2004-03-24 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 Expired - Lifetime JP4429054B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004088054A JP4429054B2 (ja) 2004-03-24 2004-03-24 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
US11/054,039 US7709941B2 (en) 2004-03-24 2005-02-08 Resin-sealed semiconductor device and method of manufacturing the same
TW094104584A TWI256117B (en) 2004-03-24 2005-02-17 Resin-sealed semiconductor device and method of manufacturing the same
CNB2005100591375A CN100411156C (zh) 2004-03-24 2005-03-24 树脂密封型半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004088054A JP4429054B2 (ja) 2004-03-24 2004-03-24 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005277097A true JP2005277097A (ja) 2005-10-06
JP4429054B2 JP4429054B2 (ja) 2010-03-10

Family

ID=34988828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004088054A Expired - Lifetime JP4429054B2 (ja) 2004-03-24 2004-03-24 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7709941B2 (ja)
JP (1) JP4429054B2 (ja)
CN (1) CN100411156C (ja)
TW (1) TWI256117B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294664A (ja) * 2006-04-25 2007-11-08 Pioneer Electronic Corp 電子基板及びその製造方法
JP2011009257A (ja) * 2009-06-23 2011-01-13 Denso Corp 電子装置の製造方法
JP2014506395A (ja) * 2010-12-14 2014-03-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 成形体を有する電子ユニットを製造する方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007135737A1 (ja) * 2006-05-24 2007-11-29 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP5668866B2 (ja) * 2011-10-14 2015-02-12 株式会社村田製作所 部品内蔵樹脂基板
US9257412B2 (en) 2012-09-12 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Stress reduction apparatus
JP6281506B2 (ja) * 2015-02-24 2018-02-21 トヨタ自動車株式会社 半導体モジュール
US10325783B2 (en) * 2015-06-09 2019-06-18 Infineon Technologies Ag Semiconductor device including structure to control underfill material flow
CN110600432A (zh) * 2019-05-27 2019-12-20 华为技术有限公司 一种封装结构及移动终端

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04164352A (ja) * 1990-10-29 1992-06-10 Nec Corp 混成集積回路装置
JPH0917912A (ja) 1995-06-27 1997-01-17 Rohm Co Ltd 樹脂封止型半導体装置
JPH1131704A (ja) 1997-07-10 1999-02-02 Denso Corp 半導体装置の製造方法
JPH11251344A (ja) 1998-03-02 1999-09-17 Hitachi Cable Ltd ホールセンサの製造方法
US6172567B1 (en) * 1998-08-31 2001-01-09 Hitachi, Ltd. Radio communication apparatus and radio frequency power amplifier
JP2001326238A (ja) * 2000-05-17 2001-11-22 Toshiba Corp 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
JP2003078077A (ja) 2001-09-05 2003-03-14 Sanyo Electric Co Ltd カメラモジュール
JP2003234364A (ja) 2002-02-06 2003-08-22 Hitachi Ltd ワイヤ変形予測装置およびワイヤ変形予測方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294664A (ja) * 2006-04-25 2007-11-08 Pioneer Electronic Corp 電子基板及びその製造方法
JP2011009257A (ja) * 2009-06-23 2011-01-13 Denso Corp 電子装置の製造方法
JP2014506395A (ja) * 2010-12-14 2014-03-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 成形体を有する電子ユニットを製造する方法

Also Published As

Publication number Publication date
JP4429054B2 (ja) 2010-03-10
CN1674265A (zh) 2005-09-28
CN100411156C (zh) 2008-08-13
TWI256117B (en) 2006-06-01
US7709941B2 (en) 2010-05-04
TW200532871A (en) 2005-10-01
US20050212146A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
US7268439B2 (en) Semiconductor device having resin-sealed area on circuit board thereof
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
JP5467959B2 (ja) 半導体装置
US20030211659A1 (en) BOC BGA package for die with I-shaped bond pad layout
US20100123226A1 (en) Semiconductor package
TWI655729B (zh) 一種封裝結構及其製造方法
US20090017583A1 (en) Double encapsulated semiconductor package and manufacturing method thereof
JPH0846136A (ja) 半導体装置
US7709941B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
US8203199B2 (en) Tie bar and mold cavity bar arrangements for multiple leadframe stack package
JP2005150670A (ja) 半導体モジュールの製造方法及びそれに用いられる印刷回路基板
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
CN103650135B (zh) 半导体装置
US6750533B2 (en) Substrate with dam bar structure for smooth flow of encapsulating resin
WO2003050869A1 (en) Packaged integrated circuit and method therefor
US10186432B2 (en) Method for manufacturing semiconductor device
US7911039B2 (en) Component arrangement comprising a carrier
JP4732138B2 (ja) 半導体装置及びその製造方法
JP2014165491A (ja) 基板ストリップ
JP2009016738A (ja) 半導体装置
US8039941B2 (en) Circuit board, lead frame, semiconductor device, and method for fabricating the same
KR100804509B1 (ko) 반도체 몰드금형의 세정용 더미
US6875639B2 (en) Semiconductor device and method of manufacturing the same
US20080105974A1 (en) Package structure and package substrate thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4429054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4