JP2007294664A - 電子基板及びその製造方法 - Google Patents
電子基板及びその製造方法 Download PDFInfo
- Publication number
- JP2007294664A JP2007294664A JP2006120611A JP2006120611A JP2007294664A JP 2007294664 A JP2007294664 A JP 2007294664A JP 2006120611 A JP2006120611 A JP 2006120611A JP 2006120611 A JP2006120611 A JP 2006120611A JP 2007294664 A JP2007294664 A JP 2007294664A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- wiring
- electronic
- semiconductor element
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
【課題】電子基板において、配線や端子の露出部分を樹脂により確実に被覆して、直接プローブすることにより不正にデータをモニタリング、解析することを防止する。
【解決手段】電子基板は、配線を備える配線基板1上に電子部品4が配置されてなる。電子部品の端子の露出部分には樹脂コーティング5がなされる。樹脂コーティングにより、基板上の露出部分に対して、外部から電気的に接触して信号やデータをモニタリングすることが防止される。また、樹脂コーティングされている電子部品と、それに隣接する半導体素子2との間にはダミー素子9が設けられる。これにより、塗布した樹脂が半導体素子側へ流れることが防止できる。よって、電子部品に対して十分な量の樹脂を適用することができ、樹脂コーティングを確実に行うことができる。
【選択図】図5
【解決手段】電子基板は、配線を備える配線基板1上に電子部品4が配置されてなる。電子部品の端子の露出部分には樹脂コーティング5がなされる。樹脂コーティングにより、基板上の露出部分に対して、外部から電気的に接触して信号やデータをモニタリングすることが防止される。また、樹脂コーティングされている電子部品と、それに隣接する半導体素子2との間にはダミー素子9が設けられる。これにより、塗布した樹脂が半導体素子側へ流れることが防止できる。よって、電子部品に対して十分な量の樹脂を適用することができ、樹脂コーティングを確実に行うことができる。
【選択図】図5
Description
本発明は、半導体素子や抵抗素子などの電子部品が配置された電子基板に関する。
各種電子機器においては、プリント配線基板上に半導体素子や電子部品が装着された基板(以下、「電子基板」と呼ぶ。)が用いられる。通常、電子基板上に設けられた配線や、半導体素子、抵抗素子などの電子部品の端子は露出されており、その配線や端子に外部から電気的に接触(以下、「プローブ」とも呼ぶ。)することにより、信号を検出することができる。しかし、電子基板内を通る信号は、機密情報である場合や、著作権の保護対象である場合などがあり、そのような場合にはユーザによる不正なモニタリングや解析を防止する必要がある。このため、露出した端子を樹脂などにより被覆する方法が考えられる。しかし、端子に対して液状の樹脂を塗布した場合に、その樹脂が被覆すべき領域外へ流れてしまうと、被覆が不十分となってしまうことがある。
なお、特許文献1には、半導体のワイヤボンディングにおいて、注入樹脂の流動に起因するワイヤ流れを防止する手法が記載されている。
本発明が解決しようとする課題としては、上記のものが一例として挙げられる。本発明は、電子基板において、配線や端子の露出部分を樹脂により確実に被覆して、直接プローブすることにより不正にデータをモニタリング、解析することを防止することを目的とする。
請求項1に記載の発明は、電子基板であって、配線を有する配線基板と、前記配線基板上に配置された半導体素子及び電子部品と、を備え、前記電子部品の少なくとも端子の露出部分は樹脂コーティングされており、前記樹脂コーティングされている電子部品と、当該電子部品に隣接する半導体素子との間には、ダミー素子が配置されていることを特徴とする。
請求項5に記載の発明は、電子基板の製造方法であって、配線を有する配線基板上に半導体素子及び電子部品を配置する部品配置工程と、電子部品と、当該電子部品に隣接する半導体素子との間にダミー素子を配置するダミー素子配置工程と、前記電子部品の少なくとも端子の露出部分に樹脂コーティングを施すコーティング工程と、を有することを特徴とする。
本発明の好適な実施形態では、電子基板は、配線を有する配線基板と、前記配線基板上に配置された半導体素子及び電子部品と、を備え、前記電子部品の少なくとも端子の露出部分は樹脂コーティングされており、前記樹脂コーティングされている電子部品と、当該電子部品に隣接する半導体素子との間には、ダミー素子が配置されている。
上記の電子基板は、各種電子機器の基板として構成することができ、配線を備える配線基板上に電子部品が配置されてなる。電子部品としては、IC、LSIなどの半導体素子と、抵抗、コンデンサ、インダクタなどのチップ部品とが含まれる。電子部品の少なくとも端子の露出部分には樹脂コーティングがなされる。樹脂コーティングにより、端子の露出部分に対して、外部から電気的に接触して信号やデータをモニタリングすることが防止される。また、樹脂コーティングされている電子部品と、それに隣接する半導体素子との間にはダミー素子が設けられている。これにより、電子部品に対して液状の樹脂を塗布してコーティングを施す際に、塗布した樹脂が半導体素子側へ流れることが防止できる。よって、電子部品に対して十分な量の樹脂を適用することができ、樹脂コーティングを確実に行うことができる。
上記の電子基板の一態様では、前記ダミー素子の高さは、前記樹脂コーティングされている電子部品の高さより高い。これにより、電子部品に塗布された樹脂がダミー素子を越えて半導体素子側へ流れることを抑制できる。
上記の電子基板の他の一態様では、前記ダミー素子は、平面形状が矩形であり、前記電子部品に隣接する半導体素子の当該ダミー素子と隣接する辺と、当該ダミー素子の長手方向とが略平行となるように前記配線基板上に配置されている。これにより、ダミー素子はその長さ全体で樹脂の流れを阻止することができ、樹脂の流れ止めとして高い効果を得ることができる。
上記の電子基板の他の一態様では、前記ダミー素子は、前記配線基板の配線と電気的に接続されていない。これにより、電子基板上に形成された電子回路に対してダミー素子が電気的に影響を与えることが防止できる。
本発明の他の実施形態では、電子基板の製造方法は、配線を有する配線基板上に半導体素子及び電子部品を配置する部品配置工程と、電子部品と、当該電子部品に隣接する半導体素子との間にダミー素子を配置するダミー素子配置工程と、前記電子部品の少なくとも端子の露出部分に樹脂コーティングを施すコーティング工程と、を有する。
この方法によって製造された電子基板では、基板上の露出部分に対して樹脂コーティングがなされる。その際、ダミー素子が樹脂の不要な流れを阻止するので、対象となる電子部品のコーティング品質を高めることができる。
以下、図面を参照して本発明の好適な実施例について説明する。
図1は、本発明を適用した電子基板の概略構成を示す平面図である。図1において、プリント配線基板1(以下、単に「配線基板」とも呼ぶ。)には、予め配線パターンが形成されている。なお、図1においては図示を省略しているが、配線基板1には、基板表面に配線が設けられるとともに、基板内部にも配線が設けられている。以下の説明では、配線基板1の内部に設けられた配線を「内層配線」と呼び、配線基板1の表面に設けられた配線(即ち、配線基板1上で露出している配線)を「表面配線」と呼ぶことにする。
配線基板1上には、半導体素子2及び3が配置されている。なお、半導体素子とは、IC、LSIなどを含む概念である。半導体素子2は、いわゆるBGA(Ball Grid Array)タイプであり、平坦なパッケージの下面に外部入出力用のパッドが並んで設けられたものである。一方、半導体素子3は、いわゆるQFP(Quad Flat Package)タイプであり、外部入出力用の端子をパッケージの四辺に配置したものである。
また、配線基板1上には、さらに抵抗素子などのチップ部品4が設けられている。なお、チップ部品とは、抵抗、コンデンサ、インダクタ、フィルタ素子などの各種チップを含む概念である。本明細書では、「電子部品」の語は、半導体素子とチップ部品を含む概念とする。また、各種電子部品が設けられた状態の配線基板1を「電子基板」と呼ぶこととする。
図1に示すように、QFPタイプの半導体素子3は、その四辺に設けられた端子部分が樹脂5によりコーティングされている。一般的にICやLSIなどの端子情報はユーザが入手可能である。QFPタイプの半導体素子3は端子が露出しているので、そのままでは外部からのプローブができてしまう。しかし、端子を樹脂5でコーティングすることにより、端子への電気的な接触ができなくなるので、信号をモニタリングすることは不可能となる。なお、BGAタイプの半導体素子2の場合は、たとえ端子情報が入手できたとしても、パッケージ下面に設けられた端子に接触することは不可能に近いので、樹脂コーティングを施していない。
また、抵抗などのチップ部品4も必要に応じて、樹脂5によりコーティングされる。チップ部品4は、ICやLSIなどの半導体素子と比べて一般的に小型であるので、端子部分のみでなく、部品全体を樹脂によりコーティングすればよい。さらには、配線基板1の表面に露出状態で設けられた表面配線7bも、必要に応じて樹脂5によりコーティングされる。配線基板1においては、機密性のある信号の配線は可能な限り配線基板1内部の内層配線を用いるが、例えば半導体素子の端子との接続部などは配線基板1の表面に表面配線を設けなければならない場合がある。そのような箇所に、上記のように樹脂5がコーティングされる。これにより、端子や配線を直接プローブすることにより、内部を通る信号をモニタリングすることが防止される。
コーティングに用いる樹脂5としては、例えばエポキシ樹脂などの熱硬化性樹脂を使用することが好ましい。エポキシ樹脂は、一般ユーザが入手可能なアルコール系、塗料用シンナーなどにより溶解しない。また、コーティングされた樹脂5を化学的に破壊するには工業用途のエポキシ溶解溶剤や発煙硝酸が必要となるため、一般的には困難である。また、樹脂5を機械的に破壊する場合は、粘着強度が大幅に低下する200°C以上に加熱しながら樹脂5を削り取る必要があり、これも困難である。このように、エポキシ樹脂などにで露出部分をコーティングすることにより、外部からプローブすることによる不正な信号のモニタリングを防止することができる。
なお、図1の例では、樹脂5によるコーティングは、半導体素子3の四辺に沿って施されているが、半導体素子3全体を覆うように施しても構わない。また、図1においては説明の便宜上、樹脂5が半透明であり、被覆された端子が見えるように図示されているが、実際には樹脂5は半透明であっても不透明であってもよい。特に、樹脂5を不透明にすれば、各端子の位置を特定することも難しくなり、信号のモニタリングの防止効果はさらに高まる。
また、電子基板における部品の配置を、ユーザが目視で配線パターンを追跡することにより信号の流れが理解できるようなデザインとしないことも有効である。例えば、バスラインなどの回路上にはダンピング抵抗などの部品を配置することが多い。その場合、バスラインの本数や配置に特徴を持ちやすいので、そのような場所には部分的に樹脂コーティングを行うことが望ましい。即ち、基本的には、露出した端子や配線の部分をコーティングすればよいが、上記のように露出していない内層配線であっても、それが見えることにより信号の流れなどが推定されやすい場合には、そのような内層配線上にも不透明な樹脂によるコーティングを施すことが好ましい。この場合の樹脂コーティングは目隠しとして機能する。
図2は、図1に示した電子基板における、QFPタイプの半導体素子3の切断線X1−X2に沿った部分断面図である。配線基板1の内部には内層配線7aが設けられており、配線基板1の表面には表面配線7bが設けられている。そして、内層配線7aと表面配線7bは導通穴8(ビアホール:Via Hole)により電気的に接続されている。
また、配線基板1上には、半導体素子3のパッケージが配置されており、半導体素子3の端子3aは表面配線7b上で半田6により半田付けされている。この半田付けされた部分を覆うように、樹脂5がコーティングされている。即ち、樹脂5は、配線基板1上の表面配線7b、半導体素子3の端子3a及びそれらの半田付け部分を含む全ての露出部分を覆っている。これにより、配線基板1の配線と半導体素子3の端子との接続部分を外部からプローブすることが防止される。
図3は、電子基板上に設けられる電子回路の一例を示すブロック図である。この電子回路10は、音楽データの再生回路であり、信号ソース11からCPU12へ暗号化された音楽データS1が出力される。CPU12は、この音楽データS1を音楽データS2として復号IC13へ供給する。復号IC13は、音楽データS2を復号化し、暗号化されていないデータ(以下、「生データ」と呼ぶ。)S3としてCPU12へ送る。CPU12は、生データS3を生データS4として再生IC14へ送る。再生IC14は、生データS4に対して必要な信号処理を行い、音声信号S5として図示しない再生ユニットへ送る。
上記の例では、暗号化されていない状態の生データS3及びS4のモニタリングを特に防止する必要がある。従って、CPU12、復号IC13及び再生IC14のうちQFPタイプの半導体素子については、生データS3及びS4が入出力される端子の部分に、図2に例示する方法で樹脂コーティングを施す。また、生データS3及びS4が流れる半導体素子間の配線のうち表面配線となっている箇所には樹脂コーティングを施す。また、これらの配線上に例えば抵抗などの電子部品が設けられている場合には、その電子部品にも樹脂コーティングを施す。これにより、生データS3及びS4のモニタリングが防止できる。
なお、図3においては説明の便宜上、データS1〜S4を1本のデータ線で示しているが、実際には、1つのデータは複数ビットのデジタルデータで構成され、複数本のデータ線により1つの音楽データが入出力されることが多い。このような場合には、安全性の面からは全ての信号線をコーティングすることが好ましい。しかし、全てのデータ線をコーティングするとその分コストが増大することになる。また、樹脂コーティング箇所が多いほど、基板の故障、修理などの必要が生じた場合の手間が増大してしまう。よって、複数本のデータ線全部ではなく、一部についてのみ樹脂コーティングを行うこととしてもよい。また、データ線のみならず、制御信号線のいくつかを樹脂コーティングすることとしてもよい。
次に、本発明の特徴部分であるダミー素子の配置について説明する。図4(a)は、抵抗素子を樹脂コーティングした例を示す平面図であり、図4(b)はその断面図である。図4(a)において、3つの抵抗のうち中央にある抵抗4xがコーティングの対象となる部品であるとする。この場合、抵抗4xに対して樹脂5を塗布すると、塗布した状態の樹脂5は液状であるため、それに隣接するBGAタイプの半導体素子2の方向へ流れる。特に、図4(b)に示すように、BGAタイプの半導体素子2は、パッケージの下面に入出力用のパッド2aが設けられているため、パッケージ自体は配線基板1の表面から浮いた状態となっており、配線基板1とパッケージとの間に液状の樹脂5が流れ込み易い。このため、半導体素子2の方へ流れた分だけ、抵抗4xのコーティングに使用される樹脂5の量が減少することとなり、その結果、抵抗4xのコーティングが不十分となるという問題が生じる。また、このように半導体素子2の下に樹脂5が流れ込むと、樹脂5により半導体素子2が配線基板1に接着される。よって、修理などの必要が生じたときに半導体素子2を取り外すことが困難となるという不具合も同時に生じる。
そこで、本実施例ではダミー素子を使用する。図5にダミー素子を使用した場合の樹脂コーティング例を示す。図5(a)は、ダミー素子を用いて抵抗素子を樹脂コーティングした例を示す平面図であり、図5(b)はその断面図である。図5(a)及び図5(b)に示すように、コーティング対象部品である抵抗4xと、それに隣接するBGAタイプの半導体素子2との間にダミー素子9を配置する。これにより、抵抗4xに対して塗布した液状の樹脂5は半導体素子2の方へ流れるが、ダミー素子9により流動を妨げられ、半導体素子2までは到達しない。即ち、ダミー素子9は、樹脂5の流動を阻止する壁(流れ止め)として機能する。従って、塗布した樹脂5を抵抗4xのコーティングに効果的に使用することができ、抵抗4xのコーティングが不十分となることを防止できる。同時に、半導体素子2が配線基板1に接着されてしまうことも防止できる。
図5(b)に示すように、ダミー素子9の高さは、コーティング対象部品である抵抗4xの高さよりも高いことが好ましい。これにより、抵抗4xに塗布した樹脂5がダミー素子9を乗り越えて半導体素子2側へ流れることが防止できる。なお、ダミー素子としては、抵抗、コンデンサ、インダクタ、フィルタ素子などの各種電子部品を使用することができる。但し、一般的には抵抗などは比較的高さが低いが、コンデンサ、インダクタ、フィルタ素子などは比較的高さが高い。特に、コンデンサ、インダクタなどはその容量、インダクタンスなどによって高さが変わるので、必要な高さのダミー素子として使用しやすい。
また、ダミー素子9は、その両端子を設置(GROUND)電位とする、又は電気的に非接続状態とするなどして、電子基板に設けられた回路に対して影響を与えないようにすることが望ましい。
図6(a)に2つのダミー素子を用いた場合の樹脂コーティング例を示す。複数のダミー素子9を配置すれば、より広い範囲で樹脂の流れ止め効果を得ることができる。この場合、図示のように、ある程度狭い間隔で複数のダミー素子を並べて配置すれば、それらの間に間隙が存在しても、樹脂がその間隙に流れ込むことは少ない。
上記のように樹脂の流れ止めとして機能するという観点から、ダミー素子9は、その平面形状が矩形である場合、長手方向と、それに隣接する半導体素子の辺の方向とが略平行となるように配置されることが好ましい。即ち、図6(a)において、ダミー素子9の長手方向D2と、それに隣接する半導体素子2の辺2bの方向D1とは略平行となっている。これにより、ダミー素子9は樹脂の流れを効率よく制止することができる。なお、図6(a)は2つのダミー素子9を用いた場合を示しているが、図5(a)に示すように、1つのダミー素子9を用いる場合でも、その長手方向と、隣接する半導体素子の辺の方向が略平行となることが好ましい。
図6(b)に他の樹脂コーティング例を示す。この例では、3つの抵抗4xがコーティング対象部品となっており、樹脂5を塗布する図示しないノズルなどが矢印D3の方向に移動することにより3つの抵抗4xに順に樹脂5を塗布する。このような場合、ダミー素子9は、樹脂を塗布するノズルの移動方法D3に対して、その長手方向D2が略垂直となるように配置されることが好ましい。これは、塗布した樹脂5はノズルの移動方向D3に流動しやすいため、それに対して長辺が垂直となるようにダミー素子9を配置することが効果的だからである。
次に、電子基板の製造方法について説明する。図7は、本発明による電子基板の製造方法を示すフローチャートである。まず、回路設計に従って内面配線及び表面配線が形成された配線基板1が作製される(ステップS11)。次に、配線基板1上の対応箇所に、IC、LSIなどの半導体素子、抵抗、コンデンサなどのチップ部品、並びにダミー素子を取り付ける(ステップS12)。次に、半導体素子やチップ部品が取り付けられた配線基板1上の必要箇所に、樹脂コーティングを施す(ステップS13)。具体的には、熱硬化性の樹脂を微小なノズルなどから滴下して塗布し、必要に応じて加熱することにより樹脂を硬化させる。こうして電子基板の必要箇所に樹脂コーティングが施される。
1 配線基板
2、3 半導体素子
4 チップ部品
5 樹脂
6 半田
7 配線
8 導通穴
2、3 半導体素子
4 チップ部品
5 樹脂
6 半田
7 配線
8 導通穴
Claims (5)
- 配線を有する配線基板と、
前記配線基板上に配置された半導体素子及び電子部品と、を備え、
前記電子部品の少なくとも端子の露出部分は樹脂コーティングされており、
前記樹脂コーティングされている電子部品と、当該電子部品に隣接する半導体素子との間には、ダミー素子が配置されていることを特徴とする電子基板。 - 前記ダミー素子の高さは、前記樹脂コーティングされている電子部品の高さより高いことを特徴とする請求項1に記載の電子基板。
- 前記ダミー素子は、平面形状が矩形であり、前記電子部品に隣接する半導体素子の当該ダミー素子と隣接する辺と、当該ダミー素子の長手方向とが略平行となるように前記配線基板上に配置されていることを特徴とする請求項1又は2に記載の電子基板。
- 前記ダミー素子は、前記配線基板の配線と電気的に接続されていないことを特徴とする請求項1乃至3のいずれか一項に記載の電子基板。
- 配線を有する配線基板上に半導体素子及び電子部品を配置する部品配置工程と、
電子部品と、当該電子部品に隣接する半導体素子との間にダミー素子を配置するダミー素子配置工程と、
前記電子部品の少なくとも端子の露出部分に樹脂コーティングを施すコーティング工程と、を有することを特徴とする電子基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006120611A JP2007294664A (ja) | 2006-04-25 | 2006-04-25 | 電子基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006120611A JP2007294664A (ja) | 2006-04-25 | 2006-04-25 | 電子基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007294664A true JP2007294664A (ja) | 2007-11-08 |
Family
ID=38764986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006120611A Pending JP2007294664A (ja) | 2006-04-25 | 2006-04-25 | 電子基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007294664A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040126A (ja) * | 2009-08-07 | 2011-02-24 | Nidec Sankyo Corp | 磁気ヘッド装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57197647A (en) * | 1981-05-29 | 1982-12-03 | Hitachi Ltd | Shift device |
JPH03254134A (ja) * | 1990-03-05 | 1991-11-13 | Taiyo Yuden Co Ltd | 電子部品の樹脂封止方法 |
JP2000244104A (ja) * | 1999-02-18 | 2000-09-08 | Kojima Press Co Ltd | 基板のコーティング剤流れ防止構造 |
JP2004349399A (ja) * | 2003-05-21 | 2004-12-09 | Nec Corp | 部品実装基板 |
JP2005277097A (ja) * | 2004-03-24 | 2005-10-06 | Sanyo Electric Co Ltd | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
-
2006
- 2006-04-25 JP JP2006120611A patent/JP2007294664A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57197647A (en) * | 1981-05-29 | 1982-12-03 | Hitachi Ltd | Shift device |
JPH03254134A (ja) * | 1990-03-05 | 1991-11-13 | Taiyo Yuden Co Ltd | 電子部品の樹脂封止方法 |
JP2000244104A (ja) * | 1999-02-18 | 2000-09-08 | Kojima Press Co Ltd | 基板のコーティング剤流れ防止構造 |
JP2004349399A (ja) * | 2003-05-21 | 2004-12-09 | Nec Corp | 部品実装基板 |
JP2005277097A (ja) * | 2004-03-24 | 2005-10-06 | Sanyo Electric Co Ltd | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040126A (ja) * | 2009-08-07 | 2011-02-24 | Nidec Sankyo Corp | 磁気ヘッド装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8522051B2 (en) | Protection for circuit boards | |
JP4595823B2 (ja) | ボールグリッドアレイ | |
US7872346B1 (en) | Power plane and land pad feature to prevent human metal electrostatic discharge damage | |
US20080225500A1 (en) | Printed circuit board unit and printed wiring board | |
US20060288567A1 (en) | Sacrificial component | |
JP2008166403A (ja) | プリント配線板、プリント回路板、およびプリント回路板の接合部検査方法 | |
KR101693747B1 (ko) | 전자소자 내장 기판 및 그 제조 방법 | |
JP2010016330A (ja) | 回路配線を有する回路基板およびその製造方法、ならびに回路配線を有する半導体パッケージ | |
JP4905507B2 (ja) | プローブカード | |
EP2962535B1 (en) | Package substrate with testing pads on fine pitch traces | |
JP2007294664A (ja) | 電子基板及びその製造方法 | |
KR20070076188A (ko) | 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈 | |
KR20100026400A (ko) | 반도체 패키지용 기판 및 이를 갖는 반도체 패키지 | |
JP4996193B2 (ja) | 配線基板、半導体パッケージ | |
JP4961148B2 (ja) | Icパッケージ、電子制御装置およびインターポーザ基板 | |
JP2007294663A (ja) | 電子基板及びその製造方法 | |
KR20150112937A (ko) | 반도체 집적 회로 | |
US20080157334A1 (en) | Memory module for improving impact resistance | |
JP3497433B2 (ja) | 電子部品保護装置並びに電子部品の改変検出方法 | |
JP2010118592A (ja) | 半導体装置 | |
US11765817B2 (en) | Control device and manufacturing method of control device | |
JP4716199B2 (ja) | 耐タンパリング構造 | |
US7167374B2 (en) | Circuit substrate and electronic equipment | |
US20120281377A1 (en) | Vias for mitigating pad delamination | |
US20080088017A1 (en) | Semiconductor integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |