CN110600432A - 一种封装结构及移动终端 - Google Patents
一种封装结构及移动终端 Download PDFInfo
- Publication number
- CN110600432A CN110600432A CN201910754539.9A CN201910754539A CN110600432A CN 110600432 A CN110600432 A CN 110600432A CN 201910754539 A CN201910754539 A CN 201910754539A CN 110600432 A CN110600432 A CN 110600432A
- Authority
- CN
- China
- Prior art keywords
- cover
- substrate
- package structure
- pressure sensitive
- sensitive device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
本申请提供了一种封装结构及移动终端,该封装结构包括基板,基板具有设置有器件的第一表面。该封装结构还包括密封腔体罩,用来保护压力敏感器件。该密封腔体罩与基板密封连接。在设置该压力敏感器件时,压力敏感器件位于密封腔体罩的保护腔体内并与基板电连接。此外,该封装结构还包括第一封装层,该第一封装层用于封装基板的第一表面上的器件,并且封装密封腔体罩。在形成第一封装层时,需要用到封装模流工艺,该封装模流随着系统集成的尺寸和集成度的增加,使得模流压力参数有增大的趋势,而在本申请中通过设置的密封腔体罩保护压力敏感器件,通过密封腔体罩承受模流压力,从而提高了压力敏感器件的安全性,进而提高了封装结构的质量。
Description
本申请要求在2019年5月27日提交中华人民共和国知识产权局、申请号为201910443664.8、发明名称为“一种封装结构及终端设备”的中国专利申请的优先权,其全部内容通过引用结合在本申请中。
技术领域
本申请涉及到封装技术领域,尤其涉及到一种封装结构及移动终端。
背景技术
系统级封装芯片应用于终端产品如手机、手表和系统板模块产品的场景越来越多,如射频的封装芯片已经使用了系统级封装,可穿戴智能手表也已经应用了系统级封装设计。系统级封装芯片的制造过程中需要进行封装处理,这里需要用到封装模流工艺。封装模流随着系统集成的尺寸和集成度的增加,对模流填充性要求也只会越来越高,这使得模流压力参数有增大的趋势,同时封装集成度提升要求封装内使用的器件要尽量使用裸芯片进行组装。原有封装尺寸不大情况下使用裸芯片时,模流压力相对不大,对模流器件的压力损伤较小。封装内器件的焊点密度增加带来焊点高度隙减小以及芯片的数量增加都会要求模流压力增加从而实现更可靠的填充,对封装内的裸芯片及模流压力敏感器件(滤波器、晶振等)的可靠性带来了新挑战。现有的封装工艺下模具注塑压力一般在5-10MPa,而部分器件在6MPa的时候就已经发生模压过大导致失效问题。
发明内容
本申请提供了一种封装结构及移动终端,用以提高移动终端的压力敏感器件的安全性,进而提高封装结构的质量。
第一方面,提供了一种封装结构,该封装结构应用于移动终端,其中,该封装结构包括基板,该基本用于承载器件,且基板具有第一表面,在设置器件时,可以将器件设置在第一表面。此外,该封装结构还包括密封腔体罩,该密封腔体罩作为一个保护装置,用来保护设置在第一表面的器件中的不能承受较大压力的器件。该密封腔体罩设置在所述基板的第一表面并与所述基板密封连接,此外,所述密封腔体罩具有保护腔体,待保护的器件可以位于保护腔体内。其中待保护的器件为压力敏感器件,该压力敏感器件为上述的不能承受较大压力的器件,在设置该压力敏感器件时,压力敏感器件位于所述保护腔体内并与所述基板电连接。此外,该封装结构还包括第一封装层,该第一封装层用于封装基板的第一表面上的器件,并且封装所述密封腔体罩。在形成第一封装层时,需要用到封装模流工艺,该封装模流随着系统集成的尺寸和集成度的增加,使得模流压力参数有增大的趋势,而在本申请中通过设置的密封腔体罩保护压力敏感器件,通过密封腔体罩承受模流压力,从而提高了压力敏感器件的安全性,进而提高了封装结构的质量。
在一个具体的可实施方案中,所述密封腔体罩与所述基板密封连接。通过密封腔体罩与基板密封连接,实现保护腔体与外界的隔离。
在一个具体的可实施方案中,所述密封腔体罩与所述基板焊接连接或粘接连接。通过不同工艺实现密封连接效果。
在一个具体的可实施方案中,所述密封腔体罩与所述压力敏感器件之间间隔有间隙。提高了压力敏感器件的安全性。
在一个具体的可实施方案中,所述密封腔体罩包括环形的保护壁,以及覆盖在所述保护壁的保护盖,且所述保护盖与所述保护壁之间密封连接。通过不同的结构实现密封腔体罩。
在一个具体的可实施方案中,所述保护壁与所述保护盖为一体结构。通过不同的结构实现密封腔体罩。
在一个具体的可实施方案中,所述密封腔体罩为金属、陶瓷材质制备的密封腔体罩。通过不同材质制备密封腔体罩。
在一个具体的可实施方案中,所述密封腔体罩包括第二封装层,且所述第二封装层包裹所述压力敏感器件。通过第二封装层对压力敏感器件进行保护。
在一个具体的可实施方案中,所述第二封装层到压力敏感器件的厚度大于设定厚度,以保证第二封装层能够承受模流压力。
在一个具体的可实施方案中,所述密封腔体罩包括:环绕所述压力敏感器件的限位罩,以及填充在所述限位罩内且包裹所述压力敏感器件的第三封装层。通过限位罩保证第三封装层成型,并通过第三封装层保护压力敏感器件。
在一个具体的可实施方案中,所述限位罩背离所述第一表面的一面设置有开口。通过该开口填充第三封装层。
在一个具体的可实施方案中,还包括覆盖在所述开口的限位板,且所述限位板与所述限位罩密封连接。通过限位板再次进行密封,保护压力敏感器件。
第二方面,提供了一种移动终端,该移动终端包括壳体,以及设置在所述壳体内的上述任一项所述的封装结构。
附图说明
图1为本申请实施例提供的移动终端的结构示意图;
图2为本申请实施例提供的第一种封装结构的示意图;
图3a为本申请实施例提供的密封腔体罩与基板的一种连接方式示意图;
图3b为本申请实施例提供的密封腔体罩与基板的另一种连接方式示意图;
图4a为本申请实施例提供的密封腔体罩的一种结构示意图;
图4b为本申请实施例提供的密封腔体罩的另一种结构示意图;
图5a为现有技术中封装结构的示意图;
图5b为现有技术中裸芯片的受力分析示意图;
图5c为本申请实施例提供的压力敏感器件的受力分析图;
图6为本申请实施例提供的第二种封装结构的示意图;
图7为不同的模量预封装材料和不同的预封装尺寸对压力敏感器件的压力示意图;
图8为本申请实施例提供的第三种封装结构的示意图;
图9为本申请实施例提供的第四种封装结构的示意图。
具体实施方式
为了方便理解本申请实施例提供的封装结构,首先说明一下其应用场景,该封装结构应用于终端产品,如手机、平板电脑或者穿戴式的设备(如电子手表等)。
如图1中所示,以手机为例,移动终端包含壳体20以及设置在壳体20内的印刷电路板,印刷电路板可以为移动终端的主板30,该印刷电路板上设置有封装结构10。在封装结构10与主板30连接时,封装结构10可通过LGA(栅格阵列)或者BGA(焊球阵列)与主板30电连接,如图1中所示,封装结构10可以通过BGA(图1中多个黑点所示的焊球阵列)与主板30电连接。
一并参考图2,图2示出了本申请实施例提供的封装结构的结构示意图,该封装结构10可以包括:基板11,该基板11可以为印刷电路板或者其他类型的电路板。该基板11具有相对的第一表面及第二表面,其中,第一表面用于承载器件,而第二表面用于与图1中所示的主板30连接。
继续参考图2,本申请实施例提供的基板11的第一表面设置有多个器件,上述器件可以为封装芯片、裸芯片、无源器件等器件。器件在与基板11连接时,基板11上设置有电路层,器件可通过焊盘与基板11的电路层电连接。
为了保护上述器件,本申请实施例提供的封装结构10还可以包括第一封装层13,该第一封装层13覆盖在基板11的第一表面并用于封装上述的器件。在具体封装时,可采用封装模流工艺对上述器件进行封装,在采样上述封装模流工艺时,需要将承载有器件的基板11放置到模具中,之后通过封装设备将高压的、高温的封装材料填充到模具中,并进行冷却固化。在上述过程中,器件需要承受较大的模流压力,因此为了方便描述,这里将上述器件进行划分,将可以在封装时承受较大压力的器件称为抗压器件12,而在封装时不能承受较大压力的器件称为压力敏感器件15,压力敏感器件15可以如滤波器、晶振等器件。为了保证压力敏感器件15在封装时的安全,本申请实施例提供的封装结构10还设置了密封腔体罩14,该密封腔体罩14作为一个保护装置,用于保护上述的压力敏感器件15。
如图2所示,在密封腔体罩14与基板11连接时,密封腔体罩14设置在基板11的第一表面并与基板11密封连接,且密封腔体罩14在与基板11连接时将压力敏感器件15罩住。该密封腔体罩14具有一个保护腔体,上述的压力敏感器件15位于保护腔体内。继续参考图2,通过密封腔体罩14与基板11将压力敏感器件15密封在一个保护空间内,在采用封装模流工艺进行封装时,通过密封腔体罩14提供抵抗模流压力的力,模流压力不会直接作用到压力敏感器件15上。从而可以提高压力敏感器件15的安全性。且在具体实施时,密封腔体罩14不仅可以保护如图2中所示的一个压力敏感器件15,具体要保护的压力敏感器件15的数量可以根据需要而定。在压力敏感器件15的数量为多个时,既可以采用不同的密封腔体罩14分别保护一个压力敏感器件15,也可以采用一个密封腔体罩14同时保护多个压力敏感器件15,也就是说,密封腔体罩14与基板11密封形成的腔体中可以设置一个压力敏感器件15,当然也可以设置多个压力敏感器件15,本申请这里不做限定。
如图3a所示,图3a示出了密封腔体罩14与基板11之间一种具体的连接方式。在图3a中,密封腔体罩14与基板11之间可通过焊料101进行全密封焊接。在具体焊接时,密封腔体罩14与基板11焊接的位置可以进行镀层处理(在密封腔体罩14上镀上一层金属层),该镀层选择与焊料101能够发生钎焊反应的材质即可。且在焊接时,密封腔体罩14与基板11接触位置全部焊接密封,以使得密封腔体罩14与基板11之间形成一个密封的保护空间。
如图3b所示,图3b示出了密封腔体罩14与基板11之间的另一种具体的连接方式。在图3b中,密封腔体罩14通过粘接胶102与基板11之间粘接连接。在具体粘接时,首先将密封腔体罩14扣到压力敏感器件15上,之后在密封腔体罩14四周涂覆一圈粘接胶102,该粘接胶102将密封腔体罩14与基板11粘接连接,并且在涂覆时,粘接胶102连续涂覆,从而保证密封腔体罩14与基板11之间密封连接。此外,还可以在密封腔体罩14用于与基板11连接的面涂覆上粘接胶102,在密封腔体罩14盖合到基板11上时,通过该粘接胶102进行预定位,之后再涂覆一圈粘接胶102进行粘接,从而既可以提高密封腔体罩14与基板11之间的粘接强度,同时还可以提高密封腔体罩14与基板11之间的密封效果。
在具体制备密封腔体罩14时,密封腔体罩14的材质可以为金属,也可以为陶瓷,或树脂类等可提供一定结构强度防护的材质制备而成。其目的是使得密封腔体罩14具有较高的结构强度,以吸收后续模流压力的尺寸。如果材质本身强度较高的情况下,密封腔体罩14的厚度可以设计的稍微薄一些。并且对于密封腔体罩14的结构来说,既可以采用一体式的结构,也可以采用分体式的结构。如图4a所示,图4a示出的密封腔体罩14采用一体式的结构,此时密封腔体罩14包括保护壁142以及保护盖141,且该保护壁142与保护盖141为一体成型,在制备时,可以采用金属材质,通过冲压或者铸造的工艺制备而成,在采用一体结构时,使得密封腔体罩14具有良好的抗压性,并且在与基板11连接时,仅需要密封密封腔体罩14与基板11之间的间隙即可。
如图4b所示,图4b示出了密封腔体罩14的另一种结构。在图4b中,密封腔体罩14包括环形的保护壁142,以及覆盖在保护壁142上的保护盖141,且保护盖141与保护壁142之间密封连接。在具体制备时,保护壁142与保护盖141之间可以通过焊接或者粘接的方式密封连接。如采用焊接的方式,保护壁142与保护盖141均采用金属材质制备而成,之后将保护盖141覆盖在保护壁142上,通过焊料143焊接一圈使得保护盖141与保护壁142之间密封连接。
一并参考图2及图5a,其中图5a示出了现有技术中的封装结构的示意图。在现有技术中的封装结构包括基板1,承载在基板1上的器件2及器件4,以及封装在器件2及器件4的封装层3,且在封装时,封装层3直接与器件2及器件4接触。为了方便理解本申请实施例提供的封装结构与现有技术的封装结构的区别。一并参考图5b及图5c,其中图5b为现有技术中器件承受的模流压力,图5c示出了本申请实施例提供的压力敏感器件承受的模流压力。首先参考图5b,在现有技术中的封装结构封装时,由于封装材料直接作用到器件4上,因此器件4在上、下、左、右、前、后各个方向均受到模流压力,对于承受压力比较小的器件来说,极易出现损坏的情况。而在本申请实施例提供的封装结构中,由于压力敏感器件15被密封腔体罩14与基板11密封在一个保护空间内,因此在封装时,模流压力全部作用到密封腔体罩14上,且密封腔体罩14具有一定的强度,因此可以提供抵抗模流压力的力。此外,在密封腔体罩14罩住压力敏感器件15时,密封腔体罩14与压力敏感器件15之间具有一定的间隙,因此即使密封腔体罩14发生一定的形变也不会挤压到压力敏感器件15,更好保证压力敏感器件15的安全。
此外,在采用图1的技术时,为解决对器件的挤压,往往采用优化器件选型,选择高耐压能力的器件规格,或者使用较低的模流压力,降低对器件的损伤,二者的方法都是在规避模流压力过大对器件造成应力损伤。降低模流压力会带来封装不充分的问题,引起封装的孔洞或界面结合不足的界面开裂等问题。使用高耐压能力的器件则对器件的约束进一步增加,可能会带来产能不足的问题。而在本申请实施例提供的封装结构中,由于有密封腔体罩的保护,无需降低模流压力,且对器件也不用进行优化,既可以降低对器件选型的要求,也可以保证封装的可靠性。
如图6所示,图6示出了另一种封装结构。其中图6中的相同标号可以参考图2中的标号。图6提供的封装结构与图2提供的封装结构的区别在于密封腔体罩的区别。在图6中密封腔体罩采用封装层提供密封。此时密封腔体罩包括第二封装层16。该第二封装层16包裹所述压力敏感器件15。在具体设置时,一个第二封装层16可以仅包裹一个压力敏感器件15,在压力敏感器件15的数量为多个时,也可以采用不同第二封装层16分别包裹每个压力敏感器件15;或者在多个压力敏感器件15距离比较近时,也可以多个压力敏感器件15采用一个第二封装层16进行密封。在具体制备第二封装层16时,也采用封装模流工艺对压力敏感器件15进行密封,但是由于第二封装层16仅封装压力敏感器件15,因此可以采用较小的模流压力,具体的为:制备第二封装层16的模流压力小于制备第一封装层13的模流压力。因此可以通过第二封装层16先对压力敏感器件15进行封装,且在第二封装层16固化后再进行第一封装层13的制备,以保证在制备第一封装层13时,第二封装层16可以对压力敏感器件15进行保护。
继续参考图6,在制备第二封装层16时,第二封装层16将压力敏感器件15包裹密封起来,因此在制备第一封装层13时,不会对压力敏感器件15造成模流压力。且第二封装层16提供抵抗模流压力的效果与第二封装层16的厚度相关,因此在设置时,第二封装层16到压力敏感器件15的厚度可以大于设定厚度,以保证第二封装层16能够承受模流压力,该设定厚度可以根据实际需要进行限定,在此不做具体限定。一并参考图7,图7示出了不同的模量预封装材料和不同的预封装尺寸对压力敏感器件15的压力示意图,即在制备不同厚度的第二封装层16时可以提供抵抗模流压力。由图7可以看出,随着第二封装层16的厚度的不断增加,第二封装层16可以抵抗的模流压力不断增大。
如图8所示,图8示出了本申请实施例提供的另一种封装结构,其中图8中的相同标号可以参考图2和图6中所示。图8所示的封装结构与图6所示的封装结构的区别在于密封腔体罩的结构不同。在图8所示的封装结构中,密封腔体罩包括:环绕所述压力敏感器件15的限位罩,该限位罩为一个筒状结构,且限位罩的顶端及底端开口;该限位罩的底部与基板11的第一表面焊接连接或者通过粘接胶粘接连接。限位罩背离所述第一表面的一面设置有开口,采用封装模流工艺将封装材料通过开口填充到限位罩内,并包裹压力敏感器件15。在冷却凝固后形成包裹压力敏感器件15的第三封装层17。之后再通过封装模流工艺制备第一封装层13,封装所有器件。
参考图9,图9示出了本申请实施例提供的另一种封装结构的示意图。其中图9中的相同标号可以参考图2和图6、图8中所示。图9所示的封装结构与图8所示的封装结构的区别在于密封腔体罩的结构不同。在图9所示的封装结构中,密封腔体罩包括:环绕压力敏感器件15的限位罩192,该限位罩192为一个筒状结构,且限位罩192的顶端及底端开口;该限位罩192的底部与基板11的第一表面焊接连接或者通过粘接胶粘接连接。限位罩192背离所述第一表面的一面设置有开口,采用封装模流工艺将封装材料通过开口填充到限位罩192内,并包裹压力敏感器件15,形成第三封装层17。该密封腔体罩还可以包括覆盖在开口的限位板191,且限位板191与所述限位罩192密封连接。在具体连接时,通过焊接的方式将限位板191与限位罩192密封连接。在限位罩192与基板11密封连接时,限位罩192、限位板191及基板11围成一个密封的空间以保护压力敏感器件15。此时压力敏感器件15外侧存在两层保护:第三封装层17、限位罩192及限位板191组成的罩体。通过这两层结构对压力敏感器件15进行保护,更好提高压力敏感器件15的安全性。
继续参照图1所示,本申请实施例还提供了一种移动终端,该移动终端包含壳体20以及设置在壳体20内的印刷电路板,该印刷电路板可以为移动终端的主板30,印刷电路板上设置有封装结构10。而封装结构10可以为上述的任意一种封装结构。在封装结构10与主板30连接时,封装结构10可通过LGA(栅格阵列)或者BGA(焊球阵列)与主板30电连接,如图1中所示,封装结构10通过BGA(焊球阵列)与主板30电连接。通过设置的密封腔体罩保护压力敏感器件,通过密封腔体罩承受模流压力,从而提高压力敏感器件的安全性,进而提高封装结构的质量。
以上,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。
Claims (11)
1.一种封装结构,其特征在于,包括:
基板,所述基板具有第一表面;
密封腔体罩,设置在所述基板的第一表面并与所述基板密封连接;所述密封腔体罩具有保护腔体;
压力敏感器件,位于所述保护腔体内,并与所述基板电连接;
第一封装层,封装所述密封腔体罩。
2.根据权利要求1所述的封装结构,其特征在于,所述密封腔体罩与所述基板密封连接。
3.根据权利要求2所述的封装结构,其特征在于,所述密封腔体罩与所述基板焊接连接或粘接连接。
4.根据权利要求2所述的封装结构,其特征在于,所述密封腔体罩与所述压力敏感器件之间间隔有间隙。
5.根据权利要求2所述的封装结构,其特征在于,所述密封腔体罩包括环形的保护壁,以及覆盖在所述保护壁的保护盖,且所述保护盖与所述保护壁之间密封连接。
6.根据权利要求5所述的封装结构,其特征在于,所述保护壁与所述保护盖为一体结构。
7.根据权利要求1所述的封装结构,其特征在于,所述密封腔体罩为第二封装层,且所述第二封装层包裹所述压力敏感器件。
8.根据权利要求1所述的封装结构,其特征在于,所述密封腔体罩包括:环绕所述压力敏感器件的限位罩,以及填充在所述限位罩内且包裹所述压力敏感器件的第三封装层。
9.根据权利要求8所述的封装结构,其特征在于,所述限位罩背离所述第一表面的一面设置有开口。
10.根据权利要求9所述的封装结构,其特征在于,还包括覆盖在所述开口的限位板,且所述限位板与所述限位罩密封连接。
11.一种移动终端,其特征在于,包括壳体,以及设置在所述壳体内的如权利要求1~10任一项所述的封装结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2020/091685 WO2020238773A1 (zh) | 2019-05-27 | 2020-05-22 | 一种封装结构及移动终端 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2019104436648 | 2019-05-27 | ||
CN201910443664 | 2019-05-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110600432A true CN110600432A (zh) | 2019-12-20 |
Family
ID=68854405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910754539.9A Pending CN110600432A (zh) | 2019-05-27 | 2019-08-15 | 一种封装结构及移动终端 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110600432A (zh) |
WO (1) | WO2020238773A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020238773A1 (zh) * | 2019-05-27 | 2020-12-03 | 华为技术有限公司 | 一种封装结构及移动终端 |
CN112158791A (zh) * | 2020-09-18 | 2021-01-01 | 青岛歌尔智能传感器有限公司 | 传感器封装结构及其封装方法、电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228482A (ja) * | 1999-02-05 | 2000-08-15 | Denso Corp | 混成集積回路装置 |
CN1464540A (zh) * | 2002-06-26 | 2003-12-31 | 威宇科技测试封装(上海)有限公司 | 一种能提高多芯片封装合格率的封装方法 |
CN1674265A (zh) * | 2004-03-24 | 2005-09-28 | 三洋电机株式会社 | 树脂密封型半导体装置及其制造方法 |
CN104392969A (zh) * | 2014-10-13 | 2015-03-04 | 华东光电集成器件研究所 | 一种多芯片集成电路抗冲击封装结构 |
CN206022356U (zh) * | 2016-08-11 | 2017-03-15 | 苏州日月新半导体有限公司 | 集成电路封装体与所使用的封装基板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9466545B1 (en) * | 2007-02-21 | 2016-10-11 | Amkor Technology, Inc. | Semiconductor package in package |
WO2008117383A1 (ja) * | 2007-03-23 | 2008-10-02 | Fujitsu Limited | 電子装置、電子装置が実装された電子機器、電子装置が装着された物品、および電子装置の製造方法 |
US8659154B2 (en) * | 2008-03-14 | 2014-02-25 | Infineon Technologies Ag | Semiconductor device including adhesive covered element |
JP2012238796A (ja) * | 2011-05-13 | 2012-12-06 | Panasonic Corp | 半導体装置及び半導体装置の製造方法 |
US9896330B2 (en) * | 2016-01-13 | 2018-02-20 | Texas Instruments Incorporated | Structure and method for packaging stress-sensitive micro-electro-mechanical system stacked onto electronic circuit chip |
KR102521893B1 (ko) * | 2016-09-23 | 2023-04-14 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
CN110600432A (zh) * | 2019-05-27 | 2019-12-20 | 华为技术有限公司 | 一种封装结构及移动终端 |
-
2019
- 2019-08-15 CN CN201910754539.9A patent/CN110600432A/zh active Pending
-
2020
- 2020-05-22 WO PCT/CN2020/091685 patent/WO2020238773A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228482A (ja) * | 1999-02-05 | 2000-08-15 | Denso Corp | 混成集積回路装置 |
CN1464540A (zh) * | 2002-06-26 | 2003-12-31 | 威宇科技测试封装(上海)有限公司 | 一种能提高多芯片封装合格率的封装方法 |
CN1674265A (zh) * | 2004-03-24 | 2005-09-28 | 三洋电机株式会社 | 树脂密封型半导体装置及其制造方法 |
CN104392969A (zh) * | 2014-10-13 | 2015-03-04 | 华东光电集成器件研究所 | 一种多芯片集成电路抗冲击封装结构 |
CN206022356U (zh) * | 2016-08-11 | 2017-03-15 | 苏州日月新半导体有限公司 | 集成电路封装体与所使用的封装基板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020238773A1 (zh) * | 2019-05-27 | 2020-12-03 | 华为技术有限公司 | 一种封装结构及移动终端 |
CN112158791A (zh) * | 2020-09-18 | 2021-01-01 | 青岛歌尔智能传感器有限公司 | 传感器封装结构及其封装方法、电子设备 |
CN112158791B (zh) * | 2020-09-18 | 2023-04-25 | 青岛歌尔智能传感器有限公司 | 传感器封装结构及其封装方法、电子设备 |
Also Published As
Publication number | Publication date |
---|---|
WO2020238773A1 (zh) | 2020-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106711094B (zh) | 半导体封装件及其制造方法 | |
US7829961B2 (en) | MEMS microphone package and method thereof | |
US8264070B2 (en) | Package structure with ESD and EMI preventing functions | |
US7788976B2 (en) | Semiconductor acceleration sensor device and method for manufacturing the same | |
TWI540315B (zh) | 壓力感測器及其組裝方法 | |
JP6293812B2 (ja) | 複合基板を有するキャビティパッケージ | |
US8104356B2 (en) | Pressure sensing device package and manufacturing method thereof | |
US20080079105A1 (en) | Sensor-type package and fabrication method thereof | |
US20060256222A1 (en) | CIS Package and Method Thereof | |
US9731959B2 (en) | Integrated device packages having a MEMS die sealed in a cavity by a processor die and method of manufacturing the same | |
KR101070814B1 (ko) | 반도체패키지 및 그 제조방법 | |
US11355423B2 (en) | Bottom package exposed die MEMS pressure sensor integrated circuit package design | |
CN111146188B (zh) | 半导体封装件 | |
KR101059629B1 (ko) | 반도체 패키지 제조방법 | |
CN110600432A (zh) | 一种封装结构及移动终端 | |
KR20120020983A (ko) | 패키지 온 패키지 | |
JPH10199924A (ja) | 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ | |
KR101515777B1 (ko) | 반도체 패키지 제조방법 | |
KR20190068468A (ko) | 공기 캐비티를 갖는 반도체 패키지 | |
JPH11214596A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
CN101083243A (zh) | 集成电路封装及其制造方法 | |
CN114499447A (zh) | 一种板级架构、其制作方法、系统级封装结构及电子设备 | |
JP2007007774A (ja) | 微小電気機械装置用パッケージおよびその製造方法 | |
JP2006253315A (ja) | 半導体装置 | |
CN220692004U (zh) | 芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20210430 Address after: Unit 3401, unit a, building 6, Shenye Zhongcheng, No. 8089, Hongli West Road, Donghai community, Xiangmihu street, Futian District, Shenzhen, Guangdong 518040 Applicant after: Honor Device Co.,Ltd. Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen Applicant before: HUAWEI TECHNOLOGIES Co.,Ltd. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191220 |