JP2005150670A - 半導体モジュールの製造方法及びそれに用いられる印刷回路基板 - Google Patents

半導体モジュールの製造方法及びそれに用いられる印刷回路基板 Download PDF

Info

Publication number
JP2005150670A
JP2005150670A JP2004071124A JP2004071124A JP2005150670A JP 2005150670 A JP2005150670 A JP 2005150670A JP 2004071124 A JP2004071124 A JP 2004071124A JP 2004071124 A JP2004071124 A JP 2004071124A JP 2005150670 A JP2005150670 A JP 2005150670A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
mold
semiconductor
mold injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004071124A
Other languages
English (en)
Inventor
Sang Hyeop Lee
相 協 李
Hee-Kook Choi
▲き▼ 国 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005150670A publication Critical patent/JP2005150670A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

【課題】 半導体モジュールのモールディングに関する製造方法及びそれに用いられる印刷回路基板を提供する。
【解決手段】 印刷回路基板の第１面および第２面にそれぞれ第１および第２の半導体チップを搭載する段階と、第１半導体チップを収容可能な第１モールドキャビティ１２０ａが形成されるとともに、第２半導体チップを収容可能な第２モールドキャビティ１２０ｂが形成されるモールド１２１に印刷回路基板を装填する段階と、モールド１２１で、印刷回路基板の第１面から第２面へ貫通するモールド注入用貫通孔１２２を含むモールド注入通路Ｃを通じて封止部材を流して第１及び第２モールドキャビティ１２０ａ，１２０ｂに同時に封止樹脂を充填する段階と、を有する。
【選択図】図８

Description

本発明は半導体モジュールの製造方法に係り、より詳細には印刷回路基板に搭載された半導体チップパッケージをモールディングする方法及びそれに用いられる印刷回路基板に関する。
一般に半導体モジュールは、印刷回路基板に複数の半導体チップあるいは半導体チップパッケージを搭載して形成される。最近では、印刷回路基板の両面に半導体チップあるいは半導体チップパッケージを搭載し、その実装密度を高めた半導体モジュールが実用化されている。
ウェーハレベルパッケージは印刷回路基板に実装される半導体チップあるいは半導体チップパッケージの一形態である。ウェーハレベルパッケージは外部連結端子が半導体チップの表面に２次元の配列で形成されるといった特徴を有し、このことは半導体チップあるいは半導体チップパッケージの入出力信号に対する信号伝達経路を減らして半導体素子の動作速度特性を改善するのに役立つ。また、ウェーハレベルパッケージでは、リードを外部連結端子として用いるタイプの半導体チップパッケージと比較して印刷回路基板への実装時に占める実装面積をより狭くすることができる。
ウェーハレベルパッケージでは、外部連結端子として用いられるソルダバンプ（ｓｏｌｄｅｒ ｂｕｍｐ）が印刷回路基板とウェーハレベルパッケージとを相互に電気的および機械的に連結する手段となる。ウェーハレベルパッケージのソルダバンプが印刷回路基板に付着された後、ウェーハレベルパッケージと印刷回路基板との連結が外部環境によって損傷されることを防止するためにエポキシ樹脂により密封される。
図１ないし図４は、従来技術によってウェーハレベルパッケージを印刷回路基板の両面に搭載してモールディングする方法を説明するために示す概略的な断面図である。
図１は、典型的なウェーハレベルパッケージ１４の断面図を示す。ウェーハレベルパッケージ１４は、半導体チップ１０と、前記半導体チップ１０の表面に形成された複数のソルダバンプ１２よりなる。図面に図示されていないが、前記ソルダバンプ１２は半導体チップ１０の表面にアレイ状に形成される。この際、たとえば、ソルダバンプ１２の配列が２列に形成される場合、半導体チップ１０の表面とソルダバンプ１２間にボンドパッド再配置層が形成されうる。
図２に示されるとおり、ウェーハレベルパッケージ１４は印刷回路基板１８の両面に搭載される。この際、ウェーハレベルパッケージ１４における半導体チップ１０はその表面に形成されたソルダバンプ１２を通じて電気的に印刷回路基板１８と相互に連結される。
次いで、図３に示されるとおり、前記印刷回路基板１８はモールド装備のモールドに装填される。前記モールドは上部モールド２２と下部モールド（図示せず）を含む。前記上部モールド２２には内部にモールドキャビティがあり、印刷回路基板１８上に位置し、モールドキャビティ内部に印刷回路基板上にあるウェーハレベルパッケージ１４を収容する。
前記上部モールド２２にはモールド注入通路２４があり、前記モールド注入通路２４は装填された印刷回路基板１８の上部面と隣接して形成されている。したがって、前記モールド注入通路２４を通じて封止樹脂を内部のモールドキャビティに流すことができるようになっている。図面はモールドキャビティがモールド注入通路２４を通じて流入された封止樹脂２６により充填された形態を示す。前記封止樹脂は、たとえば、エポキシモールドコンパウンドである。次いで、上部のモールディング工程がなされた結果物は再び裏返されて、上述した方式と同じ方式で反対側に搭載されたウェーハレベルパッケージが封止される。図４は、半導体モジュールに対する両面にモールディング工程が完成された状態の断面図である。特許文献１は、図１〜図４を用いて説明したもの式と類似したチップ封入方法（Ｍｅｔｈｏｄ ｏｆ ｅｎｃａｐｓｕｌａｔｉｏｎ ａ ｃｈｉｐ）を開示している。
しかし、前述したように印刷回路基板の両面にウェーハレベルパッケージを搭載して封止するために、印刷回路基板に対してモールディング工程を２回行う必要がある。したがって、前述した従来技術による半導体モジュールのモールディング工程は、工程時間を延ばし、コスト高を招く。
米国特許第６，０８３，７７５号明細書
本発明が解決しようとする技術的課題は、前記問題点を解決できる半導体モジュールの製造方法を提供するところにある。
本発明が解決しようとする他の技術的課題は、前記問題点を解決できる半導体モジュール製造に用いられる印刷回路基板を提供するところにある。
前記技術的課題を達成するために本発明の一実施例による半導体モジュールの製造方法は、第１半導体チップが印刷回路基板の第１面に搭載される。第２半導体チップが前記印刷回路基板の第１面に対向する第２面に搭載される。前記第１半導体チップを収容可能な第１モールドキャビティが形成されるとともに、第２半導体チップを収容可能な第２モールドキャビティが形成されるモールド装備に印刷回路基板を装填する。前記第１及び第２モールドキャビティは前記モールド装備のモールド注入通路、例えば前記印刷回路基板の第１面から第２面へ貫通するモールド注入用貫通孔を含むモールド注入通路を通じて同時に封止樹脂で充填されうる。
前記技術的課題を達成するための本発明の他の実施例による半導体モジュールの製造方法は、メイン領域とダミー領域とに区分された印刷回路基板のメイン領域内の第１面に第１半導体チップを搭載する。一方、前記印刷回路基板のメイン領域内の前記第１面に対向する第２面に第２半導体チップを搭載する。前記印刷回路基板の第１半導体チップを収容可能な第１モードキャビティが形成されるとともに、前記第２半導体チップを収容可能な第２モールドキャビティが形成され、前記メイン領域とダミー領域の境界を越えてモールド注入通路が形成されるモールド装備に前記印刷回路基板を装填する。そして、モールド注入通路を通じて封止樹脂を流して前記第１及び第２モールドキャビティに封止樹脂を同時に充填する。次いで、前記印刷回路基板を前記モールド装備から取り出す。最後に前記印刷回路基板のダミー領域を前記メイン領域から分離して除去する。
前記技術的課題を達成するための本発明のさらに他の実施例による半導体モジュールの製造方法は、メイン領域とダミー領域とに区分された印刷回路基板のメイン領域内の第１面に半導体チップを搭載する。前記印刷回路基板の半導体チップを収容可能なモールドキャビティが形成されるとともに、前記メイン領域とダミー領域との境界を越えてモールド注入通路が形成されるモールド装備に前記印刷回路基板を装填する。前記モールド注入通路を通じて封止樹脂を流して前記印刷回路基板の第１面にあるモールドキャビティに封止樹脂を充填する。次いで、前記印刷回路基板を前記モールド装備から取り出す。最後に前記印刷回路基板のダミー領域を前記メイン領域から分離して除去する。
前記技術的課題を達成するための本発明のさらに他の実施例による半導体モジュールの製造方法は、複数の第１半導体チップを印刷回路基板の第１面に搭載する。一方、複数の第２半導体チップを前記印刷回路基板の第１面と対向する第２面に搭載する。前記複数の第１半導体チップを収容可能な１つ以上の第１モールドキャビティが形成されるとともに、前記複数の第２半導体チップを収容可能な１つ以上の第２モールドキャビティが形成されるモールド装備に印刷回路基板を装填する。前記モールド装備で、１つ以上のモールド注入通路を通じて封止樹脂を流して前記第１及び第２モールドキャビティに同時に封止樹脂を充填する。
前記技術的課題を達成するための本発明のさらに他の実施例による半導体モジュールの製造方法は、メイン領域とダミー領域とに区分された印刷回路基板のメイン領域内の第１面に複数の第１半導体チップを搭載する。一方、前記印刷回路基板のメイン領域内の前記第１面に対向する第２面に複数の第２半導体チップを搭載する。前記複数の第１半導体チップを収容可能な１つ以上の第１モールドキャビティが形成されるとともに、前記複数の第２半導体チップを収容可能な１つ以上の第２モールドキャビティが形成され、前記メイン領域とダミー領域との境界を越えて１つ以上のモールド注入通路が形成されるモールド装備に前記印刷回路基板を装填する。前記モールド装備で、１つ以上のモールド注入通路を通じて封止樹脂を流して前記第１及び第２モールドキャビティに封止樹脂を同時に充填する。次いで、前記印刷回路基板を前記モールド装備から取り出す。最後に前記印刷回路基板のダミー領域を前記メイン領域から分離して除去する。
前記技術的課題を達成するための本発明のさらに他の実施例による半導体モジュールの製造方法は、メイン領域とダミー領域とに区分された印刷回路基板のメイン領域内の第１面に複数の半導体チップを搭載する。前記印刷回路基板の複数の半導体チップを収容可能な１つ以上のモールドキャビティが形成されるとともに、前記メイン領域とダミー領域との境界を越えて１つ以上のモールド注入通路が形成されるモールド装備に前記印刷回路基板を装填する。前記モールド装備で１つ以上のモールド注入通路を通じて封止樹脂を流して前記１つ以上のモールドキャビティに封止樹脂を同時に充填する。次いで、前記印刷回路基板を前記モールド装備から取り出す。前記印刷回路基板のダミー領域を前記メイン領域から分離して除去する。
前記技術的課題を達成するための本発明のさらに他の実施例による半導体モジュールの製造方法は、第１端縁部にエッジ連結部が形成されている印刷回路基板を準備する。前記印刷回路基板の第１面で前記第１端縁部と前記第１端縁部に対向する第２端縁部との間に、外部連結端子が表面に配列されていた半導体チップである第１ウェーハレベルパッケージを複数個搭載する。前記印刷回路基板の第２面で前記第１端縁部と前記第１端縁部に対向する第２端縁部との間に、外部連結端子が表面に配列されていた半導体チップである第２ウェーハレベルパッケージを複数個搭載する。前記複数の第１ウェーハレベルパッケージを収容可能な１つ以上の第１モールドキャビティが形成されるとともに、前記複数の第２ウェーハレベルパッケージを収容可能な１つ以上の第２モールドキャビティが形成されるモールド装備に前記印刷回路基板を装填する。前記モールド装備で、前記印刷回路基板の第１面から第２面へ貫通するモールド注入用貫通孔を含む１つ以上のモールド注入通路を通じて封止樹脂を流して前記第１及び第２モールドキャビティに封止樹脂を同時に充填する。
前記技術的課題を達成するための本発明のさらに他の実施例による半導体モジュールの製造方法は、第１面と前記第１面に対向する第２面とを有する印刷回路基板を準備する。前記印刷回路基板の第１面に半導体チップを搭載する。前記印刷回路基板の第１面に搭載された半導体チップを収容可能な第１モールドキャビティが形成されたモールド装備に印刷回路基板を装填する。次いで、モールド注入通路を通じて封止樹脂を流して前記第１キャビティに封止樹脂を充填する。このとき、モールド注入通路は、印刷回路基板の第１面から第２面へ貫通した貫通孔であって前記印刷回路基板において半導体チップが搭載されて部分の外側に位置するモールド注入用貫通孔を含む。
前記他の技術的課題を達成するための本発明の一実施例による半導体モジュールの製造に用いられる印刷回路基板は、第１面と前記第１面と上下方向に対向する第２面とを有し、第１端縁部と前記第１端縁部と左右方向に対向した位置に第２端縁部とを有する基板本体と、前記基板本体の第１端縁部に形成されたエッジ連結部と、前記基板本体の第１面で第１端縁部と第２端縁部との間に形成され、半導体素子が搭載される第１素子搭載領域と、前記基板本体の第２面で第１端縁部と第２端縁部との間に形成され、半導体素子が搭載される第２素子搭載領域と、前記印刷回路基板で第１及び第２素子搭載領域と第２端縁部との間に形成されて、印刷回路基板の第１面から第２面へ貫通したモールド注入用貫通孔と、を備えることを特徴とする。
本発明の一側面によれば、半導体モジュールの製造に用いられる印刷回路基板の構造を貫通孔を有する形態に改善して、片面モールディング方式の代りに両面モールディング方式を適用して製造工程の生産性を向上させ、工程不良を減らし、かつコストを下げられる。
また、本発明の一側面によれば、モールド後にダミー領域の部分を除去するので、最終的な半導体モジュールの構造として、モールド注入用貫通孔やモールド注入通路の不要部分が基板に含まないように構成することができ、高密度で複雑な回路パターンを有する印刷回路基板のモールディングに適用することが容易になる。
以下、添付された図面を参照して本発明の望ましい実施例を詳細に説明する。しかし、以下の詳細な説明で開示される実施例は、本発明を限定しようとする意味ではなく、当業者によって本発明が完全に実施可能になるようにするために提供されるものである。
図５は、本発明の一実施例に係る印刷回路基板を説明するための概略的な断面図であり、図６は本発明の一実施例に係る印刷回路基板を説明するための概略的な平面図である。ここで、図５は図６の貫通孔部分に対する断面図である。
図５及び図６を参照すれば、平坦でかつ長い形状の基板本体１００は、第１面（図５の１５０）とこれに対向する（反対面の）第２面１６０とを有する。また前記基板本体１００は、長手方向に沿う第１端縁部（図６のＡ）とこれに対向する第２端縁部Ｂとを有する。前記基板本体１００の厚さ、長さ及び幅などの寸法は、ＪＥＤＥＣ（Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ）標準による国際規格に一致することが望ましい。また、前記基板本体１００は、たとえば金属パターン層と絶縁層とが交互に積層された形態の多層基板である。
前記基板本体１００の第２端縁部Ｂにはエッジ連結部１０８が位置する。また前記基板本体１００は、複数の素子搭載領域１０６を有し、複数の素子搭載領域１０６は、前記第１面１５０上に長手方向に沿って第１端縁部Ａと第２端縁部Ｂとの間の空間に並列に配されている。前記第１面１５０に形成されたそれぞれの素子搭載領域１０６には、ウェーハレベルパッケージが付着されて電気的に連結されるために伝導性パッドが形成されている。もちろん、基板本体１００の第２面１６０にも素子搭載領域１０６が第１面１５０と上下方向に一直線上に配列されるべく形成されている（図示せず）。すなわち、第１面１５０および第２面１６０の素子搭載領域１０６は、基板本体１００の両側で対称位置に配列されている。
複数のモールド注入用貫通孔１０４は、前記基板本体１００の第１面１５０から第２面１６０へ貫通している貫通孔である。本実施例では、前記モールド注入用貫通孔１０４の数が、基板本体１００の両面で対称位置に配列された素子搭載領域１６０の数と１：１に対応するように形成されている。また本実施例では、モールド注入用貫通孔１０４が、前記第１端縁部Ａと素子搭載領域１０６との間の空間で前記素子搭載領域１０６と隣接して（素子が搭載される部分の外側に）形成されている。しかし、前記モールド注入用貫通孔１０４の位置は必要によって他の領域に変更されてもよい。この点については他の実施例を参照して後述する。
前記基板本体１００は第２端縁部にエッジ連結部（エッジコネクタ）１０８が形成されている。前記エッジ連結部１０８は詳細には図示されていないが、印刷された複数のコネクタ用タブがコーム状（くし状）に形成された構造を有している。このエッジ連結部１０８は、基板本体１００が電子装置のマーザーボードに連結される時に基板本体１００をマーザーボードに電気的に連結させるとともに、物理的に基板本体１００をマーザーボードに搭載させる機能を有する。
図７及び図８は、本発明の一実施例によって印刷回路基板にウェーハレベルパッケージをモールディングする方法を説明するために示す概略的な断面図である。
図７及び図８に示されるとおり、基板本体１００の第１面１５０に第１半導体チップ１１０Ａが搭載され、前記基板本体１００の反対面、例えば第１面１５０に対向する第２面１６０に第２半導体チップ１１０Ｂが搭載される。前記基板本体１００には前述した本発明によるモールド注入用貫通孔１２２（上記のモールド注入用貫通孔１０４と同じもの）が形成されている。ここで、前記第１半導体チップ１１０Ａ及び第２半導体チップ１１０Ｂは、相互上下方向に一直線上に整列されている。すなわち、第１半導体チップ１１０Ａと第２半導体チップ１１０Ｂは、基板本体１００の両面で互いに対称位置に配列されている。また、好ましくは、前記第１及び第２半導体チップ１１０Ａ、１１０Ｂは、前記基板本体１００に形成された素子搭載領域の伝導性パッドに搭載されるウェーハレベルパッケージである。
前記第１及び第２半導体チップ１１０Ａ、１１０Ｂを基板本体１００に搭載した後、前記基板本体１００はモールド装備のモールド１２１に装填される。前記モールド１２１は上部モールド１２１ａと下部モールド１２１ｂとよりなる。前記上部モールド１２１ａには上部モールドキャビティ（第１モールドキャビティ）１２０ａが内部に形成されており、前記下部モールド１２１ｂには下部モールドキャビティ（第２モールドキャビティ１２０ｂ）が内部に形成されている。前記上部モールドキャビティ１２０ａは内部に半導体チップ１１０Ｂを収容するように前記基板本体１００の上部と接すべく形成される。同様に、下部モールドキャビティ１２０ｂは内部に他の半導体チップ１１０Ａを収容するように基板本体１００の下部と接すべく形成される。また前記第１及び第２モールドキャビティ１２０ａ、１２０ｂは基板本体１００に形成されたモールド注入用貫通孔１２２を通じて相互に連結されている。
前記上部モールド１２１ａあるいは下部モールド１２１ｂには基板本体１００に形成されたモールド注入用貫通孔１２２に連結されるモールド注入口１２３が形成されている。たとえば、前記モールド注入口１２３は基板本体１００の下部に形成される。ここで、前記モールド注入用貫通孔１２２は封止樹脂を基板本体１００の上下に流す通路の役割を行う。したがって、上部モールドキャビティ１２０ａ及び下部モールドキャビティ１２０ｂには封止樹脂が同時に充填される。すなわち、図８のＣ部分に示された矢印に示されるとおり、モールド注入通路は、第１端縁部に設けられたモールド注入口１２３からモールド注入用貫通孔１２２付近まで伸延され、さらに、このモールド注入用貫通孔１２２付近から上部モールドキャビティ１２０ａ及び下部モールドキャビティ１２０ｂへ伸延される。このようなモールド注入用貫通孔１２２を含むモールド注入通路を通じて封止樹脂が流れるので、封止樹脂はモールド注入用貫通孔１２２を通過して上部モールドキャビティに充填されると同時に、下部モールドキャビティ１２０ａ、１２０ｂにも充填される。
前記上部及び下部モールドキャビティ１２０ａ、１２０ｂに封止樹脂が充填された後、基板本体１００はモールド装備のモールド１２１から取り出される。図７は、モールディング工程が完了された貫通孔を有する半導体モジュールの断面図である。本実施例によれば、前記第１及び第２半導体チップ１１０Ａ、１１０Ｂのようなウェーハレベルパッケージは、基板本体１００の上下両面で同時に封止樹脂によりモールディングされる。封止樹脂として、エポキシモールド樹脂（ＥＭＣ：Ｅｐｏｘｙ Ｍｏｌｄ Ｃｏｍｐｏｕｎｄ）を用いることができる。
図７及び図８では、単に第１及び第２半導体チップ１１０Ａ、１１０Ｂだけが図示されているが、図６の平面図から分かるように複数の半導体チップを基板本体の上下面（第１面および第２面）で各々同時にＥＭＣによりモールディングすることができる。このために上部モールド１２１ａには複数の上部モールドキャビティ１２０ａが形成されており、下部モールド１２１ｂにも複数の下部モールドキャビティ１２０ｂが形成されている。ただし、本実施の形態と異なり、複数の半導体チップが収容可能な１つ以上の上部モールドキャビティ１２０ａ及び下部モールドキャビティ１２０ｂが形成されていてもよい。前記上部モールド１２１ａ及び下部モールド１２１ｂは、モールド注入用貫通孔１２２が連結された１つあるいはそれ以上のモールド注入通路を含む。したがって、それぞれがモールド注入用貫通孔１２２を含む複数のモールド注入通路を通じて封止樹脂を流して、相互に対応する複数の上部モールドキャビティ１２０ａと下部モールドキャビティ１２１ｂとを同時にＥＭＣによりモールディングすることができる。
図９は、本発明の他の実施例に係る印刷回路基板を説明するための概略的な平面図である。図６に示された実施例でモールド注入用貫通孔１０４の数は、素子搭載領域１０６の数と１：１に対応している。しかし、本発明はかかる方式にのみ限定されない。一例として、図９に示された例では、２つあるいはそれ以上の素子搭載領域１０６が一つのモールド注入用貫通孔１０４を共用するように構成されている。この場合、モールド注入用貫通孔１０４の数は、印刷回路基板の両面で互いに対称位置に配列された第１及び第２半導体チップの数より少ない。
図１０は、本発明のさらに他の実施例に係る印刷回路基板の概略的な平面図である。本実施例では、基板本体１０１が、複数の素子搭載領域１０６とエッジ連結部１０８とを含むメイン領域１４０と、前記メイン領域１４０にさらに形成されたダミー領域１３０とに分割されている。そして、前記メイン領域１４０は基板本体１０１の第２端縁部Ｂ側に沿って形成されており、ダミー領域１３０は基板本体１０１の第１端縁部Ａ側に沿って形成されている。
望ましくは、前記メイン領域１４０の基板本体に対する厚さ、長さ及び幅のような寸法はＪＥＤＥＣで定める国際規格の寸法と一致することが望ましい。前記ダミー領域１３０内にはモールド注入用貫通孔１０４が形成されている。本実施例でもモールド注入用貫通孔１０４と素子搭載領域１０６とは相互１：１に対応するようになっている。すなわち、モールド注入用貫通孔１０４の数が、印刷回路基板の両面で互いに対称位置に配列された第１及び第２半導体チップの数に対応している。
図１１ないし図１３は、本発明のさらに他の実施例によって印刷回路基板にウェーハレベルパッケージをモールディングする方法を説明するために示す概略的な断面図である。
まず、図１１に示されるとおり、第１および第２のウェーハレベルパッケージ、例えば、外部連結端子が表面に配列された第１及び第２半導体チップ１１０は、それぞれ基板本体１０１の上下面に付着される。その後、前述した図７及び図８の方法によって基板本体１０１はＥＭＣ１２０によりモールディングされる。
図１２を参照すれば、回転鋸歯で加工するか、プレス切断装備で加工することによって、基板本体１０１からダミー領域１３０が除去される。この際、ダミー領域１３０に含まれるモールド注入用貫通孔１０４も同時に除去される。前記ダミー領域１３０を除去した最終半導体モジュールの構造が図１３に図示されている。
図１１ないし図１３に説明された実施例では、、モールド注入用貫通孔１０４が基板本体１０１に含まれていないように最終的な半導体モジュールを構成できるといった長所を有する。このようにダミー領域を形成して、モールド後にダミー領域の部分を除去することによれば、高密度で複雑な回路パターンとを有する基板本体１０１においてモールド注入用貫通孔を形成できる空間の確保が容易ではないといった問題点を克服することができる。
図１４は、本発明のさらに他の実施例に係る印刷回路基板の概略的な平面図である。
図１０の実施例ではモールド注入用貫通孔１０４と素子搭載領域１０６とが１：１に対応する。しかし、これを変形して、図１４に示されたように、隣接する２個の素子搭載領域１０６が同時に１つのモールド注入用貫通孔１０４を共用するように構成することもできる。すなわち、１つのモールド注入用貫通孔１０４が２つ以上の複数の素子搭載領域１０６のために共用されている。この場合、モールド注入用貫通孔１０４の数が、印刷回路基板の両面で互いに対称位置に配列された第１及び第２半導体チップの数より少なくなる。
図１５は、本発明のさらに他の実施例に係る印刷回路基板の概略的な平面図である。
図１０に示された実施例では、モールド注入用貫通孔１０４が全てダミー領域１３０内にのみ位置した。しかし、本発明はかかる方式にのみ限定されず、種々に変形可能である。例えば、図１５に示されたように、いくつかのモールド注入用貫通孔１０４はダミー領域１３０に形成し、残りのモールド注入用貫通孔１０４は、ダミー領域１３０の外側に形成するように構成してもよい。このような構造は、モールディング工程の品質を最適化させるための工程自由度性を提供するのに役に立つ構造である。この場合、前記印刷回路基板でメイン領域内の厚さ、長さ及び幅の寸法を、ＪＥＤＥＣ規格と一致させてもよく、前記印刷回路基板でダミー領域の厚さ、長さ及び幅の寸法は、ＪＥＤＥＣ規格と一致させてもよく、自由な設計が可能である。
本発明はその精神及び必須の特徴を離れることなく、他の構成で実施しうる。例えば、本発明ではモールド注入用貫通孔の形状が円形であるが、その形状は他の形状に変形されうる。
また、上述の説明では、印刷回路基板の両面(第１および第２面）の双方に、半導体チップが搭載される場合を説明したが、本発明はこの場合に限られない。ダミー領域あるいはメイン領域内にあるモールド注入用貫通孔を用いて印刷回路基板の片面にのみモールドキャビティを充填することもできる。この場合、たとえば、印刷回路基板の第１面、あるいは印刷回路基板のメイン領域内の第１面にのみ、半導体チップが搭載される。
また、上記の説明では、モールド注入口１２３を基板本体の下に形成したが、モールド注入口１２３を基板本体の上に形成してもよい。また、モールド注入口１２３を、基板本体の上下で各々形成し、同時に基板本体の上下面にあるモールドキャビティを充填しても良い。この場合も、ダミー領域１３０は分離され除去される。
本発明は前記実施例に限定されず、本発明が属する技術的思想内で当業者により多くの変形が可能であるということが明白である。
本発明は、半導体モジュール及び半導体チップパッケージの製造工程、特にモールディング工程に適用されうる。
従来の技術によるウェーハレベルパッケージの概略的な断面図である。 従来の技術によってウェーハレベルパッケージを印刷回路基板に搭載してモールディングする方法を説明するために示す概略的な断面図である。 図２に後続する工程を示す断面図である。 図３に後続する工程を示す断面図である。 本発明の一実施例に係る印刷回路基板を説明するための概略的な断面図である。 本発明の一実施例に係る印刷回路基板を説明するための概略的な平面図である。 本発明の一実施例によって印刷回路基板にウェーハレベルパッケージをモールディングする方法を説明するために示す概略的な断面図である。 発明の一実施例によって印刷回路基板にウェーハレベルパッケージをモールディングする方法を説明するために示す概略的な断面図である。 本発明の他の実施例に係る印刷回路基板を説明するための概略的な平面図である。 本発明のさらに他の実施例に係る印刷回路基板の概略的な平面図である。 本発明のさらに他の実施例によって印刷回路基板にウェーハレベルパッケージをモールディングする方法を説明するために示す概略的な断面図である。 図１１に後続する工程を示す概略的な断面図である。 図１２に後続する工程を示す概略的な断面図である。 本発明のさらに他の実施例に係る印刷回路基板の概略的な平面図である。 本発明のさらに他の実施例に係る印刷回路基板の概略的な平面図である。
符号の説明
１００ 基板本体、
１２０ａ、１２０ｂ 上部及び下部モールドキャビティ、
１２１ モールド、
１２１ａ 上部モールド、
１２１ｂ 下部モールド、
１２２ モールド注入用貫通孔、
１２３ モールド注入口。

Claims (61)

  1. 印刷回路基板の第１面に第１半導体チップを搭載する段階と、
    前記印刷回路基板の第１面に対向する第２面に第２半導体チップを搭載する段階と、
    前記第１半導体チップを収容可能な第１モールドキャビティが形成されるとともに、前記第２半導体チップを収容可能な第２モールドキャビティが形成されるモールド装備に、前記印刷回路基板を装填する段階と、
    前記モールド装備で、前記印刷回路基板の第１面から第２面へ貫通するモールド注入用貫通孔を含むモールド注入通路を通じて封止樹脂を流して前記第１及び第２モールドキャビティに同時に封止樹脂を充填する段階と、を備えることを特徴とする半導体モジュールの製造方法。
  2. 前記第１半導体チップと前記第２半導体チップとは、前記印刷回路基板の両面で互いに対称位置に配列されることを特徴とする請求項１に記載の半導体モジュールの製造方法。
  3. 前記第１及び第２モールドキャビティに同時に封止樹脂を充填する段階の後に、前記モールド注入用貫通孔を含む前記印刷回路基板の一部を分離して除去する段階をさらに備えることを特徴とする請求項１に記載の半導体モジュールの製造方法。
  4. 前記モールド注入通路は、前記印刷回路基板の第１端縁部から前記モールド注入用貫通孔へ伸延され、さらに、当該モールド注入用貫通孔から第１及び第２モールドキャビティへ伸延されることを特徴とする請求項１に記載の半導体モジュールの製造方法。
  5. 前記印刷回路基板は、前記第１端縁部に対向する第２端縁部にエッジ連結部が形成されていることを特徴とする請求項４に記載の半導体モジュールの製造方法。
  6. 前記封止樹脂は、エポキシモールドコンパウンドであることを特徴とする請求項１に記載の半導体モジュールの製造方法。
  7. 前記第１及び第２半導体チップは、バンプが表面に配列された半導体チップであるウェーハレベルパッケージであることを特徴とする請求項１に記載の半導体モジュールの製造方法。
  8. メイン領域とダミー領域とに区分された印刷回路基板のメイン領域内の第１面に第１半導体チップを搭載する段階と、
    前記メイン領域内の第１面に対向する第２面に第２半導体チップを搭載する段階と、
    前記第１半導体チップを収容可能な第１モールドキャビティが形成されるとともに、前記第２半導体チップを収容可能な第２モールドキャビティが形成され、前記メイン領域とダミー領域の境界を越えてモールド注入通路が形成されるモールド装備に前記印刷回路基板を装填する段階と、
    前記モールド装備で前記モールド注入通路を通じて封止樹脂を流して前記第１及び第２モールドキャビティに封止樹脂を同時に充填する段階と、
    前記印刷回路基板を前記モールド装備から取り出す段階と、
    前記印刷回路基板のダミー領域を前記メイン領域から分離して除去する段階と、を備えることを特徴とする半導体モジュールの製造方法。
  9. 前記第１半導体チップと前記第２半導体チップとは、前記印刷回路基板の両面で互いに対称位置に配列されることを特徴とする請求項８に記載の半導体モジュールの製造方法。
  10. 前記モールド注入通路は、前記印刷回路基板の第１端縁部から前記印刷回路基板のメイン領域がある方向へ伸延されることを特徴とする請求項８に記載の半導体モジュールの製造方法。
  11. 前記印刷回路基板は、前記第１端縁部に対向する第２端縁部にエッジ連結部が形成されていることを特徴とする請求項１０に記載の半導体モジュールの製造方法。
  12. 前記第１及び第２半導体チップは、バンプが表面に配列された半導体チップであるウェーハレベルパッケージであることを特徴とする請求項８に記載の半導体モジュールの製造方法。
  13. メイン領域とダミー領域とに区分された印刷回路基板のメイン領域内の第１面に半導体チップを搭載する段階と、
    前記印刷回路基板の半導体チップを収容可能なモールドキャビティが形成されるとともに、前記メイン領域とダミー領域との境界を越えてモールド注入通路が形成されるモールド装備に前記印刷回路基板を装填する段階と、
    前記モールド装備で、前記モールド注入通路を通じて封止樹脂を流して前記印刷回路基板の第１面にあるモールドキャビティに封止樹脂を充填する段階と、
    前記印刷回路基板を前記モールド装備から取り出す段階と、
    前記印刷回路基板のダミー領域を前記メイン領域から分離して除去する段階と、を備えることを特徴とする半導体モジュールの製造方法。
  14. 前記モールド注入通路は、前記印刷回路基板の第１端縁部から前記メイン領域がある方向へ伸延されることを特徴とする請求項１３に記載の半導体モジュールの製造方法。
  15. 前記印刷回路基板は、前記第１端縁部に対向する第２端縁部にエッジ連結部が形成されていることを特徴とする請求項１４に記載の半導体モジュールの製造方法。
  16. 前記半導体チップは、バンプが表面に配列された半導体チップであるウェーハレベルパッケージであることを特徴とする請求項１３に記載の半導体モジュールの製造方法。
  17. 複数の第１半導体チップを印刷回路基板の第１面に搭載する段階と、
    複数の第２半導体チップを前記印刷回路基板の第１面に対向する第２面に搭載する段階と、
    前記複数の第１半導体チップを収容可能な１つ以上の第１モールドキャビティが形成されるとともに、前記複数の第２半導体チップを収容可能な１つ以上の第２モールドキャビティが形成されるモールド装備に前記印刷回路基板を装填する段階と、
    前記モールド装備で、前記１つ以上のモールド注入通路を通じて封止樹脂を流して前記第１及び第２モールドキャビティに同時に封止樹脂を充填する段階と、を備えることを特徴とする半導体モジュールの製造方法。
  18. 前記モールド注入通路は、前記印刷回路基板の第１面から第２面へ貫通するモールド注入用貫通孔を含むことを特徴とする請求項１７に記載の半導体モジュールの製造方法。
  19. 前記印刷回路基板の第１面に搭載された複数の第１半導体チップと前記第２面に搭載された複数の第２半導体チップとは、前記印刷回路基板の両面で互いに対称位置に配列されることを特徴とする請求項１７に記載の半導体モジュールの製造方法。
  20. 前記１つ以上の第１モールドキャビティは、それぞれが１つずつの第１半導体チップを収容する複数の第１モールドキャビティを含み、
    前記１つ以上の前記第２モールドキャビティは、それぞれ１つずつの第２半導体チップを収容する複数の第２モールドキャビティを含むことを特徴とする請求項１７に記載の半導体モジュールの製造方法。
  21. 前記１つ以上のモールド注入通路は、前記複数の第１及び第２モールドキャビティに封止樹脂を流す複数のモールド注入通路を含むことを特徴とする請求項２０に記載の半導体モジュールの製造方法。
  22. 前記複数のモールド注入通路は、それぞれ前記印刷回路基板の第１面から第２面へ貫通するモールド注入用貫通孔を含むことを特徴とする請求項２１に記載の半導体モジュールの製造方法。
  23. 前記複数のモールド注入通路は、前記印刷回路基板の第１端縁部から前記モールド注入用貫通孔へ伸延され、さらに、当該モールド注入用貫通孔から前記第１及び第２モールドキャビティへ伸延されることを特徴とする請求項２２に記載の半導体モジュールの製造方法。
  24. 前記印刷回路基板は、前記第１端縁部に対向する第２端縁部にエッジ連結部が形成されていることを特徴とする請求項２３に記載の半導体モジュールの製造方法。
  25. 前記第１及び第２モールドキャビティに封止樹脂を同時に充填する段階の後に、
    前記印刷回路基板を前記モールド装備から取り出す段階と、
    前記複数のモールド注入用貫通孔を含む印刷回路基板の一部を前記複数の第１及び第２モールドキャビティが形成される印刷回路基板の部分から分離して除去する段階と、をさらに備えることを特徴とする請求項２４に記載の半導体モジュールの製造方法。
  26. 前記第１及び第２半導体チップは、バンプが表面に配列されたウェーハレベルパッケージであることを特徴とする請求項１７に記載の半導体モジュールの製造方法。
  27. 前記モールド注入通路は、前記印刷回路基板の第１面から第２面へ貫通するモールド注入用貫通孔を含み、前記モールド注入用貫通孔の数は印刷回路基板の両面で互いに対称位置に配列された第１及び第２半導体チップの数と１：１に対応することを特徴とする請求項１９に記載の半導体モジュールの製造方法。
  28. 前記モールド注入通路は、前記印刷回路基板の第１面から第２面へ貫通するモールド注入用貫通孔を含み、前記モールド注入用貫通孔の数は前記印刷回路基板の両面で互いに対称位置に配列された第１及び第２半導体チップの数より少ないことを特徴とする請求項１９に記載の半導体モジュールの製造方法。
  29. 前記モールド注入通路は、前記印刷回路基板の第１面から第２面へ貫通する複数のモールド注入用貫通孔を含み、前記複数のモールド注入用貫通孔の一部はダミー領域に形成され、前記複数のモールド注入用貫通孔の残りは第１及び第２半導体チップが搭載されたメイン領域に形成されることを特徴とする請求項１７に記載の半導体モジュールの製造方法。
  30. 前記印刷回路基板の厚さ、長さ及び幅の寸法は、ＪＥＤＥＣ規格と一致することを特徴とする請求項１７に記載の半導体モジュールの製造方法。
  31. メイン領域とダミー領域とに区分された印刷回路基板のメイン領域内の第１面に複数の第１半導体チップを搭載する段階と、
    前記印刷回路基板のメイン領域内の前記第１面に対向する第２面に複数の第２半導体チップを搭載する段階と、
    前記複数の第１半導体チップを収容可能な１つ以上の第１モールドキャビティが形成されるとともに、前記複数の第２半導体チップを収容可能な１つ以上の第２モールドキャビティが形成され、前記メイン領域とダミー領域との境界を越えて１つ以上のモールド注入通路が形成されるモールド装備に前記印刷回路基板を装填する段階と、
    前記モールド装備で、前記１つ以上のモールド注入通路を通じて封止樹脂を流して前記第１及び第２モールドキャビティに封止樹脂を同時に充填する段階と、
    前記印刷回路基板を前記モールド装備から取り出す段階と、
    前記印刷回路基板のダミー領域を前記メイン領域から分離して除去する段階と、を備えることを特徴とする半導体モジュールの製造方法。
  32. 前記印刷回路基板の第１面に搭載された複数の第１半導体チップと前記第２面に搭載された複数の第２半導体チップとは、前記印刷基板の両面で互いに対称位置に配列されることを特徴とする請求項３１に記載の半導体モジュールの製造方法。
  33. 前記モールド注入通路は、前記印刷回路基板の第１端縁部から前記印刷回路基板のメイン領域がある方向へ伸延されることを特徴とする請求項３１に記載の半導体モジュールの製造方法。
  34. 前記印刷回路基板は、前記第１端縁部に対向する第２端縁部にエッジ連結部が形成されていることを特徴とする請求項３３に記載の半導体モジュールの製造方法。
  35. 前記第１及び第２半導体チップは、バンプが表面に配列された半導体チップであるウェーハレベルパッケージであることを特徴とする請求項３１に記載の半導体モジュールの製造方法。
  36. 前記モールド注入通路は、前記印刷回路基板の第１面から第２面へ貫通するモールド注入用貫通孔を含み、前記モールド注入用貫通孔の数は前記印刷回路基板の両面で互いに対称位置に配列された第１及び第２半導体チップの数と１：１に対応することを特徴とする請求項３２に記載の半導体モジュールの製造方法。
  37. 前記モールド注入通路は、前記印刷回路基板の第１面から第２面へ貫通するモールド注入用貫通孔を含み、前記モールド注入用貫通孔の数は前記印刷回路基板の両面で互いに対称位置に配列された第１及び第２半導体チップの数より少ないことを特徴とする請求項３２に記載の半導体モジュールの製造方法。
  38. 前記モールド注入通路は、前記印刷回路基板の第１面と第２面へ貫通する複数のモールド注入用貫通孔を含み、前記複数のモールド注入用貫通孔の一部はダミー領域に形成され、前記複数のモールド注入用貫通孔の残りは第１及び第２半導体チップが搭載されたメイン領域に形成されることを特徴とする請求項３１に記載の半導体モジュールの製造方法。
  39. 前記印刷回路基板の厚さ、長さ及び幅の寸法は、ＪＥＤＥＣ規格と一致することを特徴とする請求項３１に記載の半導体モジュールの製造方法。
  40. メイン領域とダミー領域とに区分された印刷回路基板のメイン領域内の第１面に複数の半導体チップを搭載する段階と、
    前記複数の半導体チップを収容可能な１つ以上のモールドキャビティが形成されるとともに、前記メイン領域とダミー領域との境界を越えて１つ以上のモールド注入通路が形成されるモールド装備に前記印刷回路基板を装填する段階と、
    前記モールド装備で１つ以上のモールド注入通路を通じて封止樹脂を流して前記１つ以上のモールドキャビティに封止樹脂を充填する段階と、
    前記印刷回路基板を前記モールド装備から取り出す段階と、
    前記印刷回路基板のダミー領域を前記メイン領域から分離して除去する段階と、を備えることを特徴とする半導体モジュールの製造方法。
  41. 前記１つ以上のモールド注入通路は、前記印刷回路基板の第１端縁部から前記メイン領域がある方向へ伸延される複数のモールド注入通路を含むことを特徴とする請求項４０に記載の半導体モジュールの製造方法。
  42. 前記印刷回路基板は、前記第１端縁部に対向する第２端縁部にエッジ連結部が形成されていることを特徴とする請求項４１に記載の半導体モジュールの製造方法。
  43. 前記複数の半導体チップは、バンプが表面に配列された半導体チップであるウェーハレベルパッケージであることを特徴とする請求項４０に記載の半導体モジュールの製造方法。
  44. 第１端縁部にエッジ連結部が形成されている印刷回路基板を準備する段階と、
    前記印刷回路基板の第１面で前記第１端縁部と前記第１端縁部に対向する第２端縁部との間に、バンプが表面に配列された半導体チップである第１ウェーハレベルパッケージを複数個搭載する段階と、
    前記印刷回路基板の第２面で前記第１端縁部と前記第１端縁部に対向する第２端縁部との間に、バンプが表面に配列された半導体チップである第２ウェーハレベルパッケージを複数個搭載する段階と、
    前記複数の第１ウェーハレベルパッケージを収容可能な１つ以上の第１モールドキャビティが形成されるとともに、前記複数の第２ウェーハレベルパッケージを収容可能な１つ以上の第２モールドキャビティが形成されるモールド装備に前記印刷回路基板を装填する段階と、
    前記モールド装備で、前記印刷回路基板の第１面から第２面へ貫通するモールド注入用貫通孔を含む１つ以上のモールド注入通路を通じて封止樹脂を流して前記第１及び第２モールドキャビティに封止樹脂を同時に充填する段階と、を備えることを特徴とする半導体モジュールの製造方法。
  45. 前記１つ以上の第１モールドキャビティは、それぞれが１つずつの第１ウェーハレベルパッケージを収容する複数の第１モールドキャビティを含み、
    前記第２モールドキャビティは、それぞれが１つずつの第２ウェーハレベルパッケージを収容する複数の第２モールドキャビティを含むことを特徴とする請求項４４に記載の半導体モジュールの製造方法。
  46. 前記１つ以上のモールド注入通路は、印刷回路基板の第２端縁部と第１及び第２モールドキャビティとの間に伸延された複数のモールド注入通路よりなることを特徴とする請求項４５に記載の半導体モジュールの製造方法。
  47. 前記複数のモールド注入通路は、それぞれ前記印刷回路基板の第１面から第２面へ貫通するモールド注入用貫通孔を含むことを特徴とする請求項４６に記載の半導体モジュールの製造方法。
  48. 第１面と前記第１面に対向する第２面とを有する印刷回路基板を準備する段階と、
    前記印刷回路基板の第１面に半導体チップを搭載する段階と、
    前記印刷回路基板の第１面に搭載された半導体チップを収容可能な第１モールドキャビティが形成されるモールド装備に前記印刷回路基板を装填する段階と、
    前記印刷回路の第１面から第２面へ貫通した貫通孔であって前記印刷回路基板において半導体チップが搭載された部分の外側に位置するモールド注入用貫通孔を含むモールド注入通路を通じて封止樹脂を流して前記第１キャビティに封止樹脂を充填する段階と、を備えることを特徴とする半導体モジュールの製造方法。
  49. 前記半導体チップは、バンプが表面に配列された半導体チップであるウェーハレベルパッケージであることを特徴とする請求項４８に記載の半導体モジュールの製造方法。
  50. 前記第１モールドキャビティに封止樹脂を充填する段階の後に、
    前記モールド注入用貫通孔が形成されたダミー領域を分離して除去する段階と、をさらに備えることを特徴とする請求項４８に記載の半導体モジュールの製造方法。
  51. 第１面と当該第１面と上下方向に対向する第２面とを有し、第１端縁部と当該第１端縁部と左右方向に対向した第２端縁部とが有する基板本体と、
    前記基板本体の第１端縁部に形成されたエッジ連結部と、
    前記基板本体の第１面で第１端縁部と第２端縁部との間に形成され、半導体素子が搭載される第１素子搭載領域と、
    前記基板本体の第２面で第１端縁部と第２端縁部との間に形成され、半導体素子が搭載される第２素子搭載領域と、
    前記印刷回路基板で第１及び第２素子搭載領域と第２端縁部との間に形成されて、前記印刷回路基板の第１面から第２面へ貫通したモールド注入用貫通孔と、を備えることを特徴とする印刷回路基板。
  52. 前記モールド注入用貫通孔の数は、前記印刷回路基板の両面で互いに対称位置に配列された第１及び第２素子搭載領域の数と１：１に対応することを特徴とする請求項５１に記載の印刷回路基板。
  53. 前記モールド注入用貫通孔の数は、前記印刷回路基板の両面で互いに対称位置に配列された第１及び第２素子搭載領域の数より少ないことを特徴とする請求項５１に記載の印刷回路基板。
  54. 前記半導体素子が搭載される第１及び第２素子搭載領域はメイン領域に位置し、前記モールド注入用貫通孔はダミー領域に位置することを特徴とする請求項５１に記載の印刷回路基板。
  55. 前記半導体素子が搭載される第１及び第２素子搭載領域はメイン領域に位置し、
    前記モールド注入用貫通孔の一部はメイン領域に位置し、前記モールド注入用貫通孔の残りはダミー領域に位置することを特徴とする請求項５１に記載の印刷回路基板。
  56. 前記印刷回路基板の厚さ、長さ及び幅の寸法は、ＪＥＤＥＣ規格と一致することを特徴とする請求項５１に記載の印刷回路基板。
  57. 前記印刷回路基板でメイン領域内の厚さ、長さ及び幅の寸法は、ＪＥＤＥＣ規格と一致することを特徴とする請求項５４に記載の印刷回路基板。
  58. 前記印刷回路基板で前記ダミー領域の厚さ、長さ及び幅の寸法は、ＪＥＤＥＣ規格と一致することを特徴とする請求項５５に記載の印刷回路基板。
  59. 前記半導体素子は、バンプが表面に配列された半導体チップであるウェーハレベルパッケージであることを特徴とする請求項５１に記載の印刷回路基板。
  60. 前記半導体素子は、バンプが表面に配列された半導体チップであるウェーハレベルパッケージであることを特徴とする請求項５４に記載の印刷回路基板。
  61. 前記半導体素子は、バンプが表面に配列された半導体チップであるウェーハレベルパッケージであることを特徴とする請求項５５に記載の印刷回路基板。
JP2004071124A 2003-03-12 2004-03-12 半導体モジュールの製造方法及びそれに用いられる印刷回路基板 Pending JP2005150670A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20030015394 2003-03-12
US10/665,632 US20040178514A1 (en) 2003-03-12 2003-09-22 Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method

Publications (1)

Publication Number Publication Date
JP2005150670A true JP2005150670A (ja) 2005-06-09

Family

ID=36083277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004071124A Pending JP2005150670A (ja) 2003-03-12 2004-03-12 半導体モジュールの製造方法及びそれに用いられる印刷回路基板

Country Status (7)

Country Link
US (1) US20040178514A1 (ja)
JP (1) JP2005150670A (ja)
KR (1) KR100594248B1 (ja)
CN (1) CN100376022C (ja)
DE (1) DE102004013056B4 (ja)
GB (1) GB2401479B (ja)
TW (1) TWI230030B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076484A (ja) * 2013-10-08 2015-04-20 株式会社デンソー 電子装置およびその製造方法
WO2020059349A1 (ja) * 2018-09-21 2020-03-26 日立オートモティブシステムズ株式会社 電子制御装置、及び、電子制御装置の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040158978A1 (en) * 2003-02-14 2004-08-19 Lee Sang-Hyeop Molding method and mold for encapsulating both sides of PCB module with wafer level package mounted PCB
US7170183B1 (en) * 2005-05-13 2007-01-30 Amkor Technology, Inc. Wafer level stacked package
KR100810491B1 (ko) * 2007-03-02 2008-03-07 삼성전기주식회사 전자소자 패키지 및 그 제조방법
NL2002240C2 (nl) * 2008-11-21 2010-05-25 Fico Bv Inrichting en werkwijze voor het tenminste gedeeltelijk omhullen van een gesloten vlakke drager met elektronische componenten.
WO2011150879A2 (zh) * 2011-06-22 2011-12-08 华为终端有限公司 半导体器件封装方法及其结构
KR101772490B1 (ko) 2011-09-28 2017-08-30 삼성전자주식회사 인쇄회로기판 어셈블리
KR101354787B1 (ko) * 2012-06-04 2014-01-23 한국오므론전장주식회사 일체형 몰딩부를 구비하는 초음파 센서
US9698070B2 (en) * 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement
US9337064B2 (en) 2014-09-15 2016-05-10 Micron Technology, Inc. Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems
KR101681400B1 (ko) * 2014-09-19 2016-11-30 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9673123B2 (en) 2014-09-19 2017-06-06 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
US10099411B2 (en) 2015-05-22 2018-10-16 Infineon Technologies Ag Method and apparatus for simultaneously encapsulating semiconductor dies with layered lead frame strips
KR20170092309A (ko) * 2016-02-03 2017-08-11 삼성전기주식회사 양면 패키지 모듈 및 기판 스트립
US10833024B2 (en) * 2016-10-18 2020-11-10 Advanced Semiconductor Engineering, Inc. Substrate structure, packaging method and semiconductor package structure
CN109257888B (zh) * 2018-08-22 2020-10-27 维沃移动通信有限公司 一种电路板双面封装方法、结构及移动终端
US11862736B2 (en) 2018-09-17 2024-01-02 GBT Tokenize Corp. Multi-dimensional photonic integrated circuits and memory structure having optical components mounted on multiple planes of a multi-dimensional package
US10854763B2 (en) 2018-09-17 2020-12-01 Gbt Technologies Inc. Multi-dimensional integrated circuit having multiple planes and memory architecture having a honeycomb or bee hive structure
CN112768413B (zh) * 2019-10-21 2022-08-16 珠海格力电器股份有限公司 一种封装基板及半导体芯片封装结构
CN111432555A (zh) * 2020-03-24 2020-07-17 环维电子(上海)有限公司 一种双面pcb板及其一次双面塑封方法
CN112004180B (zh) * 2020-10-29 2021-01-12 瑞声光电科技(常州)有限公司 集成封装模组的制造方法、集成封装模组及电子设备
US11809797B1 (en) 2022-07-31 2023-11-07 Gbt Technologies Inc. Systems and methods of predictive manufacturing of three-dimensional, multi-planar semiconductors

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183318A (ja) * 1993-12-22 1995-07-21 Toyota Motor Corp 電子回路装置及びその製造方法
JPH08111132A (ja) * 1994-10-12 1996-04-30 Japan Aviation Electron Ind Ltd 照光式キートップ
JPH09508496A (ja) * 1994-02-07 1997-08-26 シーメンス アクチエンゲゼルシヤフト 共通のパッケージに複数個のメモリチップを備えた半導体メモリ素子
JPH1177733A (ja) * 1997-09-01 1999-03-23 Apic Yamada Kk 樹脂モールド方法及び樹脂モールド装置
JPH11320600A (ja) * 1998-05-14 1999-11-24 Oki Electric Ind Co Ltd トランスファ成形装置、リードフレーム及び半導体装置の製造方法
JP2001044225A (ja) * 1999-07-27 2001-02-16 Nec Corp 樹脂封止型半導体装置の製造方法
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
US20020096348A1 (en) * 1994-11-15 2002-07-25 Saxelby John R. Circuit encapsulation

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2952297A1 (de) * 1979-12-24 1981-07-02 Werner Dipl.-Ing. 6840 Lampertheim Schaller Verfahren und vorrichtung zur herstellung von elektronischen geraeten, insbesondere beruehrungslosen sensoren und modulen
KR960015106B1 (ko) * 1986-11-25 1996-10-28 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체패키지 포장체
WO1993014618A1 (en) * 1992-01-13 1993-07-22 Asm-Fico Tooling B.V. Apparatus for moulding a lead frame and chips arranged thereon
JPH06232195A (ja) * 1993-01-28 1994-08-19 Rohm Co Ltd 半導体装置の製造方法およびリードフレーム
JP3193194B2 (ja) * 1993-07-09 2001-07-30 三菱電線工業株式会社 基板に実装されたｌｅｄチップにレンズ被覆層をモールドする方法およびそのモールド用基板構造
US5665296A (en) * 1994-03-24 1997-09-09 Intel Corporation Molding technique for molding plastic packages
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5715573A (en) * 1995-05-22 1998-02-10 Cta Space Systems, Inc. Self latching hinge
JP3483994B2 (ja) * 1995-08-31 2004-01-06 ローム株式会社 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法
JPH09109189A (ja) * 1995-10-20 1997-04-28 Matsushita Electric Ind Co Ltd 射出成形金型および射出成形方法
US6081997A (en) * 1997-08-14 2000-07-04 Lsi Logic Corporation System and method for packaging an integrated circuit using encapsulant injection
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
TW432550B (en) * 1998-02-07 2001-05-01 Siliconware Precision Industries Co Ltd Method of encapsulating a chip
JP3853979B2 (ja) * 1998-06-16 2006-12-06 日東電工株式会社 半導体装置の製法
JP3522177B2 (ja) * 2000-02-21 2004-04-26 株式会社三井ハイテック 半導体装置の製造方法
US6413801B1 (en) * 2000-05-02 2002-07-02 Advanced Semiconductor Engineering, Inc. Method of molding semiconductor device and molding die for use therein
CN2465328Y (zh) * 2001-02-20 2001-12-12 华东先进电子股份有限公司 双面晶片封装体
US20020173074A1 (en) * 2001-05-16 2002-11-21 Walsin Advanced Electronics Ltd Method for underfilling bonding gap between flip-chip and circuit substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183318A (ja) * 1993-12-22 1995-07-21 Toyota Motor Corp 電子回路装置及びその製造方法
JPH09508496A (ja) * 1994-02-07 1997-08-26 シーメンス アクチエンゲゼルシヤフト 共通のパッケージに複数個のメモリチップを備えた半導体メモリ素子
JPH08111132A (ja) * 1994-10-12 1996-04-30 Japan Aviation Electron Ind Ltd 照光式キートップ
US20020096348A1 (en) * 1994-11-15 2002-07-25 Saxelby John R. Circuit encapsulation
JPH1177733A (ja) * 1997-09-01 1999-03-23 Apic Yamada Kk 樹脂モールド方法及び樹脂モールド装置
JPH11320600A (ja) * 1998-05-14 1999-11-24 Oki Electric Ind Co Ltd トランスファ成形装置、リードフレーム及び半導体装置の製造方法
JP2001044225A (ja) * 1999-07-27 2001-02-16 Nec Corp 樹脂封止型半導体装置の製造方法
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076484A (ja) * 2013-10-08 2015-04-20 株式会社デンソー 電子装置およびその製造方法
WO2020059349A1 (ja) * 2018-09-21 2020-03-26 日立オートモティブシステムズ株式会社 電子制御装置、及び、電子制御装置の製造方法
JPWO2020059349A1 (ja) * 2018-09-21 2021-06-03 日立Astemo株式会社 電子制御装置、及び、電子制御装置の製造方法
JP7026254B2 (ja) 2018-09-21 2022-02-25 日立Astemo株式会社 電子制御装置、及び、電子制御装置の製造方法
US11956908B2 (en) 2018-09-21 2024-04-09 Hitachi Astemo, Ltd. Electronic control unit and method for manufacturing electronic control unit

Also Published As

Publication number Publication date
US20040178514A1 (en) 2004-09-16
KR20040080955A (ko) 2004-09-20
DE102004013056A1 (de) 2004-10-07
KR100594248B1 (ko) 2006-06-30
GB2401479A (en) 2004-11-10
GB0404705D0 (en) 2004-04-07
CN100376022C (zh) 2008-03-19
GB2401479B (en) 2005-09-28
TW200418354A (en) 2004-09-16
TWI230030B (en) 2005-03-21
CN1531041A (zh) 2004-09-22
DE102004013056B4 (de) 2008-10-16

Similar Documents

Publication Publication Date Title
JP2005150670A (ja) 半導体モジュールの製造方法及びそれに用いられる印刷回路基板
US6847109B2 (en) Area array semiconductor package and 3-dimensional stack thereof
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US6670701B2 (en) Semiconductor module and electronic component
US6545366B2 (en) Multiple chip package semiconductor device
US6489676B2 (en) Semiconductor device having an interconnecting post formed on an interposer within a sealing resin
TWI495082B (zh) 多層半導體封裝
US20080111224A1 (en) Multi stack package and method of fabricating the same
JP2005354068A (ja) 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法
US7205642B2 (en) Semiconductor package and method for fabricating the same
CN113394118B (zh) 封装结构及其形成方法
KR100963151B1 (ko) 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
JP4889359B2 (ja) 電子装置
JP6210533B2 (ja) プリント基板およびその製造方法
KR101020612B1 (ko) 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지제조 방법
US6875639B2 (en) Semiconductor device and method of manufacturing the same
KR100444170B1 (ko) 반도체패키지
JP2007095964A (ja) 半導体装置の製造方法
KR20020028473A (ko) 적층 패키지
JP2004031562A (ja) 半導体装置およびその製造方法
KR100650048B1 (ko) 반도체 칩 패키지용 기판
US8399967B2 (en) Package structure
KR100273269B1 (ko) 반도체 시오비 모듈 및 그 제조방법
KR20010068589A (ko) 칩 스캐일 스택 패키지
KR20050003762A (ko) 적층 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330