TWI230030B - Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method - Google Patents

Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method Download PDF

Info

Publication number
TWI230030B
TWI230030B TW093102997A TW93102997A TWI230030B TW I230030 B TWI230030 B TW I230030B TW 093102997 A TW093102997 A TW 093102997A TW 93102997 A TW93102997 A TW 93102997A TW I230030 B TWI230030 B TW I230030B
Authority
TW
Taiwan
Prior art keywords
circuit board
printed circuit
semiconductor
mold
patent application
Prior art date
Application number
TW093102997A
Other languages
English (en)
Other versions
TW200418354A (en
Inventor
Sang-Hyeop Lee
Hee-Kook Choi
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200418354A publication Critical patent/TW200418354A/zh
Application granted granted Critical
Publication of TWI230030B publication Critical patent/TWI230030B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

1230030 五、發明說明（1) 【發明所屬之技術領域】 是右ΪΓ 月是有關於一種半導體元件的製造方法，且特別 #用& 2、種在印刷電路板上納入半導體元件的方法以及 使用此方法的印刷電路板。 【先前技術】 墓坪模組（electronic raodule)通常經由將數個半 日日片封裝體（semiconductor chip package)配設 gounting)至一印刷電路板（print Circuit 制带,而形成，且近來的趨勢是將晶片封裝體配設至印 1電路板的兩相對表面上，以提高封裝密度（邱以丨 density)。 ，，級封裝（wafer Uvel package，WLp )是將晶片 ^裝至p刷電路板上的其中一種方式。晶圓級 在於對外端點（external terminal)係以二維陣列的 dimer^lonal array)方式分佈於半導體晶片之一表面 上。這種方式將可縮短半導體晶片與封裝體輸出/輸入端 (I/O location )的訊號路徑，因而改善元件的運作速产 (operational speed)。此外，不同於其他晶片封 & 具有從封裝體邊緣延伸之引腳（lead)，晶圓級封裝^ 用之印刷電路板的面積大致與晶片的尺寸相當。 晶圓級封裝體通常具有金屬焊料凸塊（metalUc solder bump)，其主要功能係作為對外端點，以連接 裝體與印刷電路板之間。將晶圓級封裝體元件的焊料凸塊 貼附（attached)至印刷電路板上，然後使用環氧樹脂材
1230030
料（epoxy material)進行包覆（encapSuiate(j)，以保 護印刷電路板與焊料凸塊之間的連接（c〇nnecti〇n )，並 隔離晶圓級封裝體與外界環境。圖〗至圖4繪示習知技術之 將晶圓級封裝體包覆至印刷電路板之兩相對表面上的剖面 示意圖。 圖1繪示習知的晶圓級封裝體丨4的剖面示意圖。晶圓 級封裝體通常包括一半導體晶片1〇與形成於半導體晶片1〇 上之多個焊料凸塊1 2。焊料凸塊1 2係以陣列方式（未繪示 )配置於半導體晶片1〇的表面上，且單層或多層重配置線 路層（rerouting layer)係配置於焊料凸塊陣列與半導 體晶片1 0之間。 ^ 請參照圖2，多個晶圓級封裝體14係貼附於一印刷電 路板18之兩相對表面上。在這種方式下，半導體晶片1〇藉 由焊料凸塊1 2與印刷電路板1 8電性連接。 曰 請參照圖3，印刷電路板18係置於一模具内（m〇ld body )，而模具通常包括一上模具22與一下模具（未繪示 I °上模具22具有一模穴（m〇id cavity)，而上模具22 係置於印刷電路板1 8之一表面上，以便於容納貼附於印刷 電路板1 8之上表面上的晶圓級封裝體丨4。 上模具22具有一進模口（m〇id inlet) 24，而進模口 24係定義（defined )與印刷電路板18之上表面相鄰，且 進模口 24係與模穴連通。如圖3之箭頭所示，藉由進模口 2士4填入一包覆材料26至模穴。較佳的包覆材料26為一環氧 Μ 月曰模封材料（epoxy molding compound，EMC)。 1230030 五、發明說明（3) ' * 隨後，上述製程所形成之結構係旋轉朝下（未綠示 )’然後印刷電路板18之另一表面上之晶圓級封裝體丨4亦 採用相同的方式進行包覆。圖4繪示完整的電子模組的剖' 面示意圖，其中包覆環氧樹脂模封材料之晶圓級封裝體σΙ 位於印刷電路板1 8之兩相對表面上。 、糸 基於上述，為了包覆位於印刷電路板18之兩相 上的晶圓級封裝體，相同的封膠製程（molding )必須執行兩次，例如在印刷電路板18之兩相 ess =行一次。這種習知的重複製程將增加製程時二製程j 【發明内容 本發明 括下列步驟 長：出一種半導體元件的製 ，貼附一第 板之一第一表面上，且貼附一 第一表面之一第二 首先 刷電路板之 具，以形成 納位於印刷 二模穴係容 晶片。隨後 穴與第二模 路板内之至 本發明 包括下列步 一第一 電路板 納位於 ，同時 穴内， 少一貫 提出另 驟。首 路板之一不可拋棄 模穴與一第 之第一表面 印刷電路板 經由一進模 其中進模口 孔從第一表 一種半導體 先，貼附一 部分之一第 造方法 半導體晶片 導體晶 。然後 第二| 表面上 二模穴 上之第 之第二 ϋ填入 之至少 面伸 ，其中 一半導 表面上 一填充 一部份 至第二 元件的製造方 導體晶 上，且 第一半 一表面 ’其係 至一印 片至相 ’使用 第—模 體晶片 <第二 是經由 表面。 $，其 片至一 貝占附一 例如包 刷電路 對於印 一模 穴係容 ，而第 半導體 第一模 印刷電 係例如 印刷電 第二半
13107pif.ptd 第9頁 1230030 刷電路板 相對於印 成一第一 電路板之 納位於印 更包括形 與一可拋 入一填充 ，以暴露 且更暴露 之可拋棄 出再一種 。首先， 部分之一 ’而模穴 片，其中 拋棄部分 口填入一 被模穴所 填充材料 之不可拋棄 刷電路板之 模穴與一第 第一表面上 刷電路板之 成有一進模 棄部分之間 材料至第一 出被第一模 出被進模口 部分與不可 半導體元件 貼附一半導 第一表面上 係容納位於 #具更形成 與一可拋棄 填充材料至 定義之填充 。分離印刷 —種半導體元件的製造方 。首先’貼附多個第一半導體 表面上’並貼附多個第二半 部分之一 第一表面 二模穴， 之第^半 第二表面 口，橫貫 的一邊界 模穴與第 穴與第二 所定義之 拋棄部分 的製造方 體晶片至 。然後， 印刷電路 有一進模 部分之間 模穴内， 材料，且 電路板之 導體晶 上之第 印刷電 。隨後 二模穴 模穴所 填充材 五、發明說明（4) 導體晶片至印 而第二表面係 一模具，以形 容納位於印刷 第二模穴係容 體晶片。模具 不可拋棄部分 經由進模口填 後，移開模具 該填充材料， 離印刷電路板 本發明提 包括下列步驟 之一不可拋棄 以形成一模穴 上之半導體晶 電路板之不可 後，經由進模 具’以暴露出 模口所定義之 不可拋棄部分 本發明提 包括下列步驟 電路板之一 第二表面上， 。然後，使用 而第一模穴係 片，且 二半導 路板之 ，同時 内。之 定義之 料。分 法，其係例如 一印刷電路板 使用一模具， 板之第一表面 口，橫貫印刷 的一邊界。之 而隨後移開模 更暴露出被進 可抛棄部分與 法，其係例如 晶片至一印刷 導體晶片至相 第
第10頁 1230030 五、發明說明（5) 對於印刷電路板之第一表面 一模具，以形成至少一第一 第一模穴係容納位於印刷電 半導體晶片，而第二模六係 面上之這些第二半導體晶片 口填入一填充材料至第一模 本發明提出又一種半導 包括下列步驟。首先，貼附 電路板之一不可拋棄部分之 二半導體晶片至印刷電路板 上’而第二表面係相對於印 使用^模具’以形成至少一 一模穴係容納位於印刷電路 導體晶片，且第二模穴係容 上之這些第二半導體晶片。 其係橫貫印刷電路板之不可 的一邊界。隨後，同時經由 模穴與第二模穴内。之後， 穴與第二模穴所定義之填充 疋義之填充材料。分離印刷 棄部分。 之一第二表面上。然後，使用 模穴與至少一第二模穴，其中 路板之第一表面上之這些第一 容納位於印刷電路板之第二表 。之後，同時經由至少一進模 穴與第二模穴内。 體元件的製造方法，其係例如 多個第一半導體晶片至一印刷 一第一表面上，並貼附多個第 之不可拋棄部分之一第二表面 刷電路板之第一表面。然後， 第一模穴與一第二模穴，而第 板之第一表面上之這些第一半 納位於印刷電路板之第二表面 模具更形成有至少一進模口， 拋棄部分與一可拋棄部分之間 進模口填入一填充材料至第一 移開模具，以暴露出被第一模 材料，且更暴露出被進模口所 電路板之可拋棄部分與不可拋 本發月k出又一種半導體元件的製 包括下列步驟。首春 m ^ j . 方法’其係例如 ^ 先’貼附多個半導體晶片至一郎制雷蹊 板之一不可拋畢邱八* 货 . ^ 印刷電路 果口P分之一第一表面上。鈇尨 ▲ W工负後，使用一模
13107pif.ptd
1230030
路板之第— 一進模口， 分之間的— 至此至少— 一模穴所定 填充材料。 棄部分。 ’其係例如 板’具有一 之一第一長 印刷電路板 沿著印刷電 長邊與一第 對於印刷電 路板之第一表面之一第二表面上，且這些第二晶圓級封裝 體沿著印刷電路板之長度方向並列配置，並分別對準這些 第一晶圓級封裝體。隨後，使用一模具，以形成至少一第 一模穴與至少一第二模穴，而第一模穴係容納位於印刷電 路板之第一表面上之這些第一晶圓級封裝體，且第二模穴 ，以形，至少一模穴，其係容納位於印刷電 讲=^些半導體晶片。模具更形成有至少 杈貫印刷電路板之不可拋棄部分與一可拋棄部 邊界。隨後，同時經由進模口填入一填充材料 模穴，而且接著移開模具，以暴露出被此至少 義之填充材料，且更暴露出被進模口所定義之 之後，分離印刷電路板之可拋棄部分與不可拋 本發明提出又一種半導體元件的製造方法 包括下列步驟。首先，提供一加長的印刷電路 邊緣連接器，而邊緣連接器係位於印刷電路板 邊上。然後，貼附多個第一晶圓級封裝體於該 之一第一表面上，且這些第一晶圓級封裝體係 路板之長度方向並列配置於印刷電路板之第一 二長邊之間。貼附多個第二晶圓級封裝體至相 係容納位於印刷電路板之第二表面上之這些第二晶圓級封 裝體。之後，同時經由至少一進模口填入一填充材料至第 一模穴與第二模穴内，而進模口從印刷電路板之第二長邊 延伸至第一模穴與第二模穴。 本發明提出一種印刷電路板，其係例如包括一平坦且
13107pif.ptd 第 12 頁 1230030 五、發明說明（7) ^的㈣m表面與相對 田且更具有一第一長邊與相對於第一弟一 邊。一邊緣連接器係位於板體之第一,邊之一第二長 導體封裝體配置區係位於板體之：t。多個第一半 之長度方向並排於第一長邊與第二，，沿著板體 導體封裝體配置區係位於板體之 夕個第二半 丄 守筱釕裒體配置區。多個進模貫？[ f空此触 二些進模貫孔係位於第二長邊與 且 置區及這些第二半導體封裝體配置區之/導體封震體配 為讓本發明之上述和其他目的、特徵 易僅，下文特舉一較佳杏#加斗行儍和優點施更明顯 說明如下。 < Λ鉍例，並配合所附圖式，作詳細 【實施方式】 本發明之ί 、中@ 5為圖6的部分剖面示意圖。根據 丰g ^^法，本實施例之印刷電路板例如用於製造 半導體7G件，其詳述如後。 勹扛明ί系圖5與圖6 ’ 一常見平坦且加長的板體101例如 匕括一第一表面150與相對於第一表面150之一第二表面 丄60 ’以及一第一長邊八與相對於第一長邊Α之一第二長邊 較佳的板體101之厚度、長度與寬度尺寸係與聯合電子 備程會屬（Joint Electronic Device Engineering CouncU，JEDEC )所訂立的標準一致。板體1〇1通常係由 多個圖案化導體層（conductive patterned Uyer)與多 13107pif.ptd 第13頁 1230030 五、發明說明（8) 個絕緣層（insulating layer)彼此堆疊而成。 邊緣連接器（edge connector ) 108係位於板體101之 第二長邊B上。多個元件配置區106係位於板體1〇ι之第一 表面150上，並且沿著板體1〇1之長度方向並排於第一長邊 A與第二長邊β之間。每一元件配置區1〇6較佳為導體接 塾’用於承載晶圓級封裝體元件。雖然圖5與圖6中並未繪 不’但多個元件配置區仍然位於板體丨〇 1之第二表面丨6 〇 上並且分別對準板體101之第一表面160上的元件配置區 106。換言之，第一表面15〇上之元件配置區1〇6與第二表 面160上之元件配置區大致互為鏡像（mirr〇r image)。 夕個進模貫孔（m〇ld inlet aperture )1〇4從板體 101之第一表面150延伸至第二表面16〇。在本實施例中， 這些進模貫孔1 〇 4係以一對一的方式提供給兩相對應之元 1牛配置區。此外，在本實施例中，進模貫孔丨〇4分別位於 第一長邊A (相對於連接器108，其係詳述如後）與元件配 置區1 0 6之間’其中進模貫孔1 〇 4較佳為接近元件配置區 1 0 6 〇 邊緣連接器108係位於板體ιοί之第二長邊β上。邊緣 連接器108較佳是作為印刷連接器的凸出梳部（a c〇mb Printed connector tabs)。多個電子模組通常藉由組裝 至母板（motherboard)上彼此電性連接，而組裝至母板 上的方式例如藉由物理性與電性連接至母板上之一母邊緣 連接器。邊緣連|妾器1 08執行電性連接模組與母板之間， 以及/物理性地支y持模組等雙重功能 、 1230030 五、發明說明（9) 圖7與圖8繪示依照本發明較佳實施例之將晶圓級封裝 體包覆於印刷電路板上的製造方法的剖面示意圖。 請參照圖7與圖8，一第一半導體晶片11 0A係貼附於一 印刷電路板1 0 0之一第一表面上，而一第二半導體晶片 11 0B係貼附於相對於印刷電路板i 〇 〇之第一表面之一第二 表面上。印刷電路板1 〇 〇具有一進模貫孔丨2 2，而本實施例 之印刷電路板1 0 0係與圖5與圖6所討論之板體1 〇 1類似。在 這個例子中，第一半導體晶片11 〇 A與第二半導體晶片j j 〇 B 係彼此對準。同樣地，較佳之第一半導體晶片丨丨〇 A與第二 半導體晶片11 0 B例如包括晶圓級封裝體，其係配置於印刷 電路板100之導體接墊上。 將第一半導體晶片110A與第二半導體晶片HOB貼附至 印刷電路板1 0 〇上之後，然後將印刷電路板丨〇 〇置於一模具 121内。模具121包括一上模具121a與一下模具121b。上模 具121a具有一上模穴120a，而下模具121b具有一下模穴 1 2 0 b。上模具1 21 a係置於印刷電路板1 〇 〇之一表面上，以 便於容納第二半導體晶片110B於上模穴丨2〇a内。同樣地， 下模具121b係置於印刷電路板1〇〇之另一表面上，以便於 容納第一半導體晶片11 0A於下模穴120b内。此時，上模穴 120a與下模穴i2〇b藉由印刷電路板1〇〇之進模貫孔122彼此 連通。 上模具121a或下模具121b例如具有一進模口 123，而 進模口 1 2 3係定義與印刷電路板1 〇 〇之一表面相鄰，且進模 口 1 2 3係與進模貫孔丨2 2連通。
13107pif.ptd 第15頁 1230030 五、發明說明GO) 其次，同時充填上模穴120a與下模穴1201)。請參照圖 8之C區域與箭頭，提供一包覆材料至進模口 123，以便於 流入上模穴120a與下模穴i2〇b内。相對於印刷電路板1〇〇 之進模口 123之另一表面上的模穴，其係經由進模貫孔122 充填。從圖8可明顯得知，上模穴12〇3與下模穴12〇1?同時 經由印刷電路板1 〇 〇之進模貫孔丨2 2進行充填。 在完成充填包覆材料之後，移開模具121。圖7繪示完 整電子模組的剖面示意圖。在一較佳實施例中，第一 半導體晶片110B分別被環氧樹脂模封材 枓（EMC ) 120包覆於印刷電路板1〇〇之兩相對表面上。 在上述實施例中，只有繪示與探討第一半導體晶 I!巧ί第二半導體晶片110B。請參照圖6，然而一較佳的 製程是將多個+導體晶片+別配置於板體1 〇1之兩相對表 配置隱。在這個例子中，上模具例如 ^ ^ 、八，其中母一上模穴係與一進模貫孔1 04連 通j同樣地，下模具例如具有多個下模穴，其中每一下模 穴係與一進模貫孔104連通。上模呈、 至少一進模口，其係與進模貫孔1〇4連在這〃種方式匕括 ，ί二料能夠同時充填至多個上模穴與多個下模穴。 的方不的實施例中，這些進模貫孔104係以-對- 兩相對應之元件配置區1〇6。然 i方式°舉例而言’如圖9所示’兩個或多 個相二m置區106例如擁有相同的進模貫孔1〇4。 、、照本發明再—較佳實施狀印刷電路板的 13107pif.ptd 第16頁 1230030 五、發明說明（11) 俯視示意圖。在本實施例中，多個元件配置區1 0 6係配置 於板體101之至少一表面上，而邊緣連接器108係位於板體 1 0 1之一侧邊B上。 板體101係分成一可拋棄部分（disposable portion )130與一不可拋棄部分（non —disposable portion) 140。如圖10所示，可拋棄部分丨30係位於沿著板體丨〇 i之八 側邊，而A侧邊係相對於邊緣連接器丨〇8。較佳之不可拋棄 部分140的厚度、長度與寬度尺寸係與几!)^所制訂的標準 一致0 最後’多個進模貫孔104係位於可拋棄部分丨3〇。在這 個例子中’這些進模貫孔104係以一對一的方式提供給兩 相對應的元件配置區1 0 6。 圖11至圖1 3繪示依據本發明又一較佳實施例之將晶圓 級封裝體包覆至印刷電路板上的剖面示意圖。 首先請參照圖11，多個晶圓級封裝體丨丨〇係分別貼附 於一印刷電路板之兩相對表面上，然後使用一環氧 封材料120與相同的方式（如圖7與圖8所示）進行包 、 印刷電路板例如係與圖6所示一致。 ° 再者，請參照圖12，使用一鋸片（saw Made ) 壓裝置（press apparatus)從板體1〇1上移除可拋棄^
1 3 0。上述製程所形成之最終模組產品如圖丨3所示。〃刀 圖11至圖13所繪示之實施例為進模貫孔 ::板之最終產品中。在高密度與複雜度之印：J 圖案中要找出進模貫孔的位置並迴避進模貫孔的設計
1230030 五、發明說明（12) 是相當困難的。藉由將進模貫孔104配置於板體ιοί之可拋 棄部分1 3 0，且隨後分離可拋棄部分1 3 0以得到最後的產 品，而克服上述之困難。 在圖1 0所示之實施例中，進模貫孔1.0 4係以一對一的 方式k供給兩相對應的元件配置區1 〇 6。然而，本發明並 不限定於此種方法。舉例而言，如圖1 4所示，兩個或多個 相鄰之元件配置區1 〇6例如共用相同的進模貫孔丨〇4。 同樣地，在圖1 〇所示之實施例中，所有的進模貫孔 1 〇 4係位於可拋棄部分丨3 〇。然而，本發明並不限定於此種 方法。舉例而言，如圖丨5所示，部分進模貫孔丨〇4係位於 不可拋棄部分140，而其他進模貫孔丨04係位於可拋棄部分 uo。、产對於封膠製程的品質進行最佳化（〇ptimizing) 時’這種配置方式可以提供相當的彈性。 舉例 對表面上 貫孔。然 伸之進模 述實施例 部分，而 雖然 限定本發 和範圍内 範圍當視 而言，上 之模穴例 而，藉由 口也是可 更可能將 半導體晶 本發明已 明，任何 ’當可作 後附之申 述之實施例 如同時使用 從印刷電路 能同時充填 部分進模口 片只配置於 以較佳實施 熟習此技藝 些許之更動 請專利範圍 中，位於印 位於印刷電 板之兩相對 模穴。在另 形成於印刷 印刷電路板 例揭露如上 者，在不脫 與潤飾，因 所界定者為 刷電路板之兩相 路板内之一進模 表面之一邊緣延 一個例子中，上 電路板之可拋棄 之一表面上。 ，然其並非用以 離本發明之精神 此本發明之保護 準。
1230030 圖式簡單說明
=!:二知二晶圓級封裝體（WLP)的剖面示意圖。 固2至圖情不f知製程之將晶圓級 電路板上的剖面示意圖。 遛匕復至P冲J 圖5繪示依據本發明較佳實施例的剖面示意圖。 示意^ 6。緣示依據本發明較佳實施例之印刷電ς板之俯視 體勺ΓΛ圖二ΪΪ依據本發明較佳實施例之將晶圓級封裝 體包覆至印刷電路板上的剖面示意圖。 圖9繪示依據本發明里 ^ 俯視示意圖。 較佳實施狀印刷電路板之 圖1 0繪示依據本發明Α — 俯視示㈣。 S再—較佳貫把例之印刷電路板之 圖11至圖1 3繪示依擔太欢 康本發明又一較佳實施例之將晶圓 、.及封裝體。覆至印刷電路板上的剖面示意圖。 圖1 4繪示依據本發明艾 ^ /χ _ 俯視示意圖。 月又-較佳實施例之印刷電路板之 圖1 5繪示依 俯視示意圖。 【圖式標示說明 本發 一較佳實施例之印刷電路板之 10 12 14 18 22 半導體晶片 焊料凸塊 晶圓級封裝體 1〇〇 :印刷電路板 1 2 1 a ·上模具
1230030 圖式簡單說明 24〜 ί 2 3 :進模口 2 6 ·· 包覆材料 101 ·· 板體 104、 122 :進模貫孔 106 ： 元件配置區 108 ： 邊緣連接器 110A :第一半導體晶片 110B :第二半導體晶片 120 ： 環氧樹脂模封材: 120a :上模穴 120b :下模穴 121 ： 模具 121b :下模具 130 ： 可拋棄部分 140 ： 不可拋棄部分 150 ： 第一表面 160 : 第二表面
13107pif.ptd 第20頁

Claims (1)

1230030 六、申請專利範圍 1· 一種半導體元件的製造方法，包括·· 貼附一第一半導體晶片至一印刷電路板之一第一表面 上； 貼附一第一半導體晶片至相對於該印刷電路板之該第 一表面之一第二表面上； 使用一模具’以形成一第一模穴與一第二模穴，其中 該第二模穴係容納位於該印刷電路板之該第一表面上之該 第一半導體晶片’而該第二模穴係容納位於該印刷電路板 之該第二表面上之該第二半導體晶片·；以及
同時經由一進模口填入一填充材料至該第一模穴與該 第二模穴内’其中該進模口之至少一部份是經由該印刷電 路板内之至少一貫孔從該第一表面延伸至該第二表面/ 2·如申請專利範圍第1項所述之半導體元件的製造方 法，其中貼附在該印刷電路板之該第一表面上之該第一半 導體晶片係對準至貼附在該印刷電路板之該第二表面之該 第二半導體晶片。
3 ·如申請專利範圍第1項所述之半導體元件的製造方 法’更包括在充填該第一模穴與該第二模穴後移開該模 具’然後分離包含該貫孔之部分該印刷電路板與包含該第 一半導體晶片與該第二半導體晶片之部分該印刷電路板。 4 ·如申請專利範圍第1項所述之半導體元件的製造方 法’其中該進模口從該印刷電路板之一第一側邊延伸至該 印刷電路板内之該貫孔，且再從該貫孔延伸至該第一模穴 與該第二模穴。
13107pif.ptd 第21頁 1230030 六、申請專利範圍 5·如申請專利範圍第4項所述之半導體元件的製造方 法，其中該印刷電路板之相對於該第一側邊之一第二侧邊 包括一邊緣連接器（edge connector)。 6 ·如申請專利範圍第1項所述之半導·體元件的製造方 法’其中該填充材料包括一環氧樹脂模封材料（e ρ ο X y molding compound, EMC ) ° 7 ·如申請專利範圍第1項所述之半導體元件的製造方 法’其中該第一半導體晶片與該第二半導體晶片包括一晶 圓級封裝體（wafer level package, WLP)。 8· —種半導體元件的製造方法，包括： 貼附一第一半導體晶片至一印刷電路板之一不可拋棄 部分之一第一表面上； 貼附一第一半導體晶片至該印刷電路板之該不可拋棄 部分之一第二表面上，而該第二表面係相對於該印刷電路 板之該第一表面； 使用一模具，以形成—第一模穴與一第二模穴，而該 第一模穴係容納位於該印刷電路板之該第一表面上之該第 第，模穴係容納位於該印刷電路板之 j^#σ ^ 一半導體晶片，其中該模具更形成有 棄=之間刷電路板之該不可抛棄部分與-可抛 同時經由該進模口填入 +古士 第二模穴内； 異入一填充材料至該第一模穴與該 移開該杈具’以暴露出被該第一模穴與該第二模穴所 131〇7pif.ptd 第22頁 1230030 六、申請專利範圍 _ 疋義之該填充材料，且更 充材料；以及 、 “進模口所定義之該填 分 分離該印刷電路板之該可拋棄部分與該不可拋棄部 9·如申請專利範圍第8項所述之 法，其中貼附在該印刷電路板之件的製造方 第二半導體=附在該印刷電路板之該第二表面之該 法，：.中如該申:模專口利麪項所述之半導體元件的製造方 印刷電路路板之-第-侧邊延伸至該 古申請專利範圍第ι〇項所述之半導體元件的製造 ::括刷電路板之該第-側邊之-第:側 圓級封裝體。 乃匕括日日 13· —種半導體元件的製造方法，包括： =附半導體晶片至—印刷電路板之—不可拋棄部分 i一弟一表面上； 使用一模具，以形成一模穴，而該模穴係容納位於該 印刷電路板之該第一表面上之該半導體晶片，其中該模具 更形成有一進模口，橫貫該印刷電路板之該不可拋邱八 與一可拋棄部分之間的一邊界； 一。刀
1230030 六、申請專利範圍 經由該進模口填入一填充材料至該模穴内； 移開該模具，以暴露出被該模穴所定義之該填充材 料’且更暴露出被該進模口所定義之該填充材料；以及 分離該印刷電路板之該可拋棄部分與該不可拋棄部 分0 1 4·如申請專利範圍第1 3項所述之半導體元件的製造 方法，其中該進模口從該印刷電路板之一第一側邊延伸至 該印刷電路板之該不可拋棄部分。 側 15·如申請專利範圍第14項所述之半導體元件的製造 方法，其中相對於該印刷電路板之該第一側邊之一第 邊包括一邊緣連接器 16·如申請專利範圍第13項所述之半導體元件的製造 方法，其中該半導體晶片包括一晶圓級封裝體。 17· —種半導體元件的製造方法，包括： 貼 附 多 數 個 第 一 半 導 體 晶 片 至 一 印 刷 電 路 板 之 第 表 面 上 9 該 第 貼 附 多 數 個 第 二 半 導 體 晶 片 至 相 對 於 該 印 刷 電 路柘 之 表 面 之 第 二 表 面 上 9 使 用 _ 一 模 具 5 以 形 成 至 少 ,— 第 _ — 模 穴 與 至 少 第 Μ 穴 其 中 該 第 模 穴 係 容 納 位 於 該 印 刷 電 路 板 之 該 第 τ六 表 面 上 之 該 些 第 半 導 體 晶 片 9 而 該 第 模 穴 係 容 納 位 於 該 印 刷 電 路 板 之 該 第 二 表 面 上 之 該 些 第 半 導 體 晶 片 • 9 以 及 與 同 時 經 由 至 少 _ 進 模 〇 填 入 填 充 材 料 至 該 第 模 穴 該 第 二 模 穴 内 0
1230030 六、申請專利範圍 18·如申請專利範圍第17項所述之半導體元件的製造 方法’其中該進模口之至少一部份是經由該印刷電路板内 至夕 貫孔從該第一表面延伸至該第二表面。 1 9 ·如申請專利範圍第丨7項所述之半導體元件的製造 方法’其中貼附在該印刷電路板之該第一表面上之該些第 半導體晶片係分別對準至貼附在該印刷電路板之該第二 表面之該些第二半導體晶片。 、20·如申請專利範圍第17項所述之半導體元件的製造 方法’其中該至少一第一模穴與該至少一第二模穴包括多 ，個第一模穴與多數個第二模穴，而該些第一模穴係分別 容納該些第一半導體晶片，且該些第二模穴係分別 些第二半導體晶片。 該 、21·如申請專利範圍第2〇項所述之半導體元件的製造 方法’其中該至少一進模口包括多數個進模口，分別連通 至该些第—模穴與該些第二模穴。 、22·如申請專利範圍第21項所述之半導體元件的製造 方法其中該些進模口之至少一部份包括一貫孔，分別由 該印刷電路板之該第一表面延伸至該第二表面。
、23·如申請專利範圍第22項所述之半導體元件的製造 方法’其中該些進模口從該印刷電路板之一第一側邊分別 延伸至該些貫孔，且再從該些貫孔分別延伸至對應之該此 第一模穴與該些第二模穴。 — 24·如申請專利範圍第23項所述之半導體元件的製造 ’甘▲相對於該印刷電路板之該第一側邊之一第二側 方法’其中
13107Dif.otd
第25頁 1230030 六、申請專利範圍 邊包括一邊緣連接器。 25·如申請專利範圍第24項所述之半導體元件的製造 方法，更包括在充填該些第一模穴與該些第二模穴後移開 該模具’然後分離包含該些貫孔之部分該印刷電路板與包 含該些第一半導體晶片與該些第二半導體晶片之部分該印 刷電路板。 26. 如申請專利範圍第丨7項所述之半導體元件的製造 方法’其中該些第一半導體晶片與該些第二半導體晶片包 括一晶圓級封裝體。 27. 如申請專利範圍第19項所述之半導體元件的製造 方法，其中該進模口之至少一部份包括多數個貫孔，分別 連接該印刷電路板之該第一表面與該第二表面，而該些貫 孔係與彼此對準之該些第一半導體晶片與該些第二& 晶片呈一對一對應。 28. 如申請專利範圍第19項所述之半導體 方法，其中該進模口之至少一部份包括多數個貫件孔的1y; 連接該印刷電路板之該第一表面與該第二表面，而該些 孔係與彼此對準之該些第一半導體晶片與該些第一半^體 晶片呈小於一對一的對應，因而相鄰之該些^一 片與該些第二半導體晶片係共用該些貫孔。 _ 29. 如申請專利範圍第17項所述之半導體元件的製造 ’其中該進模口之至少一部份包括多數個貫孔分別 連接該印刷電路板之該第一表面與該第二表面，而部分該 些貫孔係位於該印刷電路板之一不可拋棄部分，且其他^
13107pif.ptd 第26頁 1230030 六、申請專利範圍 孔，位於該印刷電路板之一可拋棄部分，而該些第〆 體曰曰片與該些第二半導體晶片係貼附至該印刷電路板 之該不可拋棄部分。 3 〇 ·如申請專利範圍第17項所述之半導體元件的製造 人法，2中該印刷電路板之厚度、長度與寬度尺寸係與聯 百電子α又備工程會議（j〇int Electronic Device Englneering Council，JEDEC)所訂立的標準一致。 31· —種半導體元件的製造方法，包括·· 貼附多數個第一半導體晶片至一印刷電路板之一不町 抛棄部分之一第一表面上； 挪I Ζ占附多數個第二半導體晶片至該印刷電路板之該不吁 e二/刀之第一表面上，而該第二表面係相對於該fP刷 電路板之該第一表面； t两模具，以形成至少一第一模穴與一第二模穴， 而該第一模穴係容納位於該印刷電路板之該第一表面上之 :ί導體晶#，且該第二模穴係容納位於該印刷電 第:表面上之該些第二半導體晶片，其中該模具 邙㈣ΐ二：ί模口 ’橫貫該印刷電路板之該不可拋棄 邛刀與一可拋棄部分之間的一邊界； 第二：=由該進模口填入一填充材料至該第^模穴與該 定義暴露出被該第—模穴與該第二模穴所 疋義之遠填充材料，且更暴露出被 充材料·，以及 ^進Μπ所定義之該填
13107pif.ptd 第27頁 1230030
刀離該印刷電路板之該可拋棄部分與該不可拋棄部 、32·如申請專利範圍第31項所述之半導體元件的製造 方法’其中貼附在該印刷電路板之該第一表面上之該些第 一半導體晶片係分別對準至貼附在該印刷電路板之該第二 表面之該些第二半導體晶片。 3 3 ·如申請專利範圍第3丨項所述之半導體元件的製造 方法，其中該進模口係從該印刷電路板之一第一側邊延伸 至該印刷電路板之該不可撤棄部分。 34·如申請專利範圍第33項所述之半導體元件的製造 方法’其中相對於該印刷電路板之該第一側邊之一第二側 邊包括一邊緣連接器。 3 5 ·如申請專利範圍第3丨項所述之半導體元件的製造 方法，其中該些第一半導體晶片與該些第二半導體晶片包 括一晶圓級封裝體。 36·如申請專利範圍第32項所述之半導體元件的製造 方法，其中該進模口之至少一部份包括多數個貫孔，分別 連接該印刷電路板之該第一表面與該第二表面，而該些貫 孔係與彼此對準之該些第一半導體晶片及該些第二半導體 晶片呈一對一對應。 一 37·如申請專利範圍第32項所述之半導體疋件的製造 方法，其中該進模口之至少一部份包括多數個貫孔，分別 連接該印刷電路板之該第一表面與該第二表面’而該些貫 孔係與彼此對準之該些第一半導體晶片及該些第一半導體
13107pif.ptd 第28買 1230030 六、申請專利範圍 晶片呈小於一對一的對應，因而相鄰之該些第一半導體晶 片與該些第二半導體晶片係共用該些貫孔。 38·如申請專利範圍第31項所述之半導體元件的製造 方法，其中該進模口之至少一部份包括多數個貫孔，分別 連接該印刷電路板之該第一表面與該第二表面，而部分該 些貫孔係位於該印刷電路板之一不可拋棄部分，且其他該 些貫孔係位於該印刷電路板之一可拋棄部分，而該些第一 半導體晶片與該些第二半導體晶片係貼附至該印刷電路板 之該不可拋棄部分。 39·如申請專利範圍第31項所述之半導體元件的製造 方法，其中該印刷電路板之厚度、長度與寬度尺寸係與聯 合電子設備工程會議（JEDEC )所訂立的標準一致。 40· —種半導體元件的製造方法，包括： 貼附多數個半導體晶片至一印刷電路板之一不可拋棄 部分之一第一表面上； ’、 使用一模具，以形成至少一模穴，容納位於該印刷電 路板之該第一表面上之該些半導體晶片，其中該模具更形 成有至少一進模口，橫貫該印刷電路板之該不可拋棄部分 與一可拋棄部分之間的一邊界； 經由該進模口填入一填充材料至該至少一模穴； 及 移開該模具，以暴露出被該至少一模穴所定義之該填 充材料，且更暴露出被該進模口所定義之該填充材料·，以 分離該印刷電路板之該可拋棄部分與該不可抛棄部
第29頁 1230030
41·如申請專利範圍第4〇項所述之半導體元件的製造 方法’其中至少一該進模口包括多數個進模口，分別從該 印刷電路板之一第一側邊延伸至該印刷電路板之該不可拋 棄部分。 4 2 ·如申請專利範圍第4丨項所述之半導體元件的製造 方法’其中相對於該印刷電路板之該第一側邊之一第二側 邊包括一邊緣連接器。
43·如申請專利範圍第4〇項所述之半導體元件的製造 方法’其中該些半導體晶片包括一晶圓級封裝體。 44· 一種半導體元件的製造方法，包括·· 提供一加長的印刷電路板，具有一邊緣連接器，而該 邊緣連接器係位於該印刷電路板之一第一長邊上； 貼附多數個第一晶圓級封裝體於該印刷電路板之一第 一表面上，且該些第一晶圓級封裝體係沿著該印刷電路板 之長度方向並列配置於該印刷電路板之該第一長邊與一第 二長邊之間； ~
貼附多數個第二晶圓級封裝體至相對於該印刷電路板 之該第一表面之一第二表面上，且該些第二晶圓級封裝體 沿著該印刷電路板之長度方向並列配置，並分別對 第一晶圓級封裝體； 一 使用一模具，以形成至 穴，而該第一模穴係容納位 上之該些第一晶圓級封裝體 少一第一模穴與至少一第二模 於該印刷電路板之該第一表面 ’且該第二模穴係容納位於該
1230030
六、申請專利範圍
P刷電路板之該第二表面上之該婆*第一晶圓級封裝體；以 及 同時經由至少一進模口填入〆填充材料至該第一模π 與該第二模穴内，而該進模口從該印刷電路板之該第二長 邊延伸至該第一模穴與該第二模穴。 45·如申請專利範圍第44項所述之半導體元件的製造 方法，其中該至少一第一模穴與該至少一第二模穴包括多 數個第一模穴與多數個第二模穴，而該些第一模穴係分别 谷納該些第一晶圓級封裝體，且該些第二模穴係分別容納 該些第二晶圓級封裝體。 46·如申請專利範圍第45項所述之半導體元件的製造 方法’其中該至少一進模口包括多數個進模口，分別從該 印刷電路板之該第二長邊延伸至該些第一模穴與該此第二^ 模穴。 ^ η二 47·如申請專利範圍第46項所述之半導體元件的製造 方法，更包括多數個貫孔，貫穿該印刷電路板，分別界定 出該些進模口之一部分。 48· —種半導體元件的製造方法，包括：
提供一印刷電路板，具有一第一表面與相對於該第一 表面之一第二表面； 貼附一半導體晶片至該印刷電路板之該第一表面上 使用一模具，以形成至少一模穴，容納位於該印刷 路板之該第一表面上之該半導體晶片；以及 經由一進模口填入一充填材料至該模穴，其中該進
13107pif.ptd 第31頁 1230030 六、申請專利範圍 口的部份是經由該印刷電路板内之至少一貫孔從該第一 表面延伸至相對於該第一表面之一第二表面，且該貫孔係 位於貼附該半導體晶片下方之該印刷電路板以外的部分。 49·如申凊專利範圍第w項所述之半導體元件的製造 方法’其中該半導體晶片包括一晶圓級封裝體。 、5 0·如申請專利範圍第48項所述之半導體元件的製造 方法制ί中該貫孔係位於該印刷電路板之一可拋棄部分， 且該製造方法包括分離該印刷電路板之該可拋棄部分與包 έ該半導體晶片之該印刷電路板的其他部分。 51 · —種印刷電路板，包括·· 一平坦且加長的板體，具有一第一表面與相對於該第 一ί:之—第：表面’且更具有―第—長邊與相對於該第 一長邊之一第二長邊； 一邊緣連接器，位於該板體之該第一長邊上·， 個第一半導體封裝體配置區，位於該板體之該第 ;ii息並沿著該板體之長度方向並排於該第-長邊與 该第二長邊之間； -表ίΐ個t二半導體封裝體配置區，位於該板體之該第 G個in:該ί第一半導體封襄體配置區；以及 於』：ί貫 穿該板體，且斌些進模貫孔係位 於該第一長邊與該些第一半導體封 半導體封裝體配置區之間。 #體配置&及該些第 52·如申請專利範圍第51項所述 該些進模貫孔係與彼此對準之該 ？電路板，其中 二第一+導體封裝體配置 13107pif.ptd 第32頁 1230030 六、申請專利範圍 ----- 區及該些第二半導體封裝體配置區呈一對一對應。 53·如申請專利範圍第51項所述之印刷電路板，其中 該些進模貫孔係與彼此對準之該些第一半導體封裝體配置 區及該些第二半導體封裝體配置區呈小於一對一對應，因 而相鄰之該些第一半導體晶片與該些第二半導體晶片係共 用該些貫孔。 、 54.如申請專利範圍第5丨項所述之印刷電路板，其中 該些進模貫孔係位於該板體之一可拋棄部分，而該些第一 半導體封裝體配置區與該些第二半導體封裝體配置區係位 於該板體之一不可拋棄部分。 55·如申請專利範圍第51項所述之印刷電路板，其中 部分該些進模貫孔係位於該板體之一可拋棄部分，而其他 該些進模貫孔係位於該板體之一不可拋棄部分，且該些第 一半導體封裝體配置區與該些第二半導體封裝體配置區係 位於該板體之該不可拋棄部分。 5 6 ·如申請專利範圍第5丨項所述之印刷電路板，其中 該板體之厚度、長度與寬度尺寸係與聯合電子設備工程會 議（JEDEC)所訂立的標準一致。 5 7 ·如申請專利範圍第5 4項所述之印刷電路板，其中 該板體之該不可拋棄部分之厚度、長度與寬度尺寸係與聯 合電子設備工程會議（JEDEC )所訂立的標準一致。 5 8 ·如申請專利範圍第5 5項所述之印刷電路板，其中 該板體之該不可拋棄部分之厚度、長度與寬度尺寸係與聯 合電子設備工程會議（JEDEC )所訂立的標準一致。
13107pif.ptd 第33頁 1230030 六、申請專利範圍 59.如申請專利範圍第51項所述之印刷電路板，更包 八^個第一半導體封裝體與多數個第二半導體封裝體， ^封貼附於該些第一半導體封裝體配置區及該些第二半導 、裳體配置區，而該些第一半導體封裝體與該些第二半 體封裝體包括一晶圓級封裝體。 6〇·如申請專利範圍第54項所述之印刷電路板，更包 八多數個第一半導體封裝體與多數個第二半導體封裝體， 为別貼附於該些第一半導體封裝體配置區及該些第二半導 體封裝體配置區，而該些第一半導體封裝體與該些第二半 導體封裴體包括一晶圓級封裝體。 夕61 ·如申請專利範圍第5 5項所述之印刷電路板，更包 =多數個第一半導體封裝體與多數個第二半導體封裝體， 另J貼附於該些第一半導體封裝體配置區及該些第二半導 體封裂體配置區，而該些第一半導體封裝體與該些第二半 導體封裝體包括一晶圓級封裝體。 Ϊ 13107pif.ptd 第34頁
TW093102997A 2003-03-12 2004-02-10 Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method TWI230030B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20030015394 2003-03-12
US10/665,632 US20040178514A1 (en) 2003-03-12 2003-09-22 Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method

Publications (2)

Publication Number Publication Date
TW200418354A TW200418354A (en) 2004-09-16
TWI230030B true TWI230030B (en) 2005-03-21

Family

ID=36083277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093102997A TWI230030B (en) 2003-03-12 2004-02-10 Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method

Country Status (7)

Country Link
US (1) US20040178514A1 (zh)
JP (1) JP2005150670A (zh)
KR (1) KR100594248B1 (zh)
CN (1) CN100376022C (zh)
DE (1) DE102004013056B4 (zh)
GB (1) GB2401479B (zh)
TW (1) TWI230030B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040158978A1 (en) * 2003-02-14 2004-08-19 Lee Sang-Hyeop Molding method and mold for encapsulating both sides of PCB module with wafer level package mounted PCB
US7170183B1 (en) * 2005-05-13 2007-01-30 Amkor Technology, Inc. Wafer level stacked package
KR100810491B1 (ko) * 2007-03-02 2008-03-07 삼성전기주식회사 전자소자 패키지 및 그 제조방법
NL2002240C2 (nl) * 2008-11-21 2010-05-25 Fico Bv Inrichting en werkwijze voor het tenminste gedeeltelijk omhullen van een gesloten vlakke drager met elektronische componenten.
EP2565913B1 (en) * 2011-06-22 2019-03-20 Huawei Device Co., Ltd. Method for encapsulating of a semiconductor
KR101772490B1 (ko) * 2011-09-28 2017-08-30 삼성전자주식회사 인쇄회로기판 어셈블리
KR101354787B1 (ko) * 2012-06-04 2014-01-23 한국오므론전장주식회사 일체형 몰딩부를 구비하는 초음파 센서
US9698070B2 (en) * 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement
JP6098467B2 (ja) * 2013-10-08 2017-03-22 株式会社デンソー 電子装置の製造方法
US9337064B2 (en) 2014-09-15 2016-05-10 Micron Technology, Inc. Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems
KR101681400B1 (ko) * 2014-09-19 2016-11-30 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9673123B2 (en) 2014-09-19 2017-06-06 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
US10099411B2 (en) 2015-05-22 2018-10-16 Infineon Technologies Ag Method and apparatus for simultaneously encapsulating semiconductor dies with layered lead frame strips
KR20170092309A (ko) * 2016-02-03 2017-08-11 삼성전기주식회사 양면 패키지 모듈 및 기판 스트립
US10833024B2 (en) * 2016-10-18 2020-11-10 Advanced Semiconductor Engineering, Inc. Substrate structure, packaging method and semiconductor package structure
CN109257888B (zh) * 2018-08-22 2020-10-27 维沃移动通信有限公司 一种电路板双面封装方法、结构及移动终端
US10854763B2 (en) 2018-09-17 2020-12-01 Gbt Technologies Inc. Multi-dimensional integrated circuit having multiple planes and memory architecture having a honeycomb or bee hive structure
US11862736B2 (en) 2018-09-17 2024-01-02 GBT Tokenize Corp. Multi-dimensional photonic integrated circuits and memory structure having optical components mounted on multiple planes of a multi-dimensional package
DE112019001962T5 (de) 2018-09-21 2021-01-28 Hitachi Automotive Systems, Ltd. Elektronische steuereinheit und verfahren zum herstellen der elektronischen steuereinheit
CN112768413B (zh) * 2019-10-21 2022-08-16 珠海格力电器股份有限公司 一种封装基板及半导体芯片封装结构
CN111432555A (zh) * 2020-03-24 2020-07-17 环维电子(上海)有限公司 一种双面pcb板及其一次双面塑封方法
CN112004180B (zh) * 2020-10-29 2021-01-12 瑞声光电科技(常州)有限公司 集成封装模组的制造方法、集成封装模组及电子设备
US11809797B1 (en) 2022-07-31 2023-11-07 Gbt Technologies Inc. Systems and methods of predictive manufacturing of three-dimensional, multi-planar semiconductors

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2952297A1 (de) * 1979-12-24 1981-07-02 Werner Dipl.-Ing. 6840 Lampertheim Schaller Verfahren und vorrichtung zur herstellung von elektronischen geraeten, insbesondere beruehrungslosen sensoren und modulen
KR960015106B1 (ko) * 1986-11-25 1996-10-28 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체패키지 포장체
WO1993014618A1 (en) * 1992-01-13 1993-07-22 Asm-Fico Tooling B.V. Apparatus for moulding a lead frame and chips arranged thereon
JPH06232195A (ja) * 1993-01-28 1994-08-19 Rohm Co Ltd 半導体装置の製造方法およびリードフレーム
JP3193194B2 (ja) * 1993-07-09 2001-07-30 三菱電線工業株式会社 基板に実装されたｌｅｄチップにレンズ被覆層をモールドする方法およびそのモールド用基板構造
JP2988232B2 (ja) * 1993-12-22 1999-12-13 トヨタ自動車株式会社 電子回路装置及びその製造方法
TW354859B (en) * 1994-02-07 1999-03-21 Siemens Ag A storage unit of semiconductor assembled of multi-memory chips and its manufacturing method a semiconductor memory system is composed with several single memory chips or different designed memory units
US5665296A (en) * 1994-03-24 1997-09-09 Intel Corporation Molding technique for molding plastic packages
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
JPH08111132A (ja) * 1994-10-12 1996-04-30 Japan Aviation Electron Ind Ltd 照光式キートップ
US5945130A (en) * 1994-11-15 1999-08-31 Vlt Corporation Apparatus for circuit encapsulation
US5715573A (en) * 1995-05-22 1998-02-10 Cta Space Systems, Inc. Self latching hinge
JP3483994B2 (ja) * 1995-08-31 2004-01-06 ローム株式会社 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法
JPH09109189A (ja) * 1995-10-20 1997-04-28 Matsushita Electric Ind Co Ltd 射出成形金型および射出成形方法
US6081997A (en) * 1997-08-14 2000-07-04 Lsi Logic Corporation System and method for packaging an integrated circuit using encapsulant injection
JPH1177733A (ja) * 1997-09-01 1999-03-23 Apic Yamada Kk 樹脂モールド方法及び樹脂モールド装置
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
TW432550B (en) * 1998-02-07 2001-05-01 Siliconware Precision Industries Co Ltd Method of encapsulating a chip
JPH11320600A (ja) * 1998-05-14 1999-11-24 Oki Electric Ind Co Ltd トランスファ成形装置、リードフレーム及び半導体装置の製造方法
JP3853979B2 (ja) * 1998-06-16 2006-12-06 日東電工株式会社 半導体装置の製法
JP3317346B2 (ja) * 1999-07-27 2002-08-26 日本電気株式会社 樹脂封止型半導体装置の製造方法
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
JP3522177B2 (ja) * 2000-02-21 2004-04-26 株式会社三井ハイテック 半導体装置の製造方法
US6413801B1 (en) * 2000-05-02 2002-07-02 Advanced Semiconductor Engineering, Inc. Method of molding semiconductor device and molding die for use therein
CN2465328Y (zh) * 2001-02-20 2001-12-12 华东先进电子股份有限公司 双面晶片封装体
US20020173074A1 (en) * 2001-05-16 2002-11-21 Walsin Advanced Electronics Ltd Method for underfilling bonding gap between flip-chip and circuit substrate

Also Published As

Publication number Publication date
GB2401479A (en) 2004-11-10
GB0404705D0 (en) 2004-04-07
DE102004013056B4 (de) 2008-10-16
KR20040080955A (ko) 2004-09-20
KR100594248B1 (ko) 2006-06-30
JP2005150670A (ja) 2005-06-09
US20040178514A1 (en) 2004-09-16
CN100376022C (zh) 2008-03-19
DE102004013056A1 (de) 2004-10-07
CN1531041A (zh) 2004-09-22
GB2401479B (en) 2005-09-28
TW200418354A (en) 2004-09-16

Similar Documents

Publication Publication Date Title
TWI230030B (en) Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
TWI253155B (en) Thermally enhanced semiconductor package and fabrication method thereof
US8482113B2 (en) Semiconductor device
US20180068978A1 (en) Semiconductor package structure and method of manufacturing the same
US7759221B2 (en) Methods for packaging microelectronic devices and microelectronic devices formed using such methods
KR101614960B1 (ko) 반도체 다이 어셈블리 및 반도체 다이 준비 방법
CN109216296A (zh) 半导体封装件和方法
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
US9443827B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
CN111883521B (zh) 多芯片3d封装结构及其制作方法
TW201906115A (zh) 積體扇出式封裝及其形成方法
CN108695267A (zh) 封装结构
KR101686199B1 (ko) 반도체 패키지 구조물
KR101469799B1 (ko) 반도체 패키지의 제조 방법
US8222080B2 (en) Fabrication method of package structure
US20120049332A1 (en) Semiconductor package and method for manufacturing the same
TW201631701A (zh) 以聚合物部件爲主的互連體
CN109427700A (zh) 集成电路封装及其制作方法
KR101323925B1 (ko) 반도체 패키지 및 그 제조 방법
JP2003243565A (ja) パッケージ化半導体装置およびその製作方法
WO2005078789A1 (en) Chip-sized filp-chip semiconductor package and method for making the same
KR20220030005A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR101803605B1 (ko) 패키지화된 반도체 디바이스 및 그 패키징 방법
JP2003258158A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees