CN1531041A - 在印刷电路板上封装半导体器件的方法及所用印刷电路板 - Google Patents

在印刷电路板上封装半导体器件的方法及所用印刷电路板 Download PDF

Info

Publication number
CN1531041A
CN1531041A CNA2004100283967A CN200410028396A CN1531041A CN 1531041 A CN1531041 A CN 1531041A CN A2004100283967 A CNA2004100283967 A CN A2004100283967A CN 200410028396 A CN200410028396 A CN 200410028396A CN 1531041 A CN1531041 A CN 1531041A
Authority
CN
China
Prior art keywords
circuit board
pcb
printed circuit
injection molding
molding mouth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100283967A
Other languages
English (en)
Other versions
CN100376022C (zh
Inventor
��Ӿэ
李相协
崔熺国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1531041A publication Critical patent/CN1531041A/zh
Application granted granted Critical
Publication of CN100376022C publication Critical patent/CN100376022C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

本发明公开了一种在印刷电路板上封装半导体器件的方法及所用印刷电路板，所述方法包括：向印刷电路板的第一侧安装一第一半导体芯片；向与印刷电路板的第一侧相对的印刷电路板的第二侧安装一第二半导体芯片；使用模具在印刷电路板第一侧之上形成容纳第一半导体芯片的第一模腔，并在印刷电路板第二侧之上形成容纳第二半导体芯片的第二模腔；以及，经注模口以填料同时填充第一和第二模腔，其中注模口至少部分地从第一侧至第二侧透过印刷电路板中的开口限定。

Description

在印刷电路板上封装半导体器件的方法及所用印刷电路板
技术领域
本发明一般地涉及半导体器件的制造。更加特别地，本发明涉及一种封装连接于印刷电路板的半导体芯片封装的方法，并且涉及一种用于该方法的印刷电路板。
背景技术
电子模块一般通过向印刷电路板上安装几个半导体芯片封装而形成，并且近来，已经尝试向印刷电路板的两侧连接芯片封装，以增加封装密度。
晶片级封装(WLP)是向印刷电路板上安装的芯片封装的一种类型。WLP的特征在于外部接线端在半导体芯片的表面上方按照二维阵列分布。这缩短了半导体芯片到封装I/O位置的信号通路，由此改善了器件的运算速度。另外，与引线从封装侧边延伸出来的其它芯片封装不同，WLP占有印刷电路板(PCB)的面积基本不大于芯片本身的尺寸。
WLP一般包括起到将封装互连至印刷电路板的外部接线端作用的金属焊料块。WLP器件的焊料块与印刷电路板连接，并且随后封装在环氧材料内，以确保与印刷电路板的可靠连接，并保护WLP不受外部环境的影响。图1至4为用于说明在印刷电路板的相对侧面上封装WLP封装的传统方法的截面图。
图1示出了典型晶片级封装14的截面图。晶片级封装一般包括半导体芯片10和多个形成在半导体芯片10表面上的焊料块12。虽未示出，焊料块12按阵列形式设置在半导体芯片10的表面上，并且在焊料块阵列与半导体芯片10之间插入再布线层(rerouting layer)。
参照图2，如图所示，晶片级封装14连接于印刷电路板18的相对侧。按此方式，半导体芯片10通过焊料块12与印刷电路板18电连接。
参照图3，印刷电路板18位于模体中，该模体一般包括上模体部分22和下模体部分(未示出)。上模体部分22具有限定于其中的模腔，并且上模体部分22位于印刷电路板18的一侧上，以容纳印刷电路板18上侧上附装的晶片级封装14。
上模体部分还具有在印刷电路板18上表面附近限定的注模口(moldinlet)24，并且与模腔之间连通。如图3中的箭头所示，通过该注模口24向模腔中填入封装材料26。优选，封装材料26为环氧塑模化合物(EMC)。
接着，虽未示出，将所得的结构反转，并且随后按相同的方式在印刷电路板的另一侧上封装晶片级封装。图4为完成的电子模块的截面图，其中，在印刷电路板18的两侧上，在塑模的EMC内封装晶片级封装。
如上所述，为了在印刷电路板的两侧上封装晶片级封装，必须执行相同的塑模工艺两次，即，在印刷电路板的每一侧上各一次。该工艺固有的繁冗具有增加工艺时间和制造成本的实际效果。
发明内容
根据本发明的一个方面，向印刷电路板的第一侧安装一第一半导体芯片，并向与印刷电路板的第一侧相对的印刷电路板的第二侧安装一第二半导体芯片。然后，使用模具在印刷电路板第一侧之上形成容纳第一半导体芯片的第一模腔，并在印刷电路板第二侧之上形成容纳第二半导体芯片的第二模腔。经注模口以填料同时填充第一和第二模腔，其中注模口至少部分地从第一侧至第二侧透过印刷电路板中的开口限定。
根据本发明的另一方面，向印刷电路板非可弃部分的第一侧安装一第一半导体芯片，并向与印刷电路板的第一侧相对的印刷电路板非可弃部分的第二侧安装一第二半导体芯片。使用模具在印刷电路板第一侧之上形成容纳第一半导体芯片的第一模腔，并在印刷电路板第二侧之上形成容纳第二半导体芯片的第二模腔。模具还形成了横穿印刷电路板可弃区与非可弃区之间边界的注模口。经注模口以填料同时填充第一和第二模腔。然后，去除模具，以暴露由第一和第二腔限定并再由注模口限定的填料。将印刷电路板的可弃区从印刷电路板的非可弃区分开。
根据本发明的另一方面，向印刷电路板非可弃部分的第一侧安装一半导体芯片。使用模具在印刷电路板第一侧之上形成容纳半导体芯片的模腔，其中模具还形成了横穿印刷电路板可弃区与非可弃区之间边界的注模口。经注模口以填料填充模腔，并去除模具，以暴露由模腔限定并再由注模口限定的填料。将印刷电路板的可弃区从印刷电路板的非可弃区分开。
根据本发明的又一方面，向印刷电路板的第一侧安装多个第一半导体芯片，并向与印刷电路板的第一侧相对的印刷电路板的第二侧安装多个第二半导体芯片。使用模具在印刷电路板第一侧之上形成至少一个容纳第一半导体芯片的第一模腔，并在印刷电路板第二侧之上形成至少一个容纳第二半导体芯片的第二模腔。然后，经至少一个注模口以填料同时填充第一和第二模腔。
根据本发明的再一方面，向印刷电路板非可弃部分的第一侧安装多个第一半导体芯片，并向与印刷电路板的第一侧相对的印刷电路板非可弃部分的第二侧安装多个第二半导体芯片。然后，使用模具在印刷电路板第一侧之上形成至少一个容纳第一半导体芯片的第一模腔，并在印刷电路板第二侧之上形成至少一个容纳第二半导体芯片的第二模腔。模具还形成了横穿印刷电路板可弃区与非可弃区之间边界的至少一个注模口。经注模口以填料同时填充第一和第二模腔。然后，去除模具，以暴露由第一和第二腔限定并再由注模口限定的填料。将印刷电路板的可弃区从印刷电路板的非可弃区分开。
根据本发明的又一方面，向印刷电路板非可弃部分的第一侧安装多个半导体芯片。使用模具在印刷电路板第一侧之上形成容纳半导体芯片的至少一个第一模腔，其中模具还形成了横穿印刷电路板可弃区与非可弃区之间边界的至少一个注模口。经注模口以填料填充该至少一个模腔，并去除模具，以暴露由该至少一个模腔限定并再由注模口限定的填料。将印刷电路板的可弃区从印刷电路板的非可弃区分开。
根据本发明的又一方面，设置具有位于其第一长边上的边缘连接器的长条形印刷电路板。在印刷电路板的第一面上安装多个第一晶片级封装，第一晶片级封装安装为在印刷电路板的第一长边与第二长边之间沿着印刷电路板的长度并排设置。在印刷电路板与第一面相对的第二面上安装多个第二晶片级封装，第二晶片级封装安装为沿着印刷电路板的长度并排设置并且分别与第一晶片级封装对齐。使用模具在印刷电路板第一侧之上形成容纳第一晶片级封装的至少一个第一模腔，并在印刷电路板第二侧之上形成容纳第二晶片级封装的至少一个第二模腔。经从印刷电路板的第二边延伸至第一和第二模腔的至少一个注模口以填料同时填充第一和第二模腔。
根据本发明的再一方面，一种印刷电路板包括一平坦、长条形(elongate)的板体，具有第一表面和相对的第二表面，并且还具有第一长边和相对的第二长边。一边缘连接器，位于所述板体的所述第一长边上。多个第一半导体封装安装区，在板体的第一表面上，并且在第一长边与第二长边之间沿着板体的长度并排设置，而多个第二半导体封装安装区，在所述板体的第二表面上，并且分别与多个第一晶片级封装安装区对齐。多个注模口开口，透过所述板体延伸，并位于第二长边与所述半导体封装安装区之间。
附图说明
参照附图，通过以下详细介绍，本发明的各个方面和特征将变得更加明显易懂，附图中：
图1为传统晶片级封装(WLP)的截面示意图；
图2至4为说明用于在印刷电路板上封装晶片级封装的传统工艺的截面示意图；
图5为根据本发明实施例的印刷电路板的截面示意图；
图6为根据本发明实施例的印刷电路板的顶视示意图；
图7和8为说明用于在印刷电路板上封装根据本发明另一实施例的晶片级封装的工艺的截面示意图；
图9为根据本发明另一实施例的印刷电路板的顶视示意图；
图10为根据本发明另一实施例的印刷电路板的顶视示意图；
图11至13为说明用于在印刷电路板上封装根据本发明另一实施例的晶片级封装的工艺的截面示意图；
图14为根据本发明另一实施例的印刷电路板的顶视示意图；以及
图15为根据本发明另一实施例的印刷电路板的顶视示意图。
具体实施方式
下面，将通过几个非限制性的优选实施例详细介绍本发明。
下面，将参照示意图5和6介绍本发明实施例的印刷电路板(PCB)，其中图5为图6的局部截面图。如下所述，本实施例的PCB可用于根据本发明的制造方法制造半导体器件。
参照图5和6，一般，平坦、长条形的板体100包括第一表面150和相对的第二表面160，以及第一长边A和相对的第二长边B。优选，板体100的厚度、长度和宽度尺寸与电子器件工程联合会(Joint Electronic DeviceEngineering Council)(JEDEC)制定的标准一致。板体100通常由多个彼此堆叠的导电图案层和绝缘层形成。
边缘连接器108位于板体100的第二长边B上。器件安装区106位于板体100的第一表面150上，并在第一长边A与第二长边B之间沿着板体100的长度并排设置。每个安装区优选为用于安装晶片级封装(WLP)器件的导电焊垫。尽管未在图5和6中示出，器件安装区还设置于板体100的第二表面160上，并分别与板体100第一表面150上的器件安装区106对齐。换言之，第一表面150上的器件安装区106基本为第二表面160上的镜像。
多个注模口开口104从第一表面150至第二表面160透过板体100延伸。在本实施例中，注模口开口104与每一对对齐的器件安装区106一一对应地设置。另外，在本实施例中，注模口开口104位于第一长边A(相对于下述连接器110)与各个器件安装区106之间，优选靠近器件安装区106。
边缘连接器108位于板体100的第二长边B上。尽管未示出，边缘连接器108优选构造为印刷接片梳。电子模块一般通过利用与母板物理固定并电学连接的边缘连接器插槽安装在母板上而互连。边缘连接器108起到将模块与母板电学连接起来和物理地支撑模块的双重作用。
下面，将参照截面示意图7和8，介绍根据本发明另一实施例，用于在印刷电路板上封装晶片级封装的工艺。
参照图7和8，第一半导体芯片110A安装于印刷电路板100的第一侧，而第二半导体芯片110B安装于印刷电路板100相对的第二侧。印刷电路板100配置有注模口开口122，并且构造为与上面结合图5和6介绍的印刷电路板100类似。在此情况下，第一和第二半导体芯片110A和110B彼此对齐。另外，第一和第二半导体芯片110A和110B优选为安装于印刷电路板100的导电焊垫上的晶片级封装。
向印刷电路板100上安装半导体芯片110A和110B后，将印刷电路板100置于模体121中。模体121包括上模体121a和下模体121b。上模体121a具有限定于其中的第一模腔120a，而下模体121b具有限定于其中的第二模腔120b。上模体121a位于印刷电路板100的一侧上，用于在上模腔120a内容纳半导体芯片110B。类似地，下模体121b位于印刷电路板100相对的一侧上，用于在下模腔120b内容纳半导体芯片110A。同时，上、下模腔120a和120b与印刷电路板100的注模口开口104流体连通。
上模体121a或下模体121b还具有靠近印刷电路板100的表面限定的注模口123，其与注模口开口122流体连通。
接着，同时填充模腔120a和120b。即，参照图8中的箭头和区域C，向注模口123中供入封装材料，使其流入模腔120a和120b。通过注模口开口122填充印刷电路板100相对侧面上的模腔至注模口123。由图8可见，印刷电路板100的注模口开口122允许同时填充模腔120a和120b。
固定封装材料后，去除模体121。图7为完成的电子模块的截面图。在优选实施例中，晶片级封装110A和110B在印刷电路板100的两侧上封装于成形的EMC 120内。
在上面的介绍中，仅显示和讨论了第一和第二半导体芯片110A和110B。然而，参照图6，优选工艺为在印刷电路板两侧的各个焊垫106上安装多个半导体芯片。在此情况下，上模体可限定出多个上模腔，每一个上模腔与对应的一个注模口开口104流体连通。类似地，下模体可限定出多个下模腔，每一个下模腔与对应的一个注模口开口104流体连通。上模体和/或下模体则可以包括一个或更多个与注模口开口104流体连通的注模口。按此方式，多个上模腔和多个下模腔都可以同时全部填充以封装材料。
在图6所示的实施例中，注模口开口104与器件安装区106一一对应地设置。然而，本发明不限于此种方式。例如，如图9所示，两个或更多个相邻的器件安装区106可共享相同的注模口开口104。
图10为根据本发明另一实施例的印刷电路板的顶视示意图。在本实施例中，在板体101的至少一个侧面上设置多个器件安装区106，而边缘连接器108位于板体101的一边B处。
板体101分为可弃部分(disposable portion)130和非可弃部分(non-disposable portion)140。如图所示，可弃部分沿着板体101的边缘A设置，与连接器108相对。优选，板体100的非可弃部分140的厚度、长度和宽度尺寸与电子器件工程联合会(JEDEC)制定的标准一致。
最后，在可弃部分130中设置多个注模口开口104。在此示例中，注模口开口与器件安装区106一一对应地设置。
下面将参照截面示意图11至13，介绍根据本发明另一实施例，用于在印刷电路板上封装晶片级封装的工艺。
首先参照图11，第一和第二晶片级封装110安装于印刷电路板相对的侧面上，并且随后按照与上面结合7和8介绍的相同的方式，以环氧塑模化合物封装。印刷电路板可以按照与图6相同的方式构造。
接着，参照图12，使用锯条或冲压设备从印刷电路板体101上去除可弃部分130。所得最终模块产品在图13中示出。
图11至13的实施例的优点在于部分印刷电路板最终产品未被注模口开口占据。即，印刷电路板导电图形的高密度和复杂性使得难以为注模口开口找到位置或在注模口开周围进行设计口。此难点可通过将注模口开口设置在板体的可弃区并且随后分开可弃部分以获得最终产品而克服。
在图10的实施例中，注模口开口104与器件安装区106一一对应地设置。然而，本发明不限于此方式。例如，如图14所示，两个或更多个相邻的器件安装区106可共享相同的注模口开口104。
类似地，在图10的实施例中，所有注模口开口设置于可弃区130中。然而，本发明不限此方式。例如，如图15所示，部分注模口开口可位于非可弃部区140中，同时其它的则位于可弃区130中。在优化塑模工艺的质量时，这种构造类型可提供一定的灵活性。
在附图与说明书中，已经公开了本发明的典型优选实施例，并且尽管在前面以具体示例展现，但其仅是从一般性和说明性的角度使用而不用于构成限制。例如，在上述实施例中，印刷电路板相对侧面上的模腔同时使用印刷电路板中的开口填充。然而，还可以通过在印刷电路板相对侧面上设置从印刷电路板边缘延伸的各个注模口同时填充模腔。作为另一示例，对于仅在印刷电路板的一侧上安装半导体芯片的情况，还可以应用其中用印刷电路板的可弃部分形成部分注模口的实施例。因此，可以理解，本发明的范围由所附权利要求构成，而非典型实施例。

Claims (61)

1.一种制造半导体器件的方法，所述方法包括：
向印刷电路板的第一侧安装一第一半导体芯片；
向与印刷电路板的第一侧相对的印刷电路板的第二侧安装一第二半导体芯片；
使用模具在印刷电路板第一侧之上形成容纳第一半导体芯片的第一模腔，并在印刷电路板第二侧之上形成容纳第二半导体芯片的第二模腔；以及
经注模口以填料同时填充第一和第二模腔，其中注模口至少部分地从第一侧至第二侧透过印刷电路板中的开口限定。
2.如权利要求1的方法，其中装于印刷电路板第一侧的第一半导体芯片与印刷电路板第二侧上的第二半导体芯片对齐。
3.如权利要求1的方法，还包括在填充第一和第二腔体后去除模具，并随后将印刷电路板包括开口的部分从印刷电路板包括第一和第二半导体芯片的部分分开。
4.如权利要求1的方法，其中注模口从印刷电路板的第一边延伸至印刷电路板中的该开口，并且再从该开口延伸至第一和第二模腔。
5.如权利要求4的方法，其中印刷电路板与第一边相对的第二边包括边缘连接器。
6.如权利要求1的方法，其中填料为环氧塑模化合物。
7.如权利要求1的方法，其中第一和第二半导体芯片为晶片级封装。
8.一种制造半导体器件的方法，所述方法包括：
向印刷电路板非可弃部分的第一侧安装一第一半导体芯片；
向与印刷电路板的第一侧相对的印刷电路板非可弃部分的第二侧安装一第二半导体芯片；
使用模具在印刷电路板第一侧之上形成容纳第一半导体芯片的第一模腔，并在印刷电路板第二侧之上形成容纳第二半导体芯片的第二模腔，其中该模具还形成了横穿印刷电路板可弃区与非可弃区之间边界的注模口；
经注模口以填料同时填充第一和第二模腔；
去除模具，以暴露由第一和第二腔限定并再由注模口限定的填料；以及
将印刷电路板的可弃区从印刷电路板的非可弃区分开。
9.如权利要求8的方法，其中装于印刷电路板第一侧的第一半导体芯片与印刷电路板第二侧上的第二半导体芯片对齐。
10.如权利要求8的方法，其中注模口从印刷电路板的第一边延伸至印刷电路板的非可弃部分。
11.如权利要求10的方法，其中印刷电路板与第一边相对的第二边包括边缘连接器。
12.如权利要求8的方法，其中第一和第二半导体芯片为晶片级封装。
13.一种制造半导体器件的方法，所述方法包括：
向印刷电路板非可弃部分的第一侧安装一半导体芯片；
使用模具在印刷电路板第一侧之上形成容纳半导体芯片的模腔，其中该模具还形成了横穿印刷电路板可弃区与非可弃区之间边界的注模口；
经注模口以填料填充模腔；
去除模具，以暴露由模腔限定并再由注模口限定的填料；以及
将印刷电路板的可弃区从印刷电路板的非可弃区分开。
14.如权利要求13的方法，其中注模口从印刷电路板的第一边延伸至印刷电路板的非可弃部分。
15.如权利要求14的方法，其中印刷电路板与第一边相对的第二边包括边缘连接器。
16.如权利要求13的方法，其中半导体芯片为晶片级封装。
17.一种制造半导体器件的方法，所述方法包括：
向印刷电路板的第一侧安装多个第一半导体芯片；
向与印刷电路板的第一侧相对的印刷电路板的第二侧安装多个第二半导体芯片；
使用模具在印刷电路板第一侧之上形成至少一个容纳所述第一半导体芯片的第一模腔，并在印刷电路板第二侧之上形成至少一个容纳所述第二半导体芯片的第二模腔；以及
经至少一个注模口以填料同时填充第一和第二模腔。
18.如权利要求17的方法，其中注模口至少部分地从第一侧至第二侧透过印刷电路板由至少一个开口限定。
19.如权利要求17的方法，其中装于印刷电路板第一侧的该多个第一半导体芯片分别与印刷电路板第二侧上的该多个第二半导体芯片对齐。
20.如权利要求17的方法，其中该至少一个第一模腔包括多个分别容纳该多个第一半导体芯片的第一模腔，并且其中该至少一个第二模腔包括多个分别容纳该多个第二半导体芯片的第二模腔。
21.如权利要求20的方法，其中该至少一个注模口包括分别与该多个第一和第二模腔流体连通的多个注模口。
22.如权利要求21的方法，其中该多个注模口至少部分地由从第一侧至第二侧透过印刷电路板延伸的多个对应的开口限定。
23.如权利要求22的方法，其中该多个注模口从印刷电路板的第一边延伸至印刷电路板中对应的多个开口，并再从该对应的多个开口延伸至对应的多个第一和第二模腔。
24.如权利要求23的方法，其中印刷电路板与第一边相对的第二边包括边缘连接器。
25.如权利要求24的方法，还包括在填充该多个第一和第二腔体后去除模具，并随后将印刷电路板包括该多个开口的部分从印刷电路板包括该多个第一和第二半导体芯片的部分分开。
26.如权利要求17的方法，其中第一和第二半导体芯片为晶片级封装。
27.如权利要求19的方法，其中注模口至少部分地从第一侧至第二侧透过印刷电路板由多个开口限定，并且其中该多个注模口开口与对齐的第一和第二半导体封装一一对应地设置。
28.如权利要求19的方法，其中注模口至少部分地从第一侧至第二侧透过印刷电路板由多个开口限定，并且其中该多个注模口开口与对齐的第一和第二半导体封装少于一一对应地设置。
29.如权利要求17的方法，其中注模口至少部分地从第一侧至第二侧透过印刷电路板由多个开口限定，其中该多个开口中的一些位于板体的可弃部分中，而该多个开口中的其它开口位于板体的非可弃部分中，并且其中第一和第二半导体封装安装在板体的非可弃部分中。
30.如权利要求17的方法，其中印刷电路板的厚度、长度和宽度尺寸与电子器件工程联合会(JEDEC)标准一致。
31.一种制造半导体器件的方法，所述方法包括：
向印刷电路板非可弃部分的第一侧安装多个第一半导体芯片；
向与印刷电路板的第一侧相对的印刷电路板非可弃部分的第二侧安装多个第二半导体芯片；
使用模具在印刷电路板第一侧之上形成至少一个容纳所述第一半导体芯片的第一模腔，并在印刷电路板第二侧之上形成至少一个容纳所述第二半导体芯片的第二模腔，其中模具还形成了横穿印刷电路板可弃区与非可弃区之间边界的至少一个注模口；
经注模口以填料同时填充第一和第二模腔；
去除模具，以暴露由第一和第二腔限定并再由注模口限定的填料；以及
将印刷电路板的可弃区从印刷电路板的非可弃区分开。
32.如权利要求31的方法，其中装于印刷电路板第一侧的该多个第一半导体芯片与印刷电路板第二侧上的该多个第二半导体芯片对齐。
33.如权利要求31的方法，其中该注模口从印刷电路板的第一边延伸至印刷电路板的非可弃部分。
34.如权利要求33的方法，其中印刷电路板与第一边相对的第二边包括边缘连接器。
35.如权利要求31的方法，其中第一和第二半导体芯片为晶片级封装。
36.如权利要求32的方法，其中注模口至少部分地从第一侧至第二侧透过印刷电路板由多个开口限定，并且其中该多个注模口开口与对齐的第一和第二半导体封装一一对应地设置。
37.如权利要求32的方法，其中注模口至少部分地从第一侧至第二侧透过印刷电路板由多个开口限定，并且其中该多个注模口开口与对齐的第一和第二半导体封装少于一一对应地设置。
38.如权利要求31的方法，其中注模口至少部分地由从第一侧至第二侧透过印刷电路板的多个开口限定，其中该多个开口中的一些位于板体的可弃部分中，而该多个开口中的其它开口位于板体的非可弃部分中，并且其中第一和第二半导体封装安装在板体的非可弃部分中。
39.如权利要求31的方法，其中印刷电路板体的厚度、长度和宽度尺寸与电子器件工程联合会(JEDEC)标准一致。
40.一种制造半导体器件的方法，所述方法包括：
向印刷电路板非可弃部分的第一侧安装多个半导体芯片；
使用模具在印刷电路板第一侧之上形成容纳半导体芯片的至少一个第一模腔，其中该模具还形成了横穿印刷电路板可弃区与非可弃区之间边界的至少一个注模口；
经注模口以填料填充该至少一个模腔；
去除该模具，以暴露由该至少一个模腔限定并再由该注模口限定的填料；以及
将印刷电路板的可弃区从印刷电路板的非可弃区分开。
41.如权利要求40的方法，其中该至少一个注模口包括从印刷电路板的第一边延伸至印刷电路板的非可弃部分的多个注模口。
42.如权利要求41的方法，其中印刷电路板与第一边相对的第二边包括边缘连接器。
43.如权利要求40的方法，其中该多个半导体芯片为晶片级封装。
44.一种制造半导体器件的方法，包括：
设置具有位于其第一长边上的边缘连接器的长条形印刷电路板；
在印刷电路板的第一面上安装多个第一晶片级封装，该第一晶片级封装安装为在印刷电路板的该第一长边与第二长边之间沿着印刷电路板的长度并排设置；
在印刷电路板与第一面相对的第二面上安装多个第二晶片级封装，第二晶片级封装安装为沿着印刷电路板的长度并排设置并且分别与第一晶片级封装对齐；
使用模具在印刷电路板第一侧之上形成容纳所述第一晶片级封装的至少一个第一模腔，并在印刷电路板第二侧之上形成容纳所述第二晶片级封装的至少一个第二模腔；以及
经从印刷电路板的第二边延伸至第一和第二模腔的至少一个注模口以填料同时填充第一和第二模腔。
45.如权利要求44的方法，其中该至少一个第一模腔包括多个分别容纳该多个第一晶片级封装的第一模腔，并且其中该至少一个第二模腔包括多个分别容纳该多个第二晶片级封装的第二模腔。
46.如权利要求45的方法，其中该至少一个注模口包括分别在印刷电路板的第二边与该多个第一和第二模腔之间延伸的多个注模口。
47.如权利要求46的方法，其中透过印刷电路板延伸的多个开口分别部分地限定了该多个注模口。
48.一种制造半导体器件的方法，所述方法包括：
设置具有第一侧和与第一侧相对的第二侧的印刷电路板；
向印刷电路板的第一侧安装一半导体芯片；
使用模具在印刷电路板第一侧之上形成容纳该半导体芯片的第一模腔；以及
经注模口以填料填充第一模腔，其中注模口至少部分地从第一侧至相对的第二侧透过印刷电路板中的开口限定，其中开口设置于印刷电路板位于所安装的半导体芯片之下的部分的外侧。
49.如权利要求48的方法，其中第一半导体芯片为晶片级封装。
50.如权利要求48的方法，其中该开口位于印刷电路板的可弃部分中，并且其中该方法还包括将印刷电路板的可弃部分从印刷电路板容纳半导体芯片的其余部分分开。
51.一种印刷电路板，包括：
一平坦、长条形的板体，具有第一表面和相对的第二表面，并且还具有第一长边和相对的第二长边；
一边缘连接器，位于所述板体的所述第一长边上；
多个第一半导体封装安装区，在板体的第一表面上，并且在第一长边与第二长边之间沿着板体的长度并排设置；
多个第二半导体封装安装区，在所述板体的第二表面上，并且分别与该多个第一晶片级封装安装区对齐；以及
多个注模口开口，透过所述板体延伸，并位于第二长边与所述半导体封装安装区之间。
52.如权利要求51的印刷电路板，其中该多个注模口开口与对齐的第一和第二半导体封装安装区一一对应地设置。
53.如权利要求51的印刷电路板，其中该多个注模口开口与对齐的第一和第二半导体封装安装区少于一一对应地设置。
54.如权利要求51的印刷电路板，其中该多个注模口开口位于板体的可弃部分中，并且第一和第二半导体封装安装区位于板体的非可弃部分中。
55.如权利要求51的印刷电路板，其中该多个注模口开口中的一些位于板体的可弃部分中，而该多个注模口开口中的其它开口位于板体的非可弃部分中，并且其中第一和第二半导体封装安装区位于板体的非可弃部分中。
56.如权利要求51的印刷电路板，其中板体的厚度、长度和宽度尺寸与电子器件工程联合会(JEDEC)标准一致。
57.如权利要求54的印刷电路板，其中板体非可弃部分的厚度、长度和宽度尺寸与电子器件工程联合会(JEDEC)标准一致。
58.如权利要求55的印刷电路板，其中板体非可弃部分的厚度、长度和宽度尺寸与电子器件工程联合会(JEDEC)标准一致。
59.如权利要求51的印刷电路板，其中第一和第二半导体封装为晶片级封装。
60.如权利要求54的印刷电路板，其中第一和第二半导体封装为晶片级封装。
61.如权利要求55的印刷电路板，其中第一和第二半导体封装为晶片级封装。
CNB2004100283967A 2003-03-12 2004-03-11 在印刷电路板上封装半导体器件的方法及所用印刷电路板 Expired - Fee Related CN100376022C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR15394/2003 2003-03-12
KR20030015394 2003-03-12
KR15394/03 2003-03-12
US10/665,632 US20040178514A1 (en) 2003-03-12 2003-09-22 Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
US10/665,632 2003-09-22

Publications (2)

Publication Number Publication Date
CN1531041A true CN1531041A (zh) 2004-09-22
CN100376022C CN100376022C (zh) 2008-03-19

Family

ID=36083277

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100283967A Expired - Fee Related CN100376022C (zh) 2003-03-12 2004-03-11 在印刷电路板上封装半导体器件的方法及所用印刷电路板

Country Status (7)

Country Link
US (1) US20040178514A1 (zh)
JP (1) JP2005150670A (zh)
KR (1) KR100594248B1 (zh)
CN (1) CN100376022C (zh)
DE (1) DE102004013056B4 (zh)
GB (1) GB2401479B (zh)
TW (1) TWI230030B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698070B2 (en) 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement
CN107958877A (zh) * 2016-10-18 2018-04-24 日月光半导体制造股份有限公司 衬底结构、封装方法和半导体封装结构
CN112004180A (zh) * 2020-10-29 2020-11-27 瑞声光电科技(常 州)有限公司 集成封装模组的制造方法、集成封装模组及电子设备
CN112768413A (zh) * 2019-10-21 2021-05-07 珠海格力电器股份有限公司 一种封装基板及半导体芯片封装结构

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040158978A1 (en) * 2003-02-14 2004-08-19 Lee Sang-Hyeop Molding method and mold for encapsulating both sides of PCB module with wafer level package mounted PCB
US7170183B1 (en) * 2005-05-13 2007-01-30 Amkor Technology, Inc. Wafer level stacked package
KR100810491B1 (ko) * 2007-03-02 2008-03-07 삼성전기주식회사 전자소자 패키지 및 그 제조방법
NL2002240C2 (nl) * 2008-11-21 2010-05-25 Fico Bv Inrichting en werkwijze voor het tenminste gedeeltelijk omhullen van een gesloten vlakke drager met elektronische componenten.
EP2565913B1 (en) * 2011-06-22 2019-03-20 Huawei Device Co., Ltd. Method for encapsulating of a semiconductor
KR101772490B1 (ko) * 2011-09-28 2017-08-30 삼성전자주식회사 인쇄회로기판 어셈블리
KR101354787B1 (ko) * 2012-06-04 2014-01-23 한국오므론전장주식회사 일체형 몰딩부를 구비하는 초음파 센서
JP6098467B2 (ja) * 2013-10-08 2017-03-22 株式会社デンソー 電子装置の製造方法
US9337064B2 (en) 2014-09-15 2016-05-10 Micron Technology, Inc. Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems
KR101681400B1 (ko) * 2014-09-19 2016-11-30 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9673123B2 (en) 2014-09-19 2017-06-06 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
US10099411B2 (en) 2015-05-22 2018-10-16 Infineon Technologies Ag Method and apparatus for simultaneously encapsulating semiconductor dies with layered lead frame strips
KR20170092309A (ko) * 2016-02-03 2017-08-11 삼성전기주식회사 양면 패키지 모듈 및 기판 스트립
CN109257888B (zh) * 2018-08-22 2020-10-27 维沃移动通信有限公司 一种电路板双面封装方法、结构及移动终端
US10854763B2 (en) * 2018-09-17 2020-12-01 Gbt Technologies Inc. Multi-dimensional integrated circuit having multiple planes and memory architecture having a honeycomb or bee hive structure
US11862736B2 (en) 2018-09-17 2024-01-02 GBT Tokenize Corp. Multi-dimensional photonic integrated circuits and memory structure having optical components mounted on multiple planes of a multi-dimensional package
JP7026254B2 (ja) * 2018-09-21 2022-02-25 日立Astemo株式会社 電子制御装置、及び、電子制御装置の製造方法
CN111432555A (zh) * 2020-03-24 2020-07-17 环维电子(上海)有限公司 一种双面pcb板及其一次双面塑封方法
US11809797B1 (en) 2022-07-31 2023-11-07 Gbt Technologies Inc. Systems and methods of predictive manufacturing of three-dimensional, multi-planar semiconductors

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2952297A1 (de) * 1979-12-24 1981-07-02 Werner Dipl.-Ing. 6840 Lampertheim Schaller Verfahren und vorrichtung zur herstellung von elektronischen geraeten, insbesondere beruehrungslosen sensoren und modulen
KR960015106B1 (ko) * 1986-11-25 1996-10-28 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체패키지 포장체
WO1993014618A1 (en) * 1992-01-13 1993-07-22 Asm-Fico Tooling B.V. Apparatus for moulding a lead frame and chips arranged thereon
JPH06232195A (ja) * 1993-01-28 1994-08-19 Rohm Co Ltd 半導体装置の製造方法およびリードフレーム
JP3193194B2 (ja) * 1993-07-09 2001-07-30 三菱電線工業株式会社 基板に実装されたｌｅｄチップにレンズ被覆層をモールドする方法およびそのモールド用基板構造
JP2988232B2 (ja) * 1993-12-22 1999-12-13 トヨタ自動車株式会社 電子回路装置及びその製造方法
TW354859B (en) * 1994-02-07 1999-03-21 Siemens Ag A storage unit of semiconductor assembled of multi-memory chips and its manufacturing method a semiconductor memory system is composed with several single memory chips or different designed memory units
US5665296A (en) * 1994-03-24 1997-09-09 Intel Corporation Molding technique for molding plastic packages
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
JPH08111132A (ja) * 1994-10-12 1996-04-30 Japan Aviation Electron Ind Ltd 照光式キートップ
US5945130A (en) * 1994-11-15 1999-08-31 Vlt Corporation Apparatus for circuit encapsulation
US5715573A (en) * 1995-05-22 1998-02-10 Cta Space Systems, Inc. Self latching hinge
JP3483994B2 (ja) * 1995-08-31 2004-01-06 ローム株式会社 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法
JPH09109189A (ja) * 1995-10-20 1997-04-28 Matsushita Electric Ind Co Ltd 射出成形金型および射出成形方法
US6081997A (en) * 1997-08-14 2000-07-04 Lsi Logic Corporation System and method for packaging an integrated circuit using encapsulant injection
JPH1177733A (ja) * 1997-09-01 1999-03-23 Apic Yamada Kk 樹脂モールド方法及び樹脂モールド装置
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
TW432550B (en) * 1998-02-07 2001-05-01 Siliconware Precision Industries Co Ltd Method of encapsulating a chip
JPH11320600A (ja) * 1998-05-14 1999-11-24 Oki Electric Ind Co Ltd トランスファ成形装置、リードフレーム及び半導体装置の製造方法
JP3853979B2 (ja) * 1998-06-16 2006-12-06 日東電工株式会社 半導体装置の製法
JP3317346B2 (ja) * 1999-07-27 2002-08-26 日本電気株式会社 樹脂封止型半導体装置の製造方法
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
JP3522177B2 (ja) * 2000-02-21 2004-04-26 株式会社三井ハイテック 半導体装置の製造方法
US6413801B1 (en) * 2000-05-02 2002-07-02 Advanced Semiconductor Engineering, Inc. Method of molding semiconductor device and molding die for use therein
CN2465328Y (zh) * 2001-02-20 2001-12-12 华东先进电子股份有限公司 双面晶片封装体
US20020173074A1 (en) * 2001-05-16 2002-11-21 Walsin Advanced Electronics Ltd Method for underfilling bonding gap between flip-chip and circuit substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698070B2 (en) 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement
CN107958877A (zh) * 2016-10-18 2018-04-24 日月光半导体制造股份有限公司 衬底结构、封装方法和半导体封装结构
US10833024B2 (en) 2016-10-18 2020-11-10 Advanced Semiconductor Engineering, Inc. Substrate structure, packaging method and semiconductor package structure
CN107958877B (zh) * 2016-10-18 2021-09-14 日月光半导体制造股份有限公司 衬底结构、封装方法和半导体封装结构
CN112768413A (zh) * 2019-10-21 2021-05-07 珠海格力电器股份有限公司 一种封装基板及半导体芯片封装结构
CN112004180A (zh) * 2020-10-29 2020-11-27 瑞声光电科技(常 州)有限公司 集成封装模组的制造方法、集成封装模组及电子设备

Also Published As

Publication number Publication date
GB0404705D0 (en) 2004-04-07
KR100594248B1 (ko) 2006-06-30
KR20040080955A (ko) 2004-09-20
GB2401479A (en) 2004-11-10
US20040178514A1 (en) 2004-09-16
JP2005150670A (ja) 2005-06-09
DE102004013056A1 (de) 2004-10-07
DE102004013056B4 (de) 2008-10-16
CN100376022C (zh) 2008-03-19
GB2401479B (en) 2005-09-28
TW200418354A (en) 2004-09-16
TWI230030B (en) 2005-03-21

Similar Documents

Publication Publication Date Title
CN1531041A (zh) 在印刷电路板上封装半导体器件的方法及所用印刷电路板
CN102117798B (zh) 堆叠封装
CN100336220C (zh) 微电子封装及其制造方法
CN1193424C (zh) 半导体装置
CN1150617C (zh) 半导体基板和层叠的半导体封装及其制作方法
CN101034689A (zh) 双密封半导体封装及其制造方法
US7981796B2 (en) Methods for forming packaged products
CN101236910B (zh) 将半导体部件导电连接至衬底的方法和半导体结构
CN1194460A (zh) 堆叠式半导体芯片封装及其制造方法
US20060208363A1 (en) Three-dimensional package and method of forming same
KR20110016013A (ko) 반도체 패키지
US8415778B2 (en) Non-leaded integrated circuit package system with multiple ground sites
CN1206727C (zh) 芯片封装及其制造方法
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
CN1945818A (zh) 双层引线封装结构及其制造方法
CN1092843C (zh) 半导体器件封装
CN1211723C (zh) 计算机卡制作方法
US7615851B2 (en) Integrated circuit package system
KR20010025874A (ko) 멀티 칩 반도체 패키지
CN1170315C (zh) 半导体芯片封装及其制造方法
CN1253378A (zh) 球栅阵列型半导体器件封装
KR100239703B1 (ko) 3차원 반도체 패키지 및 그 제조방법
CN1933147A (zh) 芯片封装体与堆叠型芯片封装结构
CN2492944Y (zh) 晶片尺寸模压封装装置
KR100650048B1 (ko) 반도체 칩 패키지용 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080319

Termination date: 20150311

EXPY Termination of patent right or utility model