CN2465328Y - 双面晶片封装体 - Google Patents

双面晶片封装体 Download PDF

Info

Publication number
CN2465328Y
CN2465328Y CN 01203758 CN01203758U CN2465328Y CN 2465328 Y CN2465328 Y CN 2465328Y CN 01203758 CN01203758 CN 01203758 CN 01203758 U CN01203758 U CN 01203758U CN 2465328 Y CN2465328 Y CN 2465328Y
Authority
CN
China
Prior art keywords
wafer
supporting part
pin
pins
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 01203758
Other languages
English (en)
Inventor
张世兴
邱政贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huadong Xianjin Electronic Co ltd
Original Assignee
Huadong Xianjin Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huadong Xianjin Electronic Co ltd filed Critical Huadong Xianjin Electronic Co ltd
Priority to CN 01203758 priority Critical patent/CN2465328Y/zh
Application granted granted Critical
Publication of CN2465328Y publication Critical patent/CN2465328Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及一种双面晶片封装体,包含有一LOC导线架,具有复数个引脚,其由内而外区分为承载部、内接部及外接部;一上晶片,该上晶片的上表面具有复数个焊垫,而该上晶片的下表面固设于导线架引脚的承载部上方;一下晶片,该下晶片的下表面具有复数个焊垫,而该下晶片的上表面固设于导线架引脚的承载部下方;复数个导线,电性连接上晶片的焊垫与对应的引脚内接部。达到翘曲变形小、应力小、保护性全、引脚稳固性佳及平衡模流等多重功效。

Description

双面晶片封装体
本实用新型涉及一种双面晶片封装体[double sided chipPackage]，特别有关于一种具有一LOC导线架的双面晶片封装体。
习知的半导体装置[semiconductor device]以一热固性胶体〔thermosetting liquid compound j包覆一半导体晶片，以增力。该晶片的防尘及防湿性，而该晶片的I/O端点以一导线架[lead frame]的对应引脚[lead]导引接出，以供表面结合[surface mounting]至一电路板。
所谓「LOC导线架」即为引线在晶片上[Lead-On-Chip]型态导线架的简称，也就是该导线架的引脚延伸至晶片上，以该延伸至晶片的引脚电性连通该晶片，并粘贴固定晶片而不需用到导线架的晶垫[die pad]。
在美国专利案第6,118,176号中提出一种双晶片封装结构，如图1所示，该双晶片封装体10具有一LOC导线架，其上晶片11与下晶片12背对背以粘胶14[adhesivefilm]粘合，而该LOC导线架的引脚13延伸至下晶片12的下表面，以另一胶膜15固定，以供导线16连接下晶片12的焊垫与引脚13，并在上晶片11的上表面粘贴一具有孔洞的电路基板18，以供导线16连接上晶片11的焊垫与电路基板18，以及连接电路基板18与引脚13，再以一包装体17密封上述双晶片结合构造，由于须在上晶片11的上表面放置一电路基板18、且间接地多点打线[上晶片11至电路基板18再由电路基板18至导线架的引脚13]，而增加了封装成本，此外，为了在灌胶时有较均匀的上下模流，该LOC导线架的引脚13须作适度的弯折下陷〔downset]，使得该双品片封装体10需要特殊形状的LOC导线架。
本实用新型的主要目的在于提供一种双面晶片封装体，利用一LOC导线架作为一基准平面，以导线架的引脚内端上下各固定一晶片，使得在不须弯折引脚的操作下具有平衡模流[molding lowbalance]的功效，并且该导线架的引脚被上下两晶片夹合，而具有较佳的稳固性。
本实用新型的次一目的在于提供一种双面晶片封装体，利用一LOC导线架作为一基准平面，以导线架的引脚内端上下各固定一晶片，使得该双面晶片封装体具有加倍的〔记忆体]容量、最小的变形、较小的应力及较佳的保护性。
本实用新型的目的是这样实现的：一种双面晶片封装体，其特征是：包含有一LOC导线架，具有复数个引脚，其由内而外区分为承载部、内接部及外接部；一上晶片，该上晶片的上表面具有复数个焊垫，而该上品片的下表面固设于导线架引脚的承载部上方；一下晶片，该下晶片的下表面具有复数个焊垫，而该下晶片的上表面固设于导线架引脚的承载部下方；复数个导线，电性连接上晶片的焊垫与对应的引脚内接部，以及下晶片的焊垫与对应的引脚内接部；及一包装体，密封上晶片、下晶片、导线及导线架引脚的承载部与内接部。
另包含有复数个胶带，固定上晶片及下晶片于复数个引脚的承载部。
另包含有环氧化合物，固定上品片及下晶片于复数个引脚的承载部。
所述复数个引脚的承载部与内接部形成于同一平面。
所述复数个引脚的承载部与内接部形成于上晶片与下晶片的等距平面。
所述LOC导线架另包含至少一电源引脚，其具有一承载部，该电源引脚的承载部在上晶片与下晶片之间，并与其它引脚的承载部呈垂直。
由于采用上述方案：达到翘曲变形小、应力小、保护性全、引脚稳固性佳及平衡模流等多重功效。
请参阅所附图式，本实用新型将列举以下的实施例说明：
图式说明
图1美国专利第6,118,176号双晶片封装结构的截面图。
图2本实用新型的一双面晶片封装体的截面图。
图3本实用新型图2的3-3线的剖视图。
图4本实用新型的另一双面晶片封装体的截面图。
图5本实用新型图4的5-5线的剖视图。
如图2及3所示，为第一具体实施例，一种双面晶片封装体20主要包含有一LOC导线架、一上晶片21、一下晶片22及一包装体27。
如图2及3所示，LOC导线架为一「引脚在晶片上」[Lead-On-Chip]形式的导线架，可利用目前习用的中压[stamping]或蚀刻[etching]方法由一钢薄板或铜薄板制得，其具有复数个引脚23，每一引脚23由内而外区分为承载部231、内接部232及外接部233，其中承载部231在上晶片21与下晶片22之间，用以承载上晶片21及下晶片22，内接部232在打线区28内，作为导线26对引脚23的连接区段，外接部233在封胶区29之外，作为该双面晶片封装体20的外部电性连接脚，由于引脚23的承载部23往内延伸至上晶片21与下晶片22之间，故该LOC导线架亦可视为一种「引脚在两晶片间」{lead-between-double-chips}的导线架，引脚23能同时承载上晶片21与下晶片22、且引脚23受到上晶片21与下晶片22的夹合具有较佳的稳固性，因此，如图2所示，每一引脚23的承载部231与内接部232形成于同一平面，无需弯折而能具有良好稳固性，较全地，承载部231与内接部232形成于上晶片21与下晶片22的等距平面PI，在一比一比例的上下模具内灌注封胶材[molding compound，即未烘烤前的包装体27]，具有无需弯折引脚23而兼具平衡模的功效，在模封后，如图2所示，引脚23的外接部弯折成鸥翼形[gull]或其他形式[如I或J形]。
上晶片21固设于上述引脚23承载部23的上方，以一绝缘性第一胶带24，如聚酰亚胺[polyimide]材质，将上晶片21的下表面粘贴固定至引脚23承载部231，而上晶片21的上表面习知地具有复数个焊垫〔bonding pad〕及积体电路元件[Integrated circuit element][图未绘出]，而上晶片110可为DRAM[dynamic random access memory，动态随机存取存记忆体]、SRAM[static random access memory，静态随机存取存记忆体]、flash[快闪记忆体〕等记忆体晶片、微处理器或逻辑性[logic]功能的晶片，此外，关于上晶片21与导线架的电性连接，其以复数个金材或铜材的导线26〔bondingwire]以打线方式连接上晶片21焊垫至导线架对应引脚23的内接部232。
下晶片22可与上晶片21相同或其他功能性的晶片，其因设于上述引脚23承载部231的下方，以一绝缘性第二胶带25，如聚酰亚胺材质，将下晶片22的上表面粘贴固定至引脚23承载部23，而下晶片22的下表面为习知地具有复数个焊垫及积体电路元件[图未绘出〕，并以复数个导线26以打线方式连接下晶片22焊垫至导线架对应引脚23的内接部232，此外，双面晶片封装体20包含的包装体27[package body]密封该上晶片21、下晶片22、第一胶带24、第二胶带25、导线26及导线架引脚23的承载部231与内接育232，而外露出引脚33的外接部233，用以保护上述的两面晶片组合构造。
因此，本实用新型的双面晶片封装体20可封装两晶片，并同时兼具翘曲变形小[上下部位无热膨胀差异〕、应力小[引脚的承载部呈条状具有应力吸收性]、保护性佳[上下两晶片密封于包装体中间]、引脚稳固性佳[上下两晶片夹合引脚]及平衡模的多重功效。
此外，在图4及5中为第二具体实施例，一种双面晶片封装体30主要包含有一LOC导线架、一上晶片31、一下晶片32及一包装体37，其中上晶片31、下晶片32及包装体37与第一具体实施例的上晶片21、下晶片22及包装体27相同，在此不予赘述。
如图5所示，LOC导线架为另一种「引脚在晶片上」[Leadon-Chip]形式的导线架，其具有复数个引脚33及两电源引脚35[power lead]，其中每一引脚33用以传输上晶片31与下晶片32的信号〔Signal〕，其由内而外区分为承载部331、内接部332及外接部333，其中承载部331在上晶片31与下晶片32之间，用以承载上晶片31及下晶片32，内接部332在一呈框架形的打线38内，作为导线36对引脚33的连接区段，外接部333在封胶区39外，作为该双面晶片封装体30的外部电性连接脚，此外，电源引脚35[power lead]为一般俗称的巴士把〔bus bar]，其是把手状，并在封胶区39内区分为一承载部351及往两外侧延伸的内接部352，其中电源引脚35承载部351在其它引脚33的承载部331之间，较佳地与承载部331呈垂直，同样地承载部331用以承载上晶31与下晶片32，内接部352在一呈框架形的打线区38内，以供导线36对电源引脚35的连接区段，以传输上晶片21与下晶片22的电源[Power]，利用上述LOC导线架的引脚33、35在两晶片，使引脚33能同时承载上晶片31与下晶片32、且因引脚33受到上晶片31与下晶片32的夹合具有较佳的稳固性，因此，如图4所示，每一引脚33的承载部331与内接部332形成于同一平面，无需弯折而能具有良好稳固性，较佳地，承载部331与内接部332形成于上晶片31与下晶片32的等距平面PI，在无需弯折引脚33的情况下具有平衡模流的功效。
在本实施例中，双面晶片封装体30另包含有一热固性{hemosetting]并绝缘不导电的环氧化合物34[epoxycomnound]，该环氧化合物34在呈液胶型态时可造涂于上晶片31与下晶片32之间，在烘烤〔curing]后可同时固定上晶片31、下晶片32及导线架的引脚33、35，在导线36打线及包装体37灌模固化后，得到一具有翘曲变形小、应力小、保护性佳、引脚稳固性佳及平衡模流等多重功效的双面晶片封装体30。
故本实用新型的保护范围当视后附的申请专利范围所界定者为准，任何熟知此项技艺者，在不脱离本实用新型的精神和范围内所作的任何变化与修改，均属于本实用新型的保护范围。

Claims (6)

1、一种双面晶片封装体，其特征是：包含有一LOC导线架，具有复数个引脚，其由内而外区分为承载部、内接部及外接部；一上晶片，该上晶片的上表面具有复数个焊垫，而该上品片的下表面固设于导线架引脚的承载部上方；一下晶片，该下晶片的下表面具有复数个焊垫，而该下晶片的上表面固设于导线架引脚的承载部下方；复数个导线，电性连接上晶片的焊垫与对应的引脚内接部，以及下晶片的焊垫与对应的引脚内接部；及一包装体，密封上晶片、下晶片、导线及导线架引脚的承载部与内接部。
2、如权利要求1所述的双面晶片封装体，其特征是：另包含有复数个胶带，固定上晶片及下晶片于复数个引脚的承载部。
3、如权利要求1所述的双面晶片封装体，其特征是：另包含有环氧化合物，固定上品片及下晶片于复数个引脚的承载部。
4、如权利要求1所述的双面晶片封装体，其特征是：所述复数个引脚的承载部与内接部形成于同一平面。
5、如权利要求4所述的双面晶片封装体，其特征是：所述复数个引脚的承载部与内接部形成于上晶片与下晶片的等距平面。
6、如权利要求1所述的双面晶片封装体，其特征是：所述LOC导线架另包含至少一电源引脚，其具有一承载部，该电源引脚的承载部在上晶片与下晶片之间，并与其它引脚的承载部呈垂直。
CN 01203758 2001-02-20 2001-02-20 双面晶片封装体 Expired - Lifetime CN2465328Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01203758 CN2465328Y (zh) 2001-02-20 2001-02-20 双面晶片封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01203758 CN2465328Y (zh) 2001-02-20 2001-02-20 双面晶片封装体

Publications (1)

Publication Number Publication Date
CN2465328Y true CN2465328Y (zh) 2001-12-12

Family

ID=33625143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01203758 Expired - Lifetime CN2465328Y (zh) 2001-02-20 2001-02-20 双面晶片封装体

Country Status (1)

Country Link
CN (1) CN2465328Y (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100376022C (zh) * 2003-03-12 2008-03-19 三星电子株式会社 在印刷电路板上封装半导体器件的方法及所用印刷电路板
CN101416310B (zh) * 2003-02-21 2011-05-11 飞思卡尔半导体公司 多管芯半导体封装

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416310B (zh) * 2003-02-21 2011-05-11 飞思卡尔半导体公司 多管芯半导体封装
CN100376022C (zh) * 2003-03-12 2008-03-19 三星电子株式会社 在印刷电路板上封装半导体器件的方法及所用印刷电路板

Similar Documents

Publication Publication Date Title
CN1064780C (zh) 底部引线半导体芯片堆式封装
US5898220A (en) Multi-chip device and method of fabrication employing leads over and under processes
JP4195804B2 (ja) デュアルダイパッケージ
JP3768744B2 (ja) 半導体装置およびその製造方法
US6087718A (en) Stacking type semiconductor chip package
KR100302593B1 (ko) 반도체패키지및그제조방법
CN100547777C (zh) 具有不对称引线框连接的电路小片封装
US20030127713A1 (en) Methods of fabricating multilevel leadframes and semiconductor devices
US6534344B2 (en) Integrated circuit chip and method for fabricating the same
KR950005450B1 (ko) 수지봉지형 반도체장치와 그 제조방법
CN2465328Y (zh) 双面晶片封装体
JP5275019B2 (ja) 半導体装置
US20020153600A1 (en) Double sided chip package
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JPH0485837A (ja) 半導体装置
CN110648991B (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
CN216902922U (zh) 一种引线框架以及半导体器件
JPH03195052A (ja) リードフレーム及びその製造方法
CN2475141Y (zh) 多晶片封装装置
JP3082507U (ja) ダブルサイドチップパッケージ
JP2629461B2 (ja) 樹脂封止形半導体装置
KR19980082949A (ko) 적층 칩 패키지
CN2465327Y (zh) 双晶片封装装置
JP3082561U (ja) マルチーチップパッケージ
JP3052633B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20110220

Granted publication date: 20011212