CN2475141Y - 多晶片封装装置 - Google Patents

多晶片封装装置 Download PDF

Info

Publication number
CN2475141Y
CN2475141Y CN 01203661 CN01203661U CN2475141Y CN 2475141 Y CN2475141 Y CN 2475141Y CN 01203661 CN01203661 CN 01203661 CN 01203661 U CN01203661 U CN 01203661U CN 2475141 Y CN2475141 Y CN 2475141Y
Authority
CN
China
Prior art keywords
wafer
adhesive tape
inner finger
pin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 01203661
Other languages
English (en)
Inventor
张世兴
邱政贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huadong Xianjin Electronic Co ltd
Original Assignee
Huadong Xianjin Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huadong Xianjin Electronic Co ltd filed Critical Huadong Xianjin Electronic Co ltd
Priority to CN 01203661 priority Critical patent/CN2475141Y/zh
Application granted granted Critical
Publication of CN2475141Y publication Critical patent/CN2475141Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及一种具有LOC导线架的多晶片封装装置,包含有一LOC导线架,具有复数个引脚;第一晶片,位于该复数个引脚的第一内指部的下方;第一胶带,粘固第一晶片的上表面与LOC导线架引脚的第一内指部;复数个第一导线,电性连接第一晶片的焊垫与对应引脚的第一内指部;第二晶片,位于该复数个引脚的第一内指部的上方;第二胶带,粘固第二晶片的下表面与LOC导线架引脚的第一内指部;复数个第二导线,电性连接第二晶片的焊垫与对应引脚的第二内指部。达到封装上下多晶片而不需翻转打线的功效。

Description

多晶片封装装置
本实用新型涉及一种具有LOC导线架的多晶片封装装置[multichiPPackage]，特别关于一种LOC导线架上粘固厚片胶带的多晶片封装装置。
以往习知的半导体装置以一导线架[lead frame]承载并电性连接一半导体晶片[semiconductor chip]，再以一包装体[Package body]密封该晶片，为了追求更高性能或更大记忆体容量，半导体晶片的制造亦日趋微小及精密，同时在封装制程中亦有将多个半导体晶片堆叠密封于一包装体的概念，在美国发明专利案第5,366,933号中提出一种双晶片封装装置的制造方法，如图1所示，该双晶片封装装置100用以密封下晶片110及上晶片120，其包含有一下晶片110、一上晶片120、一导线架、复数个导线160、170及一包装体180，其中该导线架为一般型态，其具有复数个引脚130及一晶片承座140[chippad]其以粘胶150将下晶片110与上晶片120分别粘贴固定至导线架晶片承座140的下表面及上表面，以复数个导线160打线连接下晶片110与引脚130，并以复数个导线170打线连接上晶片120及引脚130，由于下晶片110与上晶片120以其背面粘贴固定至导线架晶片承座140，在打线形成导线160与导线170之间必须有一翻转动作，为了避免在翻转后第二次打线时压迫或损伤到在第一次已完成打线的导线，在制程上为粘贴下晶片110、导线160打线连接下晶片110与导线架、第一次灌模烘烤[包装体180的下部份]、粘贴上晶片120、导线170打线连接上晶片120与导线架、第二次灌模烘烤[包装体180的上部份]，方能制得该多晶片封装装置100，事实上在生产效率及模具开发成本的考虑观点下，并无法被普遍采用。
在美国专利案第6,118,176号中另提出一种多晶片封装结构，利用一LOC导线架封装上下两晶片，所谓「LOC导线架」即为引线在晶片上[Lead-On-Chip]型态导线架的简称，也就是该导线架的引脚延伸至晶片上，以该延伸至晶片的引脚电性连通该晶片并粘贴固定晶片而不需用到导线架的晶片承座[chip pad]，该多晶片封装结构包含的上晶片与下晶片背对背粘贴，而该LOC导线架的引脚延伸至下晶片的下表面并以一胶膜[adhesive film]固定，并在上晶片的上表面粘贴一电路基板，以供导线电性连接上晶片与电路基板，以及电性连接电路基板与引脚，而同样地，该多晶片封装结构在制造上亦需翻转打线，在上晶片打线时易于损伤在下晶片的导线。
本实用新型的目的在于提供一种多晶片封装装置，其以一LOC导线架及复数个胶带结合复数个上下叠置的晶片，利用在一晶片下的对应胶带具有一厚度，以使该晶片不压迫到在该晶片下方的导线，达到封装上下多晶片而不需翻转打线的功效。
本实用新型的目的是这样实现的：一种多晶片封装装置，其特征是：包含有一包装体；一LOC导线架，具有复数个引脚，每一引脚包含有内指部及外接部，其中外接部裸露于包装体之外；第一晶片，位于复数个引脚的内指部的下方，该第一晶片的上表面具有复数个焊垫；第一胶带，粘固第一晶片的上表面与LOC导线架引脚的内部；复数个第一导线，电性连接第一晶片的焊垫与对应引脚的内指部；第二晶片，位于该复数个引脚的内指部的上方，该第二晶片的上表面具有复数个焊垫；及第二胶带，粘固第二晶片的下表面与LOC导线架引脚的内指部，其中第二胶带具有一厚度，且第一导线不接触地至第二晶片的下表面。
所述第二胶带的厚度大于第一胶带的厚度。
所述第二胶带为一聚酰亚胺胶带。
另包含有复数个第二导线，以电性连接第二晶片的焊垫与对应引脚的内指部。
所述LOC导线架复数个引脚的内指部形成一下陷区。
另包含有第三晶片及第三胶带，其中第三晶片位于该复数个引脚的第二内指部的上方，该第三晶片的上表面具有复数个焊垫；而第三胶带粘固第三晶片的下表面与LOC导线架引脚的第二内指部，其中第三胶带具有一厚度，且第二导线不接触地至第三晶片的下表面。
由于采用上述方案：达到封装上，下多晶片而不需翻转打线的功效。
请参阅所附图式，本实用新型将列举以下的实施例说明：
图1美国专利第5,366,933号双晶片封装装置的截面图。
图2本实用新型的一多晶片封装装置的截面图。
图3本实用新型的多晶片封装装置的导线架俯视图。
图4本实用新型的另一多晶片封装装置的截面图。
如图2及3所示为本实用新型的第一具体实施例，一种多晶片封装装置200主要包含有一LOC导线架、第一晶片210、第二晶片220及一包装体280。
如图2及3所示，LOC导线架为一「引脚在晶片上」[Lead-On-Chip]形式的导线架，其可利用目前习用的冲压[stamping]或蚀刻〔etching〕方法由一薄钢板或薄铜板制得，该LOC导线架具有复数个引脚230，每一引脚230由内而外区分为第一内指部231、弯折部232、第二内指部233及外接部234，其中第一内指部231弯折部232及第二内指部233密封于包装体280内，并由弯折部232的倾斜使第一内指部231形成一下陷区〔downset]，以容置第一晶片220，而第一内指部231用以贴合固定第一晶片210与第二晶片220，以及电性连接第一晶片210，第二内指部233用以电性连接第二晶片220，外接部234则作为该多晶片封装装置200的外接端点。
第一晶片210粘贴固定于上述引脚230第一内指部231的下方，以至少一绝缘性第一胶带240，如聚酰亚胺〔polyimide]材质的双面胶带，将第一晶片210的上表面粘贴固定至引脚230第一内指部231，而第一晶片210的上表面习知地具有复数个焊垫[bonding pad]及集成电路元件[integratedcircuitelement][图未绘出〕，该第一晶片210可为DRAM[dynamic randomaccess memory，动态随机存取记忆体]、SRAM[static random access memory，静态随机存取记忆体]、flash[快闪记忆体]等记忆体晶片、微处理器或逻辑性[logic]功能的晶片，此外，关于第一晶片210与导线架的电性连接，其以复数个金材或钢材的第一导线260[bonding wire]以打线方式连接第一晶片210[上表面〕焊垫至导线架对应引脚230的第一内指部231。
第二晶片220可与第一晶片210相同或其他功能性的晶片，较佳地两晶片为相同尺寸，第二晶片220亦粘贴固定于上述引脚230第一内指部231的上方，以至少一绝缘性第二胶带250[如图3所示〕，如聚酰亚胺材质的双面胶带，将第二晶片220的下表面粘贴固定至引脚230第一内指部231，而第二晶220的上表面习知地具有复数个焊垫及集成电路元件[图未绘出〕，并以复数个第二导线270以打线方式连接第二晶片220焊垫至导线架对应引脚230的第二内指部233，其中第二胶带250具有一厚度，导致第二晶片220更高出于第一内指部231，以使第一导线260不接触至第二晶片220的下表面，较佳地第二胶带250的厚度为大于第一胶带240的厚度，此外，在该多晶片封装装置200中的包装体280[package body]为一种热固性填充剂，其密封该第一晶片210、第二晶片220、第一胶带240、第二胶带250、导线260、270及导线架引脚230的第一内指部231、弯折部232及第二内指部233，而裸露出引脚230的外接部234，用以保护上述的双晶片组合构造。
因此，本实用新型的多晶片封装装置200可用于封装至少两晶片，以一LOC导线架使该两晶片呈上下平行排列，缩小了多晶片封装装置200的结合面积[footprint]，同时由于第一晶片210的焊垫与第二晶片220的焊垫均在同一面向[上表面]，在制造上有依序为粘贴第一晶片210、打线第一晶片210、粘贴第二晶片220、打线第二晶片220及置模封胶，利用第二胶带250的厚度，以防止第二晶片220压迫到在第一晶片210上的导线260，故可供线上连续生产而不需翻转打线。
为使了解本实用新型的多晶片封装装置不局限于封装晶片的数量及其尺寸，特列举第二具体实施例，如图4所示，该多晶片封装装置300可封装三个不同尺寸的晶片，其主要包含有一LOC导线架、第一晶片310、第二晶片320、第三晶片390及一包装体380，其中该LOC导线架具有复数个引脚330，每一引脚330亦区分为第一内指部331、弯折部332、第二内指部333及外接部334，其中弯折部332的倾斜使第一内指部331形成一下陷区[downset]，以容置第一晶片320，而第一内指部331用以贴合固定第一晶片310与第二晶片320，以及电性连接第一晶片310，第二内指部333用以贴合固定第三晶片390，以及电性连接第二晶片320与第三晶片390，外接部334则作为该多晶片封装装置300的外接端点。
第一晶片310粘贴固定于上述引脚330第一内指部331的下方，以至少一绝缘性第一胶带340，如聚酰亚胺[polyimide]材质的双面胶带，将第一晶片310的上表面粘贴固定至引脚330第一内指部331，而第一晶片310的上表面习知地具有复数个焊垫〔bonding pad〕，并以复数个第一导线360[bondinp wire〕以打线方式连接第一晶片310[上表面〕焊垫至导线架对应引脚330的第一内指部331。
第二晶片320亦粘贴固定于上述引脚330第一内指部331的上方，以至少一绝缘性第二胶带350，将第二晶片320的下表面粘贴固定至引脚330第一内指部331，而第二晶片320的上表面习知地具有复数个焊垫(图未绘出〕，并以复数个第二导线370电性连接第二晶片320焊垫至导线架对应引脚330的第二内指部333，其中第二胶带350具有一厚度，导致第二晶片320更高出于第一内指部331，以使第一导线360不接触至第二晶片320的下表面，而第三晶片390粘贴固定于上述引脚330第二内指部333的上方，以至少一绝缘性第三胶带391将第三晶片390的下表面粘贴固定至引脚330第二内指部333，而第三晶片390的上表面习知地具有复数个焊垫[图未绘出]，并以复数个第三导线392电性连接第三晶片390焊垫至导线架对应引脚330的第二内指部333，其中第三胶带391具有一厚度，导致陷区[downset]，以容置第二晶片320，第一内指部331用以贴合固定第一晶片310与第二晶片320以及电性连接第一晶片310，第二内指部333用以贴合固定第三晶片390以及电性连接第二晶片320与第三晶片390，外接部334则作为该多晶片封装装置300的外接端点。
第一晶片310粘贴固定于上述引脚330第一内指331的下方，以至少一绝缘性第一胶带340，如聚酰亚胺[polyimide]材质的双面胶带，将第一晶片310的上表面粘贴固定至引脚330第一内指部331，而第一晶片310的上表面习知地具有复数个焊垫[bonding pad]以打线方式连接第一晶片310[上表面〕焊垫至导线架对应弓脚330的第一内指部331。
第二晶片320亦粘贴固定于上述引脚330第一内指部331的上方，以至少一绝缘性第二胶带350将第二晶片320的下表面粘贴固定至引脚330第一内指部331，而第二晶片320的上表面习知地具有复数个焊垫[图未绘出〕，并以复数个第二导线370电性连接第二晶片320焊垫至导线架对应引脚330的第二内指部333，其中第二胶带350具有一厚度，导致第二晶片320更高出于第一内指部331，以使第一导线360不接触至第二晶片320的下表面，而第三晶片390粘贴固定于上述引脚330第二内指部333的上方，以至少一绝缘性第三胶带391将第三晶片390的下表面粘贴固定至引脚330第二内指部333，而第三晶片390的上表面习知地具有复数个焊垫[图未绘出]，并以复数个第三导线392电性连接第三晶片390焊垫至导线架对应引脚330的第二内指部333，其中第三胶带391具有一厚度，导致第三晶片390高起于第二内指部333，以使第二导线370不接触至第三晶片390的下表面，此外，在该多晶片封装装置300中的包装体380密封该第一晶片310、第二晶片320、第三晶片390、第一胶带340、第二胶带350、导线360、370、392及导线架引脚330的第一内指部331、弯折部332及第二内指部333，而裸露出引脚330的外接部334，用以保护上述的多晶片组合构造。
故本实用新型的保护范围当视后附的申请专利范围所界定者为准，任何熟知此项技艺者，在不脱离本实用新型的精神和范围内所作的任何变化与修改，均属于本实用新型的保护范围。

Claims (6)

1、一种多晶片封装装置，其特征是：包含有一包装体；一LOC导线架，具有复数个引脚，每一引脚包含有内指部及外接部，其中外接部裸露于包装体之外；第一晶片，位于复数个引脚的内指部的下方，该第一晶片的上表面具有复数个焊垫；第一胶带，粘固第一晶片的上表面与LOC导线架引脚的内部；复数个第一导线，电性连接第一晶片的焊垫与对应引脚的内指部；第二晶片，位于该复数个引脚的内指部的上方，该第二晶片的上表面具有复数个焊垫；及第二胶带，粘固第二晶片的下表面与LOC导线架引脚的内指部，其中第二胶带具有一厚度，且第一导线不接触地至第二晶片的下表面。
2、如权利要求1所述的多晶片封装装置，其特征是：所述第二胶带的厚度大于第一胶带的厚度。
3、如权利要求1所述的多晶片封装装置，其特征是：所述第二胶带为一聚酰亚胺胶带。
4、如权利要求1所述的多晶片封装装置，其特征是：另包含有第三晶片及第三胶带，其中第三晶片位于该复数个引脚的第二内指部的上方，该第三晶片的上表面具有复数个焊垫，而第三胶带粘固第三晶片的下表面与LOC导线架引脚的第二内指部，且第三胶带具有一厚度，且第二导线不接触地至第三晶片的下表面。
5、如权利要求1所述的多晶片封装装置，其特征是：所述LOC导线架复数个引脚的内指部形成一下陷区。
6、如权利要求1所述的多晶片封装装置，其特征是：另包含有第三晶片及第三胶带，其中第三晶片位于该复数个引脚的第二内指部的上方，该第三晶片的上表面具有复数个焊垫；而第三胶带粘固第三晶片的下表面与LOC导线架引脚的第二内指部，其中第三胶带具有一厚度，且第二导线不接触地至第三晶片的下表面。
CN 01203661 2001-02-23 2001-02-23 多晶片封装装置 Expired - Lifetime CN2475141Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01203661 CN2475141Y (zh) 2001-02-23 2001-02-23 多晶片封装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01203661 CN2475141Y (zh) 2001-02-23 2001-02-23 多晶片封装装置

Publications (1)

Publication Number Publication Date
CN2475141Y true CN2475141Y (zh) 2002-01-30

Family

ID=33625061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01203661 Expired - Lifetime CN2475141Y (zh) 2001-02-23 2001-02-23 多晶片封装装置

Country Status (1)

Country Link
CN (1) CN2475141Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452919B (zh) * 2007-12-07 2011-03-16 南茂科技股份有限公司 多晶片交互交错堆叠封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452919B (zh) * 2007-12-07 2011-03-16 南茂科技股份有限公司 多晶片交互交错堆叠封装结构

Similar Documents

Publication Publication Date Title
US6222259B1 (en) Stack package and method of fabricating the same
US6077724A (en) Multi-chips semiconductor package and fabrication method
JP4195804B2 (ja) デュアルダイパッケージ
US6483181B2 (en) Multi-chip package
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
TW408467B (en) Semiconductor device having adhesive between lead and chip, and method of manufacture thereof
CN101414601B (zh) 保护外引脚之间焊点的半导体封装堆叠组合构造
US20020084519A1 (en) Semiconductor chip stack package and fabrication method thereof
KR100321159B1 (ko) 스택형 메모리 모듈 및 그의 제조 방법
CN101246877B (zh) 多晶片面对面堆叠封装构造
CN2475141Y (zh) 多晶片封装装置
KR101219086B1 (ko) 패키지 모듈
CN100559582C (zh) 芯片堆栈封装结构及其制造方法
CN101290929A (zh) 堆栈式芯片封装结构
KR20020085102A (ko) 칩 적층형 반도체 패키지
KR20110012675A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
CN101315921B (zh) 芯片堆栈封装结构及其制造方法
CN2465327Y (zh) 双晶片封装装置
TW200836306A (en) Multi-chip stack package
CN212182316U (zh) 一种无载体的半导体叠层封装结构
JP3082562U (ja) マルチーチップパッケージ
CN2631040Y (zh) 中央焊垫记忆体堆叠封装组件
CN2465328Y (zh) 双面晶片封装体
KR19990026494A (ko) 듀얼 적층패키지 및 그 제조방법
JPS63204635A (ja) メモリ−モジユ−ル

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20110223

Granted publication date: 20020130