CN101452919B - 多晶片交互交错堆叠封装结构 - Google Patents

多晶片交互交错堆叠封装结构 Download PDF

Info

Publication number
CN101452919B
CN101452919B CN2007101969949A CN200710196994A CN101452919B CN 101452919 B CN101452919 B CN 101452919B CN 2007101969949 A CN2007101969949 A CN 2007101969949A CN 200710196994 A CN200710196994 A CN 200710196994A CN 101452919 B CN101452919 B CN 101452919B
Authority
CN
China
Prior art keywords
wafer
pin
stacked alternately
weld pad
staggeredly stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101969949A
Other languages
English (en)
Other versions
CN101452919A (zh
Inventor
陈煜仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CN2007101969949A priority Critical patent/CN101452919B/zh
Publication of CN101452919A publication Critical patent/CN101452919A/zh
Application granted granted Critical
Publication of CN101452919B publication Critical patent/CN101452919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供一种多晶片交互交错堆叠的封装结构，一导线架，包含多数个相对交错排列的多数个第一内引脚及多数个第二内引脚；一多晶片交互交错堆叠结构，是固接于导线架之上；多晶片交互交错堆叠结构由多数个第一晶片及多数个第二晶片交互交错堆叠而成且每一第一晶片的一主动面上的一侧边附近配置并暴露多数个焊垫及每一第二晶片的主动面上的相对于第一晶片的多数个暴露焊垫的另一侧边附近亦配置并暴露多数个焊垫；多数条金属导线，用以将多晶片交互交错堆叠结构的多数个第一晶片及多数个第二晶片上的多数个焊垫与多数个第一内引脚与多数个第二内引脚电性连接。

Description

多晶片交互交错堆叠封装结构
技术领域
本发明是有关于一种多晶片交互交错堆叠封装结构，特别是有关于一种多晶片交互交错堆叠(zigzagstack)封装结构。
背景技术
近年来，半导体的后段制程都在进行三度空间(Three Dimension；3D)的封装，以期利用最少的面积来达到相对大的半导体集成度(Integrated)或是存储器的容量等。为了能达到此一目的，现阶段已发展出使用晶片堆叠(chip stacked)的方式来达成三度空间(Three Dimension；3D)的封装。
在已知技术中，晶片的堆叠方式是将多数个晶片相互堆叠于一基板上，然后使用打线的制程(wirebonding process)来将多数个晶片与基板连接。图1A是已知的具有相同或是相近晶片尺寸的堆叠型晶片封装结构的剖面示意图。如图1A所示，已知的堆叠型晶片封装结构包括一电路基板(package substrate)110、晶片120a、晶片120b、一间隔物(spacer)130、多条导线140与一封装胶体(encapsulant)150。电路基板110上具有多个焊垫112，且晶片120a与120b上亦分别具有多个焊垫122a与122b，其中焊垫122a与122b是以周围型态(peripheral type)排列于晶片120a与120b上。晶片120a是配置于电路基板110上，且晶片120b经由间隔物130而配置于晶片120a的上方。导线140的两端是经由打线制程而分别连接于焊垫112与122a，以使晶片120a电性连接于电路基板110。而其它部分导线140的两端亦经由打线制程而分别连接于焊垫112与122b，以使晶片120b电性连接于电路基板110。至于封装胶体150则配置于电路基板110上，并包覆这些导线140、晶片120a与120b。
由于焊垫122a与122b是以周围型态排列于晶片120a与120b上，因此晶片120a无法直接承载晶片120b，是以已知技术必须在晶片120a与120b之间配置间隔物130，使得晶片120a与120b之间相距一适当的距离，以利后续的打线制程的进行。然而，间隔物130的使用却容易造成已知堆叠型晶片封装结构100的厚度无法进一步地缩减。
另外，已知技术提出另一种具有不同晶片尺寸的堆叠型晶片封装结构，其剖面示意图如图1B所示。请参考图1B，已知的堆叠型晶片封装结构10包括一电路基板(package substrate)110、晶片120c、晶片120d、多条导线140与一封装胶体150。电路基板110上具有多个焊垫112。晶片120c的尺寸是大于晶片120d的尺寸，且晶片120c与120d上亦分别具有多个焊垫122c与122d，其中焊垫122c与122d是以周围型态(peripheral type)排列于晶片120c与120d上。晶片120c是配置于电路基板110上，且晶片120d配置于晶片120c的上方。部分导线140的两端是经由打线制程(wire bonding process)而分别连接于焊垫112与122c，以使晶片120c电性连接于电路基板110。而其它部分导线140的两端亦经由打线制程而分别连接于焊垫112与122d，以使晶片120d电性连接于电路基板110。至于封装胶体150则配置于电路基板110上，并包覆这些导线140、晶片120c与120d。
由于晶片120d小于晶片120c，因此当晶片120d配置于晶片120c上时，晶片120d不会覆盖住晶片120c的焊垫122c。但是当已知技术将多个不同尺寸大小的晶片以上述的方式堆叠出堆叠型晶片封装结构10时，由于越上层的晶片尺寸必须越小，是以堆叠型晶片封装结构10有晶片的堆叠数量的限制。
在上述两种堆叠方式中，图1A使用间隔物130的方式，容易造成堆叠型晶片封装结构100的厚度无法进一步地缩减的缺点；而图1B，由于越上层的晶片尺寸必须越小，如此会产生晶片在设计或使用时会受到限制的问题。美国专利第6252305号、美国专利第6359340号及美国专利第6461897号则提供另一种多晶片堆叠封装的结构，如图1C所示，此堆叠结构可以使用尺寸相同的晶片，且不需要使用间隔物130来形成连接。然而，这些晶片在堆叠的过程中，为了要形成交互堆叠而必须至少使用2种以上的焊垫配置，例如某第一晶片上的焊垫是配置在第一晶片一侧边上，而另一个第二晶片上的焊垫则是配置在两相邻的侧边上；除此之外，此结构还必须在两个方向上进行金属导线的打线连接(wire bonding)。因此，在图1C的结构中，除了有可能会增加打线制程的时间外，在进行封胶的过程中，有可能会造成模流的不均匀而造成缺陷，并且还可能造成某一方向的金属导线受到横向的模流冲击力量，造成金属导线接触而产生晶片失效的问题。
另外，美国专利第US6900528号、美国公开号US20030137042A1、US20050029645A1及US20060267173A1则提供另一种多晶片堆叠封装的结构，如图1D所示。图1D是揭露一种交互堆叠的封装结构，很明显地，其利用晶片间的高度来取代间隔物，使得封装的密度可以增加，但此种封装结构却仍然存在制程上的麻烦，就是必须先完成两个晶片的连接后，进行第一次的金属导线连接后，才能进行另外两个晶片的连接后，再进行第二次的金属导线连，故当晶片数量愈多时，制程就相对复杂与困难。
有鉴于发明背景中所述的晶片堆叠方式的缺点及问题，本发明提供一种使用多晶片交互交错堆叠的方式，来将多数个尺寸相近似的晶片交互交错堆叠成一种三度空间的封装结构。
发明内容
本发明的主要目的在提供一种多晶片交互交错堆叠封装结构，使其具有较高的封装积集度以及较薄的厚度。
本发明的另一主要目的在提供一种多晶片交互交错堆叠封装结构，使得多晶片交互交错堆叠结构可以在与导线架完成固接后，再以一次的打线制程将每一晶片上已曝晒的焊垫连接至导线架的内引脚，故可有效减化封装制程并可提高制造的良率及可靠度。
本发明的再一主要目的在提供一种多晶片交互交错堆叠的封装结构，其可由导线架的设计，将多晶片交互交错堆叠封装成金手指结构，故与电路板连接时，可有效地降低多晶片交互交错堆叠所占用的面积。
据此，本发明提供一种多晶片交互交错堆叠的封装结构，一导线架，包含多数个相对交错排列的多数个第一内引脚及多数个第二内引脚；一多晶片交互交错堆叠结构，是固接于导线架之上；多晶片交互交错堆叠结构由多数个第一晶片及多数个第二晶片交互交错堆叠而成且每一第一晶片的一主动面上的一侧边附近配置并暴露多数个焊垫及每一第二晶片的主动面上的相对于第一晶片的多数个暴露焊垫的另一侧边附近亦配置并暴露多数个焊垫；多数条金属导线，用以将多晶片交互交错堆叠结构的多数个第一晶片及多数个第二晶片上的多数个焊垫与多数个第一内引脚与多数个第二内引脚电性连接，其中多数个第一晶片与多数个第一内引脚电性连接，多数个第二晶片与多数个第二内引脚电性连接；以及一封装体，包覆多晶片交互交错堆叠结构及部份的导线架。
本发明接着再提供一种堆叠式晶片封装结构，包含：一导线架，包含多数个相对交错排列的多数个第一内引脚及多数个第二内引脚，其中多数个第一内引脚及多数个第二内引脚的交错部份形成一晶片承座区；一多晶片交互交错堆叠结构，是固接于该晶片承座区之上，多晶片交互交错堆叠结构由多数个第一晶片及多数个第二晶片交互交错堆叠而成且每一第一晶片的一主动面上的一侧边附近配置并暴露多数个焊垫及每一第二晶片的主动面上的相对于第一晶片的多数个暴露焊垫的另一侧边附近亦配置并暴露多数个焊垫；多数条金属导线，用以将多晶片交互交错堆叠结构的多数个第一晶片及多数个第二晶片上的多数个焊垫与多数个成相对交错排列的多数个第一内引脚与多数个第二内引脚电性连接，其中多数个第一晶片与多数个第二晶片上的奇数焊垫与多数个第一内引脚电性连接，而多数个第一晶片与多数个第二晶片上的偶数焊垫与多数个第二内引脚电性连接以及一封装体，包覆该多晶片交互交错堆叠结构及部份的导线架。
本发明进一步提供一种一种堆叠式晶片封装结构，包含：一导线架，包含多数个平形且间隔排列的内引脚且内引脚向一自由端延伸的一侧形成一下置结构；多晶片交互交错堆叠结构，是固接于导线架的下置结构上，多晶片交互交错堆叠结构由多数个第一晶片及多数个第二晶片交互交错堆叠而成且每一第一晶片的一主动面上的一侧边附近配置并暴露多数个焊垫及每一第二晶片的主动面上的相对于第一晶片的多数个暴露焊垫的另一侧边附近亦配置并暴露多数个焊垫，其中曝露的焊垫均相邻每一内引脚；多数条金属导线，用以将多晶片交互交错堆叠结构中的每一曝露的焊垫与相邻的每一内引脚电性连接，其中多数个第一晶片及多数个第二晶片上同一列上的焊垫电性连接至同一内引脚；以及一封装体，包覆该多晶片交互交错堆叠结构及部份的导线架。
附图说明
为让本发明的上述特征和优点能更明显易懂，以下结合实施例，并配合附图，作详细说明如下，其中：
图1A、图1B、图1C、图1D为是先前技术的示意图；
图2A、图2C为是本发明的晶片结构的上视图；
图2B、图2D为是本发明的晶片结构的剖视图；
图2E为是本发明的多晶片交互交错堆叠结构的剖视图；
图3A、图3B、图3C是本发明的重配置层制造过程的示意图；
图4A、图4B是本发明的重配置层中的焊线接合区的剖视图；
图5所示是本发明的一多晶片交互交错堆叠的结构；
图6所示是本发明的由6个晶片交互交错堆叠而成；
图7A所示是本发明的一导线架实施例的平面示意图；
图7B为本发明的一导线架实施例的侧面示意图；
图8为本发明的一多晶片交互交错堆叠封装结构与导线架的平面示意图；
图9为本发明的一多晶片交互交错堆叠封装结构与导线架的另一实施例的平面示意图；
图10为图8与图9的一剖面示意图；
图11为多晶片交互交错堆叠封装结构与导线架的再一实施例的平面示意图；与
图12为图11的一剖面示意图。
具体实施方式
本发明在此所探讨的方向为一种使用晶片交互交错偏移堆叠的方式，来将多数个尺寸相近或相异的晶片堆叠成一种三度空间的封装结构。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定晶片堆叠的方式的技术者所熟习的特殊细节。另一方面，众所周知的晶片形成方式以及晶片薄化等后段制程的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以权利要求的范围为准。
在现代的半导体封装制程中，均是将一个已经完成前段制程(Front End Process)的晶片(wafer)先进行薄化处(Thinning Process)，例如将晶片的厚度研磨至2-20mil之间；然后，再涂布(coating)或网印(printing)一层高分子(polymer)材料于晶片的背面，此高分子材料可以是一种树脂(resin)，特别是一种B-Stage树脂。再经由一个烘烤或是照光制程，使得高分子材料呈现一种具有粘稠度的半固化胶；再接着，将一个可以移除的胶带(tape)贴附于半固化状的高分子材料上；然后，进行晶片的切割(sawing process)以形成一颗颗的晶片(die)；最后，就可将一颗颗的晶片与基板连接并且将晶片形成堆叠晶片结构。
图2A及图2B所示，是一完成前述制程的晶片200的平面示意图及剖面示意图。如图2A所示，晶片200具有一主动面210及一相对主动面的背面220，且晶片背面220上已形成一粘着层230；在此要强调，本发明的粘着层230并未限定为前述的半固化胶，只要是能与导线架或是晶片形成接合的粘着材料，均为本发明的实施态样，例如：胶膜(die attached film)。其次，在本发明的实施例中，多数个焊垫240配置于晶片200的主动面210的一侧边上。再者，参考图2C及图2D所示，与晶片200相异之处，另一晶片20的主动面210上的多数个焊垫240配置在另一侧边上，即晶片20与晶片200上的各自多数个焊垫240是配置在相对的一侧边上。其次，每一晶片上定义一边缘线260作为焊线接合区250的对准线，要强调的是，边缘线260实际上是不存在晶片200上，其仅作为一参考线。
利用上述的晶片20与200可以形成一种多晶片交互交错堆叠结构。图2E所示为一种多晶片交互交错堆叠结构的剖面示意图，多晶片交互交错堆叠的结构30中堆叠的每一晶片交互交错堆叠的重迭面积可以相同或相异。于此多晶片交互交错堆叠的结构30中，最下层的两晶片20a及200a以粘着层230来接合时，晶片200a交互覆盖晶片20a大于一半以上的面积， 而晶片20b覆盖晶片200a的面积则可大于或小于晶片200a覆盖晶片20a的面积。同时，每一晶片以焊线接合区的边缘线260为参考线来形成，以交互交错使得配置在晶片上的同一侧的焊垫均未被上层的晶片完全覆盖或遮蔽。以一具体实施例来说明，晶片20a、20b、20c、20d或晶片200a、200b、200c、200d的尺寸约为10mm×13mm×75um，每一粘着层230的厚度约为60um，则承载多晶片交互交错堆叠结构的基板厚度约为200um至250um。根据上述，多晶片堆叠的结构30完成堆叠后的最大堆叠展开宽度(overhang)：以6层晶片为例约为1mm；以8层晶片为例则会小于1.5mm。再次要强调的是，对于上述形成多晶片交互交错堆叠的结构的晶片的数量及其尺寸大小，本发明并未加以限制，只要能符合上述说明的可形成多晶片交互交错堆叠的结构，均为本发明的实施态样，例如2层晶片的交互交错堆叠结构或是4层晶片的交互交错堆叠结构。
接下来要说明本发明的晶片焊垫设计的另一实施例，是使用一个具有重配置线路层的晶片结构来将晶片焊垫的位置改变，如图3A所示。首先提供一晶片本体310，并且在邻近晶片本体310的单一侧边规划出焊线接合区320。晶片本体310的主动表面上的焊垫区分为第一焊垫312a以及第二焊垫312b，其中第一焊垫312a位于焊线接合区320内，第二焊垫312b则位于焊线接合区320外。
接着参考图3B，于晶片本体310的主动表面上形成第一保护层330，其中第一保护层330具有多个第一开口332，以暴露出第一焊垫312a与第二焊垫312b。然后在第一保护层330上形成重配置线路层340，其包括多条导线342与多个第三焊垫344。于此实施例中，第三焊垫344位于焊线接合区320内，导线342可以从第二焊垫312b电性连接延伸至第三焊垫344，或是从第二焊垫312b电性连接至第一焊垫312a。其次，第三焊垫344与第一焊垫312a是排列成两列，并且沿着晶片本体310的单一侧边排列，但是第三焊垫344与第一焊垫312a亦可以以单列、多列或是其它的方式排列于焊线接合区320内。此外，重配置线路层340的材料，可以为金、铜、镍、钛化钨、钛或其它的导电材料。
参考图3C，在形成重配置线路层340后，将第二保护层350覆盖于重配置线路层340上以形成晶片300的结构，其中第二保护层350具有多个第二开口352，以暴露出第一焊垫312a与第三焊垫344。要强调的是，第一焊垫312a与第二焊垫312b可以周围型态排列于晶片本体310的主动表面上，然而第一焊垫312a与第二焊垫312b亦可以经由面阵列型态(area array type)或其它的型态排列于晶片本体310上。
参考图4A与图4B，是为图3C中分别沿剖面线A-A’与B-B’所绘示的剖面示意图。晶片300主要包括晶片本体310以及重配置层400，其中重配置层400包含第一保护层330、重配置线路层340与第二保护层350。第一保护层330具有多个第一开口332，以暴露出这些第一焊垫312a与第二焊垫312b。重配置线路层340配置于第一保护层330上，第二保护层350覆盖于重配置线路层340上，其中第二保护层350具有多个第二开口352，以暴露出这些第一焊垫312a与重配置线路层340的第三焊垫344。很明显地，第一焊垫312a与第三焊垫344位于焊线接合区内，因此第二保护层350上的焊线接合区以外的区域提供一个承载的平台，以承载另一个晶片结构，因此，可以形成一种多晶片交互交错堆叠的结构。根据上述，多晶片交互交错堆叠的结构可以包含具有重配置线路层或直接设置单侧焊垫的晶片，亦可仅包含具有重配置线路层的晶片或仅具有直接设置单侧焊垫的晶片所形成的多晶片交互交错堆叠的结构，例如参照同一申请人的美国专利US7170160中的图2至图4所示，于此不再赘述。
请参考图5所示，是本发明的一种多晶片交互交错堆叠的结构50。多晶片交互交错堆叠结构50是由多数个晶片500堆叠而成，例如由4个晶片交互交错堆叠，其中每一晶片上具有重配置层400，故可将晶片上的焊垫312b配置于晶片的焊线接合区之上，而形成多晶片交互交错堆叠结构50。由于多晶片交互交错堆叠结构50的堆叠方式与上述多晶片交互交错堆叠结构30相同，在此不再赘述。此外，形成多晶片交互交错堆叠结构50的个晶片500之间是以一高分子材料所形成的粘着层230来连接。
本发明的多晶片交互交错堆叠结构除了上述的结构外，即多晶片交互交错堆叠结构30及50，也可将晶片20与具有重配置层400的晶片500交互堆叠以形成另一种多晶片交互交错堆叠结构70，如图6所示，其由6个晶片交互交错堆叠而成。由于形成多晶片交互交错堆叠结构70的堆叠方式与形成多晶片交互交错堆叠结构30及50的堆叠方式相同，在此不再赘述。然而要强调的是，本实施例并未限定晶片20与晶片500何者在上层何者在下层，本发明并未加以限制，其只要是以晶片20或晶片200与晶片500来形成本发明的多晶片交互交错堆叠结构，均为本发明的实施态样。同时，也要再次要强调，对于上述形成多晶片交互交错堆叠的结构的晶片的数量，本发明并未加以限制，例如图2E所示，其由8个晶片交互交错堆叠而成；图5所示，其由4个晶片交互交错堆叠而成；图6所示，其由6个晶片交互交错堆叠而成；当然也能有其它的组成方式，故只要能符合上述说明的可形成多晶片交互交错堆叠的结构，均为本发明的实施态样。
接着，本发明依据上述的多晶片交互交错堆叠结构30、50及70还提出一种堆叠式晶片封装结构，并且详细说明如下。同时，在如下的说明过程中，将以多晶片交互交错堆叠结构50为实施例，然而要强调的是，多晶片交互交错堆叠结构30及70亦适用本实施例所揭露的内容。
接着，将说明本发明的多晶片交互交错堆叠式封装结构的导线架的平面示意图。如图7A所示，导线架600是由多数个成相对交错排列的第一内引脚610a与第二内引脚610b所组成，其中在第一内引脚610a与第二内引脚610b的部分交错区域形成一晶片承座区620(如图7A中的虚线标示的区域)。此外，每一第一内引脚610a与第二内引脚610b的一端为一自由端，另一端则由连接条630a或630b与其它的内引脚610a或内引脚610b相连接。在本发明的一较佳实施例中，每一第一内引脚610a与第二内引脚610b的自由端与晶片承座区620的边缘切齐。最后，在后续的制程中，连接条630a或630b可由适当的已知方法移除或塑形。
接着，请参考图7B，为本发明的相应图7A的导线架600的侧面示意图。导线架的晶片承座区620可以与第一内引脚610a与第二内引脚610b之间可以是形成一高度差或是形成一共平面。同时，在本实施例中，多晶片交互交错堆叠结构50是配置在晶片承座区620之上，并且经由金属导线(图上未示)将多晶片交互交错堆叠结构50与导线架600的第一内引脚610a与第二内引脚610b连接。
请继续参考图8，是本发明的多晶片交互交错堆叠结构与导线架的连接平面示意图。在本实施例中，是以4个晶片交互交错堆叠而成的多晶片交互交错堆叠结构50为例来说明。如图8所示，多晶片交互交错堆叠结构50固接于导线架600的第一内引脚610a与第二内引脚610b所形成的晶片承座区620之上，每一晶片具有多数个金属焊垫634(a、b、c、d)排列于单一侧边。于本实施例中，多数个金属焊垫634a与多数个金属焊垫634c位于邻近第一内引脚610a的连接条630a端；而多数个金属焊垫634b与多数个金属焊垫634d则位于邻近第二内引脚610b的连接条630b端；其中，多晶片交互交错堆叠结构50与导线架600的晶片承座区620的固接方式可以是以一粘着层230来固接，然而此粘着层230并未限定为半固化胶，例如B-Stage材料，其只要是能与导线架或是晶片形成接合的粘着材料，均为本发明的实施态样，例如：胶膜(dieattached film)。再接着，利用多数条金属导线640a连接每一金属焊垫634a及每一金属焊垫634c至每一第一内引脚610a的靠近连接条630a端的附近。同理的，再以多数条金属导线640b连接每一金属焊垫634b及每一金属焊垫634d至每一第二内引脚610b的靠近连接条630b端的附近。
请再继续参考图9，是本发明的多晶片交互交错堆叠结构与导线架连接的另一实施例的平面示意图。于本实施例中，多晶片交互交错堆叠结构50固接于导线架600的第一内引脚610a与第二内引脚610b所形成的晶片承座区620之上，每一晶片上具有多数个金属焊垫634(a、b、c、d)并排列于单一侧边，其中多数个金属焊垫634a与多数个金属焊垫634c位于邻近第一内引脚610a的连接条630a端；而多数个金属焊垫634b与多数个金属焊垫634d则位于邻近第二内引脚610b的连接条630b端。而多晶片交互交错堆叠结构50与导线架600的晶片承座区620的固接方式是以粘着层230来固接。接着，以多数条金属导线640a连接每一个奇数(例如1、3、5、7、9、11)的金属焊垫634a及金属焊垫634c至每一第一内引脚610a邻近连接条630a的固定端。同理的，再以多数条金属导线640b来连接每一偶数(例如2、4、6、8、10、12)的金属焊垫634b及金属焊垫634d至每一第二内引脚610b邻近连接条630b的固定端。
很明显地，图9中的第一内引脚610a与第二内引脚610b的数量比图8中的第一内引脚610a与第二内引脚610b少一半的数量，但是每一第一内引脚610a与每一第二内引脚610b的自由端则必须要曝露在晶片承座区620之外，并且须要有足够的空间以作为焊接区。
接着，请参考图10，其为图8与图9的剖面示意图。多晶片交互交错堆叠结构50设置于晶片承座区620之上，其中导线架600于第一内引脚610a与第二内引脚610b的交错区域间行成一下置结构，如此，可以使多晶片交互交错堆叠结构50固接后，使得后续在进行注模制程时，在多晶片交互交错堆叠结构50之上的模流以及导线架之下的模流有相较佳的平衡，可以提供封胶制程的可靠度。最后，再以一冲压制程(stampprocess)，将延伸于封胶体650之外的内引脚塑形并移除固定端的连接条630，即可完成一多晶片交互交错堆叠的封装结构。
请再继续参考图11，是本发明的多晶片交互交错堆叠结构与导线架连接的另一实施例的平面示意图。于本实施例中，导线架600是由多数条相互平行的内引脚610所形成，且其一自由端则曝露于晶片覆盖区之外，以便能提供足够的空间以作为焊接区；此外，自内引脚610向自由端延伸的部份区域可以形成一下置部(down set)，以便与多晶片交互交错堆叠结构50固接后，使得后续在进行注模制程时，在多晶片交互交错堆叠结构50之上的模流以及导线架之下的模流有相较佳的平衡，可以提供封胶制程的可靠度。
当多晶片交互交错堆叠结构50固接于导线架600的内引脚610之后，接着以多数条金属导线640连接金属焊垫634a及金属焊垫634c至每一相邻的内引脚610；而在另一侧，则同样以多数条金属导线640连接金属焊垫634b及金属焊垫634d至每一相邻的内引脚610。特别要强调，在本实施例中，属于同一列的金属焊垫634(a、b、c、d)，会由金属导线640连接至同一条内引脚；例如：第1与第1’的金属焊垫634连接至同一条内引脚610a，而第2与第2’的金属焊垫634(a、b、c、d)也共同连接至另一条内引脚610b，其实依此方式完成连接。因此，当完成封胶制程后，只有一侧的内引脚610，会暴露于封装胶体之外，故可将内引脚610作为金手指(gold finger)，当本实施例的封装结构与一电路板(未显示于图中)连接时，即可由单侧连接，可以使得本实施例的封装结构占用较少的电路板面积。另外，请再参考图12所示，其为图10的剖面示意图，很明显地，内引脚610可以形成一下置(down set)区域，以便与多晶片交互交错堆叠结构50固接后，使得后续在进行注模制程时，在多晶片交互交错堆叠结构50之上的模流以及导线架之下的模流有相较佳的平衡，可以提供封胶制程的可靠度。
另外，要再次强调，本发明的多晶片交互交错堆叠结构50是固接于导线架600之上，其中多晶片交互交错堆叠结构50中的多数个晶片，其可以是相同尺寸及相同功能的晶片(例如：存储器晶片)，或是多数个晶片中的晶片尺寸及功能不相同(例如：最上层的晶片是驱动晶片而其它的晶片则是存储器晶片)，于此不再赘述。
显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求项的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其它的实施例中施行。上述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述申请专利范围内。

Claims (10)

1.一种堆叠式晶片封装结构，其特征在于，包含：
一导线架，包含多个相对交错排列的多个第一内引脚、多个第二内引脚，其中所述多个相对交错排列的多个第一内引脚与多个第二内引脚的交错部份形成一晶片承座区；
一多晶片交互交错堆叠结构，是固接于该晶片承座区之上，该多晶片交互交错堆叠结构由多个第一晶片及多个第二晶片交互交错堆叠而成且每一该第一晶片的一有源面上的一侧边配置并暴露多个焊垫及每一该第二晶片的有源面上的相对于该第一晶片的所述暴露焊垫的另一侧边亦配置并暴露多个焊垫；
多条金属导线，用以将该多晶片交互交错堆叠结构所述的多个第一晶片及所述的多个第二晶片上的多个焊垫与所述多个成相对交错排列的所述多个第一内引脚与所述多个第二内引脚电性连接，其中所述多个第一晶片与所述多个第一内引脚电性连接，所述多个第二晶片与所述多个第二内引脚电性连接；以及
一封装体，包覆该多晶片交互交错堆叠结构及部份该导线架。
2.如权利要求1所述的堆叠式晶片封装结构，其特征在于，其中所述多个第一内引脚的自由端与该多个第二内引脚的自由端被所述多个晶片交互交错堆叠结构所覆盖。
3.如权利要求1所述的堆叠式晶片封装结构，其特征在于，其中所述多个第一内引脚与所述多个第二内引脚的交错部份所形成的该晶片承座区具有一沉置结构。
4.如权利要求1所述的堆叠式晶片封装结构，其特征在于，其中该多晶片交互交错堆叠结构中的至少一该第一晶片或至少一该第二晶片的结构包括：
一晶片本体，具有一焊线接合区域，该焊线接合区域是位于该晶片本体的单一侧边或相邻两侧边，其中该晶片本体具有多个位于该焊线接合区域内的第一焊垫以及多个位于该焊线接合区域外的第二焊垫；
一第一保护层，配置于该晶片本体上，其中该第一保护层具有多个第一开口，以暴露出所述第一焊垫与所述第二焊垫；
一重配置线路层，配置于该第一保护层上，其中该重配置线路层从所述多个第二焊垫延伸至该焊线接合区域内，而该重配置线路层具有多个位于该焊线接合区域内的第三焊垫；以及
一第二保护层，覆盖于该重配置线路层上，其中该第二保护层具有多个第二开口，以暴露出所述第一焊垫以及所述第三焊垫。
5.如权利要求1所述的堆叠式晶片封装结构，其特征在于，其中该粘着层由下列群组中选出：一B阶材料及一胶带。
6.一种堆叠式晶片封装结构，其特征在于，包含：
一导线架，包含多个相对交错排列的多个第一内引脚、多个第二内引脚，其中所述多个相对交错排列的多个第一内引脚与多个第二内引脚的交错部份形成一晶片承座区；
一多晶片交互交错堆叠结构，是固接于该晶片承座区之上，该多晶片交互交错堆叠结构由多个第一晶片及多个第二晶片交互交错堆叠而成且每一该第一晶片的一有源面上的一侧边配置并暴露多个焊垫及每一该第二晶片的有源面上的相对于该第一晶片的多个暴露焊垫的另一侧边亦配置并暴露所述焊垫；
多条金属导线，用以将该多晶片交互交错堆叠结构的所述多个第一晶片及所述多个第二晶片上的所述多个焊垫与所述多个成相对交错排列的所述多个第一内引脚与所述多个第二内引脚电性连接，其中所述多个第一晶片与所述多个第二晶片上的奇数焊垫与所述多个第一内引脚电性连接，而所述多个第一晶片与所述多个第二晶片上的偶数焊垫与所述多个第二内引脚电性连接；以及
一封装体，包覆该多晶片交互交错堆叠结构及该部份导线架。
7.如权利要求6所述的堆叠式晶片封装结构，其特征在于，其中所述多个第一内引脚与所述多个第二内引脚的交错部份所形成的该晶片承座区具有一沉置结构。
8.如权利要求6所述的堆叠式晶片封装结构，其特征在于，其中该多晶片交互交错堆叠结构中的至少一该第一晶片或至少一该第二晶片的结构包括：
一晶片本体，具有一焊线接合区域，该焊线接合区域是位于该晶片本体的单一侧边或相邻两侧边，其中该晶片本体具有多个位于该焊线接合区域内的第一焊垫以及多个位于该焊线接合区域外的第二焊垫；
一第一保护层，配置于该晶片本体上，其中该第一保护层具有多个第一开口，以暴露出所述第一焊垫与所述第二焊垫；
一重配置线路层，配置于该第一保护层上，其中该重配置线路层从所述多个第二焊垫延伸至该焊线接合区域内，而该重配置线路层具有多个位于该焊线接合区域内的第三焊垫；以及
一第二保护层，覆盖于该重配置线路层上，其中该第二保护层具有多个第二开口，以暴露出所述多个第一焊垫以及所述多个第三焊垫。
9.一种堆叠式晶片封装结构，其特征在于，包含：
一导线架，包含多个平形且间隔排列的内引脚，该内引脚向一自由端延伸的一侧形成一沉置结构；
一多晶片交互交错堆叠结构，是固接于该沉置结构之上，该多晶片交互交错堆叠结构由多个第一晶片及多个第二晶片交互交错堆叠而成且每一该第一晶片的一有源面上的一侧边配置并暴露多个焊垫及每一该第二晶片的有源面上的相对于该第一晶片的所述暴露焊垫的另一侧边亦配置并暴露多个焊垫，其中所述多个曝露的焊垫均相邻每一该内引脚；
多条金属导线，用以将该多晶片交互交错堆叠结构中的每一曝露的焊垫与相邻的每一该内引脚电性连接，其中所述多个第一晶片及所述多个第二晶片上同一列上的焊垫电性连接至同一内引脚；以及
一封装体，包覆该多晶片交互交错堆叠结构及该部份导线架。
10.如权利要求9所述的堆叠式晶片封装结构，其特征在于，其中该晶片交互交错堆叠结构中的至少一该第一晶片或至少一该第二晶片的结构包括：
一晶片本体，具有一焊线接合区域，该焊线接合区域是位于该晶片本体的单一侧边或相邻两侧边，其中该晶片本体具有多个位于该焊线接合区域内的第一焊垫以及多个位于该焊线接合区域外的第二焊垫；
一第一保护层，配置于该晶片本体上，其中该第一保护层具有多个第一开口，以暴露出所述第一焊垫与所述第二焊垫；
一重配置线路层，配置于该第一保护层上，其中该重配置线路层从所述多个第二焊垫延伸至该焊线接合区域内，而该重配置线路层具有多个位于该焊线接合区域内的第三焊垫；以及
一第二保护层，覆盖于该重配置线路层上，其中该第二保护层具有多个第二开口，以暴露出所述多个第一焊垫以及所述多个第三焊垫。
CN2007101969949A 2007-12-07 2007-12-07 多晶片交互交错堆叠封装结构 Active CN101452919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101969949A CN101452919B (zh) 2007-12-07 2007-12-07 多晶片交互交错堆叠封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101969949A CN101452919B (zh) 2007-12-07 2007-12-07 多晶片交互交错堆叠封装结构

Publications (2)

Publication Number Publication Date
CN101452919A CN101452919A (zh) 2009-06-10
CN101452919B true CN101452919B (zh) 2011-03-16

Family

ID=40735057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101969949A Active CN101452919B (zh) 2007-12-07 2007-12-07 多晶片交互交错堆叠封装结构

Country Status (1)

Country Link
CN (1) CN101452919B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1248795A (zh) * 1998-09-21 2000-03-29 大众电脑股份有限公司 多晶片半导体封装结构及制法
CN2475141Y (zh) * 2001-02-23 2002-01-30 华东先进电子股份有限公司 多晶片封装装置
CN1532924A (zh) * 2003-03-25 2004-09-29 ���ǵ�����ʽ���� 晶片级封装、多封装叠层、及其制造方法
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1248795A (zh) * 1998-09-21 2000-03-29 大众电脑股份有限公司 多晶片半导体封装结构及制法
CN2475141Y (zh) * 2001-02-23 2002-01-30 华东先进电子股份有限公司 多晶片封装装置
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
CN1532924A (zh) * 2003-03-25 2004-09-29 ���ǵ�����ʽ���� 晶片级封装、多封装叠层、及其制造方法

Also Published As

Publication number Publication date
CN101452919A (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
TW200810076A (en) Leadframe on offset stacked chips package
TWI327365B (en) Zigzag-stacked chip package structure
US7786595B2 (en) Stacked chip package structure with leadframe having bus bar
US7816771B2 (en) Stacked chip package structure with leadframe having inner leads with transfer pad
TW200820402A (en) Stacked chip packaging with heat sink struct
CN101364593B (zh) 导线架中具有多段式汇流条的交错偏移堆叠封装结构
CN101236959B (zh) 多芯片交错堆栈的封装结构
TW200814247A (en) Stacked chip package structure with lead-frame having bus bar with transfer pad
CN101452919B (zh) 多晶片交互交错堆叠封装结构
CN101388382B (zh) 导线架中具有金属焊垫的汇流条的交错偏移堆叠封装结构
CN101170103B (zh) 导线架中具有汇流架的堆叠式芯片封装结构
CN100590867C (zh) 多芯片堆叠的封装结构
CN101431067B (zh) 多芯片堆叠的封装结构
CN100505247C (zh) 导线架的内引脚具有金属焊垫的堆叠式芯片封装结构
US11842984B2 (en) Semiconductor device assemblies including stacked individual modules
CN100543982C (zh) 具有非对称式导线架的多芯片堆叠封装结构
CN100449743C (zh) 芯片结构与堆叠式芯片封装结构
CN101393908B (zh) 多芯片堆栈的封装结构及其封装方法
CN101131993A (zh) 导线架在多芯片堆栈结构上的封装结构
CN100505248C (zh) 具有散热结构的堆叠芯片封装
CN101604684B (zh) 导线架的内引脚具有金属焊盘的交错堆叠式芯片封装结构
CN101170104B (zh) 导线架中具有多段式汇流条的堆叠式芯片封装结构
CN100593231C (zh) 多芯片堆栈封装方法
CN100590866C (zh) 具有上下对称的多芯片偏移堆叠封装结构
CN101388380A (zh) 导线架在芯片及芯片在导线架的多芯片堆叠结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant