CN100505247C - 导线架的内引脚具有金属焊垫的堆叠式芯片封装结构 - Google Patents

导线架的内引脚具有金属焊垫的堆叠式芯片封装结构 Download PDF

Info

Publication number
CN100505247C
CN100505247C CNB2006101450896A CN200610145089A CN100505247C CN 100505247 C CN100505247 C CN 100505247C CN B2006101450896 A CNB2006101450896 A CN B2006101450896A CN 200610145089 A CN200610145089 A CN 200610145089A CN 100505247 C CN100505247 C CN 100505247C
Authority
CN
China
Prior art keywords
mentioned
chip
interior pin
pin group
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101450896A
Other languages
English (en)
Other versions
CN101192599A (zh
Inventor
沈更新
杜武昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CNB2006101450896A priority Critical patent/CN100505247C/zh
Publication of CN101192599A publication Critical patent/CN101192599A/zh
Application granted granted Critical
Publication of CN100505247C publication Critical patent/CN100505247C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Abstract

本发明提供一种导线架的内引脚具有金属焊垫的堆叠式芯片封装结构，包含：一个由多个相对排列的内引脚群、多个外引脚群以及芯片承座所组成的导线架，其中芯片承座设置于多个相对排列的内引脚群之间，且与多个相对排列的内引脚群形成高度差；多芯片偏移堆叠结构，由多个芯片堆叠而成，多芯片偏移堆叠结构设置于芯片承座上且与多个相对排列的内引脚群形成电连接；以及封装体，包覆多芯片偏移堆叠结构及导线架并将多个外引脚群伸出于该封装体外；其特征在于导线架中的内引脚还被覆绝缘层且绝缘层上再选择性地形成多个金属焊垫。

Description

导线架的内引脚具有金属焊垫的堆叠式芯片封装结构
技术领域
本发明涉及一种多芯片偏移堆叠封装结构，特别是涉及一种在导线架的内引脚上设置有金属焊垫的多芯片偏移堆叠封装结构。
背景技术
近年来，半导体的后段工艺都在进行三维空间(Three Dimension；3D)的封装，以期利用最少的面积来达到相对大的半导体集成度(Integrated)或是内存的容量等。为了能达到此目的，现阶段已发展出使用芯片堆叠(chip stacked)的方式来达成三维空间(Three Dimension；3D)的封装。
在公知技术中，芯片的堆叠方式将多个芯片相互堆叠于基板上，然后使用打线的工艺(wire bonding process)来将多个芯片与基板连接。图1A为公知的具有相同或是相近芯片尺寸的堆叠型芯片封装结构的剖面示意图。如图1A所示，公知的堆叠型芯片封装结构100包括电路基板(package substrate)110、芯片120a、芯片120b、间隔物(spacer)130、多条导线140与密封剂(encapsulant)150。电路基板110上具有多个焊垫112，且芯片120a与120b上亦分别具有多个焊垫122a与122b，其中焊垫122a与122b以周围型态(peripheral type)排列于芯片120a与120b上。芯片120a系设置于电路基板110上，且芯片120b通过间隔物130而设置于芯片120a的上方。导线140的两端通过打线工艺而分别连接于焊垫112与122a，以使芯片120a电连接于电路基板110。而其它部分导线140的两端亦通过打线工艺而分别连接于焊垫112与122b，以使芯片120b电连接于电路基板110。至于密封剂150则设置于电路基板110上，并包覆这些导线140、芯片120a与120b。
由于焊垫122a与122b以周围型态排列于芯片120a与120b上，因此芯片120a无法直接承载芯片120b，是以公知技术必须在芯片120a与120b之间设置间隔物130，使得芯片120a与120b之间相距适当的距离，以利后续的打线工艺的进行。然而，间隔物130的使用却容易造成公知堆叠型芯片封装结构100的厚度无法进一步地缩减。
另外，公知技术提出另一种具有不同芯片尺寸的堆叠型芯片封装结构，其剖面示意图如图1B所示。请参照图1B，公知的堆叠型芯片封装结构10包括电路基板(package substrate)110、芯片120c、芯片120d、多条导线140与密封剂150。电路基板110上具有多个焊垫112。芯片120c的尺寸大于芯片120d的尺寸，且芯片120c与120d上亦分别具有多个焊垫122c与122d，其中焊垫122c与122d以周围型态(peripheral type)排列于芯片120c与120d上。芯片120c设置于电路基板110上，且芯片120d设置于芯片120c的上方。部分导线140的两端通过打线工艺(wirebonding process)而分别连接于焊垫112与122c，以使芯片120c电连接于电路基板110。而其它部分导线140的两端亦通过打线工艺而分别连接于焊垫112与122d，以使芯片120d电连接于电路基板110。至于密封剂150则设置于电路基板110上，并包覆这些导线140、芯片120c与120d。
由于芯片120d小于芯片120c，因此当芯片120d设置于芯片120c上时，芯片120d不会覆盖住芯片120c的焊垫122c。但是当公知技术将多个不同尺寸大小的芯片以上述的方式堆叠出堆叠型芯片封装结构10时，由于越上层的芯片尺寸必须越小，是以堆叠型芯片封装结构10有芯片的堆叠数量的限制。
在上述两种传统的堆叠方式中，除了有图1A使用间隔物130的方式，容易造成堆叠型芯片封装结构100的厚度无法进一步地缩减的缺点以及图1B，由于越上层的芯片尺寸必须越小，如此会产生芯片在设计或使用时会受到限制的问题之外；还由于堆叠型芯片封装结构上的芯片设计日益复杂而使得芯片上的电路连接必须跳线或跨线，进而在工艺上产生出的问题，例如：因为进行造型(molding)而注入高压的模流时，可能会造成这些相互跳线或跨线的金属导线产生位移而造成短路，使得堆叠型芯片封装结构的产能或是可靠度可能会降低。
发明内容
有鉴于发明背景中所述的芯片堆叠方式的缺点及问题，本发明提供一种使用多芯片偏移堆叠的方式，来将多个尺寸相近似的芯片堆叠成一种三维空间的封装结构。
本发明的主要目的在于提供一种在导线架中的内引脚上再设置多个金属焊垫的结构来进行多芯片偏移堆叠封装的结构，使其通过增加了内引脚上设置多个金属焊垫的结构而具有较佳的电路设计弹性及较佳的可靠度。
本发明的另一主要目的在于提供一种在导线架中设置汇流架的结构来进行多芯片偏移堆叠封装的结构，使其通过增加汇流架的结构而具有较佳的电路设计弹性及较佳的可靠度。
据此，本发明提供一种导线架的内引脚上具有金属焊垫的堆叠式芯片封装结构，包含：一个由多个相对排列的内引脚群、多个外引脚群以及芯片承座所组成的导线架，其中芯片承座设置于多个相对排列的内引脚群之间，且与多个相对排列的内引脚群形成高度差；多芯片偏移堆叠结构，由多个芯片堆叠而成，多芯片偏移堆叠结构设置于芯片承座上且与多个相对排列的内引脚群形成电连接；以及封装体，包覆多芯片偏移堆叠结构及导线架并将多个外引脚群伸出于该封装体外；其特征在于导线架中的内引脚还被覆绝缘层且绝缘层上再选择性地形成多个金属焊垫。
本发明接着提供一种内引脚上具有金属焊垫的导线架结构，由多个呈相对排列的内引脚群、多个外引脚群以及芯片承座所组成，芯片承座设置于多个相对排列的内引脚群之间且与该多个相对排列的内引脚群形成高度差，其特征在于内引脚局部被覆绝缘层且该绝缘层上选择性地形成多个金属焊垫。
本发明接着再提供一种导线架结构，由多个内引脚与多个外引脚所构成，内引脚包括有多个平行的第一内引脚群与平行的第二内引脚群，第一内引脚群与第二内引脚群的末端以间隔相对排列，第一内引脚群具有沉置结构而形成第一内引脚群的末端位置与第二内引脚群的末端位置具有不同的垂直高度，其特征在于第一内引脚群或第二内引脚群或是该第一内引脚群与第二内引脚群等的末端附近处，局部被覆绝缘层且该绝缘层上选择性地形成多个金属焊垫。
附图说明
图1A、1B为已有技术的示意图；
图2A为本发明的芯片结构的俯视图；
图2B为本发明的芯片结构的剖视图；
图2C～E为本发明的多芯片偏移堆叠结构的剖视图；
图3A～C为本发明的重设置层制造过程的示意图；
图4A～B为本发明的重设置层中的焊线接合区的剖视图；
图5A～C为本发明的具有重设置层的多芯片偏移堆叠结构的剖视图；
图6为本发明的多芯片偏移堆叠结构封装的俯视图；
图7A～7B为本发明的多芯片偏移堆叠结构封装的另一实施例的俯视图；
图8A～8B为本发明的多芯片偏移堆叠结构封装的另一实施例的俯视图；
图9A～9B为本发明的多芯片偏移堆叠结构封装的再一实施例的俯视图；
图10为本发明图6的多芯片偏移堆叠结构封装的剖视图；
图11为本发明的多芯片偏移堆叠结构封装的一实施例的剖视图；
图12为本发明的多芯片偏移堆叠结构封装的另一实施例的剖视图；
图13为本发明的多芯片偏移堆叠结构的另一实施例的剖视图；
图14为本发明的多芯片偏移堆叠结构的另一实施例的剖视图；
图15为本发明的多芯片偏移堆叠结构的另一实施例的剖视图；
图16为本发明的多芯片偏移堆叠结构的另一实施例的剖视图；
图17为本发明的多芯片偏移堆叠结构的另一实施例的剖视图；
图18为本发明的多芯片偏移堆叠结构的另一实施例的剖视图；
图19为本发明的多芯片偏移堆叠结构的另一实施例的剖视图；
图20为本发明的多芯片偏移堆叠结构的另一实施例的剖视图；
图21为本发明的多芯片偏移堆叠结构的另一实施例的剖视图；
图22为本发明的多芯片偏移堆叠结构的另一实施例的剖视图；
图23为本发明的多芯片偏移堆叠结构的另一实施例的剖视图；
图24为本发明的导线架实施例的俯视图；
图25为本发明图24的导线架剖视图；
图26为本发明的多芯片偏移堆叠结构的另一实施例的剖视图；
图27为本发明的多芯片偏移堆叠结构的另一实施例的剖视图；
图28为本发明的多芯片偏移堆叠结构的另一实施例的剖视图。
主要元件标记说明
10、100、400：堆叠型芯片封装结构
110、410：电路基板
112、122a、122b、122c、122d：焊垫
120a、120b、120c、120d：芯片
130：间隔物
140、242、342、420、420a、420b：导线
150、430：密封剂
200：芯片
210：芯片主动面
220：芯片背面
230：黏着层
240：焊垫
250：焊线接合区
260：焊线区边缘
30：多芯片偏移堆叠结构
310：芯片本体
312a：第一焊垫
312b：第二焊垫
320：焊线接合区
330：第一保护层
332：第一开口
340：重设置线路层
344：第三焊垫
350：第二保护层
352：第二开口
300：芯片结构
400：重设置层
50：多芯片偏移堆叠结构
500(a，b，c，d)：芯片结构
600：导线架
610：内引脚群
6101～6104：内引脚
611：绝缘层
6121～6124：内引脚
613：金属焊垫
615：第一内引脚群
616：第二内引脚群
617：连接部
618：平台部
620：芯片承座
630：汇流架
6301～63010：汇流架
632：绝缘层
634：金属焊垫
6341～6343：金属焊垫
640(a～n)：金属导线
70：多芯片偏移堆叠结构
a～f：焊垫
a’～f’：焊垫
具体实施方式
本发明在此所探讨的方向为一种使用芯片偏移量堆叠的方式，来将多个尺寸相近似的芯片堆叠成一种三维空间的封装结构。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定芯片堆叠的方式的所属技术领域的技术人员所了解的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后段工艺的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以权利要求为准。
在现代的半导体封装工艺中，均是将一个已经完成前段工艺(FrontEnd Process)之晶片(wafer)先进行薄化处理(Thinning Process)，将芯片的厚度研磨至2～20mil之间；然后，再涂布(coating)或网印(printing)一层高分子(polymer)材料于芯片的背面，此高分子材料可以是一种树脂(resine)，特别是一种B-Stage树脂。再通过一个烘烤或是照光工艺，使得高分子材料呈现一种具有黏稠度的半固化胶；再接着，将一个可以移除的胶带(tape)贴附于半固化状的高分子材料上；然后，进行晶片的切割(sawing process)，使晶片成为一颗颗的芯片(die)；最后，就可将一颗颗的芯片与基板连接并且将芯片形成堆叠芯片结构。
参照图2A及图2B，完成前述工艺的芯片200的平面示意图及剖面示意图。如图2A所示，芯片200具有主动面210及相对主动面的背面220，且芯片背面220上已形成黏着层230；在此要强调，本发明的黏着层230并未限定为前述的半固化胶，此黏着层230的目的是与导线架或是芯片形成接合，因此，只要是具有此一功能的黏着材料，均为本发明的实施方式，例如：胶膜(dieattached film)。此外，在本发明的实施例中，芯片200的主动面210上设置有多个焊垫240，且多个焊垫240已设置于芯片200的一侧边上，因此，可以形成一种多芯片偏移堆叠结构30，如图2C所示。而多芯片偏移堆叠的结构30以焊线接合区250的边缘线260为对准线来形成，因此可以形成类似阶梯状的多芯片偏移堆叠结构30，在此要说明的是，边缘线260实际上是不存在芯片200上，其仅作为一参照线。
此外，在本发明的实施例中，形成多芯片偏移堆叠的结构30的最上面的芯片，其上的多个焊垫240也可以进一步的设置于芯片的另一侧边上，如图2D所示，以便与基板接合时，可有较多的连接点。同时，形成多芯片偏移堆叠结构30的最上面的芯片，也可以是另一个尺寸的芯片，例如一个尺寸较小的芯片，如图2E所示。再次要强调的是，对于上述形成多芯片偏移堆叠的结构的芯片的焊垫240设置或是芯片的尺寸大小，本发明并未加以限制，只要能符合上述说明的可形成多芯片偏移堆叠的结构，均为本发明的实施方式。
本发明在多芯片偏移堆叠的另一实施例中，使用一种重设置层(Redistribution Layer；RDL)来将芯片上的焊垫设置到芯片的一侧边上，以便能形成多芯片偏移堆叠的结构，而此重设置线路层的实施方式说明如下。
请参照图3A～3C，为本发明的具有重设置线路层的芯片结构的制造过程示意图。如图3A所示，首先提供芯片本体310，并且在邻近于芯片本体310的单一侧边规划出焊线接合区320，并将芯片本体310的主动表面上的多个焊垫312区分为第一焊垫312a以及第二焊垫312b，其中第一焊垫312a位于焊线接合区320内，而第二焊垫312b则位于焊线接合区320外。接着请参照图3B，于芯片本体310上形成第一保护层330，其中第一保护层330具有多个第一开口332，以暴露出第一焊垫312a与第二焊垫312b。然后在第一保护层330上形成重设置线路层340。而重设置线路层340包括多条导线342与多个第三焊垫344，其中第三焊垫344系位于焊线接合区320内，且这些导线342分别从第二焊垫312b延伸至第三焊垫344，以使第二焊垫312b电连接于第三焊垫344。此外，重设置线路层340的材料，可以为金、铜、镍、钛化钨、钛或其它的导电材料。再请参照图3C，在形成重设置线路层340后，将第二保护层350覆盖于重设置线路层340上，而形成芯片300的结构，其中第二保护层350具有多个第二开口352，以暴露出第一焊垫312a与第三焊垫344。
要强调的是，虽然上述的第一焊垫312a与第二焊垫312b以周围型态排列于芯片本体310的主动表面上，然而第一焊垫312a与第二焊垫312b亦可以通过面阵列型态(area array type)或其它的型态排列于芯片本体310上，当然第二焊垫312b亦是通过导线342而电连接于第三焊垫344。另外，本实施例亦不限定第三焊垫344的排列方式，虽然在图3B中第三焊垫344与第一焊垫312a排列成两列，并且沿着芯片本体310的单一侧边排列，但是第三焊垫344与第一焊垫312a亦可以单列、多列或是其它的方式排列于焊线接合区320内。
请继续参照图4A与图4B，为图3C中分别沿剖面线A-A’与B-B’所表示的剖面示意图。由上述图3C可知芯片300主要包括芯片本体310以及重设置层400所组成，其中重设置层400由第一保护层330、重设置线路层340与第二保护层350所形成。芯片本体310具有焊线接合区320，且焊线接合区320邻近于芯片本体310的单一侧边。另外，芯片本体310具有多个第一焊垫312a以及第二焊垫312b，其中第一焊垫312a位于焊线接合区320内，且第二焊垫312b位于焊线接合区320外。
第一保护层330设置于芯片本体310上，其中第一保护层330具有多个第一开口332，以暴露出这些第一焊垫312a与第二焊垫312b。重设置线路层340设置于第一保护层330上，其中重设置线路层340从第二焊垫312b延伸至焊线接合区320内，且重设置线路层340具有多个第三焊垫344，其设置于焊线接合区320内。第二保护层350覆盖于重设置线路层340上，其中第二保护层350具有多个第二开口352，以暴露出这些第一焊垫312a与第三焊垫344。由于第一焊垫312a与第三焊垫344均位于焊线接合区320内，因此第二保护层350上的焊线接合区320以外的区域便能够提供一个承载的平台，以承载另一个芯片结构，因此，可以形成一种多芯片偏移堆叠的结构30。
请参照图5A，为本发明的一种多芯片偏移堆叠的结构50。多芯片偏移堆叠结构50由多个芯片500堆叠而成，其中芯片500上具有重设置层400，故可将芯片上的焊垫312b设置于芯片的焊线接合区320之上，因此这种多芯片偏移堆叠结构50以焊线接合区320的边缘为对准线来形成。而多个芯片500之间以一高分子材料所形成的黏着层230来连接。此外，在本发明的实施例中，形成多芯片偏移堆叠结构50的最上面的芯片，可以选择保留焊垫312b的接点，如图5B所示，以便与基板接合时，可有较多的连接点，而形成此芯片结构的方式如图4B所示。同时，形成多芯片偏移堆叠结构50的最上面的芯片，也可以是另一个尺寸的芯片，例如一个尺寸较小的芯片，如图5C所示。再次要强调的是，对于上述形成多芯片偏移堆叠结构的芯片的焊垫设置或是芯片的尺寸大小，本发明并未加以限制，只要能符合上述说明的可形成多芯片偏移堆叠的结构，均为本发明的实施方式。此外，在本发明的其它实施例中，还可以在芯片500的其它边缘区域设置焊线接合区，例如在焊线接合区320的对边或是相邻两侧边规划出焊线接合区。由于，这些实施例只是焊线接合区位置的改变，故相关的细节，在此不再多作赘述。
接着，本发明依据上述的多芯片偏移堆叠结构30及50还提出一种堆叠式芯片封装结构，并且详细说明如下。同时，在如下的说明过程中，将以多芯片偏移堆叠结构50为例子进行，然而要强调的是，多芯片偏移堆叠结构30亦适用本实施例所披露的内容。
首先，请参照图6，为本发明的堆叠式芯片封装结构的平面示意图。如图6所示，堆叠式芯片封装结构包括导线架600及多芯片偏移堆叠结构50所组成，其中导线架600由多个成相对排列的内引脚群610、多个外引脚群(未标示于图上)以及芯片承座620所组成，其中芯片承座620设置于多个相对排列的内引脚群610之间，同时多个相对排列的内引脚群610与芯片承座620也可以形成高度差。在本实施例中，多芯片偏移堆叠结构50设置在芯片承座620之上，并通过黏着层230固接。而本发明的黏着层230亦并未限定为前述的半固化胶，此黏着层230的目的是接合多芯片偏移堆叠结构50与芯片承座620，因此，只要是具有此功能的黏着材料，均为本发明的实施方式，例如：胶膜(die attached film)。然后，再通过金属导线640将多芯片偏移堆叠结构50与导线架600的内引脚群610连接。此外，在芯片500的焊线接合区320里的焊垫312a/344可以是单列排列，也可以是双列排列，本发明并未限制。
继续请参照图6，在本发明的堆叠式芯片封装结构的导线架600中，为了使导线架600能够提供更多的电接点，以作为电源接点、接地接点或信号接点的电连接，在本发明中的内引脚610的局部位置上还进一步设置绝缘层611，并且在绝缘层611上再设置至少一个金属焊垫613。如此一来，使得内引脚610上多了许多的金属焊垫，故可以提供电路设计上更多的弹性及应用。
此外，就上述的绝缘层611而言，其可利用涂布(coating)或是网印(printing)高分子材料来形成，例如：聚亚酰胺(polyimide，PI)，或是也可以利用黏贴(attaching)的方式来形成，例如使用胶带(dieattached film)。而金属焊垫613则可利用电镀(plating)工艺或是蚀刻(etching)工艺，将金属层形成在绝缘层611之上。在此要强调，本发明的绝缘层611可以是设置在整个内引脚610或是局部的内引脚610之上，当然也可以使用多段方式形成在内引脚610之上，本发明也未加以限制。此外，本发明亦可以在金属焊垫611上再形成绝缘层并且再于此绝缘层上再一次的形成金属焊垫，如此可使得内引脚610上再多了许多的金属焊垫。
接着说明本发明使用内引脚610上的金属焊垫来达成金属导线640跳线连接的过程，请再参照图6。图6显示一个将芯片500上的焊垫b(b’)及焊垫c(c’)与内引脚6103(6123)及内引脚6102(6122)连接的示意图。很明显地，本实施例可以利用内引脚610上的多个金属焊垫613作为转接点来达到将焊垫b(b’)及焊垫c(c’)与内引脚6103(6123)及内引脚6102(6122)跳线连接，而不会产生金属导线640相互跨越的情形。例如，先以一条金属导线640将芯片500上的焊垫b先连接到内引脚6102上的金属焊垫613上，然后再以另一条金属导线640将内引脚6102上的金属焊垫613与内引脚6103连接。因此，可以达到将焊垫b与内引脚6103完成连接，而避免将焊垫b直接与内引脚6103连接时所必须跨越另一条连接焊垫c及内引脚6102的金属导线640。然后，进行将焊垫a与内引脚6101以一条金属导线640连接，再将芯片500上的焊垫c先连接到汇流架6102上，接着再以另一条金属导线640将焊垫d连接到汇流架6104上。因此，可以达到将焊垫b与内引脚6103完成连接的过程中，避免跨越另一条连接焊垫c及内引脚6102的金属导线640。而在另一侧边的焊垫b’及焊垫c’与内引脚6123及内引脚6122跳线连接过程也是使用相同过程完成连接，因此在完成焊垫b’及焊垫c’与内引脚6123及内引脚6122的连接后，也不会产生金属导线640相互跨越的情形。
继续请参照图7A及图7B，在本发明的堆叠式芯片封装结构的导线架600中，还进一步包括至少一个汇流架630(bus bar)设置于芯片承座620与多个相对排列的内引脚群610之间，其中汇流架630可以采用条状设置，如图6A及图6B所示；同时汇流架630也可以采用环状设置(未显示于图中)。此外，如前所述，在芯片500的焊线接合区320里的焊垫312/344可以是单列排列，也可以是双列排列，本发明并未限制。
接着说明本发明使用汇流架630及内引脚610来达成金属导线640跳线连接的过程，请再参照图7A。图7A显示一个将芯片500上的焊垫与汇流架630及内引脚群610连接的示意图。很明显地，本实施例可以利用汇流架6301及汇流架6302作为接地的转接点，将焊垫a及焊垫a’与汇流架6301及汇流架6302连接；接着，将芯片500上的焊垫c(c’)及焊垫d(d’)与内引脚6101(6121)及内引脚6103(6123)连接的示意图。很明显地，本实施例可先以一条金属导线640将芯片500上的焊垫c及焊垫c’先连接到内引脚6102上的金属焊垫6131及内引脚6122上的金属焊垫6132上，然后再以另一条金属导线640将金属焊垫6131及金属焊垫6132与内引脚6101及内引脚6121连接；接着，将焊垫d及焊垫d’先连接到内引脚6103上的金属焊垫6133及内引脚6123上的金属焊垫6134上，然后再以另一条金属导线640将金属焊垫6133及金属焊垫6134与内引脚6104及内引脚6124连接。因此，可以达到将焊垫c及焊垫c’与内引脚6101及内引脚6121完成连接的过程中，避免将焊垫c(c’)直接与内引脚6101(6121)连接时，所必须跨越另一条连接焊垫b(b’)及内引脚6102(6122)的金属导线640；同时，在到将焊垫d及焊垫d’与内引脚6104及内引脚6124完成连接时，避免将焊垫d(d’)直接与内引脚6104(6124)连接时，所必须跨越另一条连接焊垫e(e’)及内引脚6103(6123)的金属导线640。
而在另一实施例中，如图7B所示，使用多条汇流架630的结构来达成跳线连接的示意图。在图7B即是显示一个将芯片500上的焊垫c(c’)、焊垫d(d’)及焊垫e(e’)与内引脚6101(6121)、内引脚6104(6124)及内引脚6103(6123)连接的示意图，其中焊垫a及焊垫a’与汇流架6301及汇流架6302连接，以作为接地转接点连接。很明显地，本实施例可以利用汇流架6301及汇流架6302作为接地转接点，并利用汇流架6305及汇流架6304作为信号的转接点。例如，先以一条金属导线640将芯片500上的焊垫c及焊垫c’先连接到内引脚6102上的金属焊垫6131及内引脚6122上的金属焊垫6132上，然后再以另一条金属导线640将金属焊垫6131及金属焊垫613与内引脚6101及内引脚6121连接；另外，将焊垫d及焊垫d’先连接到内引脚6103上的金属焊垫6133及内引脚6123上的金属焊垫6134上，然后再以另一条金属导线640将金属焊垫6133及金属焊垫6134与内引脚6104及内引脚6124连接；再接着，将焊垫e及焊垫e’先连接到汇流架6305及汇流架6304上，然后再以另一条金属导线640将汇流架6305及汇流架6304与内引脚6103及内引脚6123连接。因此，可以达到将焊垫c及焊垫c’与内引脚6101及内引脚6121完成连接，而避免将焊垫c(c’)直接与内引脚6101(6121)连接时，所必须跨越另一条连接焊垫b(b’)及内引脚6102(6122)的金属导线640；而在将焊垫d及焊垫d’与内引脚6104及内引脚6124完成连接，而避免将焊垫d(d’)直接与内引脚6104(6124)连接时，所必须跨越另一条连接焊垫e(e’)及内引脚6103(6123)的金属导线640。
因此，本发明通过导线架600中的内引脚上的金属焊垫613(即6131~6134)及汇流架630(即6301~63010)来作为多个转接点的结构，使得在进行电路连接而必须跳线连接时，可以避免金属导线的交错跨越，而造成不必要的短路，使得封装完成的芯片产生可靠度的问题，也可使得电路设计时可以更弹性。
接着，请参照图8A及图8B所示，本发明的堆叠式芯片封装结构的另一实施例的平面示意图。如图8A及图8B所示，堆叠式芯片封装结构包括导线架600及多芯片偏移堆叠结构50所组成，其中导线架600由多个成相对排列的内引脚群610、多个外引脚群(未标示于图上)以及芯片承座620所组成，其中芯片承座620设置于多个相对排列的内引脚群610之间，同时多个相对排列的内引脚群610与芯片承座620之间也可以形成高度差或是形成一个共平面。在本实施例中，还为了使导线架600能够提供更多的电接点，以作为电源接点、接地接点或信号接点的电连接，故在内引脚群610的局部位置上还进一步设置绝缘层611并且在绝缘层611上再设置至少一个金属焊垫613。如此一来，使得内引脚610上多了许多的金属焊垫613，故可以提供电路设计上更多的弹性及应用。此外，在本实施例中，导线架600还进一步包括至少一个汇流架630(bus bar)设置于芯片承座620与多个相对排列的内引脚群610之间，其中汇流架630可以采用至少一个条状设置，而每一条状设置的汇流架630以多个的金属片段(即6301~63010)所形成，如图8A及图8B所示；同时汇流架630也可以采用环状设置，并且每一环状设置的汇流架630也是以多个的金属片段来形成，本发明并未加以限制。此外，如前所述，在芯片500的焊线接合区320里的焊垫312/344可以是单列排列，也可以是双列排列，本发明也并未限制。另外，由于本发明的汇流架630均是以多个的金属片段(例如：6301~6306)来形成，因此每个金属片段均各自独立，使得导线架600无形中增加了许多金属片段所形成的汇流架630，而这些金属片段则可用以作为电源接点、接地接点或信号接点的电连接，故可以进一步提供电路设计上更多的弹性及应用。
接着说明本发明使用汇流架630来达成金属导线640跳线连接的过程，请再参照图8A。图8A显示一个将多芯片偏移堆叠结构50上的焊垫与导线架的内引脚连接的示意图。很明显地，本实施例利用内引脚群610上的金属焊垫613以及形成汇流架630的多个金属片段(例如：6301~6306)作为转接点，用来达到将焊垫a(a’)至焊垫f(f’)与内引脚6101(6121)至内引脚6105(6125)跳线连接，而不会产生金属导线640相互跨越的情形。例如，先以一条金属导线640将多芯片偏移堆叠结构50上的焊垫a先连接到汇流架630的金属片段6301，而此金属片段6301作为一接地连接点；接着将焊垫b直接连接到内引脚6101；然后以一条金属导线640将多芯片偏移堆叠结构50上的焊垫c先连接到汇流架630的金属片段6303，然后再以另一条金属导线640将汇流架630的金属片段6303与内引脚6103连接；接着，以一条金属导线640将芯片500上的焊垫d先连接到内引脚6102上的金属焊垫6131上，然后再以另一条金属导线640将金属焊垫6131与内引脚6101连接。因此，当焊垫c及焊垫d与内引脚6103及内引脚6101完成连接时，即可避免将连接焊垫c与内引脚6103的金属导线640与焊垫d及内引脚6101的金属导线640间的相互跨越。然后，进行将焊垫e与内引脚6105的跳线连接，先以一条金属导线640将多芯片偏移堆叠结构50上的焊垫e先连接到汇流架630的金属片段6305，然后再以另一条金属导线640将汇流架630的金属片段6305与内引脚6105连接。因此，当焊垫e与内引脚6105完成连接时，即可避免连接焊垫e与内引脚6105的金属导线640必须跨越另一条连接焊垫f及内引脚6104的金属导线640。而在另一侧边的焊垫a’至焊垫f’与内引脚6121至内引脚6125的设置与前述相同，故其跳线连接过程也与前述相同，故不再赘述。因此在完成焊垫a’至焊垫f’与内引脚6121至内引脚6125的连接后，也不会产生金属导线640相互跨越的情形。
而在另一实施例中，当多芯片偏移堆叠结构50上有多个焊垫必须要进行跳线连接时，即可使用多条汇流架630的结构来达成，如图8B所示。图8B也是显示一个将多芯片偏移堆叠结构50上的焊垫与内引脚连接的示意图。很明显地，在本实施例中，也是使用内引脚群610上设置绝缘层611并且在绝缘层611上再设置至少一个金属焊垫613，以及配合由多个金属片段(例如：6301~63010)所形成的汇流架630来作为转接点，用来达到将焊垫(a/a’～f/f’)与内引脚610跳线连接，而不会产生金属导线640相互跨越的情形。例如，先以一条金属导线640将多芯片偏移堆叠结构50上的焊垫a或a’先连接到汇流架630上的金属片段6305或6306，而此金属片段6305或6306作为一接地连接点；然后以一条金属导线640将多芯片偏移堆叠结构50上的焊垫b或b’先直接连接到汇流架630的金属片段6301或6302上，接着再以另一条金属导线640将汇流架630的金属片段6301或6302连接到内引脚6102或6122上的金属焊垫6131或6132上，然后再以另一条金属导线640将金属焊垫6131与内引脚6101连接到内引脚6104或6124上。然后，以一条金属导线640将多芯片偏移堆叠结构50上的焊垫d或d’先直接连接到内引脚6103或6123上的金属焊垫6133或6134上，然后再以另一条金属导线640将金属焊垫6133或6134与内引脚6105或6125连接。
因此，当焊垫b或b’与内引脚6102或6122以及焊垫d或d’与内引脚6105或6125完成连接时，即可避免将连接焊垫b或b’与内引脚6102或6122的金属导线640与连接焊垫d或d’与内引脚6105或6122的金属导线640间的相互跨越。再接着将焊垫e或e’先连接到汇流架630的金属片段6307或6308上，然后再以另一条金属导线640将汇流架630的金属片段6307或6308与内引脚6102或6122完成连接，如此，也可有效地避免将连接焊垫e或e’与内引脚6102或6122的金属导线640跨越另一条连接焊垫f或f’及内引脚6103或6123的金属导线640。
因此，本实施例通过导线架600中的内引脚群610上的多个金属焊垫613与多个金属片段(例如：6301~63010)所形成的汇流架630来作为多个转接点的结构，在进行电路连接而必须跳线连接时，可以避免金属导线的交错跨越，而造成不必要的短路，故可以提高封装芯片的可靠度。同时，也可使得电路设计时可以更弹性。
请参照图9A及图9B，本发明的堆叠式芯片封装结构的再一实施例的平面示意图。如图9A及图9B所示，堆叠式芯片封装结构包括导线架600及多芯片偏移堆叠结构50所组成，其中导线架600由多个成相对排列的内引脚群610、多个外引脚群(未标示于图上)以及芯片承座620所组成，其中芯片承座620设置于多个相对排列的内引脚群610之间，同时多个相对排列的内引脚群610与芯片承座620之间也可以形成高度差。在本实施例中，多芯片偏移堆叠结构50系设置在芯片承座620之上，并且通过金属导线640将多芯片偏移堆叠结构50与导线架600之内引脚群610连接。
继续请参照图9A及图9B，在本发明的堆叠式芯片封装结构的导线架600中，内引脚群610上设置绝缘层611并且在绝缘层611上再设置至少一个金属焊垫613，如此一来，使得内引脚群610上多了许多的金属焊垫，故可以提供电路设计上更多的弹性及应用。此外，在本发明中的汇流架630上还设置绝缘层632并且在绝缘层632上再设置至少一个金属焊垫634，使得汇流架630上也多了许多
Figure C200610145089D00251
垫，故可以提供电路设计上更多的弹性及应用。
要强调的是，汇流架630可以采用条状设置，如图9A及图9B所示；同时汇流架630也可以采用环状设置(未显示于图中)，本发明并未限制。此外，如前所述，在芯片500的焊线接合区320里的焊垫312a/344可以是单列排列，也可以是双列排列，本发明也并未限制。
接着说明本实施例使用金属导线640跳线连接的过程，很明显地，本实施例利用内引脚群610上的金属焊垫613及汇流架6301及汇流架6302上的多个金属焊垫634作为转接点来达到将焊垫a(a’)至焊垫f(f’)与内引脚6101(6121)至内引脚6105(6125)跳线连接，而不会产生金属导线640相互跨越的情形。例如，先以一条金属导线640将多芯片偏移堆叠结构50上的焊垫a先连接到汇流架6301，而此汇流架6301作为一接地连接点；接着将焊垫b直接连接到内引脚6102；然后以一条金属导线640将多芯片偏移堆叠结构50上的焊垫c先连接到内引脚6102上的金属焊垫6131上，然后再以另一条金属导线640将金属焊垫6131与内引脚6101连接。因此，当焊垫c与内引脚6101完成连接时，即可避免将连接焊垫c与内引脚6101的金属导线640与焊垫b及内引脚6102的金属导线640间的相互跨越。
再接着，以一条金属导线640将多芯片偏移堆叠结构50上的焊垫d先连接到内引脚6103上的金属焊垫6133上，然后再以另一条金属导线640将金属焊垫6133与内引脚6104连接；然后，进行将焊垫e与内引脚6105的跳线连接，先以一条金属导线640将多芯片偏移堆叠结构50上的焊垫e先连接到内引脚6104上的金属焊垫6135上，然后再以另一条金属导线640将金属焊垫6135与内引脚6105连接；最后，进行将焊垫f与内引脚6103的跳线连接，先以一条金属导线640将多芯片偏移堆叠结构50上的焊垫f先连接到汇流架6301的金属焊垫6341，然后再以另一条金属导线640将汇流架6301的金属焊垫6341与内引脚6103连接。因此，当焊垫d、焊垫e、焊垫f与内引脚6103、内引脚6104、内引脚6105完成连接时，即可避免连接焊垫d(e)与内引脚6104(6105)的金属导线640必须跨越另一条连接焊垫f及内引脚6103的金属导线640。而在另一侧边的焊垫a’至焊垫f’与内引脚6121至内引脚6125的设置与前述相同，故其跳线连接过程也与前述相同，故不再赘述。因此在完成焊垫a’至焊垫f’与内引脚6121至内引脚6125的连接后，也不会产生金属导线640相互跨越的情形。
而在另一实施例中，如图9B所示，当芯片500上有多个焊垫必须要进行跳线连接时，即可使用多条汇流架630的结构来达成。在本实施例中，内引脚群610上均设置有多的金属焊垫611并且多个汇流架630上也设置多个金属焊垫634来作为转接点，其中金属焊垫611及金属焊垫634与内引脚群610及汇流架630间通过绝缘层来隔离。由于，本实施例的实际联机及跳线过程与前述的图9A相同，故不再赘述。
另外，要再次强调，本发明的多芯片偏移堆叠结构50固接于导线架600之上，其中多芯片偏移堆叠结构50中的多个芯片500，其可以是相同尺寸及相同功能的芯片(例如：内存芯片)，或是多个芯片500中的芯片尺寸及功能不相同(例如：最上层之芯片是驱动芯片而其它的芯片则是内存芯片)，如图2E及5C所示。而对于多芯片偏移堆叠的芯片尺寸或是芯片功能等，并非本发明的特征，于此便不再赘述。
接着请参照图10，本发明沿图6沿AA线段剖面的多芯片偏移堆叠封装结构的剖面示意图。如图10所示，导线架60与多芯片偏移堆叠结构50之间由多条金属导线640来连接，其中导线架60由多个相对排列的内引脚群610、多个外引脚群(未标示于图上)以及芯片承座620所组成，而芯片承座620系设置于多个相对排列的内引脚群610之间，且与多个相对排列的内引脚群610形成高度差。在本实施例中内引脚群610上设置绝缘层611并且在绝缘层611上再设置至少一个金属焊垫613。如此一来，使得内引脚群610上多了许多的金属焊垫，故可以提供电路设计上更多的弹性及应用。
如图10所示，金属导线640以打线工艺将金属导线640a的一端连接于芯片500a的第一焊垫312a或第三焊垫344(例如前述第3图中第一焊垫312a或第三焊垫344)，而金属导线640a的另一端则连接于芯片结构500b的第一焊垫312a或第三焊垫344；接着，将金属导线640b的一端连接于芯片500b的第一焊垫312a或第三焊垫344上，然后再将金属导线640b的另一端连接至芯片500c的第一焊垫312a或第三焊垫344上；接着再重复金属导线640a及640b的过程，以金属导线640c来将芯片500c与芯片500d完成电连接；再接着，以金属导线640d将芯片500a与导线架600的多个相对排列的内引脚群610(例如：内引脚6101或6121)完成电连接。如此一来，通过金属导线640a、640b、640c及640d等逐层完成连接后，便可以将芯片500a、500b、500c及500d电连接于导线架600，其中这些金属导线640的材质可以使用金。
同时，由于本实施例的导线架600的内引脚群610上设置有金属焊垫613，其可作为包括电源接点、接地接点或信号接点的转接焊垫。例如，当金属焊垫613作为电路连接的信号转接点时，故可将金属导线640e的一端连接于芯片500d的焊垫(例如：焊垫b’)上，而金属导线640e的另一端连接至金属焊垫613(例如：金属焊垫6132)之上，然后再由金属导线640f将金属焊垫6132连接至某一个内引脚(例如：内引脚6123)上。此外，多芯片偏移堆叠结构50最上层的芯片500d，其也可再将其上的多个焊垫设置于芯片的另一侧边上，如图2D及5B所示。故在芯片500a的另一侧边，则可通过多条金属导线640g来将芯片500a(例如：焊垫a)与内引脚群610(例如：内引脚6101)连接。然后将金属导线640h的一端连接于芯片500a的焊垫(例如：焊垫b)上，而金属导线640h的另一端连接至金属焊垫613(例如：金属焊垫6131)之上，然后再由金属导线640i将金属焊垫6131连接至某一个内引脚(例如：内引脚6103)上。如此，通过金属焊垫613的转接，就不会产生为了跨越其它金属导线而使要跨越的金属导线的弧度增加，也因此不但可以增加电路设计或是应用上的弹性，也可以有效的提高封装工艺的产能及可靠度。
另外，还要强调的是，芯片500b直接堆叠于芯片500a上，两者间以高分子材料230作为黏着层来固接在一起，并且芯片500b是堆叠于芯片500a的焊线接合区320以外的区域，如图5a至图5c所示，是以后续的打线工艺能够顺利地进行。此外，本实施例并未限制金属导线640的打线工艺，故其也可以选择由芯片500d上的焊垫向芯片500a的方向来依序连接，最后再将芯片500a与导线架600连接。
接着请参照图11，本发明的多芯片偏移堆叠封装结构的剖面示意图(即图7A沿AA线段或图8A沿AA线段的剖面示意图)。如图11所示，导线架600与多芯片偏移堆叠结构50之间由多条金属导线640来连接，其中导线架600由多个相对排列的内引脚群610、多个外引脚群(未标示于图上)以及芯片承座620所组成，而芯片承座620设置于多个相对排列的内引脚群610之间，且与多个相对排列的内引脚群610形成高度差，以及至少一条汇流架630设置于内引脚群610与芯片承座620之间。在本实施例中的汇流架630是与芯片承座620成一个共平面的设置。在本实施例中，内引脚群610上设置绝缘层611并且在绝缘层611上再设置至少一个金属焊垫613。
如图11所示，金属导线640以打线工艺将金属导线640a的一端连接于芯片500a的第一焊垫312a或第三焊垫344(例如前述图3C中第一焊垫312a或第三焊垫344)，而金属导线640a的另一端则连接于芯片结构500b的第一焊垫312a或第三焊垫344；接着，将金属导线640b的一端连接于芯片500b的第一焊垫312a或第三焊垫344上，然后再将金属导线600b的另一端连接至芯片500c的第一焊垫312a或第三焊垫344上；接着再重复金属导线640a及640b的过程，以金属导线640c来将芯片500c与芯片500d完成电连接；再接着，以金属导线640d将芯片500a与导线架600的多个相对排列的内引脚群610(例如：内引脚6102或6122)完成电连接。如此一来，通过金属导线640a、640b、640c及640d等逐层完成连接后，便可以将芯片500a、500b、500c及500d电连接于导线架600，其中这些金属导线640的材质可以使用金。
同时，由于本实施例的导线架600除了在内引脚群610上设置有多个金属焊垫613外，还设置有汇流架630，其可作为包括电源接点、接地接点或信号接点的电连接点或是信号转接点。例如，以图8A为例，当以汇流架630作为电路连接的转接点时，故可将金属导线640e的一端连接于芯片500a的焊垫(例如：焊垫b’c’或e’)上，而金属导线640e的另一端连接至汇流架(例如：汇流架6302)之上，然后再由金属导线640f来将汇流架6302连接至某一个内引脚(例如：内引脚6123)上。接着，将金属导线640g的一端连接于芯片500a的焊垫(例如：焊垫d’)上，而金属导线640g的另一端连接至内引脚6122上的金属焊垫(例如：金属焊垫6132)；然后再以另一条金属导线640h将金属焊垫6132连接至某一个内引脚(例如：内引脚6121)上。
此外，多芯片偏移堆叠结构50最上层之芯片500d，其也可再将其上的多个焊垫设置于芯片的另一侧边上，如图2D及5B所示。故在芯片500d的另一侧边，则可通过多条金属导线640i来将芯片500d上的焊垫(例如：焊垫b)与内引脚群610(例如：内引脚6102)连接。接着，以金属导线640j的一端连接于芯片500d的焊垫(例如：焊垫c)上，而金属导线640j的另一端连接至汇流架(例如：汇流架6303)之上，然后再由金属导线640k将汇流架6303连接至某一个内引脚(例如：内引脚6103)上。再接着，将金属导线640m的一端连接于芯片500a的焊垫(例如：焊垫d)上，而金属导线640m的另一端连接至内引脚6102上的金属焊垫(例如：金属焊垫6131)；然后再以另一条金属导线640n将金属焊垫6131连接至某一个内引脚(例如：内引脚6101)上。
另外，还要强调的是，芯片500b直接堆叠于芯片500a上，两者间以一高分子材料作为黏着层来固接在一起，并且芯片500b是堆叠于芯片500a的焊线接合区320以外的区域，是以后续的打线工艺能够顺利地进行。此外，本实施例并未限制金属导线640的打线工艺，故其也可以选择由芯片500d上的焊垫向芯片500a的方向来依序连接，最后再将芯片500a与导线架600连接。
接着请参照图12～图14，为沿图7A沿AA线段或图8A沿AA线段的剖面示意图，本发明的多芯片偏移堆叠结构的另一实施例的剖面示意图。本发明的图12~图14与上述图11之间的差异在于导线架600中的汇流架630设置于内引脚群610与芯片承座620之间的几何位置不相同，例如在本实施例中的图12，其汇流架630是与内引脚群610成一个共平面的设置；本实施例中的图13，其汇流架630与内引脚群610及芯片承座620之间成成高度差的设置；而在本实施例中的图14，其与上述图11~图13之间的差异在于导线架600中内引脚群610与芯片承座620之间为共平面，而汇流架630与内引脚群610与芯片承座620之间的则形成高度差。很明显地，图12~图14除了导线架600的结构略有不同外，导线架600与多芯片偏移堆叠结构50之间由多条金属导线640来连接过程则相同，且打线工艺并非本发明的特征，故不再赘述。
再接着请再参照图15，本发明图7B沿BB线段或图8B沿BB线段的再一实施例的剖面示意图。图15与图11～图14间的差异在于图15中的汇流架630是使用多个汇流架的结构，而此多个汇流架630的设置方式可以是图7B的条状设置，也可以是的环状设置，本发明则并未加以限制。同样的，在本实施例中的汇流架630上也可进一步地以多个金属片段(例如：6301~63010)来形成。很明显地，由于汇流架数量的增加，使得可以作为电连接的数量也就增加，因此可以使得多芯片堆叠结构50上的焊垫(312a；344)的连接更具弹性，如此，就不会产生为了跨越其它金属导线而使要跨越的金属导线的弧度增加，也因此不但可以增加电路设计或是应用上的弹性，也可以有效的提高封装工艺的产能及可靠度。由于导线架600与多芯片偏移堆叠结构50之间由多条金属导线640来连接过程则相同，且打线工艺并非本发明的特征，故不再赘述。
请参照图16～图19，本发明沿图9A沿AA线段剖面的多芯片偏移堆叠封装结构的剖面示意图。如图16所示，导线架600与多芯片偏移堆叠结构50之间由多条金属导线640来连接，其中导线架600系由多个相对排列的内引脚群610、多个外引脚群(未标示于图上)以及芯片承座620所组成，而芯片承座620设置于多个相对排列的内引脚群610之间，且与多个相对排列的内引脚群610形成高度差，以及至少一条汇流架630设置于内引脚群610与芯片承座620之间。在本实施例中内引脚群610上设置绝缘层611并且在绝缘层611上再设置至少一个金属焊垫613。如此一来，使得内引脚群610上多了许多的金属焊垫，故可以提供电路设计上更多的弹性及应用。此外，本实施例中的汇流架630与芯片承座620之间成一个共平面之设置，其中汇流架630可以采用条状设置，如图9A及图9B所示；同时汇流架630也可以采用环状设置(未显示于图中)。此外，为了使导线架600能够提供更多的电接点，以作为电源接点、接地接点或信号接点的电连接，在本发明中的汇流架630上更设置绝缘层632并且在绝缘层632上再设置至少一个金属焊垫634。如此一来，使得汇流架630上多了许多的金属焊垫，故可以提供电路设计上更多的弹性及应用。
如图16所示，金属导线640以打线工艺将金属导线640a的一端连接于芯片500a的第一焊垫312a或第三焊垫344(例如前述第3图中第一焊垫312a或第三焊垫344)，而金属导线640a的另一端则连接于芯片结构500b之第一焊垫312a或第三焊垫344；接着，将金属导线640b的一端连接于芯片500b的第一焊垫312a或第三焊垫344上，然后再将金属导线600b的另一端连接至芯片500c的第一焊垫312a或第三焊垫344上；接着再重复金属导线640a及640b的过程，以金属导线640c来将芯片500c与芯片500d完成电连接；再接着，以金属导线640d将芯片500a上的焊垫(例如：焊垫b’)与导线架600的多个相对排列的内引脚群610(例如：内引脚6102或6122)完成电连接。如此一来，通过金属导线640a、640b、640c及640d等逐层完成连接后，便可以将芯片500a、500b、500c及500d电连接于导线架600，其中这些金属导线640的材质可以使用金。
同时，由于本实施例的导线架600除了在内引脚群610上设置有多个金属焊垫613外，还在汇流架630上再设置有多个金属焊垫634，其可作为包括电源接点、接地接点或信号接点的电连接点或是信号转接点。例如，以图9A为例，当以汇流架630上的金属焊垫634作为电路连接的转接点时，故可将金属导线640e的一端连接于芯片500a的焊垫(例如：焊垫f’)上，而金属导线640e的另一端连接至汇流架(例如：汇流架6342)之上，然后再由金属导线640f来将汇流架6342连接至某一个内引脚(例如：内引脚6123)上。接着，将金属导线640g的一端连接于芯片500a的焊垫(例如：焊垫c’)上，而金属导线640g的另一端连接至内引脚6122上的金属焊垫(例如：金属焊垫6132)；然后再以另一条金属导线640h将金属焊垫6132连接至某一个内引脚(例如：内引脚6121)上。此外，多芯片偏移堆叠结构50最上层之芯片500d，其也可再将其上的多个焊垫设置于芯片的另一侧边上，如图2D及5B所示。故在芯片500d的另一侧边，则可通过多条金属导线640i来将芯片500d上的焊垫(例如：焊垫b)与内引脚群610(例如：内引脚6102)连接。接着，以金属导线640j的一端连接于芯片500d的焊垫(例如：焊垫f)上，而金属导线640j的另一端连接至汇流架(例如：汇流架6341)之上，然后再由另一金属导线640k将汇流架6341连接至某一个内引脚(例如：内引脚6103)上。再接着，将金属导线640m的一端连接于芯片500d的焊垫(例如：焊垫d)上，而金属导线640m的另一端连接至内引脚6102上的金属焊垫(例如：金属焊垫6133)；然后再以另一条金属导线640n将金属焊垫6133连接至某一个内引脚(例如：内引脚6104)上。
接着请参照图17～图19，为沿图9A沿AA线段的剖面示意图，本发明的多芯片偏移堆叠结构的另一实施例的剖面示意图。本发明的图17～图19与上述图16之间的差异在于导线架600中的汇流架630设置于内引脚群610与芯片承座620之间的几何位置不相同，例如在本实施例中的图17，其汇流架630是与内引脚群610成一个共平面的设置；本实施例中的图18，其汇流架630与内引脚群610及芯片承座620之间成高度差的设置；而在本实施例中的图19，其与上述图16～图18之间的差异在于导线架600中内引脚群610与芯片承座620之间为共平面，而汇流架630与内引脚群610与芯片承座620之间的则形成高度差。很明显地，图17~图19除了导线架600的结构略有不同外，导线架600与多芯片偏移堆叠结构50之间系由多条金属导线640来连接过程则相同，且打线工艺并非本发明的特征，故不再赘述。
再接着请再参照图20，本发明图9B沿BB线段的再一实施例的剖面示意图。图20与图16～图19间的差异在于图20中的汇流架630是使用多个汇流架的结构，而此多个汇流架630的设置方式可以是图9B的条状设置，也可以是的环状设置(未显示于图中)，本发明则并未加以限制。很明显地，由于汇流架数量的增加，使得可以作为电连接的数量也就增加，因此可以使得多芯片堆叠结构50上的焊垫(312a；344)的连接更具弹性，如此，就不会产生为了跨越其它金属导线而使要跨越的金属导线的弧度增加，也因此不但可以增加电路设计或是应用上的弹性，也可以有效的提高封装工艺的产能及可靠度。由于导线架600与多芯片偏移堆叠结构50之间由多条金属导线640来连接过程则相同，且打线工艺并非本发明的特征，故不再赘述。
通过以上的说明，本发明中所述的实施例并未限制堆叠芯片500的数量，凡所属技术领域的技术人员应可依据上述所披露的方法，而制作出具有三个以上的芯片500的堆叠式芯片封装结构。同时，本发明的多芯片偏移堆叠结构50的堆叠方向也不限定实施例中所披露者，其亦可将芯片500的堆叠方向以相对于先前实施例中所披露的方向进行偏移量的堆叠。由于不同方向的多芯片偏移堆叠结构(称为70)之间的芯片接合方式以及多芯片偏移堆叠结构70与导线架600接合的方式，及使用金属导线640连接多芯片偏移堆叠结构70与导线架600的方式等等，均与先前所述实施例相同，因此对于多芯片偏移堆叠结构与导线架600的实施方式，于此便不再赘述。
由于导线架600上的内引脚群610是相对排列的，并且在内引脚群610上均设置有多个金属焊垫613，故本发明还提出一种将不同方向的多芯片偏移堆叠结构50、70共同设置于导线架600的芯片承座620之上，如图21所示。同样的，图21中的多芯片偏移堆叠结构50、70与导线架600接合的方式以及以金属导线640来连接多芯片偏移堆叠结构50、70与导线架600的方式，均与先前所述实施例相同，于此便不再赘述。
接着，请参照图22及图23，很明显地，图22与图21之间的差异在于图22中还设置有至少一个汇流架630，并且也可以选择性地在汇流架630上再设置多个金属焊垫634，如图23所示。同样的，图22及图23中的多芯片偏移堆叠结构50、70与导线架600接合的方式以及以金属导线640来连接多芯片偏移堆叠结构50、70与导线架600的方式，均与先前所述实施例相同，于此便不再赘述。通过此设置，使得可以作为电连接的数量也就增加，因此可以使得多芯片堆叠结构50、70上的焊垫(312a；344)的连接更具弹性，如此，就不会产生为了跨越其它金属导线而使要跨越的金属导线的弧度增加，也因此不但可以增加电路设计或是应用上的弹性，也可以有效的提高封装工艺的产能及可靠度。在此要强调，前述有关导线架600之中的内引脚群610、芯片承座620及汇流架630与三者之间的高度设置，于图22及图23的实施例中均适用。
在此要再强调，在本发明上述的所有实施例中，内引脚群610上的绝缘层611以及汇流架630上的绝缘层632，均可利用涂布(coating)或是网印(printing)高分子材料来形成，例如：聚亚酰胺(polyimide，PI)，或是也可以利用黏贴(attaching)的方式来形成，例如使用胶带(dieattached film)。而金属焊垫613及金属焊垫634则可利用电镀(plating)工艺或是蚀刻(etching)工艺，将金属层形成在绝缘层611及绝缘层632之上。在此要强调，本发明的绝缘层611及绝缘层632可以是设置在整个内引脚610以及汇流架630之上，当然也可以以多段方式形成在内引脚610以及汇流架630之上，本发明也未加以限制。此外，本发明亦可以在金属焊垫611及金属焊垫634上再形成绝缘层并且再于此绝缘层上再一次的形成金属焊垫，如此可使得本发明的导线架上再多了许多的金属焊垫。
本发明接着再披露一种在非对称式导线架的内引脚群610中设置多的金属焊垫的多芯片堆叠封装结构。请参照图24，本发明的另一实施例的导线架剖面示意图。如图24所示，导线架600由多个成相对排列的内引脚610及外引脚620所组成，其中内引脚610包括有多个平行的第一内引脚群615与第二内引脚群616，同时第一内引脚群615与第二内引脚群616的末端以一间隙来隔开，使得第一内引脚群615与第二内引脚群616成相对排列，且第一内引脚群615与第二内引脚群616的高度不相同。此外，第一内引脚群615与第二内引脚群616的接近末端处，设置一绝缘层611并且在绝缘层611上再设置至少一个金属焊垫613。
继续请参照图25，第一内引脚群615为具有沉置(downset)的结构，此沉置结构由平台部619与连接部617所形成，其中平台部619的高度与第二内引脚群616的高度相同。此外，本发明对连接部617的形状并未限制，其可以是斜面或是近似垂直面。在此还要强调，平台部619与连接部617也可以是第一内引脚群615的一部分。
接着，请参照图26，本发明的多芯片偏移堆叠封装结构的剖面示意图。首先，导线架600的第一内引脚群615与多芯片偏移堆叠结构50之间由以黏着层230作为接合的材料；而在第二内引脚群616上，则设置绝缘层611并且在绝缘层611上再设置至少一个金属焊垫613。很明显地，在图26中的黏着层230贴附于芯片500的背面上，如图2C所示；另外，此黏着层230也可以选择设置在导线架600的第一内引脚群615上，然后与多芯片偏移堆叠结构50连接。除此之外，在本实施例中，对于导线架600的第一内引脚群615与多芯片偏移堆叠结构50之间的接合方式，也可以选择使用胶带来作为连接材料，特别是一种双面具有黏着性的胶带(dieattached film)。
在完成导线架600与多芯片偏移堆叠结构50的连接后，随即进行金属导线的连接。请继续参照图26，金属导线640以打线工艺将金属导线640a的一端连接于芯片500a的焊垫，例如前述图3C中第一焊垫312a或第三焊垫344，而金属导线640a的另一端则连接于芯片500b的第一焊垫312a或第三焊垫344上；接着金属导线640b的一端连接于芯片500b的第一焊垫312a或第三焊垫344，而金属导线640b的另一端则连接于芯片500c的第一焊垫312a或第三焊垫344上；接着，再重复金属导线640b的过程，以金属导线640c将芯片500c及500d完成电连接。然后，以金属导线640d将芯片500d与导线架600的第一内引脚群615完成电连接，然后，再以金属导线640e将芯片500d与第二内引脚群616完成连接。如此一来，通过金属导线640a、640b、640c、640d及640e等逐层完成连接后，便可以将芯片500a、500b、500c及500d电连接于导线架600的第一内引脚群615及第二内引脚群616，其中这些金属导线640的材质可以使用金。接着，可以选择性地以金属导线640f来连接芯片500d与第二内引脚群616之上的金属焊垫613，然后再以另一金属导线640g与某一第二内引脚群616完成连接。最后，再将完成电连接的多芯片偏移堆叠封装结构以密封剂70覆盖于多芯片偏移堆叠结构50、导线架600的平台部619及第二内引脚群616之上，并且将导线架600的外引脚620暴露在密封剂70之外，即可形成堆叠式芯片封装结构。
此外，以金属导线640连接导线架600与多芯片偏移堆叠结构50的方式，除了上述的过程外，也可以选择在完成多芯片偏移堆叠结构50的结构后，即先进行芯片500a、500b、500c及500d的金属导线电连接工艺，其连接的过程与前述过程相同，然后，再将完成电连接的多芯片偏移堆叠结构50与导线架600黏着成一体后，再进行一次金属导线连接的工艺，来将多芯片偏移堆叠结构50与导线架600的内引脚610完成连接。
通过以上的说明，本发明中所述的实施例并未限制堆叠芯片500的数量，凡所属技术领域的技术人员应可依据上述所披露的方法，而制作出具有三个以上的芯片500的堆叠式芯片封装结构。同时，在图26的实施例中的多芯片偏移堆叠结构50也可换成多芯片偏移堆叠结构30。由于这两个多芯片偏移堆叠结构30及多芯片偏移堆叠结构50在与导线架600接合后的金属导线连接过程均相同，因此不再赘述。
接着，请继续参照图27，本发明的多芯片偏移堆叠封装结构的另一实施例的剖面示意图。如图27所示，导线架600由多个成相对排列的内引脚610及外引脚620所组成，其中内引脚610包括有多个平行的第一内引脚群615与第二内引脚群616，同时第一内引脚群615与第二内引脚群616之末端以一间隙来隔开，使得第一内引脚群615与第二内引脚群616成相对排列，且第一内引脚群615与第二内引脚群616的高度不相同。如图27所示，第一内引脚群615的部分由平台部618与连接部617来形成沉置的结构；而在第二内引脚群616的部分，除了在末端处形成下凹的近似阶梯状的结构6161外，并且在下凹的近似阶梯状的结构6161上，则设置绝缘层611并且在绝缘层611上再设置至少一个金属焊垫613，其余也与图26的第二内引脚群616相同。很明显地，本实施例与图26差异处，在第二内引脚群616的末端会形成下凹的近似阶梯状的结构6161，而此下凹的近似阶梯状的结构6161的末端高度比第二内引脚群616低，因此在进行金属导线640的连接工艺时，金属导线640e会从芯片500d连接至下凹的近似阶梯状的结构615的末端处，如此，可以降低金属导线640e的弧度。由于图26与图27的金属导线连接过程均相同，因此不再赘述。
接着，请参照图28，本发明的多芯片偏移堆叠封装结构的再一实施例的剖面示意图。图28与图27的差异处在于图28的第一内引脚群615与上还设置有绝缘层611并且在绝缘层611上再设置至少一个金属焊垫613，以及在第二内引脚群616的末端处是形成上凸的近似阶梯状的结构6162。很明显地，此上凸的近似阶梯状的结构6162的末端高度比第二内引脚群616高。当进行金属导线640的连接工艺时，金属导线640d会从芯片500d连接至第一内引脚群615上的金属焊垫613，然后再由另一金属导线640e来连接第一内引脚群615上的金属焊垫613及上凸之近似阶梯状的结构6162。如此，亦可形成多芯片堆叠之封装结构。由于图26、图27与图28的金属导线连接过程均相同，因此不再赘述。而要强调的是，金属焊垫613可以设置在第一内引脚群615与第二内引脚群616上，上述图26、图27与图28中所述者，为本发明的实施例，并非用来限制本发明的实施方式。
显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求项的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其它的实施例中施行。上述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求范围内。

Claims (22)

1.一种导线架的内引脚上具有金属焊垫的堆叠式芯片封装结构，其特征是包含：
导线架，由多个相对排列的内引脚群、多个外引脚群以及芯片承座所组成，其中上述芯片承座设置于该多个相对排列的内引脚群之间，且与该多个相对排列的内引脚群形成高度差；
多芯片偏移堆叠结构，由多个芯片堆叠而成，上述多芯片偏移堆叠结构设置于该芯片承座上且与上述多个相对排列的内引脚群形成电连接；及
封装体，包覆上述多芯片偏移堆叠结构及上述导线架，上述多个外引脚群伸出于上述封装体外；
其中上述导线架中的内引脚的局部位置上还被覆绝缘层且上述绝缘层上选择性地形成多个金属焊垫。
2.根据权利要求1所述的封装结构，其特征是上述内引脚上的上述金属焊垫是由电镀工艺或是蚀刻工艺形成在上述绝缘层上。
3.一种导线架的内引脚上具有金属焊垫的堆叠式芯片封装结构，其特征是包含：
导线架，由多个相对排列的内引脚群、多个外引脚群以及芯片承座所组成，上述芯片承座设置于上述多个相对排列的内引脚群之间且与上述多个相对排列的内引脚群形成高度差，上述内引脚的局部位置上还被覆绝缘层且上述绝缘层上选择性地形成多个金属焊垫；
多芯片偏移堆叠结构，由多个芯片堆叠而成，上述多芯片偏移堆叠结构设置于上述芯片承座上且与上述多个相对排列的内引脚群形成电连接；及
封装体，包覆上述多芯片偏移堆叠结构及上述导线架，上述多个外引脚群伸出于上述封装体外；
其中上述多芯片偏移堆叠结构中的每一上述芯片包括：
芯片本体，具有焊线接合区域，上述焊线接合区域邻近于上述芯片本体的单一侧边或相邻两侧边，其中上述芯片本体具有多个位于上述焊线接合区域内的第一焊垫以及多个位于上述焊线接合区域外的第二焊垫；
第一保护层，设置于上述芯片本体上，其中上述第一保护层具有多个第一开口，以暴露出上述这些第一焊垫与上述这些第二焊垫；
重设置线路层，设置于上述第一保护层上，其中上述重设置线路层从上述这些第二焊垫延伸至上述焊线接合区域内，而上述重设置线路层具有多个位于上述焊线接合区域内的第三焊垫；以及
第二保护层，覆盖于上述重设置线路层上，其中上述第二保护层具有多个第二开口，以暴露出上述这些第一焊垫以及上述这些第三焊垫。
4.一种导线架的内引脚上具有金属接焊垫的堆叠式芯片封装结构，其特征是包含：
导线架，由多个相对排列的内引脚群、多个外引脚群以及芯片承座所组成，上述芯片承座设置于上述多个相对排列的内引脚群之间且与上述多个相对排列的内引脚群形成高度差，上述内引脚的局部位置上还被覆绝缘层且上述绝缘层上选择性地形成多个金属焊垫；
多芯片偏移堆叠结构，由多个芯片堆叠而成，上述多芯片偏移堆叠结构设置于上述芯片承座上且与上述多个相对排列的内引脚群形成电连接；及
封装体，包覆上述多芯片偏移堆叠结构及上述导线架，上述多个外引脚群伸出于上述封装体外；
其中上述导线架中包括至少一个汇流架，设置于上述多个相对排列的内引脚群与上述芯片承座之间。
5.一种导线架的内引脚上具有金属焊垫的堆叠式芯片封装结构，其特征是包含：
导线架，由多个相对排列的内引脚群、多个外引脚群以及芯片承座所组成，上述芯片承座设置于上述多个相对排列的内引脚群之间且与上述多个相对排列的内引脚群形成高度差，上述内引脚的局部位置上还被覆绝缘层且上述绝缘层上选择性地形成多个金属焊垫；
多芯片偏移堆叠结构，由多个芯片堆叠而成，上述多芯片偏移堆叠结构设置于上述芯片承座上且与上述多个相对排列的内引脚形成电连接；
封装体，包覆上述多芯片偏移堆叠结构及上述导线架，上述多个外引脚伸出于上述封装体外；以及
至少一个汇流架，设置于上述多个相对排列的内引脚群与上述芯片承座之间，且上述汇流架以多个金属片段所形成。
6.一种导线架的内引脚上具有金属焊垫的堆叠式芯片封装结构，其特征是包含：
导线架，由多个相对排列的内引脚群、多个外引脚群以及芯片承座所组成，上述芯片承座设置于上述多个相对排列的内引脚群之间且与上述多个相对排列的内引脚群形成高度差，上述内引脚的局部位置上还被覆绝缘层且上述绝缘层上选择性地形成多个金属焊垫；
多芯片偏移堆叠结构由多个芯片堆叠而成，上述多芯片偏移堆叠结构设置于上述芯片承座上且与上述多个相对排列的内引脚形成电连接；
封装体，包覆上述多芯片偏移堆叠结构及上述导线架，上述多个外引脚伸出于上述封装体外；以及
至少一个汇流架，设置于上述多个相对排列的内引脚与上述芯片承座之间，上述汇流架上还被覆绝缘层且上述绝缘层上选择性地形成多个金属焊垫。
7.一种导线架的内引脚上具有金属焊垫的堆叠式芯片封装结构，其特征是包含：
导线架，由多个外引脚群、多个相对排列的内引脚群以及芯片承座所组成，其中上述芯片承座设置于上述多个相对排列的内引脚群之间，且与上述多个相对排列的内引脚群形成高度差；
多个多芯片偏移堆叠结构，设置于上述芯片承座上且与上述多个相对排列的内引脚群形成电连接；及
封装体，包覆上述多个多芯片偏移堆叠结构及上述导线架，上述多个外引脚群伸出于上述封装体外；
其中上述导线架中的内引脚的局部位置上还被覆绝缘层且上述绝缘层上选择性地形成多个金属焊垫。
8.根据权利要求7所述的封装结构，其特征是上述导线架中进一步包括至少一个汇流架，设置于上述多个相对排列的内引脚群与上述芯片承座之间。
9.根据权利要求8所述的封装结构，其特征是上述汇流架以多个金属片段所形成。
10.一种导线架的内引脚上具有金属焊垫的堆叠式芯片封装结构，其特征是包含：
导线架，由多个相对排列的内引脚群、多个外引脚群以及芯片承座所组成，上述芯片承座设置于上述多个相对排列的内引脚群之间且与上述多个相对排列的内引脚群形成高度差，上述内引脚的局部位置上还被覆绝缘层且上述绝缘层上选择性地形成多个金属焊垫；
多个多芯片偏移堆叠结构，设置于上述芯片承座上且与上述多个相对排列的内引脚群形成电连接；
封装体，包覆上述多芯片偏移堆叠结构及上述导线架，上述多个外引脚伸出于上述封装体外；以及
至少一个汇流架，设置于上述多个相对排列的内引脚与上述芯片承座之间，上述汇流架上还被覆绝缘层且上述绝缘层上选择性地形成多个金属焊垫。
11.一种内引脚上具有金属焊垫的导线架结构，由多个呈相对排列的内引脚群、多个外引脚群以及一个芯片承座所组成，上述芯片承座设置于上述多个相对排列的内引脚群之间且与上述多个相对排列的内引脚群形成高度差，其特征是
上述内引脚局部被覆绝缘层且上述绝缘层上选择性地形成多个金属焊垫。
12.根据权利要求11所述的导线架结构，其特征是进一步包括至少一个汇流架，设置于上述多个相对排列的内引脚与上述芯片承座之间。
13.根据权利要求12所述的导线架结构，其特征是上述汇流架上还被覆绝缘层且上述绝缘层上选择性地形成多个金属焊垫。
14.根据权利要求12所述的导线架结构，其特征是上述汇流架与上述芯片承座形成一个共平面。
15.根据权利要求12所述的导线架结构，其特征是上述汇流架与内引脚群形成一个共平面。
16.根据权利要求12所述的导线架结构，其特征是上述汇流架与上述多个相对排列的内引脚群与上述芯片承座三者之间各形成高度差。
17.根据权利要求12所述的导线架结构，其特征是上述汇流架为环状排列。
18.根据权利要求12所述的导线架结构，其特征是上述汇流架为条状排列。
19.一种堆叠式芯片封装构造，包括：
导线架，由多个内引脚与多个外引脚所构成，上述内引脚包括有多个平行的第一内引脚群与平行的第二内引脚群，上述第一内引脚群与第二内引脚群的末端以一间隔相对排列，上述第一内引脚群具有沉置结构而形成上述第一内引脚群的末端位置与上述第二内引脚群的末端位置具有不同的垂直高度；
多芯片堆叠结构固接于上述第一内引脚群上，且上述多芯片堆叠结构通过多条金属导线将同一侧边缘上的金属焊接点与上述第一内引脚群及上述第二内引脚群电连接；以及
密封剂，包覆上述多芯片堆叠结构及上述多个内引脚，上述多个外引脚伸出于上述密封剂外；
其特征是：
上述第一内引脚群或第二内引脚群或是上述第一内引脚群与第二内引脚群的末端附近处，局部被覆绝缘层且上述绝缘层上选择性地形成多个金属焊垫。
20.根据权利要求19所述的封装构造，其特征是上述第二内引脚群的末端还具有下凹的阶梯结构。
21.根据权利要求19所述的封装构造，其特征是上述第二内引脚群的末端还具有凸起的阶梯结构。
22.一种导线架结构，由多个内引脚与多个外引脚所构成，上述内引脚包括有多个平行的第一内引脚群与平行的第二内引脚群，上述第一内引脚群与第二内引脚群的末端以一间隔相对排列，上述第一内引脚群具有沉置结构而形成上述第一内引脚群的末端位置与上述第二内引脚群的末端位置具有不同的垂直高度，其特征是：
上述第一内引脚群或第二内引脚群或是上述第一内引脚群与第二内引脚群的末端附近处，局部被覆绝缘层且上述绝缘层上选择性地形成多个金属焊垫。
CNB2006101450896A 2006-12-01 2006-12-01 导线架的内引脚具有金属焊垫的堆叠式芯片封装结构 Active CN100505247C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101450896A CN100505247C (zh) 2006-12-01 2006-12-01 导线架的内引脚具有金属焊垫的堆叠式芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101450896A CN100505247C (zh) 2006-12-01 2006-12-01 导线架的内引脚具有金属焊垫的堆叠式芯片封装结构

Publications (2)

Publication Number Publication Date
CN101192599A CN101192599A (zh) 2008-06-04
CN100505247C true CN100505247C (zh) 2009-06-24

Family

ID=39487474

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101450896A Active CN100505247C (zh) 2006-12-01 2006-12-01 导线架的内引脚具有金属焊垫的堆叠式芯片封装结构

Country Status (1)

Country Link
CN (1) CN100505247C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604684B (zh) * 2008-06-13 2012-02-08 南茂科技股份有限公司 导线架的内引脚具有金属焊盘的交错堆叠式芯片封装结构
US8659131B2 (en) 2008-09-25 2014-02-25 Lg Innotek Co., Ltd. Structure for multi-row lead frame and semiconductor package capable of minimizing an under-cut
CN103238213B (zh) * 2012-04-18 2016-03-16 晟碟半导体（上海）有限公司 倾斜裸芯堆叠体
CN106128742B (zh) * 2016-07-14 2018-07-03 重庆理工大学 一种贴片式磁性元器件内引脚的连接封装方法

Also Published As

Publication number Publication date
CN101192599A (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
US7816771B2 (en) Stacked chip package structure with leadframe having inner leads with transfer pad
TW200810076A (en) Leadframe on offset stacked chips package
TW200814287A (en) Stacked chip package structure with lead-frame having multi-pieces bus bar
CN100505247C (zh) 导线架的内引脚具有金属焊垫的堆叠式芯片封装结构
CN101364593B (zh) 导线架中具有多段式汇流条的交错偏移堆叠封装结构
CN205723498U (zh) 多芯片的系统级晶圆级封装结构
CN101236959B (zh) 多芯片交错堆栈的封装结构
CN100543982C (zh) 具有非对称式导线架的多芯片堆叠封装结构
CN101170103B (zh) 导线架中具有汇流架的堆叠式芯片封装结构
US20080061411A1 (en) Chip-stacked package structure for lead frame having bus bars with transfer pads
TWI352416B (en) Stacked chip package structure with unbalanced lea
CN100590867C (zh) 多芯片堆叠的封装结构
CN101131992A (zh) 多芯片堆栈式的封装结构
CN101170104B (zh) 导线架中具有多段式汇流条的堆叠式芯片封装结构
CN100505248C (zh) 具有散热结构的堆叠芯片封装
CN101388382B (zh) 导线架中具有金属焊垫的汇流条的交错偏移堆叠封装结构
CN101393908B (zh) 多芯片堆栈的封装结构及其封装方法
CN101604684B (zh) 导线架的内引脚具有金属焊盘的交错堆叠式芯片封装结构
CN101131993A (zh) 导线架在多芯片堆栈结构上的封装结构
CN101452861B (zh) 多芯片堆叠结构及其制法
CN100590866C (zh) 具有上下对称的多芯片偏移堆叠封装结构
CN101174605A (zh) 导线架中具有转接焊垫的汇流条的堆叠式芯片封装构造
CN101388380A (zh) 导线架在芯片及芯片在导线架的多芯片堆叠结构
CN202977406U (zh) 避免打线造成晶片断裂的多晶片堆叠封装结构
CN101236962A (zh) 多芯片堆叠结构及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant