CN101170104B - 导线架中具有多段式汇流条的堆叠式芯片封装结构 - Google Patents

导线架中具有多段式汇流条的堆叠式芯片封装结构 Download PDF

Info

Publication number
CN101170104B
CN101170104B CN200610140989A CN200610140989A CN101170104B CN 101170104 B CN101170104 B CN 101170104B CN 200610140989 A CN200610140989 A CN 200610140989A CN 200610140989 A CN200610140989 A CN 200610140989A CN 101170104 B CN101170104 B CN 101170104B
Authority
CN
China
Prior art keywords
chip
weld pad
busbar
mentioned
interior pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610140989A
Other languages
English (en)
Other versions
CN101170104A (zh
Inventor
沈更新
杜武昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CN200610140989A priority Critical patent/CN101170104B/zh
Publication of CN101170104A publication Critical patent/CN101170104A/zh
Application granted granted Critical
Publication of CN101170104B publication Critical patent/CN101170104B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

本发明提供一种在导线架中具有多段式汇流条的堆叠式芯片封装结构，包含：一个由多个相对排列的内引脚群、多个外引脚群以及芯片承座所组成的导线架，其中芯片承座设置在多个相对排列的内引脚群之间，且与多个相对排列的内引脚群形成高度差；堆叠式芯片装置由多个芯片堆叠形成，设置在芯片承座上且多个芯片与多个相对排列的内引脚群形成电连接；以及一个封装体，用以包覆堆叠式芯片装置及导线架；其中导线架中包括至少一个汇流条，设置在多个相对排列的内引脚群与芯片承座之间且汇流条以多段式方式形成。

Description

导线架中具有多段式汇流条的堆叠式芯片封装结构
技术领域
本发明涉及一种多芯片偏移堆叠封装结构，特别涉及一种导线架设置有多段式汇流条的多芯片偏移堆叠封装结构。
背景技术
近年来，半导体的后期工序都在进行三维空间(Three Dimension；3D)的封装，以期利用最少的面积来达到相对大的半导体集成度(Integrated)或是存储器的容量等。为了能达到此目的，现阶段已发展出使用芯片堆叠(chip stacked)的方式来达到三维空间(Three Dimension；3D)的封装。
在公知技术中，芯片的堆叠方式为将多个芯片相互堆叠于基板上，然后使用引线接合的工艺(wire bonding process)来将多个芯片与基板连接。图1A为公知的具有相同或相近芯片尺寸的堆叠型芯片封装结构的剖面示意图。如图1A所示，公知的堆叠型芯片封装结构100包括电路基板(package substrate)110、芯片120a、芯片120b、间隔物(spacer)130、多条导线140与封装胶体(encapsulant)150。电路基板110上具有多个焊垫112，且芯片120a与120b上亦分别具有多个焊垫122a与122b，其中焊垫122a与122b以外围型(peripheral type)排列于芯片120a与120b上。芯片120a设置在电路基板110上，且芯片120b通过间隔物130而设置在芯片120a之上方。导线140的两端通过引线接合工艺而分别连接于焊垫112与122a，以使芯片120a电连接于电路基板110。而其它部分导线140的两端亦通过引线接合工艺而分别连接于焊垫112与122b，以使芯片120b电连接于电路基板110。至于封装胶体150则设置在电路基板110上，并包覆这些导线140、芯片120a与120b。
由于焊垫122a与122b以外围型排列于芯片120a与120b上，因此芯片120a无法直接承载芯片120b，所以公知技术必须在芯片120a与120b之间设置间隔物130，使得芯片120a与120b之间相距适当的距离，以利于后续的引线接合工艺的进行。然而，间隔物130的使用却容易造成公知堆叠型芯片封装结构100的厚度无法进一步地缩减。
另外，公知技术提出另一种具有不同芯片尺寸的堆叠型芯片封装结构，其剖面示意图如图1B所示。请参照图1B，公知的堆叠型芯片封装结构10包括电路基板(package substrate)110、芯片120c、芯片120d、多条导线140与封装胶体150。电路基板110上具有多个焊垫112。芯片120c的尺寸大于芯片120d的尺寸，且芯片120c与120d上亦分别具有多个焊垫122c与122d，其中焊垫122c与122d以外围型(peripheral type)排列于芯片120c与120d上。芯片120c设置在电路基板110上，且芯片120d设置在芯片120c之上方。部分导线140的两端通过引线接合工艺(wirebonding process)而分别连接于焊垫112与122c，以使芯片120c电连接于电路基板110。而其它部分导线140的两端亦通过引线接合工艺而分别连接于焊垫112与122d，以使芯片120d电连接于电路基板110。至于封装胶体150则设置在电路基板110上，并包覆这些导线140、芯片120c与120d。
由于芯片120d小于芯片120c，因此当芯片120d设置在芯片120c上时，芯片120d不会覆盖住芯片120c的焊垫122c.但是当公知技术将多个不同尺寸大小的芯片以上述的方式堆叠出堆叠型芯片封装结构10时，由于越上层的芯片尺寸必须越小，所以堆叠型芯片封装结构10有芯片的堆叠数量的限制.
在上述两种传统的堆叠方式中，除了有图1A使用间隔物130的方式，容易造成堆叠型芯片封装结构100的厚度无法进一步地缩减的缺点以及图1B，由于越上层的芯片尺寸必须越小，这样会产生芯片在设计或使用时会受到限制的问题之外；还由于堆叠型芯片封装结构上的芯片设计日益复杂而使得芯片上的电路连接必须面对跳线或跨线，进而在工艺上产生出问题，例如堆叠型芯片封装结构的产能或是可靠性可能会降低。
发明内容
鉴于发明背景中所述的芯片堆叠方式的缺点及问题，本发明提供一种使用多芯片偏移堆叠的方式，来将多个尺寸相近似的芯片堆叠成一种三维空间的封装结构。
本发明的主要目的在于提供一种在导线架中设置汇流条的结构来进行多芯片偏移堆叠封装，使其具有较高的封装集成度以及较薄的厚度。
本发明的另一主要目的在于提供一种在导线架中设置多段式汇流条的结构来进行多芯片偏移堆叠封装，使其具有较佳的电路设计弹性及较佳的可靠性。
据此，本发明提供一种在导线架设置有汇流条的多芯片偏移堆叠封装结构，包含：一个由多个相对排列的内引脚群、多个外引脚群以及芯片承座所组成的导线架，其中芯片承座设置在多个相对排列的内引脚群之间，且与多个相对排列的内引脚群形成高度差；一个多芯片偏移堆叠结构，设置在芯片承座上并与多个相对排列的内引脚群形成电连接；以及一个封装体，用以包覆多芯片偏移堆叠结构及导线架；其中导线架中包括至少一个汇流条，设置在多个相对排列的内引脚群与芯片承座之间且汇流条以多段式方式形成。
本发明接着再提供一种在导线架设置有汇流条的多芯片偏移堆叠封装结构，包含：由多个外引脚群、多个相对排列的内引脚群以及芯片承座所组成的导线架，其中芯片承座设置在多个相对排列的内引脚群之间，且与多个相对排列的内引脚群形成高度差；一个多芯片偏移堆叠结构，设置在芯片承座上并与多个相对排列的内引脚群形成电连接；及封装体，包覆多芯片偏移堆叠结构及导线架，且将多个外引脚群伸出封装体外；其中导线架中包括至少一个汇流条，设置在多个相对排列的内引脚群与芯片承座之间且汇流条以多段式方式形成。
本发明进一步提供一种具有多段式汇流条的导线架结构，包含多个相对排列的内引脚以及一个设置在内引脚之间并且内引脚形成高度差的芯片承座以及至少一个汇流条设置在多个相对排列的内引脚与芯片承座之间且汇流条以多个金属片段所形成。
附图说明
图1A～B为先前技术的示意图；
图2A为本发明的芯片结构之上俯视图；
图2B为本发明的芯片结构的剖面图；
图2C～E为本发明的多芯片偏移堆叠结构的剖面图；
图3A～C为本发明的重分布层制造过程的示意图；
图4A～B为本发明的重分布层中的焊线接合区的剖面图
图5A～C为本发明的具有重分布层的多芯片偏移堆叠结构的剖面图；
图6A～B为本发明的多芯片偏移堆叠结构封装之上俯视图；
图7A～B为本发明的多芯片偏移堆叠结构封装的另一实施例之上俯视图；
图8为本发明的多芯片偏移堆叠结构封装的剖面图；
图9为本发明的多芯片偏移堆叠结构封装的另一实施例的剖面图；
图10为本发明的多芯片偏移堆叠结构封装的另一实施例的剖面图；
图11为本发明的多芯片偏移堆叠结构封装的另一实施例的剖面图；
图12为本发明的多芯片偏移堆叠结构封装的另一实施例的剖面图；
图13为本发明的多芯片偏移堆叠结构的另一实施例的剖面图；
图14为本发明的多个多芯片偏移堆叠结构封装的另一实施例的剖面图。
主要元件标记说明
10、100：堆叠型芯片封装结构
110、410：电路基板
112、122a、122b、122c、122d：焊垫
120a、120b、120c、120d：芯片
130：间隔物
140：导线
150：封装胶体
200：芯片
210：芯片主动面
220：芯片背面
230：黏着层
240：焊垫
250：焊线接合区
260：边缘线
30：多芯片偏移堆叠结构
310：芯片本体
312a：第一焊垫
312b：第二焊垫
320：焊线接合区
330：第一保护层
332：第一开口
340：重分布线路层
344：第三焊垫
350：第二保护层
352：第二开口
300：芯片结构
400：重分布层
50：多芯片偏移堆叠结构
500(a，b，c，d)：芯片结构
600：导线架
610：内引脚群
6101～6105：内引脚
6121～6125：内引脚
620：芯片承座
630：汇流条
636：金属片段
6361～63610：金属片段
640(a～i)：金属导线
70：多芯片偏移堆叠结构
具体实施方式
本发明在此所探讨的方向为一种使用芯片偏移量堆叠的方式，来将多个尺寸相近似的芯片堆叠成一种三维空间的封装结构。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定芯片堆叠的方式的所属技术领域的技术人员所熟知的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后期工序的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地在其它的实施例中施行，且本发明的范围不受限定，其以权利要求为准。
在现代的半导体封装工艺中，均是将一个已经完成前期工艺(FrontEnd Process)的晶片(wafer)先进行薄化处理(Thinning Process)，将芯片的厚度研磨至2～20mil之间；然后，再将一层高分子(polymer)材料涂布(coating)或网印(printing)于芯片的背面，此高分子材料可以是一种树脂(resine)，特别是一种B-Stage树脂。再通过一个烘烤或是光照射工艺，使得高分子材料呈现一种具有黏稠度的半固化胶；再接着，将一个可以移除的胶带(tape)粘贴在半固化状的高分子材料上；然后，进行晶片的切割(sawing process)，使晶片成为一颗颗的晶粒(die)；最后，就可将一颗颗的晶粒与基板连接并且将芯片形成堆叠芯片结构。
如图2A及图2B所示为完成前述工艺的芯片200的平面示意图及剖面示意图。如图2A所示，芯片200具有主动面210及相对主动面的背面220，且芯片背面220上已形成黏着层230；在此要强调，本发明的黏着层230并未限定为前述的半固化胶，此黏着层230的目的在于与基板或是芯片形成接合，因此，只要是具有此功能的黏着材料，均为本发明的实施方式，例如：贴装薄膜(die attached film)。此外，在本发明的实施例中，芯片200的主动面210上设置有多个焊垫240，且多个焊垫240已设置在芯片200的一个侧边上，因此，可以形成一种多芯片偏移堆叠结构30，如图2C所示。而多芯片偏移堆叠的结构30以焊线接合区250的边缘线60为对准线来形成，因此可以形成类似阶梯状的多芯片偏移堆叠结构30，在此要说明的是，边缘线260实际上是不存在芯片200上，其仅作为参考线。
此外，在本发明的实施例中，形成多芯片偏移堆叠的结构30的最上面的芯片，其上的多个焊垫240也可以进一步的设置在芯片的另一侧边上，如图2D所示，以便与基板接合时，可有较多的连接点.同时，形成多芯片偏移堆叠结构30的最上面的芯片，也可以是另一个尺寸的芯片，例如一个尺寸较小的芯片，如图2E所示.再次要强调的是，对于上述形成多芯片偏移堆叠的结构的芯片的焊垫240设置或是芯片的尺寸大小，本发明并未加以限制，只要能符合上述说明的可形成多芯片偏移堆叠的结构，均为本发明的实施方式.
本发明在多芯片偏移堆叠的另一实施例中，使用一种重分布层(Redistribution Layer；RDL)来将芯片上的焊垫设置到芯片的一个侧边上，以便能形成多芯片偏移堆叠的结构，而此重分布线路层的实施方式说明如下。
请参照图3A～3C，为本发明的具有重分布线路层的芯片结构的制造过程示意图。如图3A所示，首先提供芯片本体310，并且在邻近于芯片本体310的单一侧边规划出焊线接合区320，并将芯片本体310的主动表面上的多个焊垫312区分为第一焊垫312a以及第二焊垫312b，其中第一焊垫312a位于焊线接合区320内，而第二焊垫312b则位于焊线接合区320外。接着请参照图3B，在芯片本体310上形成第一保护层330，其中第一保护层330具有多个第一开口332，以暴露出第一焊垫312a与第二焊垫312b。然后在第一保护层330上形成重分布线路层340。而重分布线路层340包括多条导线342与多个第三焊垫344，其中第三焊垫344位于焊线接合区320内，且这些导线342分别从第二焊垫312b延伸至第三焊垫344，以使第二焊垫312b电连接于第三焊垫344。此外，重分布线路层340的材料，可以为金、铜、镍、钛化钨、钛或其它的导电材料。再请参照图3C，在形成重分布线路层340后，将第二保护层350覆盖于重分布线路层340上，而形成芯片300的结构，其中第二保护层350具有多个第二开口352，以暴露出第一焊垫312a与第三焊垫344。
要强调的是，虽然上述的第一焊垫312a与第二焊垫312b以外围型排列于芯片本体310的主动表面上，然而第一焊垫312a与第二焊垫312b亦可以通过面阵列型(area array type)或其它的方式排列于芯片本体310上，当然第二焊垫312b也通过导线342而电连接于第三焊垫344。另外，本实施例亦不限定第三焊垫344的排列方式，虽然在图3B中第三焊垫344与第一焊垫312a排列成两列，并且沿着芯片本体310的单一侧边排列，但是第三焊垫344与第一焊垫312a亦可以以单列、多列或是其它的方式排列于焊线接合区320内。
请继续参照图4A与图4B，为图3C中分别沿剖面线A-A’与B-B’所示的剖面示意图。由上述图3可知芯片300主要包括芯片本体310以及重分布层400所组成，其中重分布层400由第一保护层330、重分布线路层340与第二保护层350所形成。芯片本体310具有焊线接合区320，且焊线接合区320邻近于芯片本体310的单一侧边。另外，芯片本体310具有多个第一焊垫312a以及第二焊垫312b，其中第一焊垫312a位于焊线接合区320内，且第二焊垫312b位于焊线接合区320外。
第一保护层330设置在芯片本体310上，其中第一保护层330具有多个第一开口332，以暴露出这些第一焊垫312a与第二焊垫312b.重分布线路层340设置在第一保护层330上，其中重分布线路层340从第二焊垫312b延伸至焊线接合区320内，且重分布线路层340具有多个第三焊垫344，其设置在焊线接合区320内.第二保护层350覆盖于重分布线路层340上，其中第二保护层350具有多个第二开口352，以暴露出这些第一焊垫312a与第三焊垫344.由于第一焊垫312a与第三焊垫344均位于焊线接合区320内，因此第二保护层350上的焊线接合区320以外的区域便能够提供一个承载的平台，以承载另一个芯片结构，因此，可以形成一种多芯片偏移堆叠的结构30.
请参照图5A所示本发明的一种多芯片偏移堆叠的结构50。多芯片偏移堆叠结构50由多个芯片500堆叠而成，其中芯片500上具有重分布层400，故可将芯片上的焊垫312b设置在芯片的焊线接合区320之上，因此这种多芯片偏移堆叠结构50以焊线接合区320的边缘为对准线来形成。而多个芯片500之间以高分子材料所形成的黏着层230来连接。此外，在本发明的实施例中，形成多芯片偏移堆叠结构50的最上面的芯片，可以选择保留焊垫312b的接点，如图5B所示，以便与基板接合时，可有较多的连接点，而形成此芯片结构的方式如图4B所示。同时，形成多芯片偏移堆叠结构50的最上面的芯片，也可以是另一个尺寸的芯片，例如一个尺寸较小的芯片，如图5C所示。再次要强调的是，对于上述形成多芯片偏移堆叠结构的芯片的焊垫设置或是芯片的尺寸大小，本发明并未加以限制，只要能符合上述说明的可形成多芯片偏移堆叠的结构，均为本发明的实施方式。此外，在本发明的其它实施例中，还可以在芯片500的其它边缘区域设置焊线接合区，例如在焊线接合区320的对边或是相邻两侧边规划出焊线接合区。由于这些实施例只是焊线接合区位置的改变，所以相关的细节，在此不再多作赘述。
接着，本发明根据上述的多芯片偏移堆叠结构30及50提出一种堆叠式芯片封装结构，并且详细说明如下。同时，在如下的说明过程中，将以多芯片偏移堆叠结构50为例子进行，然而要强调的是，多芯片偏移堆叠结构30亦适用本实施例所公开的内容。
首先，请参照图6A及图6B，为本发明的堆叠式芯片封装结构的平面示意图。如图6A及图6B所示，堆叠式芯片封装结构包括导线架600及多芯片偏移堆叠结构50所组成，其中导线架600由多个成相对排列的内引脚群610、多个外引脚群(图中未表示)以及芯片承座620所组成，其中芯片承座620设置在多个相对排列的内引脚群610之间，同时多个相对排列的内引脚群610与芯片承座620之间也可以形成高度差或是形成共平面。在本实施例中，多芯片偏移堆叠结构50设置在芯片承座620之上，并且通过金属导线640将多芯片偏移堆叠结构50与导线架600的内引脚群610连接。
继续请参照图6A及图6B，在本发明的堆叠式芯片封装结构的导线架600中，还进一步包括至少一个汇流条630(bus bar)设置在芯片承座620与多个相对排列的内引脚群610之间，其中汇流条630可以采用至少一条状设置，而每一个条状设置的汇流条630以多个的金属片段636所形成，如图6A及图6B所示；同时汇流条630也可以采用环状设置并且每一个环状设置的汇流条630也是以多个的金属片段636来形成，如图7A及图7B所示。此外，如前所述，在芯片500的焊线接合区320里的焊垫312/344可以是单列排列，如图6及图7所示；也可以是双列排列，本发明并未限制。此外，由于本发明的汇流条630均是以多个的金属片段636来形成，因此每个金属片段636均各自独立，使得导线架600无形中增加了许多金属片段636所形成的汇流条630，而这些金属片段636则可用以作为电源接点、接地接点或信号接点的电连接，故可以提供电路设计上更多的弹性及应用。
接着说明本发明使用汇流条630来达到金属导线640跳线连接的过程，请再参照图6A.图6A显示一个将多芯片偏移堆叠结构50上的焊垫与导线架的内引脚连接的示意图.很明显地，本实施例利用形成汇流条630的多个金属片段636作为转接点，用来达到将焊垫a(a’)至焊垫f(f’)与内引脚6101(6121)至内引脚6105(6125)跳线连接，而不会产生金属导线640相互跨越的情形.例如，先以一条金属导线640将多芯片偏移堆叠结构50上的焊垫a先连接到汇流条630的金属片段6361，而此金属片段6361作为接地连接点；接着将焊垫b直接连接到内引脚6101；然后以一条金属导线640将多芯片偏移堆叠结构50上的焊垫c先连接到汇流条630的金属片段6363，然后再以另一条金属导线640将汇流条630的金属片段6363与内引脚6103连接.因此，当焊垫c与内引脚6103完成连接时，即可避免将连接焊垫c与内引脚6103的金属导线640跨越另一条连接焊垫d及内引脚6102的金属导线640.然后，进行将焊垫e与内引脚6105的跳线连接，先以一条金属导线640将多芯片偏移堆叠结构50上的焊垫d先连接到汇流条630的金属片段6365，然后再以另一条金属导线640将汇流条630的金属片段6365与内引脚6105连接.因此，当焊垫e与内引脚6105完成连接时，即可避免连接焊垫e与内引脚6105的金属导线640必须跨越另一条连接焊垫f及内引脚6104的金属导线640.而在另一侧边的焊垫a’至焊垫f’与内引脚6121至内引脚6125的跳线连接过程，也是使用形成汇流条630的金属片段6362与金属片段6366作为转接点来形成连接，而此连接过程与前述相同，因此在完成焊垫a’至焊垫f’与内引脚6121至内引脚6125的连接后，也不会产生金属导线640相互跨越的情形.
而在另一实施例中，当多芯片偏移堆叠结构50上有多个焊垫必须要进行跳线连接时，即可使用多条汇流条630的结构来达到，如图6B所示。图6B也是显示一个将多芯片偏移堆叠结构50上的焊垫与内引脚连接的示意图。很明显地，本实施例可以利用形成汇流条630的多个金属片段636作为转接点来达到将焊垫(a/a’～f/f’)与内引脚群610跳线连接，而不会产生金属导线640相互跨越的情形。例如，先以一条金属导线640将多芯片偏移堆叠结构50上的焊垫a或a’先连接到汇流条630上的金属片段6365或6366，而此金属片段6365或6366作为接地连接点；然后以一条金属导线640将多芯片偏移堆叠结构50上的焊垫b或b’先直接连接到汇流条630的金属片段6361或6362上，接着再以另一条金属导线640将汇流条630的金属片段6361或6362与内引脚6102或6122连接。因此，当焊垫b或b’与内引脚6102或6122完成连接时，即可避免将连接焊垫b或b’与内引脚6102(6122)的金属导线640跨越另一条连接焊垫c或c’及内引脚6101或6121的金属导线640。然后，进行将焊垫d或d’与内引脚6104或6124的跳线连接，先以一条金属导线640将多芯片偏移堆叠结构50上的焊垫d或d’先连接到汇流条630的金属片段6367或6368上，然后再以另一条金属导线640将汇流条630的金属片段6367或6368与金属片段6363或6364连接，最后，再以另一条金属导线640将汇流条630上的金属片段6363或6364与内引脚6104或6124连接。因此，当焊垫d或d’与内引脚6104或6124完成连接时，即可避免将连接焊垫d或d’与内引脚6104或6124的金属导线640必须跨越另一条连接焊垫f或f’及内引脚6103或6123的金属导线640；再接着将焊垫e或e’先连接到汇流条630的金属片段6369或63610上，然后再以另一条金属导线640将汇流条630的金属片段6369或63610与内引脚6105或6125完成连接，这样，也可有效地避免将连接焊垫e或e’与内引脚6104或6124的金属导线640跨越另一条连接焊垫f或f’及内引脚6103或6123的金属导线640。
因此，本发明的通过导线架600中的多个金属片段636所形成的汇流条630来作为多个转接点的结构，在进行电路连接而必须跳线连接时，可以避免金属导线的交错跨越，而造成不必要的短路，故可以提高封装芯片的可靠性.同时，具有多个金属片段636的汇流条630所形成的导线架600，也可使得电路设计时可以更弹性.而在图7的实施例中，也可根据汇流条630的结构进行金属导线的连接，因此在进行电路连接而必须跳线连接时，也可以避免金属导线的交错跨越，由于连接过程与图6的实施例相近，故不再赘述.
另外，要再次强调，本发明的多芯片偏移堆叠结构50固定在导线架600之上，其中多芯片偏移堆叠结构50中的多个芯片500，其可以是相同尺寸及相同功能的芯片(例如：存储器芯片)，或是多个芯片500中的芯片尺寸及功能不相同(例如：最上层的芯片是驱动芯片而其它的芯片则是存储器芯片)，如图2E及图5C所示。而对于多芯片偏移堆叠的芯片尺寸或是芯片功能等，并非本发明的特征，在此不再赘述。
接着请参照图8，为本发明图6A沿AA线段剖面的多芯片偏移堆叠封装结构的剖面示意图。如图8所示，导线架600与多芯片偏移堆叠结构50之间由多条金属导线640来连接，其中导线架600由多个相对排列的内引脚群610、多个外引脚群(图中未表示)以及芯片承座620所组成，而芯片承座620设置在多个相对排列的内引脚群610之间，且与多个相对排列的内引脚群610形成高度差，以及一个条状或环状汇流条630设置在内引脚群610与芯片承座620之间且汇流条630是以多个的金属片段636来形成；在本实施例中的汇流条630是与芯片承座620成共平面的设置。金属导线640以引线接合工艺将金属导线640a的一端连接于芯片500a的第一焊垫312a或第三焊垫344(例如前述图3中第一焊垫312a或第三焊垫344)，而金属导线640a的另一端则连接于芯片结构500b的第一焊垫312a或第三焊垫344；接着，将金属导线640b的一端连接于芯片500b的第一焊垫312a或第三焊垫344上，然后再将金属导线640b的另一端连接至芯片500c的第一焊垫312a或第三焊垫344上；接着再重复金属导线640a及640b的过程，以金属导线640c来将芯片500c与芯片500d完成电连接；再接着，以金属导线640d将芯片500a与导线架600的多个相对排列的内引脚群610完成电连接。这样以来，通过金属导线640a、640b、640c及640d等逐层完成连接后，便可以将芯片500a、500b、500c及500d电连接于导线架600，其中这些金属导线640的材质可以使用金。
同时，由于本实施例的导线架600上设置有汇流条630，其可作为包括电源接点、接地接点或信号接点的电连接。例如，当以形成汇流条630的多个金属片段636作为电路连接的转接点时，故可将金属导线640e的一端连接于芯片500a的焊垫(例如：焊垫c’)上，而金属导线640e的另一端连接至汇流条的金属片段(例如：金属片段6364)之上，然后再由金属导线640h来将汇流条的金属片段6364连接至某一个内引脚(例如：内引脚6123)上。此外，多芯片偏移堆叠结构50最上层的芯片500d，其也可再将其上的多个焊垫设置在芯片的另一侧边上，如图2D及图5B所示。故在芯片500d的另一侧边，则可通过多条金属导线640f来将芯片500d上的焊垫(例如：焊垫b)与内引脚(例如：内引脚6101)连接。然后将金属导线640g的一端连接于芯片500d上的焊垫(例如：焊垫c)上，而金属导线640g的另一端连接至汇流条的金属片段(例如：金属片段6363)之上，然后再由金属导线640i将金属片段636连接至某一个内引脚(例如：内引脚6103)上。
通过上述的说明，在本发明的实施例中，可选择地将金属导线640e的一端连接于芯片500a的焊垫312a或344，而金属导线640e的另一端连接至汇流条630之上或是选择性地连接至一个或多个金属片段636之上.由于汇流条630上已设置有一个或多个金属片段636，可以使得多芯片堆叠结构50上的焊垫(312a；344)运用更具弹性，例如，可以利用此汇流条630的结构，将某几个金属片段636设定为接地接点，例如图6A中的金属片段6361，而某几个金属片段636则设定为电源接点，甚至于可以将某几个金属片段636也设定为信号接点，例如图6A中的金属片段6363及6365.因此，这些金属片段636的设置，则形成类似电转接点的功能.故当多芯片堆叠结构50上的焊垫需要跳线或跨线才能完成电路的连接时，就不需要横向跨过其它的金属导线，而可通过金属片段636的转接来完成.这样，就不会产生为了跨越其它金属导线而使要跨越的金属导线的弧度增加，也因此不但可以增加电路设计或是应用上的弹性，也可以有效的提高封装工艺的产能及可靠性.
接着请参照图9，为本发明图6B沿BB线段剖面的多芯片偏移堆叠结构的另一实施例的剖面示意图。如图9所示，图9与图8的差异处在于图9中的汇流条630是使用多个汇流条的结构，而此多个汇流条630的设置方式可以是图6B的条状设置，也可以是图7B中的环状设置。同样的，在本实施例中的汇流条630上也设置有多个金属片段636。很明显地，由于汇流条数量的增加，使得可以作为电连接的数量也就增加，因此可以使得多芯片堆叠结构50上的焊垫(312a；344)运用更具弹性，例如，可以利用此汇流条630的结构，将某几个金属片段636或是某一个汇流条630上的金属片段636设定为接地接点，而某几个金属片段636或是某一个汇流条630上的金属片段636则可以设定为电源接点，甚至于可以将某几个金属片段636或是某一个汇流条630上的金属片段636也设定为信号接点。因此，这些金属片段636的设置，则形成类似电转接点的功能，如图6B或是图7B所示。除此之外，还可通过汇流条630之间的连接，可使汇流条630作为包括电源接点、接地接点或信号接点的电连接更具弹性。所以当多芯片堆叠结构50上的焊垫需要跳线或跨线才能完成电路的连接时，就不需要横向跨过其它的金属导线，而可通过金属片段636的转接来完成。这样，就不会产生为了跨越其它金属导线而使要跨越的金属导线的弧度增加，也因此不但可以增加电路设计或是应用上的弹性，也可以有效的提高封装工艺的产能及可靠性。而在图9中的导线架600与多芯片偏移堆叠结构50之间使用多条导线640的连接过程与图8相同，在此不再赘述。
接着请参照图10，为本发明图6A沿AA线段剖面的多芯片偏移堆叠结构的另一实施例的剖面示意图.如图10所示，导线架600与多芯片偏移堆叠结构50之间由多条导线640来连接，其中导线架600由多个相对排列的内引脚群610、多个外引脚群(图中未表示)以及芯片承座620所组成，而芯片承座620设置在多个相对排列的内引脚群610之间，且与多个相对排列的内引脚群610形成高度差，以及至少一条或是至少一个环状的汇流条630设置在内引脚群610与芯片承座620之间，特别的是在本实施例中的汇流条630是与内引脚群610成共平面的设置，其中汇流条630由多个金属片段636所形成.接着，当多芯片偏移堆叠结构50与导线架600接合后，即进行导线架600与多芯片偏移堆叠结构50之间的引线接合连接，由于将导线架600与多芯片偏移堆叠结构50以金属导线640连接的过程与上述实施例相同，且引线接合工艺并非本发明的特征，在此不再赘述.同时，由于本实施例的导线架600上设置有多个金属片段636所形成的汇流条630，因此这些金属片段636也可以通过导线640的连接，用以作为包括电源接点、接地接点或信号接点的电连接，也就是说可以将多芯片偏移堆叠结构50上的第一焊垫312a或第三焊垫344选择性地与金属片段636连接.在此要强调，虽然图10的汇流条630为条状结构或是环状结构的示意图，然而在实施的应用上，可以视电路的设计以及复杂情况而使用多条汇流条；而对多条汇流条630之间的应用与图9的实施例相同，在此也不再赘述.
接着请再参照图11，为本发明图6A沿AA线段剖面的多芯片偏移堆叠结构的又一实施例的剖面示意图。如图11所示，导线架600与多芯片偏移堆叠结构50之间由多条导线640来连接，其中导线架600由多个相对排列的内引脚群610、多个外引脚群(图中未表示)以及芯片承座620所组成，而芯片承座620设置在多个相对排列的内引脚群610之间，且与多个相对排列的内引脚群610形成高度差，以及至少一条或是至少一个环状的汇流条630设置在内引脚群610与芯片承座620之间。很明显地，图11与图9及图10的导线架600与多芯片偏移堆叠结构50之间的结构近似，其间的差异仅在于汇流条630的设置高度不相同，其中图11中的汇流条630设置在导线架600的内引脚群610与芯片承座620之间，并且汇流条630与内引脚群610及芯片承座620三者之间具有高度差，其中汇流条630也是由多个金属片段636所形成。同样的，由于引线接合工艺并非本发明的特征，在此便不再赘述。同时，由于本实施例的导线架600上设置有多个金属片段636所形成的汇流条630，因此这些金属片段636也可以通过导线640的连接，用以作为包括电源接点、接地接点或信号接点的电连接，也就是说可以将多芯片偏移堆叠结构50上的第一焊垫312a或第三焊垫344选择性地与金属片段636连接。在此要强调，虽然图11的汇流条630为条状结构或是环状结构的示意图，然而在实施的应用上，可以视电路的设计以及复杂情况而使用多条汇流条；而对多条汇流条630之间的应用与图9的实施例相同，在此也不再赘述。
接着再请参照图12所示，为本发明图6A沿AA线段剖面的多芯片偏移堆叠结构的又一实施例的剖面示意图。如图12所示，在本实施例中的导线架600由多个相对排列的内引脚群610、多个外引脚群(图中未表示)以及芯片承座620所组成，而芯片承座620设置在多个相对排列的内引脚群610之间，且与多个相对排列的内引脚群610形成共平面的结构，以及至少一条设置在内引脚群610与芯片承座620之间的汇流条630，其中汇流条630与内引脚群610与芯片承座620之间会形成高度差，而汇流条630也是由多个金属片段636所形成。同样的，当多芯片偏移堆叠结构50与导线架600接合后，进行金属导线640的引线接合连接，由于将导线架600与多芯片偏移堆叠结构50以金属导线连接的过程与上述实施例相同，且引线接合工艺并非本发明的特征，在此便不再赘述。同时，由于本实施例的导线架600上设置有多个金属片段636所形成的汇流条630，因此这些金属片段636也可以通过导线640的连接用以作为包括电源接点、接地接点或信号接点的电连接，也就是说可以将多芯片偏移堆叠结构50上的第一焊垫312a或第三焊垫344可以选择性地金属片段636连接。在此仍然要强调，虽然图12的汇流条630为条状结构或是环状结构的示意图，然而在实施的应用上，可以视电路的设计以及复杂情况而使用多条汇流条；而对多条汇流条630之间的应用与图9的实施例相同，在此也不再赘述。
通过以上的说明，本发明中所述的实施例并未限制堆叠芯片500的数量，所属技术领域的技术人员应可根据上述所公开的方法，而制作出具有三个以上的芯片500的堆叠式芯片封装结构。同时，本发明的多芯片偏移堆叠结构50的堆叠方向也不限定实施例中所公开者，其亦可将芯片500的堆叠方向以相对于前述实施例中所公开的方向进行偏移量的堆叠，如图13所示。至于图13中的多芯片偏移堆叠结构70之间的芯片接合方式、堆叠式芯片结构70与导线架600接合的方式以及使用金属导线640连接多芯片偏移堆叠结构70与导线架600的方式等等，均与前所述实施例相同，在此便不再赘述。
由于导线架600上的内引脚群610是相对排列的，故本发明还提出一种将不同方向的多芯片偏移堆叠结构50、70共同设置在导线架600的芯片承座620之上，如图14所示。同样的，图14中的多芯片偏移堆叠结构50、70与导线架600接合的方式以及以金属导线640来连接多芯片偏移堆叠结构50、70与导线架600的方式，均与前述实施例相同，在此便不再赘述。同时，由于本实施例的导线架600上设置有汇流条630且汇流条630由多个金属片段636所形成。由于芯片数量的增加，相对的会使得电路设计更加复杂，然而本实施例的导线架600上设置有多个金属片段636所形成的汇流条630，因此这些金属片段636也可以通过金属导线640的连接，用以作为包括电源接点、接地接点或信号接点的电连接。当多个多芯片偏移堆叠结构50上的每个第一焊垫312a或第三焊垫344可以选择性地与金属片段636连接。在此要强调，虽然图14的汇流条630为条状结构或是环状结构的示意图，而在实施的应用上，可以视电路的设计以及复杂情况而使用多条汇流条。此外，也要再次强调，对于本实施例中的多条汇流条630之间的应用与图9的实施例相同，在此也不再赘述。同时，汇流条630的设置位置则可以包括前述图8至图12的实施方式。
显然地，按照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在权利要求的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其它的实施例中施行。上述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或改进，均应包含在权利要求范围内。

Claims (6)

1.一种导线架中具有多段式汇流条的堆叠式芯片封装结构，其特征是包含：
导线架，由多个相对排列的内引脚、多个外引脚以及芯片承座所组成，其中该芯片承座设置在上述多个相对排列的内引脚之间，且与上述多个相对排列的内引脚形成高度差；
多芯片偏移堆叠结构固接于上述内引脚群上，且上述多芯片偏移堆叠结构具一芯片本体且该芯片本体的每一上层芯片由金属导线电性连接至设置在同一侧边缘的每一下层芯片的焊线接合区上的焊垫；
封装体，包覆上述多个半导体芯片装置及该导线架，上述多个外引脚伸出该封装体外；以及
至少一个汇流条，设置在上述多个相对排列的内引脚与该芯片承座之间，且该汇流条以多个金属片段所形成，其中及该芯片本体的该下层芯片的焊线接合区分别由金属导线与该内引脚群及该汇流条电性连接且该多个金属片段彼此之间以金属导线电性连接。
2.根据权利要求1所述的封装结构，其特征是该汇流条与该芯片承座形成共平面。
3.根据权利要求1所述的封装结构，其特征是该汇流条与内引脚形成共平面。
4.根据权利要求1所述的封装结构，其特征是该汇流条与上述多个相对排列的内引脚与该芯片承座形成高度差。
5.根据权利要求1所述的封装结构，其特征是该多芯片偏移堆叠结构包括：
第一保护层，设置在该芯片本体上，其中该第一保护层具有多个第一开口，以暴露出第一焊垫与第二焊垫；
重分布线路层，设置在该第一保护层上，其中该重分布线路层从上述第二焊垫延伸至该焊线接合区域内，而该重分布线路层具有多个位于该焊线接合区域内的第三焊垫；以及
第二保护层，覆盖于该重分布线路层上，其中该第二保护层具有多个第二开口，以暴露出上述第一焊垫以及上述第三焊垫。
6.一种导线架中具有多段式汇流条的堆叠式芯片封装结构，其特征是包含：
导线架，由多个外引脚、多个相对排列的内引脚以及芯片承座所组成，其中该芯片承座设置在上述多个相对排列的内引脚之间，且与上述多个相对排列的内引脚形成高度差；
多芯片偏移堆叠结构固接于上述内引脚群上，且上述多芯片偏移堆叠结构具一芯片本体且该芯片本体的每一上层芯片由金属导线电性连接至设置在同一侧边缘的每一下层芯片的焊线接合区上的焊垫；及
封装体，包覆上述多个多芯片偏移堆叠结构及该导线架，上述多个外引脚伸出该封装体外；
其中该导线架中包括至少一个汇流条，设置在上述多个相对排列的内引脚与该芯片承座之间，且该汇流条以多个金属片段所形成，其中及该芯片本体的该下层芯片的焊线接合区分别由金属导线与该内引脚群及该汇流条电性连接且该多个金属片段彼此之间以金属导线电性连接。
CN200610140989A 2006-10-25 2006-10-25 导线架中具有多段式汇流条的堆叠式芯片封装结构 Active CN101170104B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200610140989A CN101170104B (zh) 2006-10-25 2006-10-25 导线架中具有多段式汇流条的堆叠式芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610140989A CN101170104B (zh) 2006-10-25 2006-10-25 导线架中具有多段式汇流条的堆叠式芯片封装结构

Publications (2)

Publication Number Publication Date
CN101170104A CN101170104A (zh) 2008-04-30
CN101170104B true CN101170104B (zh) 2010-05-12

Family

ID=39390653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610140989A Active CN101170104B (zh) 2006-10-25 2006-10-25 导线架中具有多段式汇流条的堆叠式芯片封装结构

Country Status (1)

Country Link
CN (1) CN101170104B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604684B (zh) * 2008-06-13 2012-02-08 南茂科技股份有限公司 导线架的内引脚具有金属焊盘的交错堆叠式芯片封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437427B1 (en) * 1998-09-15 2002-08-20 Amkor Technology, Inc. Lead frame used for the fabrication of semiconductor packages and semiconductor package fabricated using the same
CN1669138A (zh) * 2002-06-05 2005-09-14 株式会社瑞萨科技 半导体器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437427B1 (en) * 1998-09-15 2002-08-20 Amkor Technology, Inc. Lead frame used for the fabrication of semiconductor packages and semiconductor package fabricated using the same
CN1669138A (zh) * 2002-06-05 2005-09-14 株式会社瑞萨科技 半导体器件

Also Published As

Publication number Publication date
CN101170104A (zh) 2008-04-30

Similar Documents

Publication Publication Date Title
TW200810076A (en) Leadframe on offset stacked chips package
CN101330068B (zh) 模制重配置晶片、使用其的叠置封装及该封装的制造方法
TW200814287A (en) Stacked chip package structure with lead-frame having multi-pieces bus bar
TW200820402A (en) Stacked chip packaging with heat sink struct
CN101364593B (zh) 导线架中具有多段式汇流条的交错偏移堆叠封装结构
CN107634049A (zh) Fc芯片系统堆叠扇出封装结构及其制备方法
CN100505247C (zh) 导线架的内引脚具有金属焊垫的堆叠式芯片封装结构
CN101236959B (zh) 多芯片交错堆栈的封装结构
CN101170103B (zh) 导线架中具有汇流架的堆叠式芯片封装结构
CN101170104B (zh) 导线架中具有多段式汇流条的堆叠式芯片封装结构
CN205723498U (zh) 多芯片的系统级晶圆级封装结构
KR100800149B1 (ko) 스택 패키지
CN100543982C (zh) 具有非对称式导线架的多芯片堆叠封装结构
CN101388382B (zh) 导线架中具有金属焊垫的汇流条的交错偏移堆叠封装结构
CN101131992A (zh) 多芯片堆栈式的封装结构
TW200814285A (en) Stacked chip package structure with unbalanced lead-frame
CN100590867C (zh) 多芯片堆叠的封装结构
CN100505248C (zh) 具有散热结构的堆叠芯片封装
CN101131993A (zh) 导线架在多芯片堆栈结构上的封装结构
CN100356533C (zh) 中央焊垫存储器堆叠封装组件及其封装工艺
CN101393908B (zh) 多芯片堆栈的封装结构及其封装方法
CN101604684A (zh) 导线架的内引脚具有转接焊盘的交错堆叠式芯片封装结构
CN204885147U (zh) 埋入硅基板扇出型封装结构
CN101431067B (zh) 多芯片堆叠的封装结构
CN101236962A (zh) 多芯片堆叠结构及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant