CN100590867C - 多芯片堆叠的封装结构 - Google Patents

多芯片堆叠的封装结构 Download PDF

Info

Publication number
CN100590867C
CN100590867C CN200710146246A CN200710146246A CN100590867C CN 100590867 C CN100590867 C CN 100590867C CN 200710146246 A CN200710146246 A CN 200710146246A CN 200710146246 A CN200710146246 A CN 200710146246A CN 100590867 C CN100590867 C CN 100590867C
Authority
CN
China
Prior art keywords
chip
substrate
metal pads
metal
adhesion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710146246A
Other languages
English (en)
Other versions
CN101378048A (zh
Inventor
方俊富
苏铭弘
陈煜仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CN200710146246A priority Critical patent/CN100590867C/zh
Publication of CN101378048A publication Critical patent/CN101378048A/zh
Application granted granted Critical
Publication of CN100590867C publication Critical patent/CN100590867C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种多芯片堆叠之封装结构，将多个芯片以一个旋转角度相互堆叠于基板，使得基板上的多个金属端点以及每一个芯片上的金属焊垫均可曝露；通过一次的打线工艺以多条金属导线，用以将多个芯片上的多个金属焊垫与基板上的多个金属端点电性连接；然后以一个封装胶体来包覆多个堆叠芯片、多条金属导线及基板上的多个金属端点。

Description

多芯片堆叠的封装结构
技术领域
堆叠本发明涉及一种多芯片堆叠封装结构，且特别涉及一种将多个芯片以一个旋转角度相互堆叠于基板上的多芯片堆叠封装结构。
背景技术
近年来，半导体的后段工艺都在进行三维空间(Three Dimension；3D)的封装，以期利用最少的面积来达到相对大的半导体集成度(Integrated)或是内存的容量等。为了能达到此目的，现阶段已发展出使用芯片堆叠(chip stacked)的方式来达成三维空间(Three Dimension；3D)的封装。
在公知技术中，芯片的堆叠方式是将多个芯片相互堆叠于基板上，然后使用打线的工艺(wire bonding process)来将多个芯片与基板连接。图1a显示公知具有相同或是相近芯片尺寸之堆叠型芯片封装结构的剖面示意图。如图1a所示，公知的堆叠型芯片封装结构是将第一芯片18与第二芯片28以正交(orthogonal)方式堆叠堆叠于基板12之上，其中第一芯片18与第二芯片28上的两侧边均设置有多个焊垫26及焊垫36；由于第一芯片18与第二芯片28以正交方式堆叠，因此，可将焊垫26及焊垫36曝露，故可以直接进行打线工艺，使得第一芯片18与第二芯片28上的焊垫26及焊垫36与基板完成电性连接。但若要再堆叠第三芯片或是第四芯片时，则必须等到第一芯片18与第二芯片28完成打线工艺后，才能进行第三芯片或是第四芯片的堆叠，然而才能以另一次的打线工艺，使得第三芯片或是第四芯片与基板完成电性连接。如此，除了会增加工艺的时间外，更由于两芯片采正交方式堆叠堆叠时，两芯片间的重迭部分很小，因此，在进行注模工艺时，可能会造成两芯片间的黏着面积不够，而产生芯片剥离的情形。
另外，类似之公知技术如图1b所示，披露一种将上层芯片28旋转一个角度(α)后堆叠于下层芯片18之上的方法。然而，其芯片堆叠的结构中，会使得下层芯片上的部分金属焊垫26被遮蔽，故使后续的打线工艺可能需要先完成下层芯片18的打线工艺后，在进行另一次的打线工艺，以使上层芯片与基板12电性连接，如此使得工艺比较复杂且增加工艺的时间。
发明内容
有鉴于背景技术中所述之芯片堆叠方式之缺点及问题，本发明提供一种多芯片堆叠的方式，来将多个尺寸相近似的芯片堆叠成一种三维空间的封装结构。
本发明之主要目的在提供一种多芯片堆叠之封装结构，将多个芯片间以一个旋转角度进行堆叠，且由于适当的旋转每一个芯片的角度，使得上下芯片间的部分主动面均可错开，而使得每一个芯片主动面上的金属焊垫均可曝露出来，因此只需要一次的打线工艺就可将多个芯片连接至基板上，可以节省工艺时间而使得制造成本降低。
本发明之另一主要目的在提供一种多芯片堆叠封装结构，使本发明之多芯片堆叠封装不需使用间隔物(spacer)，故可有效降低堆叠之高度，使得本发明可具有较高的封装积成度。
据此，本发明提供一种多芯片堆叠之封装结构，包括：具有上表面及下表面之基板，基板之上表面的周边区域上，设置有多个金属端点，而基板之下表面则设置有多个金属接点，且每一个金属接点均相应地电性连接于每一个该金属端点；一个第一芯片，通过黏着层固接于基板之上表面的中央区域，而第一芯片较长的两端上，设置有多个金属焊垫；一个第二芯片，通过黏着层以旋转角度将其固接并堆叠于第一芯片之上并且曝露第一芯片上的多个金属焊垫，而第二芯片较长的两端上，设置有多个金属焊垫；接着，将一个第三芯片，通过黏着层以旋转角度将其固接并堆叠于第二芯片之上并且曝露出第一芯片及第二芯片上的多个金属焊垫，而第三芯片较长的两端上，设置有多个金属焊垫；再将一个第四芯片，通过黏着层层以旋转角度将其固接并堆叠于第三芯片之上并且曝露第一芯片、第二芯片及第三芯片上的多个金属焊垫，且第四芯片较长的两端上，设置有多个金属焊垫；然后，以多条金属导线，将第一芯片、第二芯片、第三芯片及第四芯片上的多个金属焊垫与基板之上表面上的多个金属端点电性连接；最后，再以一个封装胶体，包覆第一芯片、第二芯片、第三芯片、第四芯片、多条金属导线及基板之上表面。
本发明接着提供一种多芯片堆叠之封装方法，首先，提供基板，其具有上表面及下表面，上表面之周边区域上则设置有多个金属端点，而下表面则设置有多个金属接点，且每一个金属接点均相应地电性连接于每一个金属端点；接着，提供第一芯片，其通过黏着层固接于基板之上表面，而第一芯片较长的两端上，设置有多个金属焊垫；接着，再提供第二芯片，其通过黏着层以旋转角度将其固接并堆叠于第一芯片之上并且曝露该第一芯片上的多个金属焊垫，而第二芯片较长的两端上，也设置有多个金属焊垫；再接着，提供第三芯片，通过黏着层以旋转角度将其固接并堆叠于第二芯片之上并且曝露第一芯片及第二芯片上的多个金属焊垫，而第三芯片较长的两端上，设置有多个金属焊垫；然后，再提供第四芯片，通过黏着层以旋转角度将其固接并堆叠于第三芯片之上并且曝露第一芯片、第二芯片及第三芯片上的多个金属焊垫，且第四芯片较长的两端上，设置有多个金属焊垫；接着，执行打线工艺，以多条金属导线将第一芯片、第二芯片、第三芯片、第四芯片上的多个金属焊垫与基板之上表面上的多个金属端点电性连接；最后，再执行封胶工艺，以封装胶体将第一芯片、第二芯片、第三芯片、第四芯片、多条金属导线及基板之上表面包覆。
附图说明
图1a及图1b为已有技术之示意图；
图2a及图2b为本发明之芯片之俯视图及剖面图示意图；
图3为本发明之一具体实施例之俯视图；
图4为本发明另一具体实施例之俯视图；及
图5为本发明再一具体实施例之俯视图。
主要元件标记说明
12：基板
18、28：芯片
26、36：焊垫
α：旋转角度
100：电路基板
110：金属端点
200(a、b、c、d)：芯片
201：芯片主动面
210：焊垫
230：黏着层
300：金属导线
具体实施方式
本发明在此所探讨的方向为一种使用多芯片堆叠的方式，来将多个尺寸相近似的芯片堆叠成一种三维空间的封装结构。为了能彻底地了解本发明，将在下列的描述中提出详尽封装构造及其封装步骤。显然地，本发明的施行并未限定芯片堆叠的方式的技术人员所熟习的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后段工艺之详细步骤并未描述于细节中，以避免造成本发明不必要之限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以权利要求为准。
在现代的半导体封装工艺中，均是将一个已经完成前段工艺(FrontEnd Process)之晶片(wafer)先进行薄化处理(Thinning Process)，将芯片的厚度研磨至2～20mil之间；然后，再涂布(coating)或网印(printing)一层高分子(polymer)材料于芯片的背面，此高分子材料可以是一种树脂(resin)，特别是一种B-Stage树脂。再通过一个烘烤或是照光工艺，使得高分子材料呈现一种具有黏稠度的半固化胶；再接着，将一个可以移除的胶带(tape)贴附于半固化状的高分子材料上；然后，进行晶片的切割(sawing process)，使晶片成为一颗颗的芯片(die)；最后，就可将一颗颗的芯片与基板连接并且将芯片形成堆叠芯片结构。
接着，请参照图2a，为本发明之堆叠式封装结构之俯视图。首先，如图2a所示，在本实施例中，提供基板100，其第一面上设置有多个金属端点110(terminal)，其中基板可以是电路板(PCB)，而当此基板为电路板时，其可进一步作为BGA之载板，故本实施例中的基板100中具有多个金属连接信道(未显示于图中)，用以连接基板100第一面上的金属端点110与基板100第二面上的焊接点(未显示于图中)；因此，可在基板100的第二面上，以锡球(solder bump)或金属凸块(gold bump)形成数组式的排列。
接着，进行芯片堆叠的程序，特别要强调的是，本发明是将多个尺寸近似相同的芯片都堆叠在基板上之后，再一起进行一次的打线工艺，就可将多个芯片与基板完成电性连接。因此，在本发明的实施例中，每一个芯片200具有宽长比例，其中在芯片200的主动面201之较长端面上，则设置有多个焊接垫210(bonding pad)，如图2a所示。同时，每一个焊接垫均与基板上的金属端点相对应。此外，芯片200背面上已设置黏着层230，此黏膜层可以是一种高分子材料，例如：一种B-Stage树脂；也可以是一种胶带，本发明并不加以限制，同时，此黏着层230也可作为绝缘层，如图2b所示。
接着，请参照图3，为本发明之一较佳实施例之俯视图。首先，将芯片200a贴着于基板100上，并曝露出金属端点110，而芯片200a与基板100之间由位于芯片200a背面上的黏着层230来达成接合。此芯片200a与基板100之间的几何关系，可以是芯片200a的四边都与基板100的四边平形，也可以是芯片200a的四边都与基板100的四边具有一个旋转角度，本发明并不加以限制，而在本实施例中，以芯片200a的四边都与基板100的四边平形进行说明。接着，进行另一个芯片200b的堆叠，将芯片200b以一个旋转角度并通过黏着层230固接于芯片200a的主动面201上，曝露出相对应之金属端点110以及芯片200a上的焊接垫210。再接着，进行另一个芯片200c的堆叠，将芯片200c以一个旋转角度并通过黏着层230固接于芯片200b的主动面201上，并曝露出相对应之金属端点110、芯片200a以及芯片200b上的焊接垫210；最后，在将芯片200d以一个旋转角度并通过黏着层230固接于芯片200c的主动面201上，并曝露出相对应之金属端点110、芯片200a、芯片200b以及芯片200c上的焊接垫210。
很明显地，本发明在进行芯片堆叠的过程中，是将多个尺寸近似相同的芯片以一个彼此相互旋转的角度堆叠在基板上，所以会将每一个芯片上的焊接垫210曝露，因此，可以选择在完成多个芯片的堆叠后，再一起进行一次的打线工艺，将多个芯片与基板完成电性连接。在本发明的实施例中，其芯片间的旋转角度与堆叠的芯片数的关系为180°/芯片数，以本实施例来看，共堆叠4片芯片(200a～200d)，因此，每一个上层芯片(例如200b)的边缘线与每一个下层芯片(例如200a)的边缘线间的夹角为45°。故当每一个芯片的宽长比愈大时(即芯片愈瘦长时)，其可堆叠的芯片数量会愈多，如此也才不会遮蔽任何一个焊接垫210。此外，要强调的是，选择以旋转方式进行堆叠的另一个因素，是因为旋转角度的堆叠方式，可以增加每一个上层芯片(例如200b)与每一个下层芯片(例如200a)间的接触面积，使得上层芯片与每一个下层芯片可以有较佳的接合，可避免在后续工艺时，例如：注模(molding)，造成芯片间的剥离。因此，在本发明之较佳实施例中，每一个芯片以45°的旋转角度依序完成堆叠。
在完成芯片的堆叠后，可以选择进行另一烘烤工艺，将黏着层230固化。接着，即进行打线工艺(wire bonding process)，由于堆叠在基板100上的多个芯片上的每一个个焊接垫210均曝露出来，因此，可以选择进行一次的打线工艺，就可将多个芯片与基板100完成电性连接。如图3所示，以多条金属导线300来连接芯片200a、芯片200b、芯片200c及芯片200d上的多个焊接垫210与基板100上的多个金属端点110。由于金属导线300连接的方式，并非本发明之技术特征，故不加以赘述。同时，在进行打线工艺时，打线机是从那一芯片开始打线，本发明也并不加以限制。
在完成打线工艺后，进行注膜工艺，以高分子材料所形成之封胶体(未显示于图中)将基板100的第一面、多个堆叠芯片、多条金属导线300包覆；然后，可以选择性地再于基板100的第二面上植球并进行回焊(reflow)后，就可完成一个多芯片堆叠的封装程序。
本发明接着提供另一实施方式，如图4所示，提供一个具有上表面及下表面的基板100，基板100之上表面之周边区域上，设置有多个金属端点110(terminal)，而基板100之下表面则设置有多个焊接点(未显示于图中)，且每一个焊接点均相应地电性连接于每一个金属端点110。接着，将芯片200a通过背面之黏着层230固接于基板100之上表面的接近中央区域且曝露上表面之位于周边区域之多个金属端点110，而芯片200a较长的两端上，设置有多个金属焊垫210；在本实施例中，芯片200a的四边都与基板100的四边平形。再接着，将另一个芯片200b通过黏着层230以一个旋转角度将芯片200b固接并堆叠于芯片200a之主动面210上，并且曝露芯片200a上的多个金属焊垫210，同样的，在芯片200b较长的两端上，设置有多个金属焊垫；在本实施例中，芯片200b以向左旋转(或称为负旋转角度)的方式堆叠于芯片200a之主动面上，例如：在本实施例中，芯片200a及芯片200b间的旋转角度为60°；再接着，将芯片200c通过黏着层230以一个旋转角度将芯片200c固接并堆叠于芯片200b之主动面上，并且曝露芯片200a及芯片200b上的多个金属焊垫210，而芯片200c较长的两端上，设置有多个金属焊垫；同样的，芯片200c与芯片200b间的旋转角度为60°；因此，可以很明显地看出，芯片200a及芯片200c间的旋转角度也为60°，因此也符合上述之“芯片间的旋转角度与堆叠的芯片数的关系为180°/芯片数”。
在将芯片200a、芯片200b及芯片200c的堆叠于基板100之上表面后，可以选择性地进行烘烤工艺，以固化每一个芯片背面之黏着层230。接着，即执行打线工艺，以多条金属导线300将芯片200a、芯片200b及芯片200c上的多个金属焊垫210与基板100之上表面上的多个金属端点110电性连接；然后，再以封胶工艺，使得封装胶体包覆芯片200a、芯片200b及芯片200c、多条金属导线300及基板100之上表面，以完成多芯片之堆叠，如图4所示。此外，在本实施例中，也可以选择先将芯片200b以向右旋转(或称为正旋转角度)的方式进行堆叠，对此本发明并为加以限制，其均为本发明之实施方式。
本发明继续再提供另一具体实施例，如图5所示。本实施例与图4间的差异在于芯片200a通过背面之黏着层230以一个旋转角度固接于基板100之上表面的接近中央区域，如图5所示，其余在芯片200b及芯片200c的堆叠过程及堆叠的旋转角度均与图4之过程相同，故不再重复赘述。
显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求之范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其它的实施例中施行。上述仅为本发明之较佳实施例而已，并非用以限定本发明之权利要求；凡其它未脱离本发明所揭示之精神下所完成的等效改变或修饰，均应包含在权利要求内。

Claims (7)

1.一种多芯片堆叠之封装结构，包括：
基板，具有上表面及下表面，该上表面之周边区域上，设置有多个金属端点，而该下表面则设置有多个金属接点，且每一个该金属接点均相应地电性连接于每一个该金属端点；
第一芯片，通过黏着层固接于该基板之上表面的中央区域且曝露该上表面之该周边区域，该第一芯片较长的两端上，设置有多个金属焊垫；
第二芯片，通过黏着层以一旋转角度将该第二芯片固接并堆叠于该第一芯片之上并且曝露该第一芯片上的该多个金属焊垫，而该第二芯片较长的两端上，设置有多个金属焊垫；
第三芯片，通过黏着层以旋转角度将该第三芯片固接并堆叠于该第二芯片之上并且曝露该第一芯片及该第二芯片上的该多个金属焊垫，而该第三芯片较长的两端上，设置有多个金属焊垫；
第四芯片，通过黏着层以旋转角度将该第四芯片固接并堆叠于该第三芯片之上并且曝露该第一芯片、该第二芯片及该第三芯片上的该多个金属焊垫，且该第四芯片较长的两端上，设置有多个金属焊垫；
多条金属导线，用以将该第一芯片、该第二芯片、该第三芯片及该第四芯片上的多个金属焊垫与该基板之上表面上的该多个金属端点电性连接；及
封装胶体，用以包覆该第一芯片、该第二芯片、该第三芯片、该第四芯片、该多条金属导线及该基板之上表面。
2.根据权利要求1所述的封装结构，其特征在于该第一芯片之较长边缘与该基板之边缘平行。
3.根据权利要求1所述的封装结构，其特征在于该第一芯片较长边缘与该基板边缘之延长线间形成旋转角度。
4.根据权利要求1所述的封装结构，其特征在于该第二芯片与该第一芯片间的旋转角度为45度。
5.一种多芯片堆叠之封装结构，包括：
基板，具有上表面及下表面，该上表面之周边区域上，设置有多个金属端点，而该下表面则设置有多个金属接点，且每一个该金属接点均相应地电性连接于每一个该金属端点；
第一芯片，通过黏着层固接于该基板之上表面的中央区域且曝露该上表面之该周边区域，该第一芯片较长的两端上，设置有多个金属焊垫；
第二芯片，通过黏着层以正旋转角度将该第二芯片固接并堆叠于该第一芯片之上并且曝露该第一芯片上的该多个金属焊垫，而该第二芯片较长的两端上，设置有多个金属焊垫；
第三芯片，通过黏着层以负旋转角度将该第三芯片固接并堆叠于该第二芯片之上并且曝露该第一芯片及该第二芯片上的该多个金属焊垫，而该第三芯片较长的两端上，设置有多个金属焊垫；
多条金属导线，用以将该第一芯片、该第二芯片及该第三芯片上的多个金属焊垫与该基板之上表面上的该多个金属端点电性连接；及
封装胶体，用以包覆该第一芯片、该第二芯片、该第三芯片、该多条金属导线及该基板之上表面；
其中该旋转角度以该第一芯片之中心线为基准。
6.一种多芯片堆叠之封装方法，包括：
提供基板，该基板具有上表面及下表面，该上表面之周边区域上，设置有多个金属端点，而该下表面则设置有多个金属接点，且每一个该金属接点均相应地电性连接于每一个该金属端点；
提供第一芯片，该第一芯片通过黏着层固接于该基板之上表面的中央区域且曝露该上表面之该周边区域，该第一芯片较长的两端上，设置有多个金属焊垫；
提供第二芯片，通过黏着层以旋转角度将该第二芯片固接并堆叠于该第一芯片之上并且曝露该第一芯片上的该多个金属焊垫，而该第二芯片较长的两端上，设置有多个金属焊垫；
提供第三芯片，通过黏着层以旋转角度将该第三芯片固接并堆叠于该第二芯片之上并且曝露该第一芯片及该第二芯片上的该多个金属焊垫，而该第三芯片较长的两端上，设置有多个金属焊垫；
提供第四芯片，通过黏着层以旋转角度将该第四芯片固接并堆叠于该第三芯片之上并且曝露该第一芯片、该第二芯片及该第三芯片上的该多个金属焊垫，且该第四芯片较长的两端上，设置有多个金属焊垫；
执行打线工艺，以多条金属导线将该第一芯片、该第二芯片、该第三芯片、该第四芯片上的多个金属焊垫与该基板之上表面上的该多个金属端点电性连接；及
执行封胶工艺，以封装胶体包覆该第一芯片、该第二芯片、该第三芯片、该第四芯片、该多条金属导线及该基板之上表面。
7.一种多芯片堆叠之封装方法，包括：
提供基板，具有上表面及下表面，该上表面之周边区域上，设置有多个金属端点，而该下表面则设置有多个金属接点，且每一个该金属接点均相应地电性连接于每一个该金属端点；
提供第一芯片，通过黏着层固接于该基板之上表面的中央区域且曝露该上表面之该周边区域，该第一芯片较长的两端上，设置有多个金属焊垫；
提供第二芯片，通过黏着层以正旋转角度将该第二芯片固接并堆叠于该第一芯片之上并且曝露该第一芯片上的该多个金属焊垫，而该第二芯片较长的两端上，设置有多个金属焊垫；
提供第三芯片，通过黏着层以负旋转角度将该第三芯片固接并堆叠于该第二芯片之上并且曝露该第一芯片及该第二芯片上的该多个金属焊垫，而该第三芯片较长的两端上，设置有多个金属焊垫；
执行打线工艺，以多条金属导线将该第一芯片、该第二芯片及该第三芯片上的多个金属焊垫与该基板之上表面上的该多个金属端点电性连接；及
执行封胶工艺，以封装胶体包覆该第一芯片、该第二芯片、该第三芯片、该多条金属导线及该基板之上表面；
其中该旋转角度以该第一芯片之中心线为基准。
CN200710146246A 2007-08-30 2007-08-30 多芯片堆叠的封装结构 Expired - Fee Related CN100590867C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710146246A CN100590867C (zh) 2007-08-30 2007-08-30 多芯片堆叠的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710146246A CN100590867C (zh) 2007-08-30 2007-08-30 多芯片堆叠的封装结构

Publications (2)

Publication Number Publication Date
CN101378048A CN101378048A (zh) 2009-03-04
CN100590867C true CN100590867C (zh) 2010-02-17

Family

ID=40421503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710146246A Expired - Fee Related CN100590867C (zh) 2007-08-30 2007-08-30 多芯片堆叠的封装结构

Country Status (1)

Country Link
CN (1) CN100590867C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847590B (zh) * 2010-05-18 2013-01-30 深圳丹邦科技股份有限公司 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组
CN104427430B (zh) * 2013-09-03 2017-12-29 华为终端（东莞）有限公司 一种耳机插头和具有该耳机插头的耳机
KR102571267B1 (ko) * 2018-09-19 2023-08-29 에스케이하이닉스 주식회사 부분 중첩 반도체 다이 스택 패키지
TWI680931B (zh) * 2019-02-13 2020-01-01 鴻鉑科技有限公司 薄板堆疊方法

Also Published As

Publication number Publication date
CN101378048A (zh) 2009-03-04

Similar Documents

Publication Publication Date Title
TWI335055B (en) Chip-stacked package structure
US8373277B2 (en) Stacked die in die BGA package
TWI331391B (en) Stackable semiconductor device and fabrication method thereof
US8294251B2 (en) Stacked semiconductor package with localized cavities for wire bonding
TW201101398A (en) Package process and package structure
TW200810076A (en) Leadframe on offset stacked chips package
US20110254167A1 (en) Stack package having flexible conductors
US8470640B2 (en) Method of fabricating stacked semiconductor package with localized cavities for wire bonding
CN101887885B (zh) 半导体封装体的堆叠构造
CN101656248A (zh) 具有凹槽的基板的芯片堆叠封装结构及其封装方法
CN100590867C (zh) 多芯片堆叠的封装结构
CN101615609A (zh) 芯片封装的堆叠结构
CN101131992A (zh) 多芯片堆栈式的封装结构
TWI224840B (en) Method for fabricating flip chip ball grid array package
CN101393908B (zh) 多芯片堆栈的封装结构及其封装方法
CN101431067B (zh) 多芯片堆叠的封装结构
CN101211792A (zh) 半导体封装件及其制法与堆叠结构
CN100505247C (zh) 导线架的内引脚具有金属焊垫的堆叠式芯片封装结构
US8653660B2 (en) Semiconductor device and package
CN101236962A (zh) 多芯片堆叠结构及其制法
TW200836306A (en) Multi-chip stack package
CN100593231C (zh) 多芯片堆栈封装方法
TWI416699B (zh) 具有用於線接合的局部空腔之堆疊半導體封裝及其製造方法
CN101388380A (zh) 导线架在芯片及芯片在导线架的多芯片堆叠结构
CN100590866C (zh) 具有上下对称的多芯片偏移堆叠封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100217

Termination date: 20200830